JPH11203253A - 共有資源排他アクセス制御方式 - Google Patents
共有資源排他アクセス制御方式Info
- Publication number
- JPH11203253A JPH11203253A JP330698A JP330698A JPH11203253A JP H11203253 A JPH11203253 A JP H11203253A JP 330698 A JP330698 A JP 330698A JP 330698 A JP330698 A JP 330698A JP H11203253 A JPH11203253 A JP H11203253A
- Authority
- JP
- Japan
- Prior art keywords
- access
- shared resource
- processor
- shared
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 共有資源７を有するマルチプロセッサシステ
ムにおいて、セマフォ制御のための共有バス使用をなく
すことにより、高速な共有バス上のデータ転送を実現で
きる共有資源排他アクセス制御方式を得る。 【解決手段】 共有資源７への同時アクセス要求時に
は、プロセッサ１ａ，１ｂがセマフォレジスタ１０ａ，
１０ｂにアクセス要求をライトし、排他アクセス調停回
路１２により調停され、プロセッサ１ａ，１ｂがセマフ
ォレジスタ１０ａ，１０ｂをリードすることによりいず
れか一つのプロセッサに対してアクセス権が与えられ、
共有資源７へのアクセス完了時には、プロセッサ１ａ，
１ｂがセマフォレジスタ１０ａ，１０ｂに対してアクセ
ス完了をライトすることにより、排他アクセス調停回路
１２は新たに他のプロセッサのアクセス要求を調停し、
その調停結果をプロセッサ１ａ，１ｂに通知する。
ムにおいて、セマフォ制御のための共有バス使用をなく
すことにより、高速な共有バス上のデータ転送を実現で
きる共有資源排他アクセス制御方式を得る。 【解決手段】 共有資源７への同時アクセス要求時に
は、プロセッサ１ａ，１ｂがセマフォレジスタ１０ａ，
１０ｂにアクセス要求をライトし、排他アクセス調停回
路１２により調停され、プロセッサ１ａ，１ｂがセマフ
ォレジスタ１０ａ，１０ｂをリードすることによりいず
れか一つのプロセッサに対してアクセス権が与えられ、
共有資源７へのアクセス完了時には、プロセッサ１ａ，
１ｂがセマフォレジスタ１０ａ，１０ｂに対してアクセ
ス完了をライトすることにより、排他アクセス調停回路
１２は新たに他のプロセッサのアクセス要求を調停し、
その調停結果をプロセッサ１ａ，１ｂに通知する。
Description
【０００１】
【発明の属する技術分野】この発明は、マルチプロセッ
サシステムにおける共有バス上の共有資源への排他アク
セス制御方式に関するものである。
サシステムにおける共有バス上の共有資源への排他アク
セス制御方式に関するものである。
【０００２】
【従来の技術】近年、プロセッサを利用したシステムは
その処理内容の複雑化に伴い、一つのプロセッサでは処
理が間に合わず、複数のプロセッサで処理を分担する場
合が多くなってきた。また、半導体の高集積化に伴い、
このような複数プロセッサを１チップにシステムオンチ
ップ化するといったことも増えてきている。
その処理内容の複雑化に伴い、一つのプロセッサでは処
理が間に合わず、複数のプロセッサで処理を分担する場
合が多くなってきた。また、半導体の高集積化に伴い、
このような複数プロセッサを１チップにシステムオンチ
ップ化するといったことも増えてきている。
【０００３】このようなマルチプロセッサシステムにお
いて、例えば共有データベースの更新を複数のプロセッ
サで行なう場合、ある一つのプロセッサがデータベース
を更新している最中は他のプロセッサはアクセスを行な
わないといった、共有資源への排他アクセス制御が必要
となる。従来は、このような共有資源への排他アクセス
をセマフォフラグにより実現していた。複数のプロセッ
サがセマフォフラグに対し排他的にアクセスし、フラグ
値がリセット状態（未使用状態）を表していたらセット
（使用中）し、共有資源に対するアクセス権を取得す
る。アクセス権を取得できなかったプロセッサは、セマ
フォフラグがリセット状態（未使用状態）になるまで待
つことにより、共有資源に対する排他アクセスを実現す
る。
いて、例えば共有データベースの更新を複数のプロセッ
サで行なう場合、ある一つのプロセッサがデータベース
を更新している最中は他のプロセッサはアクセスを行な
わないといった、共有資源への排他アクセス制御が必要
となる。従来は、このような共有資源への排他アクセス
をセマフォフラグにより実現していた。複数のプロセッ
サがセマフォフラグに対し排他的にアクセスし、フラグ
値がリセット状態（未使用状態）を表していたらセット
（使用中）し、共有資源に対するアクセス権を取得す
る。アクセス権を取得できなかったプロセッサは、セマ
フォフラグがリセット状態（未使用状態）になるまで待
つことにより、共有資源に対する排他アクセスを実現す
る。
【０００４】図６は、セマフォフラグを用いた従来方式
における共有資源を有するマルチプロセッサシステムの
回路構成を表すブロック図である。また、図７，図８は
図６の回路構成における動作説明図である。図６におい
て、１ａ，１ｂは各々プロセッサを表している。プロセ
ッサ１ａ，プロセッサ１ｂは同一アドレス空間を共有し
ており、共有バス２を介して共有メモリ３に接続され
る。共有バス２はプロセッサ１ａ，プロセッサ１ｂによ
り共有されるが同時には使用できない。そのため、プロ
セッサ１ａとプロセッサ１ｂは各々バスリクエスト信号
５ａ，バスリクエスト信号５ｂを介して、共有バス調停
回路４に共有バス２の使用を要求する。共有バス調停回
路４は共有バス２の使用要求を調停する回路であり、同
時に共有バス２の使用要求が来た場合、それを調停し、
１つのプロセッサに対してのみ共有バス使用許可を与え
るといった排他制御を行なう。使用許可は共有バス調停
回路４の出力であるバスグラント信号６ａ，６ｂを介し
て、２つのプロセッサ１ａ，１ｂの一方にのみ与えられ
る。また、７は共有メモリ３内部の共有資源であり、８
は共有資源７を使用中であるかどうかを表すセマフォフ
ラグである。
における共有資源を有するマルチプロセッサシステムの
回路構成を表すブロック図である。また、図７，図８は
図６の回路構成における動作説明図である。図６におい
て、１ａ，１ｂは各々プロセッサを表している。プロセ
ッサ１ａ，プロセッサ１ｂは同一アドレス空間を共有し
ており、共有バス２を介して共有メモリ３に接続され
る。共有バス２はプロセッサ１ａ，プロセッサ１ｂによ
り共有されるが同時には使用できない。そのため、プロ
セッサ１ａとプロセッサ１ｂは各々バスリクエスト信号
５ａ，バスリクエスト信号５ｂを介して、共有バス調停
回路４に共有バス２の使用を要求する。共有バス調停回
路４は共有バス２の使用要求を調停する回路であり、同
時に共有バス２の使用要求が来た場合、それを調停し、
１つのプロセッサに対してのみ共有バス使用許可を与え
るといった排他制御を行なう。使用許可は共有バス調停
回路４の出力であるバスグラント信号６ａ，６ｂを介し
て、２つのプロセッサ１ａ，１ｂの一方にのみ与えられ
る。また、７は共有メモリ３内部の共有資源であり、８
は共有資源７を使用中であるかどうかを表すセマフォフ
ラグである。
【０００５】以上の構成において、図７の動作説明図を
用いて、複数のプロセッサが共有資源７に対して同時ア
クセスする場合のアクセス権取得について説明する。プ
ロセッサ１ａ，プロセッサ１ｂが同時に共有資源７のア
クセス要求をする場合、先ず初めに、各々のプロセッサ
１ａ，１ｂがセマフォフラグ８へのアクセスのために、
バスリクエスト信号５ａ，バスリクエスト信号５ｂを共
有バス調停回路４に対して出力する。図７においては
“ｊ”の区間である。共有バス調停回路４は、排他制御
により一方にのみ使用許可を与える。図７はプロセッサ
１ａに使用許可が与えられた例である。使用許可は共有
バス調停回路４の出力であるバスグラント信号６ａを介
して通知される。
用いて、複数のプロセッサが共有資源７に対して同時ア
クセスする場合のアクセス権取得について説明する。プ
ロセッサ１ａ，プロセッサ１ｂが同時に共有資源７のア
クセス要求をする場合、先ず初めに、各々のプロセッサ
１ａ，１ｂがセマフォフラグ８へのアクセスのために、
バスリクエスト信号５ａ，バスリクエスト信号５ｂを共
有バス調停回路４に対して出力する。図７においては
“ｊ”の区間である。共有バス調停回路４は、排他制御
により一方にのみ使用許可を与える。図７はプロセッサ
１ａに使用許可が与えられた例である。使用許可は共有
バス調停回路４の出力であるバスグラント信号６ａを介
して通知される。
【０００６】共有バス２の使用を許可されたプロセッサ
１ａは次の区間“ｋ”において、セマフォフラグ８を含
むアドレスのデータをリードする。そして、次の区間
“ｌ”において、リードしたデータ内のセマフォフラグ
８をチェックし共有資源７が未使用状態であることを確
認し、該データのセマフォフラグ８のみをセット（共有
資源使用中の宣言）し、次の区間“ｍ”においてセマフ
ォフラグ８を含むアドレスにライトする。これにより、
プロセッサ１ａは、共有メモリ３上の共有資源７に対す
るアクセス権を取得する。
１ａは次の区間“ｋ”において、セマフォフラグ８を含
むアドレスのデータをリードする。そして、次の区間
“ｌ”において、リードしたデータ内のセマフォフラグ
８をチェックし共有資源７が未使用状態であることを確
認し、該データのセマフォフラグ８のみをセット（共有
資源使用中の宣言）し、次の区間“ｍ”においてセマフ
ォフラグ８を含むアドレスにライトする。これにより、
プロセッサ１ａは、共有メモリ３上の共有資源７に対す
るアクセス権を取得する。
【０００７】この区間“ｋ”〜区間“ｍ”までの一連の
処理（セマフォリード、モディファイ、ライト）は、プ
ロセッサ１ｂに共有バス２のアクセス権が移らずに、必
ず連続して行なわれなければならない。理由は、区間
“ｋ”〜区間“ｍ”までの一連の処理の最中にアクセス
権がプロセッサ１ｂに移った場合、プロセッサ１ａ，プ
ロセッサ１ｂが共に、共有資源７が未使用状態であると
認識するためである。そのため、プロセッサ１ａは区間
“ｋ”〜区間“ｍ”の間は、共有バスアクセス権が移行
しないように、バス調停回路４に対してバスリクエスト
要求５ａを出し続ける。
処理（セマフォリード、モディファイ、ライト）は、プ
ロセッサ１ｂに共有バス２のアクセス権が移らずに、必
ず連続して行なわれなければならない。理由は、区間
“ｋ”〜区間“ｍ”までの一連の処理の最中にアクセス
権がプロセッサ１ｂに移った場合、プロセッサ１ａ，プ
ロセッサ１ｂが共に、共有資源７が未使用状態であると
認識するためである。そのため、プロセッサ１ａは区間
“ｋ”〜区間“ｍ”の間は、共有バスアクセス権が移行
しないように、バス調停回路４に対してバスリクエスト
要求５ａを出し続ける。
【０００８】プロセッサ１ａは、以上の処理により共有
資源７へのアクセス権を取得するが、取得した後は、一
旦、区間“ｍ”完了段階でバスリクエスト信号５ａを介
して共有バス調停回路４に共有バス使用要求取り下げを
通知し、共有バス２を解放する。共有バス調停回路４は
区間“ｎ”でプロセッサ１ｂに対し共有バス使用権をバ
スグラント信号６ｂを介して通知し、プロセッサ１ｂは
区間“ｏ”でセマフォフラグ８を含むアドレスをリード
するが、セットされているため、セマフォフラグ８がリ
セット状態になるまで、共有バス２を介し、セマフォフ
ラグ８をリードし続ける。
資源７へのアクセス権を取得するが、取得した後は、一
旦、区間“ｍ”完了段階でバスリクエスト信号５ａを介
して共有バス調停回路４に共有バス使用要求取り下げを
通知し、共有バス２を解放する。共有バス調停回路４は
区間“ｎ”でプロセッサ１ｂに対し共有バス使用権をバ
スグラント信号６ｂを介して通知し、プロセッサ１ｂは
区間“ｏ”でセマフォフラグ８を含むアドレスをリード
するが、セットされているため、セマフォフラグ８がリ
セット状態になるまで、共有バス２を介し、セマフォフ
ラグ８をリードし続ける。
【０００９】以上の動作により、共有資源７に対する複
数プロセッサ１ａ，１ｂのアクセス要求の調停は実現さ
れる。次に、図８を用いて、共有資源使用中のプロセッ
サのアクセス権放棄と、他のプロセッサへのアクセス権
の移行について説明する。図８において、プロセッサ１
ａは共有資源７に対するアクセスＣ（区間“ｐ”），ア
クセスＤ（区間“ｒ”）を行ない、共有資源７へのアク
セスを完了するが、その区間と交互してプロセッサ１ｂ
は区間“ｑ”、区間“ｓ”において、セマフォフラグ８
をアクセスし、リセットされていないか（未使用でない
か）チェックする。
数プロセッサ１ａ，１ｂのアクセス要求の調停は実現さ
れる。次に、図８を用いて、共有資源使用中のプロセッ
サのアクセス権放棄と、他のプロセッサへのアクセス権
の移行について説明する。図８において、プロセッサ１
ａは共有資源７に対するアクセスＣ（区間“ｐ”），ア
クセスＤ（区間“ｒ”）を行ない、共有資源７へのアク
セスを完了するが、その区間と交互してプロセッサ１ｂ
は区間“ｑ”、区間“ｓ”において、セマフォフラグ８
をアクセスし、リセットされていないか（未使用でない
か）チェックする。
【００１０】そして区間“ｔ”においてプロセッサ１ａ
はセマフォフラグ８に対して、リセット（未使用）を書
き込み、アクセス権を放棄する。プロセッサ１ｂは区間
“ｕ”において、セマフォフラグ８をリードし、リセッ
トされているため、区間“ｖ”においてモディファイ
し、区間“ｗ”においてセマフォフラグをセット（使用
中）し、共有資源７へのアクセス権を取得する。
はセマフォフラグ８に対して、リセット（未使用）を書
き込み、アクセス権を放棄する。プロセッサ１ｂは区間
“ｕ”において、セマフォフラグ８をリードし、リセッ
トされているため、区間“ｖ”においてモディファイ
し、区間“ｗ”においてセマフォフラグをセット（使用
中）し、共有資源７へのアクセス権を取得する。
【００１１】以上のように、図７，図８の動作説明によ
り、マルチプロセッサ構成の共有資源７に対する排他ア
クセス制御は実現される。
り、マルチプロセッサ構成の共有資源７に対する排他ア
クセス制御は実現される。
【００１２】
【発明が解決しようとする課題】しかしながら、図６に
示した従来の回路構成の場合は、セマフォフラグ８が共
有バス２上に存在するために、複数のプロセッサ１ａ，
１ｂが共有資源７にアクセスしようとした場合、セマフ
ォフラグアクセスのために、共有バス２上のデータ転送
速度が低下してしまうという課題があった。
示した従来の回路構成の場合は、セマフォフラグ８が共
有バス２上に存在するために、複数のプロセッサ１ａ，
１ｂが共有資源７にアクセスしようとした場合、セマフ
ォフラグアクセスのために、共有バス２上のデータ転送
速度が低下してしまうという課題があった。
【００１３】セマフォアクセスのための共有バス２の使
用は、図７においては区間“ｋ”〜区間“ｎ”であり、
図８においては区間“ｑ”と区間“ｓ”〜区間“ｗ”で
ある。特に、図８では、プロセッサ１ａが共有資源７へ
のアクセス中（区間“ｐ”、区間“ｒ”）は、交互にプ
ロセッサ１ｂがセマフォアクセスのために共有バス２を
使用する（区間“ｑ”、区間“ｓ”）ため、共有資源７
へのアクセス要求が競合するプロセッサ数が増える程、
プロセッサ１ａの共有メモリ３へのアクセススピードは
著しく低下する。
用は、図７においては区間“ｋ”〜区間“ｎ”であり、
図８においては区間“ｑ”と区間“ｓ”〜区間“ｗ”で
ある。特に、図８では、プロセッサ１ａが共有資源７へ
のアクセス中（区間“ｐ”、区間“ｒ”）は、交互にプ
ロセッサ１ｂがセマフォアクセスのために共有バス２を
使用する（区間“ｑ”、区間“ｓ”）ため、共有資源７
へのアクセス要求が競合するプロセッサ数が増える程、
プロセッサ１ａの共有メモリ３へのアクセススピードは
著しく低下する。
【００１４】この発明は上記従来の問題点を解決するも
のであり、共有資源を有するマルチプロセッサシステム
において、セマフォ制御のための共有バス使用をなくす
ことにより、高速な共有バス上のデータ転送を実現でき
る共有資源排他アクセス制御方式を提供することを目的
とする。
のであり、共有資源を有するマルチプロセッサシステム
において、セマフォ制御のための共有バス使用をなくす
ことにより、高速な共有バス上のデータ転送を実現でき
る共有資源排他アクセス制御方式を提供することを目的
とする。
【００１５】
【課題を解決するための手段】この発明は、マルチプロ
セッサシステムにおける共有バス上の共有資源への排他
アクセス制御方式であって、複数のプロセッサと、プロ
セッサの各々の固有空間であるローカルバス上に接続さ
れたリード／ライト可能なセマフォレジスタと、プロセ
ッサが各々のセマフォレジスタにライトした共有資源ア
クセス要求に対して、いずれか一つのプロセッサにセマ
フォレジスタを介してアクセス許可を与える排他アクセ
ス調停回路とを備え、共有資源への同時アクセス要求時
には、プロセッサが各々の固有空間に存在するセマフォ
レジスタにアクセス要求をライトし、同アクセス要求は
排他アクセス調停回路により調停され、プロセッサがセ
マフォレジスタをリードすることにより調停結果に基づ
いてプロセッサのうちいずれか一つのプロセッサに対し
てアクセス権が与えられ、共有資源へのアクセス完了時
には、プロセッサがローカルバス上のセマフォレジスタ
に対してアクセス完了をライトすることにより、排他ア
クセス調停回路は新たに他のプロセッサのアクセス要求
を調停し、その調停結果をセマフォレジスタを介してプ
ロセッサに通知することを特徴とするものである。
セッサシステムにおける共有バス上の共有資源への排他
アクセス制御方式であって、複数のプロセッサと、プロ
セッサの各々の固有空間であるローカルバス上に接続さ
れたリード／ライト可能なセマフォレジスタと、プロセ
ッサが各々のセマフォレジスタにライトした共有資源ア
クセス要求に対して、いずれか一つのプロセッサにセマ
フォレジスタを介してアクセス許可を与える排他アクセ
ス調停回路とを備え、共有資源への同時アクセス要求時
には、プロセッサが各々の固有空間に存在するセマフォ
レジスタにアクセス要求をライトし、同アクセス要求は
排他アクセス調停回路により調停され、プロセッサがセ
マフォレジスタをリードすることにより調停結果に基づ
いてプロセッサのうちいずれか一つのプロセッサに対し
てアクセス権が与えられ、共有資源へのアクセス完了時
には、プロセッサがローカルバス上のセマフォレジスタ
に対してアクセス完了をライトすることにより、排他ア
クセス調停回路は新たに他のプロセッサのアクセス要求
を調停し、その調停結果をセマフォレジスタを介してプ
ロセッサに通知することを特徴とするものである。
【００１６】この発明の共有資源排他アクセス制御方式
によると、共有資源に対するアクセス権取得のためのセ
マフォレジスタを各々のローカルバス上に有するため、
共有バスを使用することはない。これにより、共有資源
へのアクセス競合時のセマフォアクセスによる共有資源
アクセスのスピード低下を防ぐことができ、共有バスの
効率的な使用が可能となる。
によると、共有資源に対するアクセス権取得のためのセ
マフォレジスタを各々のローカルバス上に有するため、
共有バスを使用することはない。これにより、共有資源
へのアクセス競合時のセマフォアクセスによる共有資源
アクセスのスピード低下を防ぐことができ、共有バスの
効率的な使用が可能となる。
【００１７】
【発明の実施の形態】この発明の一実施の形態につい
て、図１ないし図５を参照しながら説明する。図１は、
共有資源を有するマルチプロセッサシステムの回路構成
を表すブロック図である。図１において、図６と同じも
のには同じ符号１ａ，１ｂ，２，３，４，５ａ，５ｂ，
６ａ，６ｂ，７，８を付してその説明を省略する。
て、図１ないし図５を参照しながら説明する。図１は、
共有資源を有するマルチプロセッサシステムの回路構成
を表すブロック図である。図１において、図６と同じも
のには同じ符号１ａ，１ｂ，２，３，４，５ａ，５ｂ，
６ａ，６ｂ，７，８を付してその説明を省略する。
【００１８】９ａ，９ｂは各々プロセッサ１ａ，プロセ
ッサ１ｂが持つローカルバスであり、プロセッサ固有の
内部空間にアドレスマッピングされている。ローカルバ
ス９ａ，９ｂに各々接続される１０ａ，１０ｂは共有資
源７に対する排他制御のためのアドレスマッピングされ
たセマフォレジスタである。プロセッサ１ａ，プロセッ
サ１ｂは共有メモリ３へのアクセス要求発生時に、各
々、ローカルバス９ａ，９ｂを経由してセマフォレジス
タ１０ａ，１０ｂに共有資源７へのアクセス要求をライ
トする。ライトした内容は、次に同プロセッサがセマフ
ォレジスタ１０ａ，１０ｂに新たに値をセットするまで
保持される。セマフォレジスタ１０ａ，１０ｂにセット
されたアクセス要求は、共有資源アクセス要求信号１１
ａ，１１ｂを介して排他アクセス調停回路１２に通知さ
れる。排他アクセス調停回路１２は複数の共有資源アク
セス要求から唯一のプロセッサに対して、アクセス許可
を与えるものであり、共有資源アクセス許可信号１３
ａ，１３ｂを介してプロセッサに通知される。プロセッ
サ１ａ，１ｂは共有資源７へのアクセス要求に対して、
アクセスが許可されたかどうかを、各々、セマフォレジ
スタ１０ａ，１０ｂをリードすることにより知ることが
できる。
ッサ１ｂが持つローカルバスであり、プロセッサ固有の
内部空間にアドレスマッピングされている。ローカルバ
ス９ａ，９ｂに各々接続される１０ａ，１０ｂは共有資
源７に対する排他制御のためのアドレスマッピングされ
たセマフォレジスタである。プロセッサ１ａ，プロセッ
サ１ｂは共有メモリ３へのアクセス要求発生時に、各
々、ローカルバス９ａ，９ｂを経由してセマフォレジス
タ１０ａ，１０ｂに共有資源７へのアクセス要求をライ
トする。ライトした内容は、次に同プロセッサがセマフ
ォレジスタ１０ａ，１０ｂに新たに値をセットするまで
保持される。セマフォレジスタ１０ａ，１０ｂにセット
されたアクセス要求は、共有資源アクセス要求信号１１
ａ，１１ｂを介して排他アクセス調停回路１２に通知さ
れる。排他アクセス調停回路１２は複数の共有資源アク
セス要求から唯一のプロセッサに対して、アクセス許可
を与えるものであり、共有資源アクセス許可信号１３
ａ，１３ｂを介してプロセッサに通知される。プロセッ
サ１ａ，１ｂは共有資源７へのアクセス要求に対して、
アクセスが許可されたかどうかを、各々、セマフォレジ
スタ１０ａ，１０ｂをリードすることにより知ることが
できる。
【００１９】図２に排他アクセス調停回路１２のブロッ
ク図を示す。図２において、１４は組み合わせ回路、１
５は保持回路、１６はプロセッサ１ａ，１ｂや共有バス
調停回路４へも入る基本クロックである。上記回路構成
において、図３の動作説明図を用いて、複数のプロセッ
サが共有資源に対して同時アクセスする場合のアクセス
権取得について説明する。
ク図を示す。図２において、１４は組み合わせ回路、１
５は保持回路、１６はプロセッサ１ａ，１ｂや共有バス
調停回路４へも入る基本クロックである。上記回路構成
において、図３の動作説明図を用いて、複数のプロセッ
サが共有資源に対して同時アクセスする場合のアクセス
権取得について説明する。
【００２０】プロセッサ１ａ，プロセッサ１ｂが同時に
共有資源のアクセス要求をする場合、各々がローカルバ
ス９ａ，９ｂを介してセマフォレジスタ１０ａ，１０ｂ
に対して共有資源アクセス要求をライトする。図３にお
いては、区間“ａ”である。同アクセス要求は共有資源
アクセス要求信号１１ａ，１１ｂを介して、排他アクセ
ス調停回路１２に通知される。
共有資源のアクセス要求をする場合、各々がローカルバ
ス９ａ，９ｂを介してセマフォレジスタ１０ａ，１０ｂ
に対して共有資源アクセス要求をライトする。図３にお
いては、区間“ａ”である。同アクセス要求は共有資源
アクセス要求信号１１ａ，１１ｂを介して、排他アクセ
ス調停回路１２に通知される。
【００２１】排他アクセス調停回路１２は複数のプロセ
ッサからのアクセス要求に対し、そのうちの一つに対し
てのみアクセス権を与える。図３はプロセッサ１ａにア
クセス権が与えられた例である。アクセス権が与えられ
たかどうかは、各プロセッサ１ａ，１ｂがセマフォレジ
スタ１０ａ，１０ｂをリードすることにより知ることが
できる。区間“ｂ”はそのセマフォレジスタ１０ａ，１
０ｂのリード区間である。セマフォレジスタ１０ａをリ
ードし、プロセッサ１ａは共有資源へのアクセス権を取
得したことを知り、次の区間“ｃ”において、共有バス
２の使用要求を共有バス調停回路４に対して、バスリク
エスト信号５ａを介して通知する。そして、プロセッサ
１ａは次の区間“ｄ”から共有資源７へのアクセスをス
タートする。また、プロセッサ１ｂは区間“ｂ”で、セ
マフォレジスタ１０ｂをリードし、共有資源７へのアク
セスが不許可となったため、許可されるまでセマフォレ
ジスタ１０ｂをリードし続けて待つ。
ッサからのアクセス要求に対し、そのうちの一つに対し
てのみアクセス権を与える。図３はプロセッサ１ａにア
クセス権が与えられた例である。アクセス権が与えられ
たかどうかは、各プロセッサ１ａ，１ｂがセマフォレジ
スタ１０ａ，１０ｂをリードすることにより知ることが
できる。区間“ｂ”はそのセマフォレジスタ１０ａ，１
０ｂのリード区間である。セマフォレジスタ１０ａをリ
ードし、プロセッサ１ａは共有資源へのアクセス権を取
得したことを知り、次の区間“ｃ”において、共有バス
２の使用要求を共有バス調停回路４に対して、バスリク
エスト信号５ａを介して通知する。そして、プロセッサ
１ａは次の区間“ｄ”から共有資源７へのアクセスをス
タートする。また、プロセッサ１ｂは区間“ｂ”で、セ
マフォレジスタ１０ｂをリードし、共有資源７へのアク
セスが不許可となったため、許可されるまでセマフォレ
ジスタ１０ｂをリードし続けて待つ。
【００２２】次に、図４を用いて、共有資源使用中のプ
ロセッサのアクセス権放棄と、他のプロセッサへのアク
セス権の移行について説明する。図４において、プロセ
ッサ１ａは共有資源７に対するアクセスＡ（区間
“ｅ”），アクセスＢ（区間“ｆ”）を連続して行い、
共有資源７へのアクセスを完了する。そして区間“ｇ”
において、プロセッサ１ａはセマフォレジスタ１０ａに
対して、リセット（未使用）を書き込み、アクセス権を
放棄する。このアクセス権の放棄は、共有資源アクセス
要求信号１１ａを介して排他アクセス調停回路１２に通
知される。これにより、アクセス要求はプロセッサ１ｂ
のみとなったため、排他アクセス調停回路１２はプロセ
ッサ１ａに対するアクセス許可を取り消し、代わりにプ
ロセッサ１ｂに対して、アクセス許可をアクセス許可信
号１３ｂを介して通知する。プロセッサ１ｂは区間
“ｈ”においてセマフォレジスタ１０ｂをリードするこ
とにより、共有資源７へのアクセス権取得を知る。そし
て、プロセッサ１ｂは次の区間“ｉ”から共有資源７へ
のアクセスをスタートする。
ロセッサのアクセス権放棄と、他のプロセッサへのアク
セス権の移行について説明する。図４において、プロセ
ッサ１ａは共有資源７に対するアクセスＡ（区間
“ｅ”），アクセスＢ（区間“ｆ”）を連続して行い、
共有資源７へのアクセスを完了する。そして区間“ｇ”
において、プロセッサ１ａはセマフォレジスタ１０ａに
対して、リセット（未使用）を書き込み、アクセス権を
放棄する。このアクセス権の放棄は、共有資源アクセス
要求信号１１ａを介して排他アクセス調停回路１２に通
知される。これにより、アクセス要求はプロセッサ１ｂ
のみとなったため、排他アクセス調停回路１２はプロセ
ッサ１ａに対するアクセス許可を取り消し、代わりにプ
ロセッサ１ｂに対して、アクセス許可をアクセス許可信
号１３ｂを介して通知する。プロセッサ１ｂは区間
“ｈ”においてセマフォレジスタ１０ｂをリードするこ
とにより、共有資源７へのアクセス権取得を知る。そし
て、プロセッサ１ｂは次の区間“ｉ”から共有資源７へ
のアクセスをスタートする。
【００２３】図５に排他アクセス調停回路１２の状態遷
移図を示す。ＳＴＡＴＥ１は共有資源未使用状態、ＳＴ
ＡＴＥ２はプロセッサ１ａが共有資源を使用している状
態、ＳＴＡＴＥ３はプロセッサ１ｂが共有資源を使用し
ている状態であり、入力信号（共有資源アクセス要求信
号）１１ａ，１１ｂにおいて下記の遷移条件が成立しな
い限り現在のＳＴＡＴＥを保持する。
移図を示す。ＳＴＡＴＥ１は共有資源未使用状態、ＳＴ
ＡＴＥ２はプロセッサ１ａが共有資源を使用している状
態、ＳＴＡＴＥ３はプロセッサ１ｂが共有資源を使用し
ている状態であり、入力信号（共有資源アクセス要求信
号）１１ａ，１１ｂにおいて下記の遷移条件が成立しな
い限り現在のＳＴＡＴＥを保持する。
【００２４】 Ｉ：入力信号１１ａ＝“Ｈ1 ” II：入力信号１１ａ＝“Ｌ1 ”かつ入力信号１１ｂ＝
“Ｌ1 ” III：入力信号１１ａ＝“Ｌ1 ”かつ入力信号１１ｂ＝
“Ｈ1 ” IV：入力信号１１ａ＝“Ｈ1 ”かつ入力信号１１ｂ＝
“Ｌ1 ” Ｖ：入力信号１１ａ＝“Ｌ1 ”かつ入力信号１１ｂ＝
“Ｌ1 ” VI：入力信号１１ａ＝“Ｌ1 ”かつ入力信号１１ｂ＝
“Ｈ1 ” なお、“Ｈ1 ”を共有資源アクセス要求有り、“Ｌ1 ”
を共有資源アクセス要求無しに割り当てている。
“Ｌ1 ” III：入力信号１１ａ＝“Ｌ1 ”かつ入力信号１１ｂ＝
“Ｈ1 ” IV：入力信号１１ａ＝“Ｈ1 ”かつ入力信号１１ｂ＝
“Ｌ1 ” Ｖ：入力信号１１ａ＝“Ｌ1 ”かつ入力信号１１ｂ＝
“Ｌ1 ” VI：入力信号１１ａ＝“Ｌ1 ”かつ入力信号１１ｂ＝
“Ｈ1 ” なお、“Ｈ1 ”を共有資源アクセス要求有り、“Ｌ1 ”
を共有資源アクセス要求無しに割り当てている。
【００２５】すなわち、同時にプロセッサ１ａ，プロセ
ッサ１ｂから共有資源アクセス要求が来た場合、ＳＴＡ
ＴＥ２に遷移する。プロセッサ１ａが共有資源アクセス
権を取得し、アクセスが完了するまでＳＴＡＴＥ２にお
り、アクセス完了時にプロセッサ１ａがアクセス要求１
１ａを取り下げるので、上記 IIIの遷移条件が成立しＳ
ＴＡＴＥ３に遷移する。他の状態遷移についても同様で
ある。
ッサ１ｂから共有資源アクセス要求が来た場合、ＳＴＡ
ＴＥ２に遷移する。プロセッサ１ａが共有資源アクセス
権を取得し、アクセスが完了するまでＳＴＡＴＥ２にお
り、アクセス完了時にプロセッサ１ａがアクセス要求１
１ａを取り下げるので、上記 IIIの遷移条件が成立しＳ
ＴＡＴＥ３に遷移する。他の状態遷移についても同様で
ある。
【００２６】各状態ＳＴＡＴＥ１〜ＳＴＡＴＥ３におけ
る出力信号（共有資源アクセス許可信号）１３ａ，１３
ｂは下記のとおりである。 ＳＴＡＴＥ１：出力信号１３ａ＝“Ｌ2 ”かつ出力信号
１３ｂ＝“Ｌ2 ” ＳＴＡＴＥ２：出力信号１３ａ＝“Ｈ2 ”かつ出力信号
１３ｂ＝“Ｌ2 ” ＳＴＡＴＥ３：出力信号１３ａ＝“Ｌ2 ”かつ出力信号
１３ｂ＝“Ｈ2 ” なお、“Ｈ2 ”を共有資源アクセスを許可、“Ｌ2 ”を
共有資源アクセスを非許可に割り当てている。
る出力信号（共有資源アクセス許可信号）１３ａ，１３
ｂは下記のとおりである。 ＳＴＡＴＥ１：出力信号１３ａ＝“Ｌ2 ”かつ出力信号
１３ｂ＝“Ｌ2 ” ＳＴＡＴＥ２：出力信号１３ａ＝“Ｈ2 ”かつ出力信号
１３ｂ＝“Ｌ2 ” ＳＴＡＴＥ３：出力信号１３ａ＝“Ｌ2 ”かつ出力信号
１３ｂ＝“Ｈ2 ” なお、“Ｈ2 ”を共有資源アクセスを許可、“Ｌ2 ”を
共有資源アクセスを非許可に割り当てている。
【００２７】また、上記遷移条件において、共有資源ア
クセス要求同時発生時の優先はプロセッサ１ａとしてい
るが、プロセッサ１ｂを優先したい場合はＩ，VIの遷移
条件を下記のように変更すればよい。 Ｉ：入力信号１１ａ＝“Ｈ1 ”かつ入力信号１１ｂ＝
“Ｌ1 ” VI：入力信号１１ｂ＝“Ｈ1 ” 以上のようにして、セマフォレジスタを用いたマルチプ
ロセッサ構成の共有資源に対する排他アクセス制御は実
現される。
クセス要求同時発生時の優先はプロセッサ１ａとしてい
るが、プロセッサ１ｂを優先したい場合はＩ，VIの遷移
条件を下記のように変更すればよい。 Ｉ：入力信号１１ａ＝“Ｈ1 ”かつ入力信号１１ｂ＝
“Ｌ1 ” VI：入力信号１１ｂ＝“Ｈ1 ” 以上のようにして、セマフォレジスタを用いたマルチプ
ロセッサ構成の共有資源に対する排他アクセス制御は実
現される。
【００２８】このように構成された共有資源排他アクセ
ス制御方式によると、共有資源７に対するアクセス権取
得のためのセマフォレジスタ１０ａ，１０ｂを各々のロ
ーカルバス９ａ，９ｂ上に有するため、共有バス２を使
用することはない。これにより、従来構成では発生して
いた、共有資源７へのアクセス競合時のセマフォアクセ
スによる共有資源アクセスのスピード低下を防ぐことが
でき、共有バス２の効率的な使用が可能となる。
ス制御方式によると、共有資源７に対するアクセス権取
得のためのセマフォレジスタ１０ａ，１０ｂを各々のロ
ーカルバス９ａ，９ｂ上に有するため、共有バス２を使
用することはない。これにより、従来構成では発生して
いた、共有資源７へのアクセス競合時のセマフォアクセ
スによる共有資源アクセスのスピード低下を防ぐことが
でき、共有バス２の効率的な使用が可能となる。
【００２９】なお、前記実施の形態では、２個のプロセ
ッサ１ａ，１ｂの場合について説明したが、３個以上の
場合についても同様である。
ッサ１ａ，１ｂの場合について説明したが、３個以上の
場合についても同様である。
【００３０】
【発明の効果】この発明の共有資源排他アクセス制御方
式によると、共有資源に対するアクセス権取得のための
セマフォレジスタを各々のローカルバス上に有するた
め、共有バスを使用することはない。これにより、共有
資源へのアクセス競合時のセマフォアクセスによる共有
資源アクセスのスピード低下を防ぐことができ、共有バ
スの効率的な使用が可能となる。
式によると、共有資源に対するアクセス権取得のための
セマフォレジスタを各々のローカルバス上に有するた
め、共有バスを使用することはない。これにより、共有
資源へのアクセス競合時のセマフォアクセスによる共有
資源アクセスのスピード低下を防ぐことができ、共有バ
スの効率的な使用が可能となる。
【図１】この発明の一実施の形態の回路構成を示したブ
ロック図である。
ロック図である。
【図２】この発明の一実施の形態の排他アクセス調停回
路のブロック図である。
路のブロック図である。
【図３】この発明の一実施の形態における複数のプロセ
ッサが共有資源に対して同時アクセスする場合のアクセ
ス権取得を表すタイミング図である。
ッサが共有資源に対して同時アクセスする場合のアクセ
ス権取得を表すタイミング図である。
【図４】この発明の一実施の形態における共有資源使用
中のプロセッサのアクセス権放棄と他のプロセッサへの
アクセス権の移行を表すタイミング図である。
中のプロセッサのアクセス権放棄と他のプロセッサへの
アクセス権の移行を表すタイミング図である。
【図５】この発明の一実施の形態の排他アクセス調停回
路の状態遷移図である。
路の状態遷移図である。
【図６】従来例の回路構成を示したブロック図である。
【図７】従来例における複数のプロセッサが共有資源に
対して同時アクセスする場合のアクセス権取得を表すタ
イミング図である。
対して同時アクセスする場合のアクセス権取得を表すタ
イミング図である。
【図８】従来例における共有資源使用中のプロセッサの
アクセス権放棄と他のプロセッサへのアクセス権の移行
を表すタイミング図である。
アクセス権放棄と他のプロセッサへのアクセス権の移行
を表すタイミング図である。
１ａ，１ｂ プロセッサ ２ 共有バス ３ 共有メモリ ４ 共有バス調停回路 ５ａ，５ｂ バスリクエスト信号線 ６ａ，６ｂ バスグラント信号線 ７ 共有資源 ９ａ，９ｂ ローカルバス １０ａ，１０ｂ セマフォレジスタ １１ａ，１１ｂ 共有資源アクセス要求信号 １２ 排他アクセス調停回路 １３ａ，１３ｂ 共有資源アクセス許可信号
Claims (1)
- 【請求項１】 マルチプロセッサシステムにおける共有
バス上の共有資源への排他アクセス制御方式であって、 複数のプロセッサと、 前記プロセッサの各々の固有空間であるローカルバス上
に接続されたリード／ライト可能なセマフォレジスタ
と、 前記プロセッサが各々の前記セマフォレジスタにライト
した共有資源アクセス要求に対して、いずれか一つのプ
ロセッサに前記セマフォレジスタを介してアクセス許可
を与える排他アクセス調停回路とを備え、 前記共有資源への同時アクセス要求時には、前記プロセ
ッサが各々の固有空間に存在する前記セマフォレジスタ
にアクセス要求をライトし、同アクセス要求は前記排他
アクセス調停回路により調停され、前記プロセッサが前
記セマフォレジスタをリードすることにより前記調停結
果に基づいて前記プロセッサのうちいずれか一つのプロ
セッサに対してアクセス権が与えられ、 前記共有資源へのアクセス完了時には、前記プロセッサ
がローカルバス上の前記セマフォレジスタに対してアク
セス完了をライトすることにより、前記排他アクセス調
停回路は新たに他のプロセッサのアクセス要求を調停
し、その調停結果を前記セマフォレジスタを介してプロ
セッサに通知することを特徴とする共有資源排他アクセ
ス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP330698A JPH11203253A (ja) | 1998-01-09 | 1998-01-09 | 共有資源排他アクセス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP330698A JPH11203253A (ja) | 1998-01-09 | 1998-01-09 | 共有資源排他アクセス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11203253A true JPH11203253A (ja) | 1999-07-30 |
Family
ID=11553683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP330698A Pending JPH11203253A (ja) | 1998-01-09 | 1998-01-09 | 共有資源排他アクセス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11203253A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008033893A (ja) * | 2006-07-07 | 2008-02-14 | Nec Electronics Corp | マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス権設定方法 |
| JP2011232956A (ja) * | 2010-04-27 | 2011-11-17 | Clarion Co Ltd | コンピュータシステムとプログラム |
| KR101110550B1 (ko) * | 2009-04-08 | 2012-02-08 | 한양대학교 산학협력단 | 프로세서 장치, 멀티 프로세서 시스템 및 멀티 프로세서 시스템의 공유메모리 접근 방법 |
-
1998
- 1998-01-09 JP JP330698A patent/JPH11203253A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008033893A (ja) * | 2006-07-07 | 2008-02-14 | Nec Electronics Corp | マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス権設定方法 |
| KR101110550B1 (ko) * | 2009-04-08 | 2012-02-08 | 한양대학교 산학협력단 | 프로세서 장치, 멀티 프로세서 시스템 및 멀티 프로세서 시스템의 공유메모리 접근 방법 |
| JP2011232956A (ja) * | 2010-04-27 | 2011-11-17 | Clarion Co Ltd | コンピュータシステムとプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6490642B1 (en) | Locked read/write on separate address/data bus using write barrier | |
| JP3579198B2 (ja) | データ処理システム及びデータ処理方法 | |
| JP5558982B2 (ja) | アトミックなセマフォ操作を行う方法および装置 | |
| US7581054B2 (en) | Data processing system | |
| US6694397B2 (en) | Request queuing system for a PCI bridge | |
| US7421529B2 (en) | Method and apparatus to clear semaphore reservation for exclusive access to shared memory | |
| JP2008130056A (ja) | 半導体回路 | |
| JP4874165B2 (ja) | マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス権設定方法 | |
| US8458411B2 (en) | Distributed shared memory multiprocessor and data processing method | |
| JP2000047994A (ja) | 情報処理装置 | |
| US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
| US9984014B2 (en) | Semiconductor device | |
| JPH0728758A (ja) | ダイナミックタイムループ調停及び装置 | |
| JPH10143467A (ja) | データ処理システムにおいてバス所有権を調停するための方法および装置 | |
| US20120221754A1 (en) | System on chip bus system and a method of operating the bus system | |
| US7062588B2 (en) | Data processing device accessing a memory in response to a request made by an external bus master | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| JP2002163228A (ja) | 多重コアｄｓｐ装置のための外部バス裁定技術 | |
| US6189061B1 (en) | Multi-master bus system performing atomic transactions and method of operating same | |
| US6502150B1 (en) | Method and apparatus for resource sharing in a multi-processor system | |
| JPH11203253A (ja) | 共有資源排他アクセス制御方式 | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| GB2412767A (en) | Processor with at least two buses between a read/write port and an associated memory with at least two portions | |
| JPH0330175B2 (ja) |