JPH11186322A - フリップチップ実装用基板及びフリップチップ実装構造 - Google Patents
フリップチップ実装用基板及びフリップチップ実装構造Info
- Publication number
- JPH11186322A JPH11186322A JP15009998A JP15009998A JPH11186322A JP H11186322 A JPH11186322 A JP H11186322A JP 15009998 A JP15009998 A JP 15009998A JP 15009998 A JP15009998 A JP 15009998A JP H11186322 A JPH11186322 A JP H11186322A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- chip mounting
- mounting
- chip
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
に樹脂が充填される構造のフリップチップ実装用基板及
びフリップチップ実装構造に関し、半導体チップと実装
用基板との間に樹脂を充填する際に樹脂内にボイドが発
生することを抑制することを課題とする。 【解決手段】半導体チップ12がフリップチップ実装され
ると共にこの半導体チップ12のバンプ14と接続される配
線層18が形成されてなる基板本体16と、この基板本体16
上に形成されて金属バンプ14と配線層18との接続位置に
開口部22を有するソルダーレジスト20とを具備する。ま
た、半導体チップ12を実装した状態において、この半導
体チップ12と基板本体16との間にアンダーフィルレジン
28が装填される構成とし、更に開口部を周状の周状開口
部22A とする。更に、周状開口部22A を実装状態にある
半導体チップ12の外形(チップ外形位置32)に対し、
その外側まで拡張した構成とする。
Description
用基板及びフリップチップ実装構造に係り、特に実装状
態において半導体チップとの間に樹脂が充填される構造
のフリップチップ実装用基板及びフリップチップ実装構
造に関する。近年、半導体装置は種々の電子機器に組み
込まれており、よって半導体装置に要求される信頼性は
益々増大する傾向にある。
に実装した構造を有しており、また半導体チップの小型
化及び高密度化に伴い、実装方法としては半導体チップ
に突起電極を形成し、これを基板に表面実装するフリッ
プチップ実装方法が用いられるようになってきている。
よって、半導体装置の信頼性を向上させるには、このフ
リップチップ実装を高い信頼性をもって行なう必要があ
る。
ップ実装用基板100A,100B(以下、実装用基板
100A,100Bという)及びこの実装用基板100
A,100Bに表面実装部品(以下の説明では、半導体
チップ102を例に挙げる)を実装する実装構造を示す
図である。
2をフリップチップ実装用基板100Aに搭載した状態
を示す側断面図、図13は図12の状態においてアンダ
ーフィルレジン118を形成した状態を示す側断面図、
図14は実装用基板100Aの外観図、図15は実装用
基板100Aの平面図、更に図16は他の従来例である
実装用基板100Bの平面図である。尚、以下の説明で
はBGA(Ball Grid Array) 構造の半導体装置に実装用
基板100A,100Bを適用した例について説明す
る。
基板100Aについて説明する。実装用基板100A
は、大略すると基板本体106とソルダーレジスト11
0とにより構成されている。基板本体106は例えば多
層プリント配線基板であり、その下面には外部接続用バ
ンプ114が形成されている。また、基板本体106の
上面には、所定の配線パターンで配線層108が形成さ
れている。この配線層108と外部接続用バンプ114
は、基板本体106の内部に形成された層間配線(図示
せず)により接続されている。
縁性樹脂により構成されており、その所定位置には長方
形状を有した複数の開口部112Aが形成されている。
この開口部112Aの形成位置は、半導体チップ102
に形成された金バンプ104の形成位置と対応するよう
構成されている。また、開口部112Aが形成されるこ
とにより、配線層108の開口部112Aと対向した位
置は外部に露出された状態となる。この配線層108の
開口部112Aから露出した部位は、前記した金バンプ
104と接続される部位であり、以下この部位を実装パ
ッド109という。
用基板100Aに形成された複数の開口部112Aは連
続することなく夫々独立している。具体的には、隣接す
る開口部112Aの間にソルダーレジスト110の一部
である角部122が存在しており、これにより各開口部
112Aは夫々独立した構成とされている。また、各開
口部112Aの形成位置は、半導体チップ102を実装
用基板100Aに実装した際、半導体チップ102のチ
ップ外形位置123(図14及び図15に一点鎖線で示
す位置)よりも内側に設定されていた。尚、上記した金
バンプ104は、半導体チップ102にペリフェラルに
配置されている。
口部112Aを形成することにより、実装用基板100
Aに形成された実装パッド109の金バンプ104との
接合位置は露出し、よって金バンプ104と実装パッド
109とを電気的に接続することができる。図12及び
図13に示されるように、半導体チップ102が実装用
基板100Aに実装された状態において、半導体チップ
102に設けられた金バンプ104は実装パッド109
上に形成されたはんだ116により接合される。また、
半導体チップ102と実装用基板100Aとの間には、
アンダーフィルレジン118が装填される。
体チップ102と実装用基板100Aとの熱膨張差に起
因して発生する応力を緩和させると共に、金バンプ10
4と実装パッド109との接合部位を保護するために設
けられている。このアンダーフィルレジン118は、半
導体チップ102をはんだ116を用いて実装パッド1
09に接合した後、半導体チップ102と実装用基板1
00Aとの間に装填される。具体的には、装填時におけ
るアンダーフィルレジン118は硬化前では流動性を有
した状態となっており、これを半導体チップ102と実
装用基板100Aとの間に流し込み、その後に加熱処理
を行なうことにより硬化させ、これによりアンダーフィ
ルレジン118を形成している。
開口部112Aは、その機能上からは個々の配線層10
8毎に開口形成することが望ましい。しかるに、半導体
チップ102の多ピン化に伴い金バンプ104のピッチ
が200μm以下と狭ピッチになると、これに対応して
ソルダーレジスト110に微細な開口部を形成すること
が困難となる。
パッド109毎に開口部を形成するのではなく、半導体
チップ102の1辺に沿って形成された一列の金バンプ
104に対応した実装パッド109を一括的に1個の開
口部112Aで露出させる構成としている。このため、
図15に示す例では、開口部112Aの形状は長方形状
とされており、また金バンプ104はペリフェラル状で
あるため4個形成された構成とされている。
に対応して実装パッド109のピッチを広く取れる場合
には、図16に示す実装基板100Bのように、実装パ
ッド109を1本或いは数本単位で露出させるよう開口
部112Bを構成することも可能である。
来構成の実装用基板100A,100Bを用いて半導体
チップ102の実装を行なうと、半導体チップ102と
実装用基板100A,100Bとの間に設けられたアン
ダーフィルレジン118内にボイド120(図13及び
図19参照)が発生してしまうという問題点があった。
内にボイド120が発生すると、このボイド120内に
はんだ116が流入し、隣接する金バンプ104が短絡
するおそれがある。また、アンダーフィルレジン118
の充填後に加熱が行なわれると、この加熱処理によりボ
イド120内の水分等が膨張し、アンダーフィルレジン
118にクラックが生じたり、金バンプ104と実装パ
ッド109とが断線するおそれがある。
実装用基板100A,100Bを用いた場合にアンダー
フィルレジン118内にボイド120が発生する理由に
ついて説明する。尚、以下の説明では、実装用基板10
0Aを例に挙げて説明するものとする。図17乃至図1
9は、流動性を有したアンダーフィルレジン118を半
導体チップ102と実装用基板100Aとの間に流し込
んでいる状態を経時的に示している。各図は実装用基板
100Aのコーナ部分を拡大して示す図であり、またア
ンダーフィルレジン118を図中上方から下方に向け流
し込んだ状態を示している。
基板100Aとの間にアンダーフィルレジン118を流
し込み、このアンダーフィルレジン118が経時的にど
のように流れていくかを調べる実験を行なった。この結
果、図17に示されるように、実装用基板100A上に
おけるアンダーフィルレジン118の流れ速度は場所に
より異なることが判明した。即ち、ソルダーレジスト1
10上(具体的には、ソルダーレジスト110と半導体
チップ102との間隙部分)におけるアンダーフィルレ
ジン118の流れ速度(図中、矢印V1で示す)は速
く、これに対して開口部112A内におけるアンダーフ
ィルレジン118の流れ速度(図中、矢印V2で示す)
は遅いことが判明した(V1>V2)。
る。先ず、ソルダーレジスト110上におけるアンダー
フィルレジン118の流れが速い理由は、ソルダーレ
ジスト110はアンダーフィルレジン118と同様に一
様な樹脂であるため濡れ性が良い点、ソルダーレジス
ト110の上面は平滑面とされているため、アンダーフ
ィルレジン118の流れに対し抵抗となるものが少ない
点が挙げられる。
ンダーフィルレジン118の流れが遅い理由は、開口
部112A内には実装パッド109による凹凸が形成さ
れており、この凹凸がアンダーフィルレジン118の流
れに対し抵抗となる点、開口部112Aではアンダー
フィルレジン118が存在しないため、半導体チップ1
02と基板本体106との隙間寸法がソルダーレジスト
上部より大きいため、毛細管現象の効果が少なくなり、
よってアンダーフィルレジン118の流れを妨げる摩擦
が大きくなる点が挙げられる。
おけるアンダーフィルレジン118の流れ速度V1が開
口部112A内におけるアンダーフィルレジン118の
流れ速度V2よりも速いと、開口部112Aの端部近傍
におていは、図18に示すように、速度の速いソルダー
レジスト110上を流れてきたアンダーフィルレジン1
18に開口部112Aを回り込むような流れが発生する
(この流れを図18に矢印Aで示す)。
を流れるアンダーフィルレジン118の流れは遅いた
め、開口部112Aの形成部分(特に、開口部112A
の端部)に空間部(ボイド120)が形成されていく。
この際、従来では開口部112Aの形成位置は、実装状
態にある半導体チップ102のチップ外形位置123
(一点鎖線で示す)よりも内側に設定されていたため、
開口部112Aの外側位置を流れるアンダーフィルレジ
ン118よりこの空間部の逃げ道は閉ざされてしまう。
れる位置は開口部112Aとなり、そして更にアンダー
フィルレジン118の流れが進むと、図19に示すよう
にこの空間部を残してアンダーフィルレジン118が連
続した状態が生成され、よって開口部112Aにボイド
120が形成されてしまう。本発明は上記の点に鑑みて
なされたものであり、半導体チップと実装用基板との間
に樹脂を充填する際に樹脂内にボイドが発生することを
抑制しうるフリップチップ実装用基板及びフリップチッ
プ実装構造を提供することを目的とする。
に本発明では、次に述べる手段を講じたことを特徴とす
るものである。請求項1記載の発明では、表面実装部品
がフリップチップ実装されると共に、前記表面実装部品
に設けられた突起電極と電気的に接続される実装パッド
を形成する配線層が形成されてなる基板本体と、前記基
板本体上に形成されており、前記突起電極と前記実装パ
ッドとの接続位置に開口部を有する絶縁膜とを具備した
構成とされており、かつ、前記表面実装部品を実装した
状態において、前記表面実装部品と前記基板本体との間
に樹脂が装填されるフリップチップ実装用基板におい
て、前記開口部を、実装状態にある前記表面実装部品の
外形に対し外側まで拡張して形成したことを特徴とする
ものである。
項1記載のフリップチップ実装用基板において、前記実
装パッドより前記表面実装部品の内側領域に、前記配線
層が介在することを特徴とするものである。また、請求
項3記載の発明では、前記請求項1又は2記載のフリッ
プチップ実装用基板において、前記開口部は、前記実装
パッドの1本或いは数本を露出させるよう分離形成され
た分離開口部を前記表面実装部品の外周辺に沿って複数
個配設した構成であることを特徴とするものである。
項1又は2記載のフリップチップ実装用基板において、
前記開口部は、長方形状に形成された長方形状開口部を
前記表面実装部品の外周辺に沿って複数個配設した構成
であることを特徴とするものである。また、請求項5記
載の発明では、前記請求項1又は2記載のフリップチッ
プ実装用基板において、前記開口部は、前記表面実装部
品の外周を囲繞するよう周状に形成された周状開口部で
あることを特徴とするものである。
項1乃至5のいずれかに記載のフリップチップ実装用基
板において、前記開口部の前記表面実装部品の外形より
外側まで拡張する領域を表面実装部品の外周縁から外方
向に0.05mm以上0.3mm以内で設けたことを特
徴とするものである。
項5記載のフリップチップ実装用基板において、前記開
口部の外側1辺もしくは1コーナーに前記樹脂を注入す
る樹脂注入エリアを設けたことを特徴とするものであ
る。また、請求項8記載の発明では、前記請求項1乃至
7のいずれかに記載のフリップチップ実装用基板におい
て、前記開口部内に配設された実装パッドの幅を均一、
かつ直線状に形成したことを特徴とするものである。
項8記載のフリップチップ実装用基板において、前記実
装パッド上にはんだが形成されていることを特徴とする
ものである。また、請求項10記載の発明では、前記請
求項1乃至9のいずれかに記載のフリップチップ実装用
基板において、前記基板本体がプリント基板であること
を特徴とするものである。
求項10記載のフリップチップ実装用基板において、前
記絶縁膜がソルダーレジストであることを特徴とするも
のである。また、請求項12記載の発明では、前記請求
項1乃至9のいずれかに記載のフリップチップ実装用基
板において、前記基板本体がセラミック基板であること
を特徴とするものである。
求項12記載のフリップチップ実装用基板において、前
記絶縁膜がアルミナコートであることを特徴とするもの
である。また、請求項14記載の発明では、前記請求項
9記載のフリップチップ実装用基板に表面実装付品をフ
リップチップ実装するフリップチップ実装構造におい
て、前記表面実装部品として外部接続端子として金属バ
ンプを用いたフリップチップ実装用ICチップを用いる
と共に、前記金属バンプと前記はんだとを加熱溶融して
接続した構成とし、かつ、前記フリップチップ実装用基
板と実装された前記フリップチップ実装用ICチップと
の隙間に、アンダーフィルレジンを装填した構造とした
ことを特徴とするものである。
求項14記載のフリップチップ実装構造において、前記
アンダーフィルレジンのフィレットを、前記開口部以内
の位置に形成したことを特徴とするものである。更に、
請求項16記載の発明では、前記請求項14または15
記載のフリップチップ実装構造において、前記はんだ
は、Sn96.5%,Ag3.5%の組成を有している
ことを特徴とするものである。
請求項1記載の発明によれば、表面実装部品と基板本体
との対向位置に樹脂を装填する際、開口部より内側に位
置する絶縁膜上を流れる樹脂は、表面実装部品と基板本
体との対向位置に存在する空気等(即ち、ボイドの原因
となる空気等)を外側に押し出しながら進行する。この
際、本請求項の構成では、開口部を実装状態にある表面
実装部品の外形に対し外側まで拡張して形成されている
ため、開口部の外側に上記空気の逃げを妨げる樹脂は存
在せず、よって上記空気等は開口部を介して外部に放出
される。これにより、局所的に樹脂の回り込みが発生す
ることはなくなり、よってボイドの発生を防止すること
ができる。
膜が絶縁膜の開口部より内側領域にも形成されるため、
配線層の配設領域を広くとることができ、よって配線層
のパターン設計の自由度を向上させることができる。ま
た、請求項3乃至5記載の発明のように、開口部は、分
離開口部を表面実装部品の外周辺に沿って複数個配設し
た構成としても、長方形状開口部を表面実装部品の外周
辺に沿って複数個配設した構成としても、また表面実装
部品の外周を囲繞するよう周状に形成された周状開口部
としてもよい。
り、表面実装部品の外周全ての位置において樹脂の回り
込みの発生を抑制することができ、よってボイドの発生
をより確実に防止することができる。また、請求項6記
載の発明によれば、開口部の表面実装部品の外形より外
側まで拡張する領域を、表面実装部品の外周縁から外方
向に0.05mm以上0.3mm以内で設けることによ
り、ボイドの発生をより有効に抑制することができ、し
かも部品実装密度を下げることを抑制することができ
る。
部の外側1辺もしくは1コーナーに樹脂を注入する樹脂
注入エリアを設けたことにより、樹脂の注入性の向上を
図ることができる。また、請求項8及び9記載の発明に
よれば、開口部内に配設された配線層の幅を均一かつ直
線状に形成したことにより、高密度化に各配線層が形成
されている場合であっても、はんだ形成形状を統一し、
膜厚バラツキを小さくすることができるため、表面実装
部品との接合性を向上させることができる。
することによりはんだ配設エリアを広くすることができ
るため、形成されたはんだの高さにバラツキが発生する
ことを防止でき、表面実装部品との接合性を向上させる
ことができる。また、請求項10記載の発明のように、
基板本体としては、プリント基板を用いてもよい。
板本体としてプリント基板を用いた場合、絶縁膜をソル
ダーレジストとしてもよい。また、請求項12記載の発
明のように、基板本体としては、セラミック基板を用い
てもよい。
板本体としてセラミック基板を用いた場合、絶縁膜をア
ルミナコートとしてもよい。また、請求項14記載の発
明のように、表面実装部品として外部接続端子として金
属バンプを用いたフリップチップ実装用ICチップを用
いると共に、金属バンプと前記はんだとを加熱溶融して
接続した構成としてもよい。
プチップ実装用ICチップとの隙間にアンダーフィルレ
ジンを装填した構造としたことにより、フリップチップ
実装用基板とフリップチップ実装用ICチップの熱膨張
差による応力を緩和することができる。また、請求項1
5記載の発明によれば、アンダーフィルレジンのフィレ
ットを、開口部内の位置に形成したことにより、開口部
を実装状態にある表面実装部品の外形に対し外側まで拡
張した構成としても実装パッドが外部に露出することは
なく、アンダーフィルレジンにより実装パッドを確実に
保護することができる。
n96.5%,Ag3.5%の組成を有したはんだを用
いたことにより、金属バンプと実装パッドとの接合を高
い信頼性をもって行うことが可能となる。
て図面と共に説明する。図1乃至図4は、本発明の第1
実施例であるフリップチップ実装用基板10A(以下、
単に実装用基板10Aという)を示している。図1は表
面実装部品となる半導体チップ12を搭載した状態を示
す側断面図、図2は図1に示す搭載状態においてアンダ
ーフィルレジン28を形成した状態を示す側断面図、図
3は実装用基板10Aの外観図、更に図4は実装用基板
10Aの平面図である。尚、以下の説明ではBGA(Bal
l Grid Array) 構造の半導体装置に実装用基板10Aを
適用した例について説明する。
16と絶縁膜となるソルダーレジスト20とにより構成
されている。基板本体16は例えば単層或いは多層プリ
ント配線基板であり、ガラス−エポキシ等の低価格の材
料により形成されている。よって、実装用基板10Aの
コスト低減を図ることができる。この基板本体16の最
下面には、外部接続用バンプ24(図3参照)が形成さ
れている。この外部接続用バンプ24は、はんだボール
を基板本体16の最下面に形成された電極パッド(図示
せず)に配設した構成とされている。
線パターンで配線層18が形成されている。この配線層
18と外部接続用バンプ24は、基板本体16内に形成
された層間配線(図示せず)により接続されている。ま
た、配線層18には実装パッド19が形成されており、
後述するように金属バンプ14はこの実装パッド19に
接合される。
り構成されており、基板本体16の上面上部に形成され
ている。このソルダーレジスト20は、実装される半導
体チップ12と実装パッド19が所定接続位置以外で短
絡することを防止するために設けられている。しかる
に、半導体チップ12と前記した実装パッド19を電気
的に接続する必要があるため、ソルダーレジスト20に
は開口部として周状開口部22Aが形成されている。こ
のように、ソルダーレジスト20に周状開口部22Aを
形成することにより、実装用基板10Aに形成された実
装パッド19は周状開口部22Aから露出した状態とな
り、よって半導体チップ12と実装パッド19とを電気
的接続に接続することが可能となる。尚、説明の便宜
上、この周状開口部22Aについての詳細については後
述するものとする。
面(図中、下面)に複数の金属バンプ14を設けてい
る。本実施例では、この金属バンプ14はペリフェラル
(チップ外周に沿って環状に一列)に配設されており、
またワイヤボンディング技術を利用して形成されてい
る。この半導体チップ12は、実装用基板10Aに対し
フリップチップ接合される。
が実装用基板10Aにフリップチップ接合された状態に
おいて、半導体チップ12に設けられた金属バンプ14
は配線層18に形成された実装パッド19(配線層18
の周状開口部22Aから露出した部位が実装パッド19
を構成する)にはんだ30により接合される。この半導
体チップ12を実装用基板10Aに実装する際、Sn9
6.5%,Ag3.5%の組成を有したはんだ30を予
め実装パッド19に形成しておく。
る。本実施例では、実装パッド19(金属バンプ14と
の接合位置)は、周状開口部22Aに露出している。こ
の際、周状開口部22Aから露出している実装パッド1
9は、同一の幅でかつ直線状に形成されている。また、
はんだ30はこの周状開口部22Aから露出した実装パ
ッド19に形成されている。そして、半導体チップ12
に設けられた金属バンプ14は、加熱されることにより
溶融した状態のはんだ30と接続され、冷却されること
により固定される。
された実装パッド19の幅を均一かつ直線状に形成した
ことにより、実装パッド19上に形成される半田30の
量や高さを設計的に均一にすることができる。また、周
状開口部22Aを半導体チップ実装領域より外側に拡張
していることから、はんだ30の配設エリアを広くする
ことができ、従ってはんだ30の高さバラツキを小さく
することがてきる。
設エリアが狭い場合には、はんだ30の形成量に変化が
あるとこれはそのままはんだ30の高さ変化となってし
まう。これに対し、はんだ30の配設エリアが広いと、
はんだ30の形成量に変化があっても、これによるはん
だ30の高さ変化は小さくなる。よって、はんだ30の
配設エリアを広く設定(具体的には、500〜600μ
m)することにより、はんだ30の高さ変動を抑制する
ことができ、これにより半導体チップ12と実装パッド
19とのはんだ接合性を向上させることができる。また
本実施例では、上記のようにSn96.5%,Ag3.
5%の組成を有したはんだ30を用いているため、これ
によっても金属バンプ14と実装パッド19との接合を
高い信頼性をもって行うことができる。
Aとの間には、アンダーフィルレジン28が装填され
る。このアンダーフィルレジン28は、エポキシ系の絶
縁性樹脂が主に選定されており、かつ硬化前の状態にお
いては流動性を有した粘性の低い樹脂が選定されいる。
アンダーフィルレジン28を半導体チップ12と実装用
基板10Aとの間に介装することにより、半導体チップ
12と実装用基板10Aとの熱膨張差に起因して発生す
る応力を緩和することが可能となると共に、金属バンプ
14と実装パッド19との接合部位を保護することが可
能となり、実装の信頼性を向上させることができる。
チップ12をはんだ30を用いて実装パッド19(実装
用基板10A)に接合した後、半導体チップ12と実装
用基板10Aとの間に装填される。具体的には、硬化前
の流動性を有した状態のアンダーフィルレジン28を半
導体チップ12と実装用基板10Aとの間に流し込み、
その後に加熱処理を行なうことにより硬化させ、これに
よりアンダーフィルレジン28を形成する。
る。周状開口部22Aは、ソルダーレジスト20を略矩
形周状に除去した構成とされている。よって、基板本体
16及び実装パッド19(半導体チップ12との接続部
位)は、周状開口部22Aを介して外部に露出した状態
となっている。この周状開口部22Aの構成を従来構成
の実装用基板100Aと比較しつつ説明すれば、周状開
口部22Aは、従来における4個の開口部112Aの各
コーナー部分122(図14,図15参照)におけるソ
ルダーレジスト110を除去し、これにより4個の開口
部112Aを連結した構成とされている。
実装状態にある半導体チップ12の外形に対し外側まで
拡張するよう形成したことを特徴としている。即ち、半
導体チップ12の外形位置を各図に一点鎖線で示すと
(以下、一点鎖線で示される半導体チップ12の外形位
置をチップ外形位置32という)、チップ外形位置32
は周状開口部22Aの内部に位置する構成となってい
る。
0Aに搭載した場合、半導体チップ12のチップ外形位
置32の外側には周状開口部22Aが一部はみ出した状
態となる。また、周状開口部22Aのチップ外形位置3
2より外側まで拡張する領域は、半導体チップ12のチ
ップ外形位置32から外方向に0.05mm以上で、か
つ0.3mm以内となるよう設定している。尚、この構
成としたことによる作用効果については、説明の便宜
上、後述するものとする。
20に周状開口部22Aを形成することにより、この周
状開口部22Aの内側にはソルダーレジスト20の一部
が残った領域が形成される(以下、このソルダーレジス
ト20の周状開口部22Aより内側の領域を、特に内部
領域レジスト20aという)。このように、内部領域レ
ジスト20aが形成されることにより、この内部領域レ
ジスト20aの下部にも配線層18を形成することが可
能となる。
にレジストを設けることなく配線層18を形成した構成
を想定すると、はんだが不均一となり実装性を阻害す
る。そして、配線層18間の絶縁性も阻害する。しかる
に、本実施例のように周状開口部22Aの内側に内部領
域レジスト20aを形成することにより、この内部領域
レジスト20aの下部に配線層18を形成しても配線層
18間の絶縁性を維持できる。また、配線層18の配設
領域を広くとることができ、よって配線層18のパター
ン設計の自由度を向上させることができる。
る実装用基板について説明する。図5は本発明の第2実
施例である実装用基板10Bの平面図であり、また図6
は本発明の第2実施例である実装用基板10Cの平面図
である。尚、図5及び図6において、図1乃至図4を用
いて説明した第1実施例に係る実装用基板10Aと同一
構成については同一符号を付し、その説明を省略する。
口部として、実装パッド19の1本或いは数本(図に示
す例では、最高で3本)を露出させるよう分離形成され
た分離開口部22Bをソルダーレジスト20に形成
し、、かつこの分離開口部22Bを半導体チップ12
(図5には、チップ外形位置32のみ示す)の外周辺に
沿って複数個配設した構成としている。本実施例は、特
に実装パッド19の配設ピッチが広い場合に適用するこ
とができる。
は、開口部として、長方形状に形成された長方形状開口
部22cを半導体チップ12の外周位置(チップ外形位
置32)に沿って複数個配設した構成としている。本実
施例は、第2実施例よりも実装パッド19の配設ピッチ
が狭い場合に有利であり、実装パッド19が狭ピッチ化
しても容易に長方形状開口部22cを形成することがて
きる。
実装用基板10A〜10Cに対しアンダーフィルレジン
28を充填する際、実装用基板10A〜10C上で発生
するアンダーフィルレジン28の流れ動作について説明
する。尚、以下の説明では、第1実施例に係る実装用基
板10Aを例に挙げて説明するものとするが、第2及び
第3実施例に係る実装用基板10B,10Cにおいても
同様の流れ動作が発生する。
ーフィルレジン28を半導体チップ12と実装用基板1
0Aとの間に流し込んでいる状態を経時的に示してい
る。各図は実装用基板10Aのコーナ部分を拡大した状
態を示している。また、アンダーフィルレジン28は、
周状開口部22Aの1コーナーに設けられた樹脂充填エ
リア34から半導体チップ12と実装用基板10Aとの
間に充填される。更に、アンダーフィルレジン28の充
填方向は、図4に矢印Xで示す方向とされている。尚、
樹脂充填エリア34の配設位置は、上記のように周状開
口部22Aのコーナー部に限定されるものではなく、周
状開口部22Aの外側1辺に樹脂注入エリアを設けた構
成としてもよい。
0Aと半導体チップ12との間にアンダーフィルレジン
28を流し込み、このアンダーフィルレジン28が経時
的にどのように流れていくかを調べる実験を行なった。
図7乃至図10は、その実験結果を示している。本実験
では、矩形状とされた半導体チップ12の一コーナーか
らアンダーフィルレジン28を注入し、この時のアンダ
ーフィルレジン28が流れについて考察した。また、図
7乃至図10は、前記したアンダーフィルレジン28を
注入するコーナーに対し、対角線上にあるコーナー近傍
を示している。この対角線上にあるコーナー近傍を図示
したのは、従来ではこのコーナー部分において多くボイ
ドが発生したためである。
8の流れ速度は場所により異なっており、ソルダーレジ
スト20(内部領域レジスト20aを含む)の上部にお
けるアンダーフィルレジン28の流れ速度は、周状開口
部22Aの内部における流れ速度よりも速くなってい
る。このため、樹脂充填エリア34から矢印X方向にア
ンダーフィルレジン28を充填すると、図7に示される
ように、アンダーフィルレジン28は内部領域レジスト
20aを矢印X方向に流れてゆく。
0Aとの間に介在する空気(以下、内在空気という)
は、アンダーフィルレジン28に押し出されるようにし
て半導体チップ12と実装用基板10Aとの間から外部
に放出される。図7に示す状態より、アンダーフィルレ
ジン28が上記した速度差を有しつつ更に充填方向Xに
進むと、内側領域レジスト20aを流れるアンダーフィ
ルレジン28は周状開口部22Aの内側縁に略同時に到
達し、更に進行することによりアンダーフィルレジン2
8は、図8に示されるように、周状開口部22Aの内部
に進行する。その後、アンダーフィルレジン28は、周
状開口部22Aの内部を進行して、やがて図9に示され
るようにチップ外形位置32の外側にまで進行する。
はチップ外形位置32に対してその外側まで拡張して形
成されているため、アンダーフィルレジン28の回り込
み現象の発生を抑制することができる。また、回り込み
現象が抑制されることにより、アンダーフィルレジン2
8の進行に伴い押し出されてくる内在空気は妨げられる
ものがなく、確実に半導体チップ12と実装用基板10
Aとの間から外部に放出されることとなる。
0Aとの間にボイドが発生することを確実に防止するこ
とができ、実装構造の安定化及び信頼性向上を図ること
ができる。特に、周状開口部22Aの拡張領域を、半導
体チップ12のチップ外周位置32から外側が0.05
mm以上とした場合にボイドの発生を有効に制御するこ
とができた。
チップ12の形状が大きくなり実装密度の低下に繋がる
ため、実装密事を落とさない上限として0.3mm以下
とすることが望ましい。即ち、半導体チップ12のチッ
プ外周位置32から外側が0.05〜0.3mmの範囲
で設定した時、ボイドの発生抑制及び実装密度の低下防
止を共に図ることができる。
28がチップ外形位置32に達した後も充填を続け、図
10に示されるように、アンダーフィルレジン28の先
端部分が周状開口部22Aの外周縁より外側まで延出さ
せ、フィレット28aを形成した構成としてもよい。こ
のフィレット28aを形成することにより、図2に示さ
れるように、周状開口部22Aのチップ外形位置32か
ら外側に拡張した部位はフィレット28aに覆われた構
成となる。
12の外形に対し外側まで拡張した構成としても実装パ
ッド19が外部に露出することはなく、アンダーフィル
レジン28により実装パッド19を確実に保護すること
が可能となる。尚、上記した実施例では、基板本体16
としてプリント基板を用い、また絶縁膜としてソルダー
レジスト20を用いた構成を示した。しかるに、基板本
体16及び絶縁膜の材質の組み合わせはこれに限定され
るものではなく、例えば基板本体16としてセラミック
基板を用い、かつ絶縁膜としてアルミナコートを用いた
構成としてもよい。
ンダーフィルレジンの流れは、あくまでも一例であり、
アンダーフィルレジンの流れは半導体チップの形状,開
口部の大きさ,その内部に配設される実装パッドの数や
形状等により変化するものである。しかるに、本発明を
適用することにより、何れの構成の半導体チップに対し
ても、確実にボイドの発生を抑制することができる。
種々の効果を実現することができる。請求項1記載の発
明によれば、表面実装部品と基板本体との間に介在する
空気は、樹脂の装填時に開口部を介して外部に円滑に放
出されるため、局所的に樹脂の回り込みが発生すること
はなくなりボイドの発生を防止することができる。
膜が絶縁膜の開口部より内側領域にも形成されるため、
配線層の配設領域を広くとることができ、よって配線層
のパターン設計の自由度を向上させることができる。ま
た、請求項5記載の発明によれば、開口部を周状開口部
とすることにより、表面実装部品の外周全ての位置にお
いて樹脂の回り込みの発生を抑制することができ、よっ
てボイドの発生をより確実に防止することができる。
ドの発生をより有効に抑制することができ、しかも部品
実装密度を下げることを抑制することができる。また、
請求項7記載の発明によれば、開口部の外側1辺もしく
は1コーナーに樹脂を注入する樹脂注入エリアを設けた
ことにより、樹脂の注入性の向上を図ることができる。
ば、高密度化に各配線層が形成されている場合であって
も、はんだ形成形状を統一し、膜厚バラツキを小さくす
ることができるため、表面実装部品との接合性を向上さ
せることができる。また、幅が均一でかつ開口配線層長
を長くすることによりはんだ配設エリアを広くすること
ができるため、形成されたはんだの高さにバラツキが発
生することを防止でき、表面実装部品との接合性を向上
させることができる。
リップチップ実装用基板とフリップチップ実装用ICチ
ップとの隙間にアンダーフィルレジンを装填した構造と
したことにより、フリップチップ実装用基板とフリップ
チップ実装用ICチップの熱膨張差による応力を緩和す
ることができる。また、請求項15記載の発明によれ
ば、開口部を実装状態にある表面実装部品の外形に対し
外側まで拡張した構成としても実装パッドが外部に露出
することはなく、アンダーフィルレジンにより実装パッ
ドを確実に保護することができる。
属バンプと実装パッドとの接合を高い信頼性をもって行
うことが可能となる。
用基板に半導体チップが搭載された状態を示す側断面図
である。
用基板に半導体チップが搭載され、かつアンダーフィル
レジンが装填された状態を示す側断面である。
用基板に半導体チップを搭載する状態を示す分解斜視図
である。
用基板の平面図である。
用基板の平面図である。
用基板の平面図である。
説明するための図である(その1)。
説明するための図である(その2)。
説明するための図である(その3)。
を説明するための図である(その4)。
る。
に半導体チップが搭載された状態を示す側断面図であ
る。
に半導体チップが搭載され、かつアンダーフィルレジン
が装填された状態を示す側断面である。
に半導体チップを搭載する状態を示す分解斜視図であ
る。
の平面図である(その1)。
の平面図である(その2)。
れを説明するための図である(その1)。
れを説明するための図である(その2)。
れを説明するための図である(その3)。
Claims (16)
- 【請求項1】 表面実装部品がフリップチップ実装され
ると共に、前記表面実装部品に設けられた突起電極と電
気的に接続される実装パッドを形成する配線層が形成さ
れてなる基板本体と、 前記基板本体上に形成されており、前記突起電極と前記
実装パッドとの接続位置に開口部を有する絶縁膜とを具
備した構成とされており、 かつ、前記表面実装部品を実装した状態において、前記
表面実装部品と前記基板本体との間に樹脂が装填される
フリップチップ実装用基板において、 前記開口部を、実装状態にある前記表面実装部品の外形
に対し外側まで拡張して形成したことを特徴とするフリ
ップチップ実装用基板。 - 【請求項2】 請求項1記載のフリップチップ実装用基
板において、 前記実装パッドより前記表面実装部品の内側領域に、前
記配線層が介在することを特徴とするフリップチップ実
装用基板。 - 【請求項3】 請求項1又は2記載のフリップチップ実
装用基板において、 前記開口部は、前記実装パッドの1本或いは数本を露出
させるよう分離形成された分離開口部を前記表面実装部
品の外周辺に沿って複数個配設した構成であることを特
徴とするフリップチップ実装用基板。 - 【請求項4】 請求項1又は2記載のフリップチップ実
装用基板において、 前記開口部は、長方形状に形成された長方形状開口部を
前記表面実装部品の外周辺に沿って複数個配設した構成
であることを特徴とするフリップチップ実装用基板。 - 【請求項5】 請求項1又は2記載のフリップチップ実
装用基板において、 前記開口部は、前記表面実装部品の外周を囲繞するよう
周状に形成された周状開口部であることを特徴とするフ
リップチップ実装用基板。 - 【請求項6】 請求項1乃至5のいずれかに記載のフリ
ップチップ実装用基板において、 前記開口部の前記表面実装部品の外形より外側まで拡張
する領域を表面実装部品の外周縁から外方向に0.05
mm以上0.3mm以内で設けたことを特徴とするフリ
ップチップ実装用基板。 - 【請求項7】 請求項5記載のフリップチップ実装用基
板において、 前記開口部の外側1辺もしくは1コーナーに前記樹脂を
注入する樹脂注入エリアを設けたことを特徴とするフリ
ップチップ実装用基板。 - 【請求項8】 請求項1乃至7のいずれかに記載のフリ
ップチップ実装用基板において、 前記開口部内に配設された実装パッドの幅を均一、かつ
直線状に形成したことを特徴とするフリップチップ実装
用基板。 - 【請求項9】 請求項8記載のフリップチップ実装用基
板において、 前記実装パッド上にはんだが形成されていることを特徴
とするフリップチップ実装用基板。 - 【請求項10】 請求項1乃至9のいずれかに記載のフ
リップチップ実装用基板において、 前記基板本体がプリント基板であることを特徴とするフ
リップチップ実装用基板。 - 【請求項11】 請求項10記載のフリップチップ実装
用基板において、 前記絶縁膜がソルダーレジストであることを特徴とする
フリップチップ実装用基板。 - 【請求項12】 請求項1乃至9のいずれかに記載のフ
リップチップ実装用基板において、 前記基板本体がセラミック基板であることを特徴とする
フリップチップ実装用基板。 - 【請求項13】 請求項12記載のフリップチップ実装
用基板において、前記絶縁膜がアルミナコートであるこ
とを特徴とするフリップチップ実装用基板。 - 【請求項14】 請求項9記載のフリップチップ実装用
基板に表面実装付品をフリップチップ実装するフリップ
チップ実装構造において、 前記表面実装部品として外部接続端子として金属バンプ
を用いたフリップチップ実装用ICチップを用いると共
に、前記金属バンプと前記はんだとを加熱溶融して接続
した構成とし、 かつ、前記フリップチップ実装用基板と実装された前記
フリップチップ実装用ICチップとの隙間に、アンダー
フィルレジンを装填した構造としたことを特徴とするフ
リップチップ実装構造。 - 【請求項15】 請求項14記載のフリップチップ実装
構造において、 前記アンダーフィルレジンのフィレットを、前記開口部
内の位置に形成したことを特徴とするフリップチップ実
装構造。 - 【請求項16】 請求項14または15記載のフリップ
チップ実装構造において、 前記はんだは、Sn96.5%,Ag3.5%の組成を
有していることを特徴とするフリップチップ実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15009998A JP3390664B2 (ja) | 1997-10-16 | 1998-05-29 | フリップチップ実装用基板及びフリップチップ実装構造 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28402597 | 1997-10-16 | ||
JP9-284025 | 1997-10-16 | ||
JP15009998A JP3390664B2 (ja) | 1997-10-16 | 1998-05-29 | フリップチップ実装用基板及びフリップチップ実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11186322A true JPH11186322A (ja) | 1999-07-09 |
JP3390664B2 JP3390664B2 (ja) | 2003-03-24 |
Family
ID=26479801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15009998A Expired - Fee Related JP3390664B2 (ja) | 1997-10-16 | 1998-05-29 | フリップチップ実装用基板及びフリップチップ実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3390664B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066551A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007194598A (ja) * | 2005-12-22 | 2007-08-02 | Shinko Electric Ind Co Ltd | フリップチップ実装基板及びフリップチップ実装方法 |
JP2007227708A (ja) * | 2006-02-24 | 2007-09-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7355126B2 (en) | 2000-06-16 | 2008-04-08 | Matsushita Electric Industrial Co., Ltd. | Electronic parts packaging method and electronic parts package |
JP2008141109A (ja) * | 2006-12-05 | 2008-06-19 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP2008235365A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | 配線基板、電子部品の実装構造、及び半導体装置 |
US7474006B2 (en) | 2005-10-05 | 2009-01-06 | Nec Electronics Corporation | Package board and semiconductor device |
JP2009016714A (ja) * | 2007-07-09 | 2009-01-22 | Texas Instr Japan Ltd | 半導体装置のアンダーフィルの充填方法 |
JP2010147460A (ja) * | 2008-12-17 | 2010-07-01 | Ultratera Corp | 半導体装置及びその製造方法 |
US7880314B2 (en) | 2007-12-12 | 2011-02-01 | Shinko Electric Industries Co., Ltd. | Wiring substrate and electronic component mounting structure |
JP2013175775A (ja) * | 2013-05-02 | 2013-09-05 | Rohm Co Ltd | 半導体装置 |
JP2014063888A (ja) * | 2012-09-21 | 2014-04-10 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
US8829688B2 (en) | 2011-11-28 | 2014-09-09 | Shinko Electric Industries Co., Ltd. | Semiconductor device with means for preventing solder bridges, and method for manufacturing semiconductor device |
US9087843B2 (en) | 2011-11-28 | 2015-07-21 | Shinko Electric Industries Co., Ltd. | Semiconductor device manufacturing method, semiconductor device, and semiconductor element |
JP2016021482A (ja) * | 2014-07-14 | 2016-02-04 | 凸版印刷株式会社 | 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
JP5433543B2 (ja) * | 2010-09-27 | 2014-03-05 | ローム株式会社 | 半導体装置 |
JP5641449B2 (ja) | 2012-04-04 | 2014-12-17 | 山栄化学株式会社 | はんだ実装基板及びその製造方法、並びに半導体装置 |
-
1998
- 1998-05-29 JP JP15009998A patent/JP3390664B2/ja not_active Expired - Fee Related
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7355126B2 (en) | 2000-06-16 | 2008-04-08 | Matsushita Electric Industrial Co., Ltd. | Electronic parts packaging method and electronic parts package |
JP2006066551A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4565931B2 (ja) * | 2004-08-25 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7474006B2 (en) | 2005-10-05 | 2009-01-06 | Nec Electronics Corporation | Package board and semiconductor device |
JP2007194598A (ja) * | 2005-12-22 | 2007-08-02 | Shinko Electric Ind Co Ltd | フリップチップ実装基板及びフリップチップ実装方法 |
JP2007227708A (ja) * | 2006-02-24 | 2007-09-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2008141109A (ja) * | 2006-12-05 | 2008-06-19 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
US8659168B2 (en) | 2007-03-16 | 2014-02-25 | Fujitsu Semiconductor Limited | Wiring board for flip-chip mounting, mounting structure of electronic components on wiring board, and semiconductor device including wiring board |
JP2008235365A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | 配線基板、電子部品の実装構造、及び半導体装置 |
JP2009016714A (ja) * | 2007-07-09 | 2009-01-22 | Texas Instr Japan Ltd | 半導体装置のアンダーフィルの充填方法 |
JP4569605B2 (ja) * | 2007-07-09 | 2010-10-27 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置のアンダーフィルの充填方法 |
US7880314B2 (en) | 2007-12-12 | 2011-02-01 | Shinko Electric Industries Co., Ltd. | Wiring substrate and electronic component mounting structure |
JP2010147460A (ja) * | 2008-12-17 | 2010-07-01 | Ultratera Corp | 半導体装置及びその製造方法 |
US8829688B2 (en) | 2011-11-28 | 2014-09-09 | Shinko Electric Industries Co., Ltd. | Semiconductor device with means for preventing solder bridges, and method for manufacturing semiconductor device |
US9087843B2 (en) | 2011-11-28 | 2015-07-21 | Shinko Electric Industries Co., Ltd. | Semiconductor device manufacturing method, semiconductor device, and semiconductor element |
JP2014063888A (ja) * | 2012-09-21 | 2014-04-10 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2013175775A (ja) * | 2013-05-02 | 2013-09-05 | Rohm Co Ltd | 半導体装置 |
JP2016021482A (ja) * | 2014-07-14 | 2016-02-04 | 凸版印刷株式会社 | 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3390664B2 (ja) | 2003-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6049122A (en) | Flip chip mounting substrate with resin filled between substrate and semiconductor chip | |
US7880276B2 (en) | Wiring board and semiconductor device | |
KR100551607B1 (ko) | 반도체 패키지 | |
TWI241675B (en) | Chip carrier for semiconductor chip | |
US6518666B1 (en) | Circuit board reducing a warp and a method of mounting an integrated circuit chip | |
JP3390664B2 (ja) | フリップチップ実装用基板及びフリップチップ実装構造 | |
US8378482B2 (en) | Wiring board | |
KR101302640B1 (ko) | 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법 | |
JPH08298269A (ja) | 半導体装置及びその製造方法 | |
KR20080060167A (ko) | 전자 부품 내장 기판 | |
JP5015065B2 (ja) | 配線基板 | |
US7554197B2 (en) | High frequency IC package and method for fabricating the same | |
JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
JP2006100385A (ja) | 半導体装置 | |
JP2005085931A (ja) | 半導体チップ及びその実装回路基板 | |
JP2812238B2 (ja) | 金属バンプを有するlsiパッケージの実装方法 | |
JP5229267B2 (ja) | 電子装置 | |
JP3834424B2 (ja) | 半導体装置 | |
JPH11111894A (ja) | フリップチップ実装用基板 | |
KR20120062434A (ko) | 반도체 패키지 및 그 제조방법 | |
EP1848029A1 (en) | Carrying structure of electronic components | |
JP4561969B2 (ja) | 半導体装置 | |
JP2004055660A (ja) | 配線基板及び半導体装置 | |
JP2014130961A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140117 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |