JPH11163704A

JPH11163704A - 高周波スイッチ回路

Info

Publication number: JPH11163704A
Application number: JP9323339A
Authority: JP
Inventors: Masaya Isobe; 雅哉磯部; Kosuke Osato; 浩介大里
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-11-25
Filing date: 1997-11-25
Publication date: 1999-06-18

Abstract

(57)【要約】【課題】送信時の挿入損失を抑え、消費電力の削減を
図る。【解決手段】ＰＡ２１からの送信出力は、第２の端子
ｎ２からＦＥＴ３１を介してアンテナ２４に接続される
第１の端子ｎ１に導かれる。アンテナ２４に受信される
信号は、第１の端子ｎ１からＦＥＴ３２を介して第３の
端子ｎ３からＬＮＡ２２の入力側に導かれる。第２の端
子ｎ２と電源電圧端子Ｖｄｄまたは接地端子ＧＮＤとの
間には、半導体スイッチング素子によるシャント回路は
挿入されていない。これによって挿入損失を低減するこ
とができる。受信側の第３の端子ｎ３と接地端子ＧＮＤ
との間には、ＦＥＴ３３とコンデンサ３９とがシャント
回路として挿入される。ＦＥＴ３２が遮断していても漏
れる送信信号は、導通状態のＦＥＴ３３からコンデンサ
３９を介して接地側に流れるので、ＬＮＡ２２の入力側
に過大な入力が漏れるのを防ぐことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話やデジタ
ルコードレス情報端末など、移動体通信機器のアンテナ
を送受信で切換える高周波スイッチ回路に関する。

【０００２】

【従来の技術】近年、ＰＤＣ（Personal Digital Cellu
lar phone）やＰＨＳ（PersonalHandy Phone System）
等の携帯電話あるいはコードレス電話などの普及がめざ
ましい。これらの携帯電話は、小形で高性能であること
が望まれている。電源となる電池も小形軽量化されるの
で、重要となるのは、待ち受け時間および通話時間に直
接影響を与える低消費電力化である。この改善のため
に、電源として使用される電池、特に２次電池の性能向
上と、べースバンドや高周波（ＲＦ）信号処理用の半導
体集積回路（ＩＣ）の低消費電力化等の改良とが行われ
ている。消費電力を削減する高効率化への要望は、特に
送信時の出力用パワーアンプで強い。電源電圧は、現在
では６Ｖや４．８Ｖであるけれども、将来は３Ｖ〜２Ｖ
の比較的低い電源電圧に変わる傾向にあり、現在と同じ
電力を出力するためにはより多くの電力を流す必要が生
じる。そこで消費電流を少なくするためには、パワーア
ンプのより高効率化および高増幅率化が望まれる。

【０００３】ＰＨＳやＤＥＣＴ（Digital European Cor
dless Telephone）方式では、ＴＤＭＡ／ＴＤＤ（Time
Division Multi Access/Time Division Duplex）方式が
採用されている。ＴＤＭＡとは、１つのチャネルを時分
割で複数組の通話に利用するためにある。さらにＴＤＤ
という一組の通話において送受信の周波数帯域を共用す
るシステムが適用され、同じ周波数にて送受を行い、１
つのチャネルを時分割で送信および受信に利用する。こ
のようにＰＨＳやＤＥＣＴ等では、周波数利用率が高い
システムとなっている。

【０００４】図７は、ＰＨＳやＤＥＣＴ等で送受信を切
換えるための構成を示す。送信側の出力はパワーアンプ
（以下「ＰＡ」と略称する）１から出力され、受信側へ
の入力はローノイズアンプ（以下「ＬＮＡ」と略称す
る）２に入力される。高周波スイッチ回路３は、一般的
にＳＰＤＴ（Single Pole Double Throw)スイッチと呼
ばれる単極双投の構成を有し、アンテナ４を共通接点に
接続し、２つの個別接点をＰＡ１の出力およびＬＮＡ２
の入力にそれぞれ接続する。高周波スイッチ回路３で
は、共通接点をＰＡ１の出力側に切換えると、ＰＡ１か
らアンテナ４へ送信信号５が供給される。高周波スイッ
チ回路３の共通接点をＬＮＡ２の入力側に切換えると、
アンテナ４から受信信号６がＬＮＡ２の入力側に与えら
れる。

【０００５】高周波スイッチ回路３についての一般的な
回路構成は、たとえば電子情報通信学会技報の第８３巻
（ＭＷ８３−１１８）第２４７号の第７１頁〜第７８頁
に、山尾泰および菅田孝之によって「ＧａＡｓ広帯域モ
ノシリシックスイッチ」として発表されている。また、
特開平８−２３２７０にも、送受切換用の高周波スイッ
チについての先行技術が開示されている。

【０００６】図８は、従来からの高周波スイッチ回路３
の回路構成を示す。アンテナ４、ＰＡ１およびＬＮＡ２
と高周波スイッチ回路３の第１の端子ｎ１、第２の端子
ｎ２および第３の端子ｎ３との間には、コンデンサ７，
８，９がそれぞれ挿入され、直流成分をカットしてい
る。共通接点である第１の端子ｎ１と電源電圧端子Ｖｄ
ｄとの間には、抵抗１０が接続される。第１の端子ｎ１
と出力側の第２の端子ｎ２との間には、電界効果トラン
ジスタ（以下「ＦＥＴ」と略称する）１１が接続され
る。第１の端子ｎ１と受信側である第３の端子ｎ３との
間にはＦＥＴ１２が接続される。第２の端子ｎ２および
第３の端子ｎ３には、電源電圧端子Ｖｄｄとの間に、シ
ャント用のＦＥＴ１３，１４もそれぞれ接続される。各
ＦＥＴ１１〜１４の制御電極であるゲート電極には、抵
抗１５，１６，１７，１８の一端がそれぞれ接続され
る。抵抗１５，１８の他端は、制御端子としての第４の
端子Ｖｓｗに接続される。抵抗１６，１７の他端は、制
御端子としての第５の端子Ｖｓｗ’に接続される。電源
電圧端子Ｖｄｄと接地端子ＧＮＤとの間には、コンデン
サ１９が接続される。

【０００７】第４の端子Ｖｓｗに、ＦＥＴ１１および１
４を導通させるＨレベルの電位を与え、第５の端子Ｖｓ
ｗ’にＦＥＴ１２，１３を遮断させるＬレベルの電位を
与えると、ＰＡ１からの送信信号がアンテナ４に与えら
れ、第１の端子ｎ１と第３の端子ｎ３との間は遮断状態
となる。各ＦＥＴ１１〜１４は、導通状態で数Ωのイン
ピーダンスを有し、遮断状態では約２５０Ω程度のイン
ピーダンスとなる。このためＦＥＴ１２を遮断させて
も、第１の電極ｎ１を経てアンテナ４にＰＡ１から与え
られる電力の漏れに対応する電圧が第３の電極ｎ３にも
現れ、ＬＮＡ２の入力に対しては過大な入力電圧となっ
てしまう。このためＦＥＴ１４も導通させて、第３の端
子ｎ３のインピーダンスを下げ、ＰＡ１からの出力が漏
れても過大な入力電圧としてＬＮＡ２の入力に与えられ
ることを防止している。また第５の端子Ｖｓｗ’にＦＥ
Ｔ１２およびＦＥＴ１３を導通させるＨレベルの電位を
与え、第４の端子ＶｓｗにＦＥＴ１１およびＦＥＴ１４
を遮断させるＬレベルの電位を与えると、ＰＡ１の出力
はアンテナ４から切り離され、アンテナ４はＬＮＡ２の
入力側に接続される。ＬＮＡ２の入力側に挿入されるＦ
ＥＴ１４は遮断状態となるので、第３の端子ｎ３での信
号の減衰量は少なくなり、微小な信号も損失が少ない状
態でＬＮＡ２の入力側に与えられる。ＰＡ１の出力は、
ＦＥＴ１１が遮断され、しかもＦＥＴ１３が導通してい
るので、ＬＮＡ２の入力側に漏れにくくなっている。

【０００８】携帯電話のシステムでは、実際に通話を行
う送受信時は勿論のこと、送受信を行わないスタンバイ
時においても、基地局からの信号の受信レベルをチェッ
クし、また現在移動している位置がどのエリアに該当す
るのかを基地局に認識してもらう必要がある。このため
スタンバイ時においても、基地局からの信号の受信と、
一定時間間隔での基地局への信号の送信等を行う必要が
ある。すなわち、実際に電話を使用しないときであって
も、常に基地局との間でデータ通信が行われている。こ
のため送受信を切換える高周波スイッチ回路３の性能、
特に挿入損失は携帯電話など、高周波スイッチ回路３を
備える装置の性能に大きな影響を与える。このような高
周波スイッチ回路３では、約２ＧＨｚという高周波での
オンとなる導通時の通過特性やオフとなる遮断時の遮断
特性から、半導体スイッチング素子としてＦＥＴ１１〜
１４が最適であると考えられている。しかしながらＦＥ
Ｔ１１〜１４でも、オン時の導通抵抗は０ではなく、オ
フ時の遮断抵抗は無限大でないので、高周波スイッチ回
路３には送信すべきパワーのうち、送信されずに消費さ
れてしまう挿入損失が僅かではあるが生じてしまう。し
たがってＰＡ１は、この高周波スイッチ回路３のインサ
ーション・ロスを見越して送信電力を出力する必要があ
る。

【０００９】

【発明が解決しようとする課題】前述のような高周波ス
イッチ回路３の挿入損失によるＰＡ１の実効的な増幅率
低下は、次に示すような問題の原因となってしまう。

【００１０】ＰＨＳなどの携帯電話システムでは、前述
のように、基地局と端末との間の距離、すなわち基地局
から一定の電力で送信される信号を受信する端末側での
信号レベルに応じて、端末側の送信出力の出力レベルを
調整するようになっている。出力レベルの調整は、一般
的にはＰＡ１の電流値を変化させ、増幅率を調整するこ
とによって行われる。たとえば基地局からの信号の受信
レベルが小さい場合に、端末では出力レベルを上げるた
め、ＰＡ１の電流値を増加させて増幅率を上げるように
制御される。また逆に基地局の受信レベルが大きい場合
には、出力レベルを下げるため、ＰＡ１の電流値を減少
させて増幅率を下げるように制御される。このような調
整は、実際に通話を行っていないスタンバイ時でも常に
行われる。

【００１１】高周波スイッチ回路３での挿入損失が大き
くなると、所望の信号レベルを出力するためにＰＡ１か
らはより大きな電力を出力しなければならなくなる。出
力電流が大きくなると、ＰＡ１の消費電流も大きくなっ
てしまう。消費電力の増大で、バッテリが早期に消費さ
れてしまうので、通話可能な時間が短くなる原因とな
る。特に、スタンバイ時でも基地局との信号の送受信が
常に行われているので、その分バッテリなどの電源が早
く消費されてしまう。

【００１２】一方、出力レベルが小さい場合には、出力
信号に歪み成分は少なくなるけれども、出力レベルが高
くなると増幅率の低下に伴って、歪み成分が増加する。
すなわちダイナミックレンジが狭くなって、信号の出力
に使用可能なレベル範囲の限度付近で、信号自体がどう
しても劣化してしまう。ＰＤＣやＰＨＳ等のシステムで
は、変調方式としてλ／４シフトＱＰＳＫ方式を採用し
ているけれども、この歪みの原因で、隣接チャネル漏洩
電力の増加を招くことにもなる。これはシステム規格と
しての電力の上限が定められているため問題となる。

【００１３】以上のような消費電流値、隣接チャネル漏
洩電力等の特性は、携帯電話などの製品レベルでは厳し
くチェックされ、これらの特性悪化は最終製品歩留りの
悪化を招くことにもなるため極力避けることが要望され
る。また、高周波スイッチ回路３を半導体集積回路化す
るときのチップサイズについても、コスト低下のために
はできるだけ小さくすることが望まれる。

【００１４】本発明の目的は、送信時の挿入損失を低減
し、消費電力を低下させることができる高周波スイッチ
回路を提供することである。

【００１５】

【課題を解決するための手段】本発明は、アンテナを高
周波出力側と高周波入力側とに、半導体スイッチング素
子の動作によって切換える高周波スイッチ回路におい
て、アンテナ接続用の第１の端子と、高周波出力用の第
２の端子および高周波入力用の第３の端子との間にそれ
ぞれ少なくとも１つの半導体スイッチング素子が挿入さ
れ、信号伝送を行う導通状態と信号伝送を遮断する遮断
状態とが切換可能な信号伝送用スイッチング回路と、第
３の端子に接続され、導通状態で第３の端子のインピー
ダンスを低下させる漏れ信号除去用スイッチング回路
と、信号伝送用スイッチング回路を、送信時には、第１
の端子と第２の端子との間が導通し、第１の端子と第３
の端子との間が遮断するように、受信時には、第１の端
子と第２の端子との間が遮断し、第１の端子と第３の端
子との間が導通するように制御し、漏れ信号除去用スイ
ッチング回路を、送信時には導通状態に、受信時には遮
断状態に制御する制御回路とを含み、第２の端子には、
導通状態でインピーダンスを低下させるスイッチング素
子が接続されないことを特徴とする高周波スイッチ回路
である。

【００１６】本発明に従えば、制御回路が、送信時に第
１の端子と第２の端子との間を導通させ、第１の端子と
第３の端子との間を遮断させ、第２の端子に与えられる
送信電力を第１の端子からアンテナに送り出すことがで
きる。第３の端子は漏れ信号除去用スイッチング回路が
導通して低インピーダンスとなるので、送信電力が遮断
状態の半導体スイッチング素子を通過して第３の端子に
漏れても、第３の端子に接続される受信側回路に損傷を
与えないように保護することができる。第２の端子には
半導体スイッチング素子が接続されないので、送信電力
の挿入損失の増加を防ぎ、電力消費を削減することがで
きる。受信時には、第１の端子と第２の端子との間が遮
断状態となり、第１の端子と第３の端子との間が導通状
態となって、アンテナに受信される信号が受信側に供給
され、第３の端子に接続される漏洩防止用スイッチング
回路は遮断状態となるので、受信信号の減衰を避けるこ
とができる。

【００１７】また本発明で前記第２の端子には、前記各
半導体スイッチング素子の遮断状態でのインピーダンス
よりも大きい抵抗値を有する抵抗を介して、所定の電位
が与えられることを特徴とする。

【００１８】本発明に従えば、第２の端子には半導体ス
イッチング素子の遮断状態でのインピーダンスよりも大
きな抵抗値を有する抵抗を介して所定の電位が与えられ
るので、半導体スイッチング素子を接続する場合よりも
挿入損失を減少させて所定の電位を与えることができ、
動作の安定性を向上させることができる。

【００１９】また本発明で前記第２の端子には、１／４
波長線路を介して、所定の電位が与えられることを特徴
とする。

【００２０】本発明に従えば、第２の端子には１／４波
長線路を介して所定の電位を与えるので、電力の損失を
伴わずに電位を安定化させることができる。

【００２１】また本発明で前記第１の端子には、１／４
波長線路を介して、所定の電位が与えられることを特徴
とする。

【００２２】本発明に従えば、第１の端子に、１／４波
長線路を介して所定の電位が与えられるので、第１の端
子の電位を安定化させ、スイッチング素子を確実に動作
させることができる。

【００２３】また本発明で前記信号伝送用スイッチ回路
は、前記第１の端子と前記第３の端子との間に、縦続接
続される２個の半導体スイッチング素子を有することを
特徴とする。

【００２４】本発明に従えば、第１の端子と第２の端子
とに間に挿入される半導体スイッチング素子は、２個が
縦続接続されるので、送信時の遮断を確実に行って、受
信側の入力保護を確実に行うことができる。

【００２５】また本発明で前記各半導体スイッチング素
子は、ＦＥＴであることを特徴とする。

【００２６】本発明に従えば、スイッチング素子として
ＦＥＴを用いるので、良好な高周波特性を有し、ゲート
電圧の調整で容易に導通状態と遮断状態とを切換えるこ
とができ、導通時のインピーダンスを低くすることがで
きる。

【００２７】また本発明で前記信号伝送用スイッチング
回路、漏れ信号除去用スイッチング回路および制御回路
は、モノリシック半導体集積回路として形成されること
を特徴とする。

【００２８】本発明に従えば、信号伝送用スイッチング
回路、漏れ信号除去用スイッチング回路および制御回路
をモノリシック半導体集積回路として形成し、漏れ信号
用除去用スイッチング回路の半導体スイッチング素子
を、送信側に接続される第２の端子には接続する必要が
ないので、半導体集積回路としてのチップ面積を縮小す
ることができる。

【００２９】

【発明の実施の形態】図１は、本発明の実施の第１形態
の高周波スイッチ回路を含む概略的な電気的構成を示
す。ＰＡ２１からの送信信号と、ＬＮＡ２２への受信信
号とは、本実施形態の高周波スイッチ回路２３を介して
アンテナ２４へ与えられ、またはアンテナ２４から与え
られる。高周波スイッチ回路２３の第１、第２および第
３の端子ｎ１，ｎ２，ｎ３とアンテナ２４、ＰＡ２１の
出力およびＬＮＡ２２の入力との間には、直流カット用
のコンデンサ２７，２８，２９がそれぞれ挿入される。
アンテナ２４に接続される第１の端子ｎ１と電源電圧端
子Ｖｄｄとの間には、抵抗３０が接続される。抵抗３０
の抵抗値は、アンテナ２４のインピーダンスなどに比較
して、充分に大きくしておく。第２の端子ｎ２と第１の
端子ｎ１との間および第１の端子ｎ１と第３の端子ｎ３
との間には、半導体チップであるＦＥＴ３１，３２のド
レイン・ソース管がそれぞれ挿入される。各ＦＥＴ３
１，３２，３３の制御電極であるゲート電極には、抵抗
３５，３６，３７の一端がそれぞれ接続される。抵抗３
５，３７の他端は、第４の端子である制御端子Ｖｓｗに
共通接続される。抵抗３６の他端は、第５の端子である
制御端子Ｖｓｗ’に接続される。電源電圧端子Ｖｄｄと
接地端子ＧＮＤとの間には、コンデンサ３９が接続され
る。

【００３０】ＰＡ２１とアンテナ２４との間の伝送経路
をオンにする場合、第４の端子Ｖｓｗ端子にたとえば３
ＶのＨレベル信号を与え、第５の端子Ｖｓｗ’にたとえ
ば０ＶのＬレベル信号を印加する。これによって、ＦＥ
Ｔ３１が導通し、ＰＡ２１からの送信信号が第２の端子
ｎ２からアンテナ２４との接続点である第１の端子ｎ１
に流れる。アンテナ２４とＬＮＡ２の入力側の伝送経路
は、ＦＥＴ３２がオフとなって遮断状態であるので、Ｐ
Ａ１からの送信信号を阻止する。しかしながら、ＦＥＴ
３２では遮断状態でも完全に送信信号を阻止することが
できずに、第３の端子ｎ３側に送信信号が漏れる。第３
の端子ｎ３と接地端子ＧＮＤとの間には、漏れ信号除去
用スイッチング回路として、ＦＥＴ３３とコンデンサ３
９とが接続されているので、ＦＥＴ３３を導通させ、遮
断状態のＦＥＴ３２を経て第３の端子ｎ３に漏れた送信
信号を接地端子ＧＮＤ側に流して、ＬＮＡ２２の入力側
への送信信号の漏れを抑えることができる。

【００３１】アンテナ２４とＬＮＡ２２の入力側との間
の伝送経路がオンとなって導通する場合、第５端子であ
るＶｓｗ’にＨレベル、第４端子であるＶｓｗ端子にＬ
レベルの信号をそれぞれ印加する。これによって、ＦＥ
Ｔ３２がオンとなって導通し、アンテナ２４からの受信
信号が接続点である第１の端子ｎ１および第３の端子ｎ
３を通ってＬＮＡ２２の入力側へ流れる。ＦＥＴ３１は
遮断するので、アンテナ２４からの信号がＰＡ２１の出
力側に流れることは阻止される。

【００３２】図８に示す従来の構成では、第２の端子ｎ
２と第１の端子ｎ１との間がオンしているとき、送信出
力の一部がＦＥＴ１３の遮断時の抵抗分およびコンデン
サ１９を介して接地電極ＧＮＤ側に漏れてしまうので、
高周波スイッチ回路２３の挿入損失が増加し、ＰＡ２１
の実効的な増幅率が低下してしまう。図１の実施形態で
は、送信側である端子ｎ２側にはＦＥＴなどの半導体ス
イッチング素子を接続せず、その遮断時の漏れ分がなく
なるので、挿入損失を改善することができる。

【００３３】図８に示すような従来回路での挿入損失は
０．６ｄＢであり、図１の実施形態では０．４ｄＢが得
られており、０．２ｄＢの改善が行われている。このと
きの周波数は、たとえば１．９ＧＨｚである。

【００３４】次に、０．２ｄＢの差が、ＰＨ２１の消費
電流値にどのぐらい効くかを説明する。電源電圧２Ｖ
で、出力約２５ｄＢｍのときに効率が４０％、出力約１
０ｄＢｍのときに効率が２０％と仮定して、消費電流概
算値を求める。まずアンテナ２４への出力が１０ｄＢｍ
の場合を考える。

【００３５】高周波スイッチ回路２３のロスが０．６ｄ
Ｂの場合、パワーアンプの出力＝１０＋０.６＝１０.６ｄＢｍ
＝１１.５ｍＷパワーアンプの消費電力＝１１.５ｍＷ／２０％＝
５７.５ｍＷパワーアンプの消費電流＝５７.５ｍＷ／２Ｖ＝２
９ｍＡ高周波スイッチ回路２３のロスが０．４ｄＢの場合、パワーアンプの出力＝１０＋０.４＝１０.４ｄＢｍ
＝１１.０ｍＷパワーアンプの消費電力＝１１.０ｍＷ／２０％＝
５５．０ｍＷパワーアンプの消費電流＝５５.０ｍＷ／２Ｖ＝２
７ｍＡこれらの場合には、消費電流の差は僅か２ｍＡであっ
て、大きな問題にはならない。次にアンテナ２４への出
力が２５ｄＢｍの場合を考える。

【００３６】高周波スイッチ回路２３のロスが０．６ｄ
Ｂの場合、パワーアンプの出力＝２５＋０.６＝２５.６ｄＢｍ
＝３６３ｍＷパワーアンプの消費電力＝３６３ｍＷ／４０％＝９
０８ｍＷパワーアンプの消費電流＝９０８ｍＷ／２Ｖ＝４５
４ｍＡ高周波スイッチ回路２３の挿入損失が０．４ｄＢの場
合、パワーアンプの出力＝２５＋０.４＝２５.４ｄＢｍ
＝３４７ｍＷパワーアンプの消費電力＝３４７ｍＷ／４０％＝８
６７ｍＷパワーアンプの消費電流＝８６７ｍＷ／２Ｖ＝４３
３ｍＡこの場合には、高周波スイッチ回路２３の挿入損失０．
２ｄＢ高くなると、４５４−４３３＝２１（ｍＡ）もの
消費電流の差となることが判る。たとえば、端末で出力
系の消費電流が全体の半分を占めていると想定すると、
約２．５％の節約となり、その分通話可能な時間が延び
ることになる。

【００３７】高周波スイッチ回路２３を、たとえばＧａ
Ａｓモノリシック半導体集積回路として形成する場合の
チップサイズについても、図８に示すような従来の回路
構成では９００×９００μｍ²であるのに対し、本実施
形態では１つのＦＥＴを除去しているので、９００×７
４０μｍ²と約１８％の縮小化が可能となっている。つ
まり、１チップ当たりのコストも１８％削減することが
できることを意味している。また図１に示す各端子ｎ
１，ｎ２，ｎ３に接続されているコンデンサ７，８，９
は、それぞれ高周波スイッチ回路２３内に内蔵し、モノ
リシック構造の半導体集積回路として一体的に形成する
ことも可能となる。

【００３８】図２は、本発明の実施の第２形態の概略的
な構成を示す。本実施形態で図１に示す実施形態に対応
する部分には同一の参照符を付し、重複した説明を省略
する。本実施形態の高周波スイッチ回路４３では、図８
で第２の端子ｎ２と電源電圧端子Ｖｄｄとの間に接続さ
れているシャント用のＦＥＴ１３を、抵抗４８で置き換
えた構成と見ることもできる。本実施形態では、図１の
実施の第１形態でＦＥＴ３１が遮断しているときにフロ
ーティング状態となっている第１の端子ｎの電位を、電
源電圧Ｖｄｄに固定し、ＦＥＴ３１の遮断時のアイソレ
ーション動作を安定化させることができる。抵抗値とし
ては、挿入損失に影響を与えない程度の大きさが好まし
く、本実施形態では図８のＦＥＴ１３をシャント用に用
いるときの遮断時のインピーダンスである約２５０Ωよ
りもかなり大きい１０ｋ〜２０ｋΩである。挿入損失や
アイソレーション特性などは、図１に示す実施形態と同
等である。

【００３９】図３は、本発明の実施の第３形態の概略的
な構成を示す。本実施形態の高周波スイッチ回路５３で
は、第１の端子ｎ１と第３の端子ｎ３との間に挿入され
る半導体スイッチング素子としてのＦＥＴ５２ａ，５２
ｂを、２段直列に縦続接続して置き換えている。各ＦＥ
Ｔ５２ａ，５２ｂのゲートは、抵抗５６ａ，５６ｂを介
して第５の端子であるＶｓｗ’端子に共通接続される。
このような構成は、特開平８−２３２７０の先行技術で
詳しく説明されているとおり、パワーアンプ系の通過最
大電力を増加させることを目的としている。なお２段の
ＦＥＴ５２ａ，５２ｂを用いる代わりに、デュアルゲー
トのＦＥＴを用いることもできる。

【００４０】図４は、本発明の実施の第４形態の高周波
スイッチ回路６３の概略的な構成を示す。本実施形態で
図３に示す実施形態に対応する部分には同一の参照符を
付し、重複した説明を省略する。本実施形態では、図２
に示す実施形態と同様に、第２の端子ｎ２に抵抗４８を
介して電源電圧Ｖｄｄの電位を与え、動作の安定化を図
っている。

【００４１】図５は、本発明の実施の第５形態の概略的
な構成を示す。高周波スイッチ回路７３は、第１の端子
ｎ１と電源電圧端子Ｖｄｄとの間に、λ／４線路８０を
接続し、電源電圧Ｖｄｄを第１の端子ｎに印加する。本
実施形態は、図１の第１実施形態と類似し、図１の抵抗
３０に変えてλ／４線路８０を用いている。λ／４線路
８０は、高周波スイッチ回路７３が形成される誘電体基
板上に信号の波長λの１／４だけの長さを有するように
導体パターンが形成され、波長λを有する信号にとって
は第１の端子ｎ１から電源側が高インピーダンス状態で
ほとんどオープンに見えるようになる。このλ／４線路
８０から電源側への信号の漏れ出しはなくなる。特に本
実施形態を１０ＧＨｚあるいはそれ以上の周波数帯で応
用する場合に有効となる。

【００４２】図６は、本発明の実施の第６形態として、
図５のようにλ／４線路８０を用いる考え方を、図２の
実施の第２形態にも適用した高周波スイッチ回路８３を
示し、第２の端子ｎ２にもλ／４線路８８を介して電源
電圧Ｖｄｄを与えるようにしている。

【００４３】以上の各実施形態では、高周波スイッチ回
路２３，４３，５３，６３，７３，８３をＧａＡｓモノ
リシック半導体集積回路として一体的に形成しているけ
れども、個別のＦＥＴ３１，３２，３３や抵抗３５，３
６，３７あるいはコンデンサ２７，２８，２９，３９な
どを用いてハイブリッド型の半導体集積回路化すること
もできる。波長が短ければ、λ／４線路８０，８８など
をチップ状に形成することも容易となる。また、シャン
ト用のＦＥＴ３３は、コンデンサ３９を介さないで、第
３の端子ｎ３と接地端子ＧＮＤとの間に直接挿入するこ
ともできる。

【００４４】

【発明の効果】以上のように本発明によれば、送信側の
出力を接続する第２の端子には遮断状態でもあまりイン
ピーダンスが高くならない半導体スイッチング素子を接
続しないで、第２の端子とアンテナに接続される第１の
端子との間にのみ信号伝送用スイッチング回路を構成す
る半導体スイッチング素子を接続するので、送信時の電
力損失を減少させて、消費電力の削減を図ることができ
る。

【００４５】また本発明によれば、第２の端子には半導
体スイッチング素子の遮断状態でのインピーダンスより
も大きい抵抗値を有する抵抗を介して所定の電位を与え
るので、第２の端子の電位が安定し、信号伝送用スイッ
チング回路としての動作も安定化させることができる。

【００４６】また本発明によれば、第２の端子には１／
４波長線路を介して所定の電位を与えるので、電力の挿
入損失の増加を招かずに動作の安定化を図ることができ
る。

【００４７】また本発明によれば、アンテナに接続され
る第１の端子に１／４波長線路を介して所定の電位を与
えるので、電力の損失を避けて動作の安定化を図ること
ができる。

【００４８】また本発明によれば、第１の端子と受信側
入力に接続される第３の端子との間の信号伝送用スイッ
チング回路の半導体スイッチング素子は、２個の半導体
スイッチング素子を縦続接続して用いるので、送信時に
第１の端子と第３の端子との間の遮断を確実に行うこと
ができる。

【００４９】また本発明によれば、半導体スイッチング
素子としてＦＥＴを用いるので、高周波で確実に送受信
の切換えを行うことができる。

【００５０】また本発明によれば、半導体スイッチング
回路をモノリシック半導体集積回路化する場合のチップ
面積の縮小を図り、生産コストの低減を行うことができ
る。

【図面の簡単な説明】

【図１】本発明の実施の第１形態の概略的な電気的構成
を示すブロック図である。

【図２】本発明の実施の第２形態の概略的な電気的構成
を示すブロック図である。

【図３】本発明の実施の第３形態の概略的な電気的構成
を示すブロック図である。

【図４】本発明の実施の第４形態の概略的な電気的構成
を示すブロック図である。

【図５】本発明の実施の第５形態の概略的な電気的構成
を示すブロック図である。

【図６】本発明の実施の第６形態の概略的な電気的構成
を示すブロック図である。

【図７】従来からの送受信切換回路の簡略化したブロッ
ク図である。

【図８】従来からの送受信切換回路の概略的な電気的構
成を示すブロック図である。

【符号の説明】

２１ＰＡ２２ＬＮＡ２３，４３，５３，６３，７３，８３高周波スイッチ
回路２４アンテナ２７，２８，２９，３９コンデンサ３０，３５，３６，３７，４８，５６ａ，５６ｂ抵抗３１，３２，３３ＦＥＴ８０，８８ λ／４線路

Claims

【特許請求の範囲】

【請求項１】アンテナを高周波出力側と高周波入力側
とに、半導体スイッチング素子の動作によって切換える
高周波スイッチ回路において、アンテナ接続用の第１の端子と、高周波出力用の第２の
端子および高周波入力用の第３の端子との間にそれぞれ
少なくとも１つの半導体スイッチング素子が挿入され、
信号伝送を行う導通状態と信号伝送を遮断する遮断状態
とが切換可能な信号伝送用スイッチング回路と、第３の端子に接続され、導通状態で第３の端子のインピ
ーダンスを低下させる漏れ信号除去用スイッチング回路
と、信号伝送用スイッチング回路を、送信時には、第１の端子と第２の端子との間が導通し、
第１の端子と第３の端子との間が遮断するように、受信時には、第１の端子と第２の端子との間が遮断し、
第１の端子と第３の端子との間が導通するように制御
し、漏れ信号除去用スイッチング回路を、送信時には導通状
態に、受信時には遮断状態に制御する制御回路とを含
み、第２の端子には、導通状態でインピーダンスを低下させ
るスイッチング素子が接続されないことを特徴とする高
周波スイッチ回路。
【請求項２】前記第２の端子には、前記各半導体スイ
ッチング素子の遮断状態でのインピーダンスよりも大き
い抵抗値を有する抵抗を介して、所定の電位が与えられ
ることを特徴とする請求項１記載の高周波スイッチ回
路。
【請求項３】前記第２の端子には、１／４波長線路を
介して、所定の電位が与えられることを特徴とする請求
項１記載の高周波スイッチ回路。
【請求項４】前記第１の端子には、１／４波長線路を
介して、所定の電位が与えられることを特徴とする請求
項１〜３のいずれかに記載の高周波スイッチ回路。
【請求項５】前記信号伝送用スイッチ回路は、前記第
１の端子と前記第３の端子との間に、縦続接続される２
個の半導体スイッチング素子を有することを特徴とする
請求項１〜４のいずれかに記載の高周波スイッチ回路。
【請求項６】前記各半導体スイッチング素子は、ＦＥ
Ｔであることを特徴とする請求項１〜５のいずれかに記
載の高周波スイッチ回路。
【請求項７】前記信号伝送用スイッチング回路、漏れ
信号除去用スイッチング回路および制御回路は、モノリ
シック半導体集積回路として形成されることを特徴とす
る請求項１〜６のいずれかに記載の高周波スイッチ回
路。