JPH11150249A - 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス - Google Patents
凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイスInfo
- Publication number
- JPH11150249A JPH11150249A JP9332408A JP33240897A JPH11150249A JP H11150249 A JPH11150249 A JP H11150249A JP 9332408 A JP9332408 A JP 9332408A JP 33240897 A JP33240897 A JP 33240897A JP H11150249 A JPH11150249 A JP H11150249A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- silicon film
- polysilicon layer
- film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 60
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims description 51
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 117
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 57
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 230000015654 memory Effects 0.000 claims abstract description 14
- 238000002425 crystallisation Methods 0.000 claims abstract description 12
- 230000008025 crystallization Effects 0.000 claims abstract description 12
- 239000011574 phosphorus Substances 0.000 claims description 70
- 229910052698 phosphorus Inorganic materials 0.000 claims description 70
- 238000012545 processing Methods 0.000 claims description 42
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 16
- -1 phosphorus compound Chemical class 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 14
- 229910000077 silane Inorganic materials 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000010574 gas phase reaction Methods 0.000 claims description 2
- 230000005012 migration Effects 0.000 claims description 2
- 238000013508 migration Methods 0.000 claims description 2
- 238000001962 electrophoresis Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 17
- 238000009825 accumulation Methods 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 113
- 239000007789 gas Substances 0.000 description 48
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 10
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052990 silicon hydride Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 十分な量の不純物を添加しながらＨＳＧのよ
うな凹凸状ポリシリコン層を半導体基板の表面に形成し
て、蓄積電荷量が増加され且つ特性の安定したキャパシ
ターの構造によりメモリー容量を増加させる。 【解決手段】 １×１０20個／ｃｃ以上の高い燐濃度の
第一のアモルファスシリコン膜９２の上に１×１０20個
／ｃｃ以下の低い燐濃度の第二のアモルファスシリコン
膜９３を作成した後、真空中で連続してアニールして結
晶化させる。第一のアモルファスシリコン膜９２中から
進む結晶化が第二のアモルファスシリコン膜９３の表面
に達する前に第二のアモルファスシリコン膜９３の表面
でシリコン原子が泳動して当該表面に凹凸が形成され
る。得られたポリシリコン層９４は表面に凹凸が形成さ
れているのでキャパシターの実効的な表面積が大きくな
り、メモリー容量が増加する。また、十分な濃度の燐が
添加されているのでデバイスの特性が安定する。
うな凹凸状ポリシリコン層を半導体基板の表面に形成し
て、蓄積電荷量が増加され且つ特性の安定したキャパシ
ターの構造によりメモリー容量を増加させる。 【解決手段】 １×１０20個／ｃｃ以上の高い燐濃度の
第一のアモルファスシリコン膜９２の上に１×１０20個
／ｃｃ以下の低い燐濃度の第二のアモルファスシリコン
膜９３を作成した後、真空中で連続してアニールして結
晶化させる。第一のアモルファスシリコン膜９２中から
進む結晶化が第二のアモルファスシリコン膜９３の表面
に達する前に第二のアモルファスシリコン膜９３の表面
でシリコン原子が泳動して当該表面に凹凸が形成され
る。得られたポリシリコン層９４は表面に凹凸が形成さ
れているのでキャパシターの実効的な表面積が大きくな
り、メモリー容量が増加する。また、十分な濃度の燐が
添加されているのでデバイスの特性が安定する。
Description
【０００１】
【発明の属する技術分野】本願の発明は、ＬＳＩ（大規
模集積回路）のような半導体素子の製作に好適に使用さ
れる方法に関する。より具体的には、ＤＲＡＭ（記憶保
持動作が必要な随時書き込み読み出し型メモリ）等の半
導体メモリデバイスのキャパシター部の下部電極に好適
に使用される凹凸状ポリシリコン層を形成する方法及び
装置に関する。
模集積回路）のような半導体素子の製作に好適に使用さ
れる方法に関する。より具体的には、ＤＲＡＭ（記憶保
持動作が必要な随時書き込み読み出し型メモリ）等の半
導体メモリデバイスのキャパシター部の下部電極に好適
に使用される凹凸状ポリシリコン層を形成する方法及び
装置に関する。
【０００２】
【従来の技術】半導体集積回路技術は年々進歩を遂げ、
集積度は４メガビットから１６メガビット、さらには２
５６メガビットへと益々高くなってきている。このよう
な高集積度化が進む現在、ＤＲＡＭなどの半導体メモリ
デバイスの分野でも、デバイス構造に種々の工夫が行わ
れている。その一つに、半導体基板の表面に凹凸状ポリ
シリコン層を形成する技術がある。この点を以下に説明
する。
集積度は４メガビットから１６メガビット、さらには２
５６メガビットへと益々高くなってきている。このよう
な高集積度化が進む現在、ＤＲＡＭなどの半導体メモリ
デバイスの分野でも、デバイス構造に種々の工夫が行わ
れている。その一つに、半導体基板の表面に凹凸状ポリ
シリコン層を形成する技術がある。この点を以下に説明
する。
【０００３】図６は、半導体基板の表面に凹凸状ポリシ
リコン層を形成する従来の方法を説明した断面概略図で
ある。この図６の構造は、特開平４−１２７５１９号公
報に開示されたものと同様である。この図６に示す構造
は、同公報によると、以下のような手順で作成される。
まず、不図示のｎ型シリコン基板の表面に熱酸化によっ
て酸化シリコン層９００を形成し、その上にシリコン分
子線源（ＭＢＥ）によってアモルファスシリコン膜９１
０を作成する（図６（ａ））。その後、基板を大気に取
り出すことなく真空中で連続してアニールしてアモルフ
ァスシリコン膜９１０を多結晶化させる（図６（ｂ）〜
（ｄ））。
リコン層を形成する従来の方法を説明した断面概略図で
ある。この図６の構造は、特開平４−１２７５１９号公
報に開示されたものと同様である。この図６に示す構造
は、同公報によると、以下のような手順で作成される。
まず、不図示のｎ型シリコン基板の表面に熱酸化によっ
て酸化シリコン層９００を形成し、その上にシリコン分
子線源（ＭＢＥ）によってアモルファスシリコン膜９１
０を作成する（図６（ａ））。その後、基板を大気に取
り出すことなく真空中で連続してアニールしてアモルフ
ァスシリコン膜９１０を多結晶化させる（図６（ｂ）〜
（ｄ））。
【０００４】この際、清浄なアモルファスシリコン膜９
１０上におけるシリコン原子の表面拡散速度は、固相成
長速度に比べて極めて速い。このため、アモルファスシ
リコン膜９１０表面上に結晶核９１１が一旦形成される
とシリコン原子がその結晶核に集まり、結晶が図６
（ｃ）に９１２として示すようにキノコ状に成長する。
この結果、図６（ｄ）に示すような半球状の凹凸が表面
に形成されたポリシリコン層９１３が得られる。
１０上におけるシリコン原子の表面拡散速度は、固相成
長速度に比べて極めて速い。このため、アモルファスシ
リコン膜９１０表面上に結晶核９１１が一旦形成される
とシリコン原子がその結晶核に集まり、結晶が図６
（ｃ）に９１２として示すようにキノコ状に成長する。
この結果、図６（ｄ）に示すような半球状の凹凸が表面
に形成されたポリシリコン層９１３が得られる。
【０００５】上記のような表面に凹凸を有するポリシリ
コン層９１３は、半導体メモリデバイスのキャパシター
部の下部電極に好適に使用される。即ち、半導体メモリ
デバイスの高集積度化には、その電荷蓄積キャパシター
の容量を大きくする必要がある。上記凹凸状ポリシリコ
ン層９１３をこのキャシターの下部電極に使用すると、
二次元的には狭いスペース内で実効的な表面積が大きく
なることから、メモリの高集積度化に極めて有効であ
る。尚、上述のような半球状の凹凸は、ＨＳＧ（Ｈｅｍ
ｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ）と呼ばれる。
コン層９１３は、半導体メモリデバイスのキャパシター
部の下部電極に好適に使用される。即ち、半導体メモリ
デバイスの高集積度化には、その電荷蓄積キャパシター
の容量を大きくする必要がある。上記凹凸状ポリシリコ
ン層９１３をこのキャシターの下部電極に使用すると、
二次元的には狭いスペース内で実効的な表面積が大きく
なることから、メモリの高集積度化に極めて有効であ
る。尚、上述のような半球状の凹凸は、ＨＳＧ（Ｈｅｍ
ｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ）と呼ばれる。
【０００６】
【発明が解決しようとする課題】発明者の研究による
と、上記ＨＳＧを半導体メモリデバイスのキャパシター
部の下部電極として使用する場合、実用的には燐などの
不純物を多く添加して抵抗値を下げる必要があることが
分かってきた。具体的に説明すると、不純物が添加され
たポリシリコン層をキャパシターの下部電極に使用する
場合、下部電極が＋側にバイアスされてそのキャパシタ
ーが充電されると、下部電極の表面に空乏層が形成され
る。空乏層が形成されると、キャパシターの誘電率εと
電極間距離ｄが変化するため、キャパシターの全体の容
量が変化してしまう。通常は、ｄの増大が大きく影響す
るため、容量が減少してしまい、キャパシターの電荷蓄
積量が少なくなってしまう。
と、上記ＨＳＧを半導体メモリデバイスのキャパシター
部の下部電極として使用する場合、実用的には燐などの
不純物を多く添加して抵抗値を下げる必要があることが
分かってきた。具体的に説明すると、不純物が添加され
たポリシリコン層をキャパシターの下部電極に使用する
場合、下部電極が＋側にバイアスされてそのキャパシタ
ーが充電されると、下部電極の表面に空乏層が形成され
る。空乏層が形成されると、キャパシターの誘電率εと
電極間距離ｄが変化するため、キャパシターの全体の容
量が変化してしまう。通常は、ｄの増大が大きく影響す
るため、容量が減少してしまい、キャパシターの電荷蓄
積量が少なくなってしまう。
【０００７】このような問題のため、下部電極として
は、例えばシリコンに燐を高い濃度で添加して形成した
ｎ型半導体のような低抵抗の材料が必要であると考えら
れる。具体的には、絶縁層としてシリコン酸化膜膜厚換
算で５〜９ｎｍに相当する誘電率を有するＳｉＮ／Ｓｉ
Ｏ2 膜を用いる場合、下部電極としては２×１０20個／
ｃｃ程度以上の高濃度の燐の添加が必要であると考えら
れる。
は、例えばシリコンに燐を高い濃度で添加して形成した
ｎ型半導体のような低抵抗の材料が必要であると考えら
れる。具体的には、絶縁層としてシリコン酸化膜膜厚換
算で５〜９ｎｍに相当する誘電率を有するＳｉＮ／Ｓｉ
Ｏ2 膜を用いる場合、下部電極としては２×１０20個／
ｃｃ程度以上の高濃度の燐の添加が必要であると考えら
れる。
【０００８】しかしながら、発明者の研究によると、こ
のような高濃度の燐を添加しながらアモルファスシリコ
ン膜を結晶化させてＨＳＧを形成しようした場合、アモ
ルファスシリコン膜中に予め形成されてしまったと推定
される結晶核によって、ＨＳＧの形成直前にアモルファ
スシリコン膜の深層部から結晶化が進行してしまい、Ｈ
ＳＧが形成されずに平滑な表面が形成されてしまう欠点
がある。
のような高濃度の燐を添加しながらアモルファスシリコ
ン膜を結晶化させてＨＳＧを形成しようした場合、アモ
ルファスシリコン膜中に予め形成されてしまったと推定
される結晶核によって、ＨＳＧの形成直前にアモルファ
スシリコン膜の深層部から結晶化が進行してしまい、Ｈ
ＳＧが形成されずに平滑な表面が形成されてしまう欠点
がある。
【０００９】より具体的に説明すると、半導体基板を化
学蒸着（ＣＶＤ）装置に搬入し、ジシラン（Ｓｉ2 Ｈ
6 ）やモノシラン（ＳｉＨ4 ）等のシラン系ガスの気相
分解によってアモルファスシリコン膜を堆積させる。こ
の際、シラン系ガスにホスフィン等の燐化合物ガスを添
加し、堆積するアモルファスシリコン膜に燐を添加す
る。その後、半導体基板を大気に取り出すことなく真空
中で連続してアニールしてアモルファスシリコン膜を多
結晶化させ、ポリシリコン層を形成する。
学蒸着（ＣＶＤ）装置に搬入し、ジシラン（Ｓｉ2 Ｈ
6 ）やモノシラン（ＳｉＨ4 ）等のシラン系ガスの気相
分解によってアモルファスシリコン膜を堆積させる。こ
の際、シラン系ガスにホスフィン等の燐化合物ガスを添
加し、堆積するアモルファスシリコン膜に燐を添加す
る。その後、半導体基板を大気に取り出すことなく真空
中で連続してアニールしてアモルファスシリコン膜を多
結晶化させ、ポリシリコン層を形成する。
【００１０】しかしながら、アニールによって結晶化す
るアモルファスシリコン膜の表面は、図６に示すような
凹凸を示さず、平滑な表面となってしまう。発明者の推
定によると、この原因は、高濃度の燐を添加して形成し
たアモルファスシリコン膜をアニールした場合、結晶核
は、アモルファスシリコン膜の内部の深い部分で当初形
成され、深い部分から徐々に表面に向けて結晶化が進む
ことによるものであると考えられる。
るアモルファスシリコン膜の表面は、図６に示すような
凹凸を示さず、平滑な表面となってしまう。発明者の推
定によると、この原因は、高濃度の燐を添加して形成し
たアモルファスシリコン膜をアニールした場合、結晶核
は、アモルファスシリコン膜の内部の深い部分で当初形
成され、深い部分から徐々に表面に向けて結晶化が進む
ことによるものであると考えられる。
【００１１】図７は、上記燐を添加してアモルファスシ
リコン膜を形成した場合の問題を確認した図である。具
体的には、図７は、上記方法により４×１０20個／ｃｃ
程度の燐を添加して形成したアモルファスシリコン膜の
アニール後のＨＳＧの形成状況を走査型電子顕微鏡で観
察した結果を示している。図７に示すように、４×１０
20個／ｃｃ程度の高濃度の燐を添加して形成したアモル
ファスシリコン膜をアニールすると、所々に平滑な表面
が観察される。これは、上述したように、結晶化が深層
部から進行してしまうことによるものと推定される。
リコン膜を形成した場合の問題を確認した図である。具
体的には、図７は、上記方法により４×１０20個／ｃｃ
程度の燐を添加して形成したアモルファスシリコン膜の
アニール後のＨＳＧの形成状況を走査型電子顕微鏡で観
察した結果を示している。図７に示すように、４×１０
20個／ｃｃ程度の高濃度の燐を添加して形成したアモル
ファスシリコン膜をアニールすると、所々に平滑な表面
が観察される。これは、上述したように、結晶化が深層
部から進行してしまうことによるものと推定される。
【００１２】図７に示すように、平滑な表面が出現して
しまうと、ＨＳＧによる実効的な表面積の増加が阻害さ
れ、キャパシターの蓄積電荷容量の不足をきたす。この
結果、メモリー等の半導体素子の特性劣化をもたらし、
製品欠陥の原因となる。平滑な表面の出現を抑制するに
は、燐の添加量を減らすことが効果的であるが、燐の添
加量を減らすと、前述したように空乏層の増大によって
キャパシターの容量が少なくなり、やはり電荷蓄積量の
減少につながってしまう。
しまうと、ＨＳＧによる実効的な表面積の増加が阻害さ
れ、キャパシターの蓄積電荷容量の不足をきたす。この
結果、メモリー等の半導体素子の特性劣化をもたらし、
製品欠陥の原因となる。平滑な表面の出現を抑制するに
は、燐の添加量を減らすことが効果的であるが、燐の添
加量を減らすと、前述したように空乏層の増大によって
キャパシターの容量が少なくなり、やはり電荷蓄積量の
減少につながってしまう。
【００１３】本願の発明は、かかる課題を解決するため
になされたものである。即ち、本願の発明は、十分な量
の不純物を添加しながらＨＳＧのような凹凸状ポリシリ
コン層を半導体基板の表面に形成する方法を提供し、こ
れによって、蓄積電荷量が増加され且つ特性の安定した
キャパシターの構造が得られるようにすることである。
また、このような構造のキャパシターを使用すること
で、メモリー容量が増加された半導体メモリデバイスを
提供することを目的としている。
になされたものである。即ち、本願の発明は、十分な量
の不純物を添加しながらＨＳＧのような凹凸状ポリシリ
コン層を半導体基板の表面に形成する方法を提供し、こ
れによって、蓄積電荷量が増加され且つ特性の安定した
キャパシターの構造が得られるようにすることである。
また、このような構造のキャパシターを使用すること
で、メモリー容量が増加された半導体メモリデバイスを
提供することを目的としている。
【００１４】
【課題を解決するための手段】上記課題を解決するた
め、本願の請求項１の発明は、表面に凹凸があり不純物
が添加されているポリシリコン層を半導体基板の表面に
形成する凹凸状ポリシリコン層の形成方法であって、不
純物の添加濃度の高い第一のアモルファスシリコン膜の
上に不純物の添加濃度の低い第二のアモルファスシリコ
ン膜を作成する第一の工程と、第一の工程の後、作成さ
れた第一第二のアモルファスシリコン膜をアニールして
結晶化させる第二の工程とを含み、第二の工程では、第
一のアモルファスシリコン膜中から進む結晶化が第二の
アモルファスシリコン膜の表面に達する前に第二のアモ
ルファスシリコン膜の表面でシリコン原子を泳動させて
当該表面に凹凸を形成するという構成を有する。また、
上記課題を解決するため、請求項２記載の発明は、上記
請求項１の構成において、前記不純物は燐であり、前記
第一のアモルファスシリコン膜を作成する際には、当該
第一のアモルファスシリコン膜中の燐の濃度を１×１０
20個／ｃｃ以上とし、前記第二のアモルファスシリコン
膜を作成する際には、当該第二のアモルファスシリコン
膜中の燐の濃度を１×１０20個／ｃｃ以下とするという
構成を有する。また、上記課題を解決するため、請求項
３記載の発明は、上記請求項２の構成において、前記第
一及び第二のアモルファスシリコン膜はシラン系ガスを
用いた化学蒸着により作成されるものであり、この化学
蒸着の際には、シラン系ガスに燐化合物ガスを添加して
アモルファスシリコン膜の作成を行うとともに、前記第
二のアモルファスシリコン膜の作成の際には前記第一の
アモルファスシリコン膜の作成の際に比べてシラン系ガ
スに対する燐化合物ガスの添加比を高くという構成を有
する。また、上記課題を解決するため、請求項４記載の
発明は、上記請求項２又は３の構成において、前記凹凸
を形成した後、ポリシリコン層を大気に晒すことなく連
続して燐化合物ガス雰囲気中でアニールし、ポリシリコ
ン層中の燐の濃度を高めるという構成を有する。また、
上記課題を解決するため、請求項５記載の発明は、上記
請求項１、２、３又は４の構成において、前記第二の工
程の後、形成されたポリシリコン層の表面を酸化させた
後にポリシリコン層をアニールし、ポリシリコン層中の
不純物を拡散させてポリシリコン層中に一様に分布させ
るという構成を有する。また、上記課題を解決するた
め、請求項６記載の発明は、上記請求項１、２、３、４
又は５の方法の実施に使用される基板処理装置であっ
て、排気系を備えた処理チャンバーと、処理チャンバー
内に所定のプロセスガスを導入するガス導入手段と、導
入されたプロセスガスにエネルギーを与えてプラズマを
形成する手段と、処理チャンバー内の所定位置に半導体
基板を配置するための基板ホルダーとを備え、プロセス
ガスのプラズマによる気相反応を利用して半導体基板の
表面にアモルファスシリコン膜を作成する基板処理装置
であり、前記ガス導入手段は、シラン系ガスに燐化合物
ガスを添加して処理チャンバー内に導入することが可能
であるとともに、作成されるアモルファスシリコン中の
燐の濃度が１×１０20個／ｃｃ以下となるようなシラン
系ガスに対する燐化合物ガスの第一の添加比と、燐の濃
度が１×１０20個／ｃｃ以上となるような第二の添加比
とを選択できるよう構成されている。また、上記課題を
解決するため、請求項７記載の発明は、信号の記録のた
めの電荷の蓄積を行うキャパシター部を備えたメモリセ
ルを有する半導体メモリデバイスであって、このキャパ
シター部の電極は、不純物の添加濃度が高い第一のアモ
ルファスシリコン膜の上に不純物の添加濃度が低い第二
のアモルファスシリコン膜を作成したものをアニールし
て得られるポリシリコン層で構成されているとともに、
第一のアモルファスシリコン膜中から進む結晶化が第二
のアモルファスシリコン膜の表面に達する前に第二のア
モルファスシリコン膜の表面でシリコン原子が泳動して
できる凹凸を有するものであるという構成を有する。ま
た、上記課題を解決するため、請求項８記載の発明は、
上記請求項７の構成において、前記電極は筒状に形成さ
れており、この筒状の電極は、前記第一のアモルファス
シリコン膜が肉厚の内側にあり、この第一のアモルファ
スシリコン膜の内面及び外面を前記第二のアモルファス
シリコン膜で覆った構造の筒状アモルファスシリコン膜
積層体をアニールして得られた前記ポリシリコン層から
構成されている。
め、本願の請求項１の発明は、表面に凹凸があり不純物
が添加されているポリシリコン層を半導体基板の表面に
形成する凹凸状ポリシリコン層の形成方法であって、不
純物の添加濃度の高い第一のアモルファスシリコン膜の
上に不純物の添加濃度の低い第二のアモルファスシリコ
ン膜を作成する第一の工程と、第一の工程の後、作成さ
れた第一第二のアモルファスシリコン膜をアニールして
結晶化させる第二の工程とを含み、第二の工程では、第
一のアモルファスシリコン膜中から進む結晶化が第二の
アモルファスシリコン膜の表面に達する前に第二のアモ
ルファスシリコン膜の表面でシリコン原子を泳動させて
当該表面に凹凸を形成するという構成を有する。また、
上記課題を解決するため、請求項２記載の発明は、上記
請求項１の構成において、前記不純物は燐であり、前記
第一のアモルファスシリコン膜を作成する際には、当該
第一のアモルファスシリコン膜中の燐の濃度を１×１０
20個／ｃｃ以上とし、前記第二のアモルファスシリコン
膜を作成する際には、当該第二のアモルファスシリコン
膜中の燐の濃度を１×１０20個／ｃｃ以下とするという
構成を有する。また、上記課題を解決するため、請求項
３記載の発明は、上記請求項２の構成において、前記第
一及び第二のアモルファスシリコン膜はシラン系ガスを
用いた化学蒸着により作成されるものであり、この化学
蒸着の際には、シラン系ガスに燐化合物ガスを添加して
アモルファスシリコン膜の作成を行うとともに、前記第
二のアモルファスシリコン膜の作成の際には前記第一の
アモルファスシリコン膜の作成の際に比べてシラン系ガ
スに対する燐化合物ガスの添加比を高くという構成を有
する。また、上記課題を解決するため、請求項４記載の
発明は、上記請求項２又は３の構成において、前記凹凸
を形成した後、ポリシリコン層を大気に晒すことなく連
続して燐化合物ガス雰囲気中でアニールし、ポリシリコ
ン層中の燐の濃度を高めるという構成を有する。また、
上記課題を解決するため、請求項５記載の発明は、上記
請求項１、２、３又は４の構成において、前記第二の工
程の後、形成されたポリシリコン層の表面を酸化させた
後にポリシリコン層をアニールし、ポリシリコン層中の
不純物を拡散させてポリシリコン層中に一様に分布させ
るという構成を有する。また、上記課題を解決するた
め、請求項６記載の発明は、上記請求項１、２、３、４
又は５の方法の実施に使用される基板処理装置であっ
て、排気系を備えた処理チャンバーと、処理チャンバー
内に所定のプロセスガスを導入するガス導入手段と、導
入されたプロセスガスにエネルギーを与えてプラズマを
形成する手段と、処理チャンバー内の所定位置に半導体
基板を配置するための基板ホルダーとを備え、プロセス
ガスのプラズマによる気相反応を利用して半導体基板の
表面にアモルファスシリコン膜を作成する基板処理装置
であり、前記ガス導入手段は、シラン系ガスに燐化合物
ガスを添加して処理チャンバー内に導入することが可能
であるとともに、作成されるアモルファスシリコン中の
燐の濃度が１×１０20個／ｃｃ以下となるようなシラン
系ガスに対する燐化合物ガスの第一の添加比と、燐の濃
度が１×１０20個／ｃｃ以上となるような第二の添加比
とを選択できるよう構成されている。また、上記課題を
解決するため、請求項７記載の発明は、信号の記録のた
めの電荷の蓄積を行うキャパシター部を備えたメモリセ
ルを有する半導体メモリデバイスであって、このキャパ
シター部の電極は、不純物の添加濃度が高い第一のアモ
ルファスシリコン膜の上に不純物の添加濃度が低い第二
のアモルファスシリコン膜を作成したものをアニールし
て得られるポリシリコン層で構成されているとともに、
第一のアモルファスシリコン膜中から進む結晶化が第二
のアモルファスシリコン膜の表面に達する前に第二のア
モルファスシリコン膜の表面でシリコン原子が泳動して
できる凹凸を有するものであるという構成を有する。ま
た、上記課題を解決するため、請求項８記載の発明は、
上記請求項７の構成において、前記電極は筒状に形成さ
れており、この筒状の電極は、前記第一のアモルファス
シリコン膜が肉厚の内側にあり、この第一のアモルファ
スシリコン膜の内面及び外面を前記第二のアモルファス
シリコン膜で覆った構造の筒状アモルファスシリコン膜
積層体をアニールして得られた前記ポリシリコン層から
構成されている。
【００１５】
【発明の実施の形態】以下、本願発明の実施の形態につ
いて説明する。図１は、本願発明の第一の実施形態の方
法を説明する図である。図１を使用して本実施形態の方
法について説明すると、まず、図１（ａ）に示すよう
に、シリコン半導体基板９の表面を酸化処理にしてシリ
コン酸化膜９１を形成する。次に、図１（ｂ）に示すよ
うに、シリコン酸化膜９１の上に燐濃度の高いアモルフ
ァスシリコン膜（以下、第一ａ−Ｓｉ膜）９２をＣＶＤ
法により作成する。そして次に、図１（ｃ）に示すよう
に、第一ａ−Ｓｉ膜９２の上に燐濃度の低いアモルファ
スシリコン膜（以下、第二ａ−Ｓｉ膜）９３を作成す
る。その後、半導体基板９をアニールして、図１（ｄ）
に示すようなＨＳＧの形状を有するポリシリコン層９４
を形成する。
いて説明する。図１は、本願発明の第一の実施形態の方
法を説明する図である。図１を使用して本実施形態の方
法について説明すると、まず、図１（ａ）に示すよう
に、シリコン半導体基板９の表面を酸化処理にしてシリ
コン酸化膜９１を形成する。次に、図１（ｂ）に示すよ
うに、シリコン酸化膜９１の上に燐濃度の高いアモルフ
ァスシリコン膜（以下、第一ａ−Ｓｉ膜）９２をＣＶＤ
法により作成する。そして次に、図１（ｃ）に示すよう
に、第一ａ−Ｓｉ膜９２の上に燐濃度の低いアモルファ
スシリコン膜（以下、第二ａ−Ｓｉ膜）９３を作成す
る。その後、半導体基板９をアニールして、図１（ｄ）
に示すようなＨＳＧの形状を有するポリシリコン層９４
を形成する。
【００１６】上記方法によると、アモルファスシリコン
層は、燐濃度の高い第一ａ−Ｓｉ膜９２の上に燐濃度の
低い第二ａ−Ｓｉ膜９３が積層された二重構造になって
いる。このため、この半導体基板９がアニールされる
と、アモルファスシリコンの結晶化は燐濃度の高い第一
ａ−Ｓｉ膜９２の深層部から進行するものの、第二ａ−
Ｓｉ膜の表面では、燐濃度が低いためにシリコン原子が
比較的自由に泳動でき、表面に結晶核が容易に形成され
る。従って、結晶化が第一ａ−Ｓｉ膜９２から第二ａ−
Ｓｉ膜９３の表面にまで進行してしまう前に、第二ａ−
Ｓｉ膜９３の表面には、図１（ｄ）に示すように半球状
の凸部９５が多く形成され、ＨＳＧの形状を有するポリ
シリコン層９４が得られる。尚、第一ａ−Ｓｉ膜９２中
の高濃度の燐は、上記アニール又はＨＳＧ形成後の別の
アニールによって第二ａ−Ｓｉ膜９３中に拡散させるこ
とができ、燐が一様に添加されたポリシリコン層９４を
得ることが可能である。
層は、燐濃度の高い第一ａ−Ｓｉ膜９２の上に燐濃度の
低い第二ａ−Ｓｉ膜９３が積層された二重構造になって
いる。このため、この半導体基板９がアニールされる
と、アモルファスシリコンの結晶化は燐濃度の高い第一
ａ−Ｓｉ膜９２の深層部から進行するものの、第二ａ−
Ｓｉ膜の表面では、燐濃度が低いためにシリコン原子が
比較的自由に泳動でき、表面に結晶核が容易に形成され
る。従って、結晶化が第一ａ−Ｓｉ膜９２から第二ａ−
Ｓｉ膜９３の表面にまで進行してしまう前に、第二ａ−
Ｓｉ膜９３の表面には、図１（ｄ）に示すように半球状
の凸部９５が多く形成され、ＨＳＧの形状を有するポリ
シリコン層９４が得られる。尚、第一ａ−Ｓｉ膜９２中
の高濃度の燐は、上記アニール又はＨＳＧ形成後の別の
アニールによって第二ａ−Ｓｉ膜９３中に拡散させるこ
とができ、燐が一様に添加されたポリシリコン層９４を
得ることが可能である。
【００１７】次に、上記実施形態の方法を実施するのに
使用される基板処理装置の発明の実施形態について説明
する。図２は、図１の方法の実施に使用される基板処理
装置の概略構成を示す正面概略図である。図２に示す基
板処理装置は、排気系１１，１２を備えた処理チャンバ
ー１と、処理チャンバー１内に所定のプロセスガスを導
入するガス導入手段２と、処理チャンバー１内の所定位
置に半導体基板９を配置するためのサセプタ３と、処理
チャンバー１内の所定位置に配置された半導体基板９を
加熱するヒータ４とから主に構成されている。
使用される基板処理装置の発明の実施形態について説明
する。図２は、図１の方法の実施に使用される基板処理
装置の概略構成を示す正面概略図である。図２に示す基
板処理装置は、排気系１１，１２を備えた処理チャンバ
ー１と、処理チャンバー１内に所定のプロセスガスを導
入するガス導入手段２と、処理チャンバー１内の所定位
置に半導体基板９を配置するためのサセプタ３と、処理
チャンバー１内の所定位置に配置された半導体基板９を
加熱するヒータ４とから主に構成されている。
【００１８】この図２に示す装置はコールドウォール型
の装置であり、処理チャンバー１の器壁には不図示の水
冷機構が付設されている。また、処理チャンバー１内全
体を排気する第一の排気系１１と、主にヒータ４の周辺
を排気する第二の排気系１２とが設けられている。第一
第二の排気系１１，１２とも、ターボ分子ポンプ等を使
用した超高真空排気システムが採用される。ガス導入手
段２は、シラン系ガスとしてジシランを導入するジシラ
ン導入系２１と、燐化合物ガスとしてホスフィン（ＰＨ
3 ）を導入するホスフィン導入系２２とを備えている。
尚、ジシラン導入系２１は、水素ガス導入系２３を備え
てジシランにキャリアガスとして水素を混合して導入す
る場合がある。各々の系２１，２２，２３には、バルブ
２１１，２２１，２３１及び流量調整器２１２，２２
２，２３２等が設けられている。
の装置であり、処理チャンバー１の器壁には不図示の水
冷機構が付設されている。また、処理チャンバー１内全
体を排気する第一の排気系１１と、主にヒータ４の周辺
を排気する第二の排気系１２とが設けられている。第一
第二の排気系１１，１２とも、ターボ分子ポンプ等を使
用した超高真空排気システムが採用される。ガス導入手
段２は、シラン系ガスとしてジシランを導入するジシラ
ン導入系２１と、燐化合物ガスとしてホスフィン（ＰＨ
3 ）を導入するホスフィン導入系２２とを備えている。
尚、ジシラン導入系２１は、水素ガス導入系２３を備え
てジシランにキャリアガスとして水素を混合して導入す
る場合がある。各々の系２１，２２，２３には、バルブ
２１１，２２１，２３１及び流量調整器２１２，２２
２，２３２等が設けられている。
【００１９】サセプタ３は、処理チャンバー１の底面に
固定された台状のものであり、上面に半導体基板９が載
置される。サセプタ３の内部には、昇降可能なリフトピ
ン５が設けらており、サセプタ３の上面に設けられた穴
を通してリフトピン５が昇降するようになっている。半
導体基板９をサセプタ３に載置する際には、リフトピン
５が上昇してサセプタ３の上面から突出し、半導体基板
９がリフトピン５の上に載った後にリフトピン５が下降
する。この結果、半導体基板９がサセプタ３の上面に載
置される。尚、サセプタ３は、シリコン等の材料で形成
されており、熱伝導性よく半導体基板９に接触するよう
になっている。
固定された台状のものであり、上面に半導体基板９が載
置される。サセプタ３の内部には、昇降可能なリフトピ
ン５が設けらており、サセプタ３の上面に設けられた穴
を通してリフトピン５が昇降するようになっている。半
導体基板９をサセプタ３に載置する際には、リフトピン
５が上昇してサセプタ３の上面から突出し、半導体基板
９がリフトピン５の上に載った後にリフトピン５が下降
する。この結果、半導体基板９がサセプタ３の上面に載
置される。尚、サセプタ３は、シリコン等の材料で形成
されており、熱伝導性よく半導体基板９に接触するよう
になっている。
【００２０】ヒータ４は、サセプタ３の内部に配置され
ている。ヒータ４は、主に輻射加熱によって半導体基板
９を加熱するものが採用される。具体的には、通電によ
り発熱するカーボンヒータ等が使用できる。ヒータ４か
らの輻射熱は、サセプタ３に与えられ、サセプタ３を経
由して半導体基板９が加熱される。尚、半導体基板９の
温度は不図示の熱電対等によって検出され、不図示のヒ
ータ制御部に送られるようになっている。ヒータ制御部
は、検出結果に従ってヒータ４を負帰還制御し、半導体
基板９の温度が設定された温度になるようにする。
ている。ヒータ４は、主に輻射加熱によって半導体基板
９を加熱するものが採用される。具体的には、通電によ
り発熱するカーボンヒータ等が使用できる。ヒータ４か
らの輻射熱は、サセプタ３に与えられ、サセプタ３を経
由して半導体基板９が加熱される。尚、半導体基板９の
温度は不図示の熱電対等によって検出され、不図示のヒ
ータ制御部に送られるようになっている。ヒータ制御部
は、検出結果に従ってヒータ４を負帰還制御し、半導体
基板９の温度が設定された温度になるようにする。
【００２１】尚、サセプタ３は、半導体基板９を汚損し
ないよう、半導体基板９と同じシリコン製となってい
る。また、発熱したヒータ４からは吸蔵ガス等が放出さ
れることがあり、このようなガス放出によって処理チャ
ンバー１内の雰囲気が汚損されることがないよう、第二
の排気系１２がヒータ４の周辺を排気している。また、
サセプタ３の側部にも、不図示の水冷機構が設けられて
いる。これは、サセプタ３からの熱が処理チャンバー１
に伝わって処理チャンバー１を加熱しないようにするた
めである。
ないよう、半導体基板９と同じシリコン製となってい
る。また、発熱したヒータ４からは吸蔵ガス等が放出さ
れることがあり、このようなガス放出によって処理チャ
ンバー１内の雰囲気が汚損されることがないよう、第二
の排気系１２がヒータ４の周辺を排気している。また、
サセプタ３の側部にも、不図示の水冷機構が設けられて
いる。これは、サセプタ３からの熱が処理チャンバー１
に伝わって処理チャンバー１を加熱しないようにするた
めである。
【００２２】また、サセプタ３に載置された半導体基板
９の上側に位置するようにして、熱反射板６が半導体基
板９と平行に設けられている。熱反射板６は、半導体基
板９やサセプタ３から放出される輻射線を反射して半導
体基板９に戻すことで半導体基板９の加熱効率を高める
ためのものである。熱反射板６は、シリコンで形成され
ている。これは、半導体基板９の表面に作成する膜と同
様の材質で熱反射板６を形成することにより、熱反射板
６に堆積する薄膜の剥がれを防止するためである。
９の上側に位置するようにして、熱反射板６が半導体基
板９と平行に設けられている。熱反射板６は、半導体基
板９やサセプタ３から放出される輻射線を反射して半導
体基板９に戻すことで半導体基板９の加熱効率を高める
ためのものである。熱反射板６は、シリコンで形成され
ている。これは、半導体基板９の表面に作成する膜と同
様の材質で熱反射板６を形成することにより、熱反射板
６に堆積する薄膜の剥がれを防止するためである。
【００２３】より具体的に説明すると、後述するシリコ
ン水素化合物ガスの熱分解により堆積するシリコン膜
は、半導体基板９の表面のみならず、熱反射板６にも堆
積する。この場合、熱反射板６がシリコン以外の全く異
なる材料で形成されていると、薄膜の付着性が悪く、内
部応力等によって容易に剥離してしまう。剥離した薄膜
は、パーティクルと呼ばれる塊状の塵埃となって処理チ
ャンバー１内を浮遊する。このパーティクルが半導体基
板９の表面に付着すると、局所的な膜厚異常等の欠陥を
発生させ、製品不良の原因となる。このため、薄膜が剥
離しないよう、熱反射板６の材料には作成する薄膜と同
じシリコンが採用されている。
ン水素化合物ガスの熱分解により堆積するシリコン膜
は、半導体基板９の表面のみならず、熱反射板６にも堆
積する。この場合、熱反射板６がシリコン以外の全く異
なる材料で形成されていると、薄膜の付着性が悪く、内
部応力等によって容易に剥離してしまう。剥離した薄膜
は、パーティクルと呼ばれる塊状の塵埃となって処理チ
ャンバー１内を浮遊する。このパーティクルが半導体基
板９の表面に付着すると、局所的な膜厚異常等の欠陥を
発生させ、製品不良の原因となる。このため、薄膜が剥
離しないよう、熱反射板６の材料には作成する薄膜と同
じシリコンが採用されている。
【００２４】尚、装置全体の動作は、不図示の制御部に
よって制御される。制御部は、ガス導入手段２の各流量
調整器２１２，２２２，２３２に信号を送り、所定の流
量及び混合比でガスを導入できるようになっている。
よって制御される。制御部は、ガス導入手段２の各流量
調整器２１２，２２２，２３２に信号を送り、所定の流
量及び混合比でガスを導入できるようになっている。
【００２５】次に、上記実施形態の基板処理装置の動作
を説明しながら、上述した方法をさらに詳しく説明す
る。上述したように表面にシリコン酸化膜９１が形成さ
れた半導体基板９は、ゲートバルブ１３を通して処理チ
ャンバー１内に搬入され、リフトピン５の昇降によって
サセプタ３上に載置される。処理チャンバー１内は、第
一第二の排気系１１，１２によって予め所定圧力まで排
気されている。ヒータ４が予め動作しており、サセプタ
３上に載置された半導体基板９は、ヒータ４からの熱で
加熱され、熱平衡に達して所定の高温に維持される。
を説明しながら、上述した方法をさらに詳しく説明す
る。上述したように表面にシリコン酸化膜９１が形成さ
れた半導体基板９は、ゲートバルブ１３を通して処理チ
ャンバー１内に搬入され、リフトピン５の昇降によって
サセプタ３上に載置される。処理チャンバー１内は、第
一第二の排気系１１，１２によって予め所定圧力まで排
気されている。ヒータ４が予め動作しており、サセプタ
３上に載置された半導体基板９は、ヒータ４からの熱で
加熱され、熱平衡に達して所定の高温に維持される。
【００２６】この状態でガス導入手段２を動作させ、ジ
シランガス又はジシランと水素の混合ガスにホスフィン
を添加したプロセスガスを処理チャンバー１内に導入す
る。排気系１１，１２に設けた不図示の排気速度調整器
の制御によって、処理チャンバー１内は所定の圧力に維
持される。導入されたプロセスガスは処理チャンバー１
内を拡散して、半導体基板９の表面に達する。そして、
半導体基板９の表面の熱でシリコン水素化合物ガスが分
解して、表面にアモルファスシリコン膜が堆積する。こ
の際、ガス導入手段２はホスフィンガスを相当程度高い
混合比で添加するよう制御部によって制御される。従っ
て、図１（ｂ）に示すように、シリコン酸化膜９１上に
は燐濃度の高い第一ａ−Ｓｉ膜９２が堆積する。
シランガス又はジシランと水素の混合ガスにホスフィン
を添加したプロセスガスを処理チャンバー１内に導入す
る。排気系１１，１２に設けた不図示の排気速度調整器
の制御によって、処理チャンバー１内は所定の圧力に維
持される。導入されたプロセスガスは処理チャンバー１
内を拡散して、半導体基板９の表面に達する。そして、
半導体基板９の表面の熱でシリコン水素化合物ガスが分
解して、表面にアモルファスシリコン膜が堆積する。こ
の際、ガス導入手段２はホスフィンガスを相当程度高い
混合比で添加するよう制御部によって制御される。従っ
て、図１（ｂ）に示すように、シリコン酸化膜９１上に
は燐濃度の高い第一ａ−Ｓｉ膜９２が堆積する。
【００２７】次に、制御部はホスフィンガス導入系２２
の流量調整器２２２に信号を送り、ホスフィンガスの混
合比を下げ、この状態でアモルファスシリコン膜の作成
を続ける。この結果、図１（３）に示すように、第一ａ
−Ｓｉ膜９２の上には、燐濃度の低い第二ａ−Ｓｉ膜９
３が堆積する。その後、ガス導入手段２の動作を止めて
プロセスガスの供給を停止し、アニール工程を行う。即
ち、半導体基板９は、サセプタ３内のヒータ４によって
加熱が継続され、アニールされる。この結果、図１
（ｄ）に示すようなＨＳＧの形状を有するポリシリコン
層９４が得られる。
の流量調整器２２２に信号を送り、ホスフィンガスの混
合比を下げ、この状態でアモルファスシリコン膜の作成
を続ける。この結果、図１（３）に示すように、第一ａ
−Ｓｉ膜９２の上には、燐濃度の低い第二ａ−Ｓｉ膜９
３が堆積する。その後、ガス導入手段２の動作を止めて
プロセスガスの供給を停止し、アニール工程を行う。即
ち、半導体基板９は、サセプタ３内のヒータ４によって
加熱が継続され、アニールされる。この結果、図１
（ｄ）に示すようなＨＳＧの形状を有するポリシリコン
層９４が得られる。
【００２８】尚、上述した基板処理装置は、中央にセパ
レーションチャンバーを設け、セパレーションチャンバ
ーの周囲に複数の処理チャンバーを設けるマルチチャン
バータイプの構成にすると好適である。複数の処理チャ
ンバーの一つは、図２に示す処理チャンバー１とされ、
他の処理チャンバーはアニールチャンバーや酸化チャン
バーとして構成される。このような構成であると、ポリ
シリコン層９４の形成の後にこの半導体基板９をアニー
ルチャンバーに真空中で搬送してアニールを行っている
間に、次の半導体基板９についてアモルファスシリコン
膜の作成が行えるので、装置の生産性が向上する。
レーションチャンバーを設け、セパレーションチャンバ
ーの周囲に複数の処理チャンバーを設けるマルチチャン
バータイプの構成にすると好適である。複数の処理チャ
ンバーの一つは、図２に示す処理チャンバー１とされ、
他の処理チャンバーはアニールチャンバーや酸化チャン
バーとして構成される。このような構成であると、ポリ
シリコン層９４の形成の後にこの半導体基板９をアニー
ルチャンバーに真空中で搬送してアニールを行っている
間に、次の半導体基板９についてアモルファスシリコン
膜の作成が行えるので、装置の生産性が向上する。
【００２９】次に、上述した方法により作成するポリシ
リコン層９４を有する実施形態の半導体メモリデバイス
について説明する。図３は、本願発明の実施形態に係る
半導体メモリデバイスの概略構造を示した断面図であ
る。本実施形態に係る半導体メモリデバイスは、２５６
メガビットクラスのＤＲＡＭであり、図３にはこのＤＲ
ＡＭのメモリセルの概略構造が示されている。
リコン層９４を有する実施形態の半導体メモリデバイス
について説明する。図３は、本願発明の実施形態に係る
半導体メモリデバイスの概略構造を示した断面図であ
る。本実施形態に係る半導体メモリデバイスは、２５６
メガビットクラスのＤＲＡＭであり、図３にはこのＤＲ
ＡＭのメモリセルの概略構造が示されている。
【００３０】本実施形態のデバイスにおけるメモリセル
は、ｐ型シリコン半導体にＡｓ等を注入して形成した一
対のｎチャンネル９６１，９６２と及び不図示のワード
線につながるゲート電極９６３とからなるＭＯＳ−ＦＥ
Ｔ部９６と、ＭＯＳ−ＦＥＴ部９６の一方のチャンネル
（例えばドレイン）９６１に接続されたビット配線９７
と、ＭＯＳ−ＦＥＴ部９６の他方のチャンネル（例えば
ソース）９６２に接続されたキャパシター部９８とから
主に構成されている。
は、ｐ型シリコン半導体にＡｓ等を注入して形成した一
対のｎチャンネル９６１，９６２と及び不図示のワード
線につながるゲート電極９６３とからなるＭＯＳ−ＦＥ
Ｔ部９６と、ＭＯＳ−ＦＥＴ部９６の一方のチャンネル
（例えばドレイン）９６１に接続されたビット配線９７
と、ＭＯＳ−ＦＥＴ部９６の他方のチャンネル（例えば
ソース）９６２に接続されたキャパシター部９８とから
主に構成されている。
【００３１】この実施形態のデバイスは、通常のＤＲＡ
Ｍと同様に動作する。即ち、メモリセルアレイのうちの
特定のメモリセルのワード線に書き込み用の電圧が印加
されてビット線から信号が入力されてキャパシター部９
８のキャパシターに電荷が蓄積され、信号が記憶され
る。そして、特定のワード線に読み出し用の電圧が印加
されてキャパシター部９８に蓄積された電荷がＭＯＳ−
ＦＥＴ部９６の他方のチャンネル９６２に与えられ、信
号が読み出される。
Ｍと同様に動作する。即ち、メモリセルアレイのうちの
特定のメモリセルのワード線に書き込み用の電圧が印加
されてビット線から信号が入力されてキャパシター部９
８のキャパシターに電荷が蓄積され、信号が記憶され
る。そして、特定のワード線に読み出し用の電圧が印加
されてキャパシター部９８に蓄積された電荷がＭＯＳ−
ＦＥＴ部９６の他方のチャンネル９６２に与えられ、信
号が読み出される。
【００３２】上記構成に係る本実施形態のデバイスで
は、キャパシター部９８の構成に、前述した方法により
作成した凹凸状ポリシリコン層を採用している。即ち、
キャパシター部９８は、上述した方法により形成したポ
リシリコン層よりなる下部電極９８１と、Ｔａ2Ｏ5等の
誘電率の高い材料の絶縁層９８２と、絶縁層９８２の上
に積層したポリシリコン等の上部電極９８３とから構成
されている。
は、キャパシター部９８の構成に、前述した方法により
作成した凹凸状ポリシリコン層を採用している。即ち、
キャパシター部９８は、上述した方法により形成したポ
リシリコン層よりなる下部電極９８１と、Ｔａ2Ｏ5等の
誘電率の高い材料の絶縁層９８２と、絶縁層９８２の上
に積層したポリシリコン等の上部電極９８３とから構成
されている。
【００３３】上記構成に係るキャパシター部９８の形成
工程について、図４を使用してさらに詳しく説明する。
図４は、図３に示す半導体メモリデバイスのキャパシタ
ー部９８の形成工程を説明する概略図である。まず、シ
リコン酸化膜９９１をエッチングして形成したコンタク
トホール内にポリシリコンを埋め込んでＭＯＳ−ＦＥＴ
部９６の他方のチャンネル９６２に接続するように形成
されたコンタクト配線９９２を有する半導体基板９上
に、さらにシリコン酸化膜９９３を堆積する（図４
（あ））。次に、コンタクト配線９９２の位置に合わせ
てシリコン酸化膜９９３をエッチングして円形のホール
９０１を形成する（図４（い））。
工程について、図４を使用してさらに詳しく説明する。
図４は、図３に示す半導体メモリデバイスのキャパシタ
ー部９８の形成工程を説明する概略図である。まず、シ
リコン酸化膜９９１をエッチングして形成したコンタク
トホール内にポリシリコンを埋め込んでＭＯＳ−ＦＥＴ
部９６の他方のチャンネル９６２に接続するように形成
されたコンタクト配線９９２を有する半導体基板９上
に、さらにシリコン酸化膜９９３を堆積する（図４
（あ））。次に、コンタクト配線９９２の位置に合わせ
てシリコン酸化膜９９３をエッチングして円形のホール
９０１を形成する（図４（い））。
【００３４】そして、上述した実施形態の基板処理装置
を用い、最初に燐化合物ガスの添加量を少なくして成膜
を行い、１×１０20個／ｃｃ程度以下の濃度で燐が添加
された第二ａ−Ｓｉ膜９３を数１０ｎｍ程度の厚さで作
成する（図４（う））。尚、１×１０20個／ｃｃ程度以
下の濃度とは、燐を全く添加しない場合も含む。引き続
いて、燐化合物ガスの添加量を多くして成膜を行い、燐
濃度が高められた第一ａ−Ｓｉ膜９２を５０ｎｍの厚さ
で作成する（図４（え））。そしてさらに、再び燐化合
物ガスの添加量を下げ、１×１０20個／ｃｃ程度以下の
低い燐濃度の第二ａ−Ｓｉ膜９３をやはり数１０ｎｍの
厚さで作成する（図４（お））。尚、本実施形態の構成
には、第一ａ−Ｓｉ膜９２が１×１０20個／ｃｃより高
い燐濃度であり第二ａ−Ｓｉ膜９３が１×１０20個／ｃ
ｃ以下の燐濃度である場合、及び、第一ａ−Ｓｉ膜９２
が１×１０20個／ｃｃ以上の燐濃度であり第二ａ−Ｓｉ
膜９３が１×１０20個／ｃｃより低い燐濃度である場合
が含まれる。
を用い、最初に燐化合物ガスの添加量を少なくして成膜
を行い、１×１０20個／ｃｃ程度以下の濃度で燐が添加
された第二ａ−Ｓｉ膜９３を数１０ｎｍ程度の厚さで作
成する（図４（う））。尚、１×１０20個／ｃｃ程度以
下の濃度とは、燐を全く添加しない場合も含む。引き続
いて、燐化合物ガスの添加量を多くして成膜を行い、燐
濃度が高められた第一ａ−Ｓｉ膜９２を５０ｎｍの厚さ
で作成する（図４（え））。そしてさらに、再び燐化合
物ガスの添加量を下げ、１×１０20個／ｃｃ程度以下の
低い燐濃度の第二ａ−Ｓｉ膜９３をやはり数１０ｎｍの
厚さで作成する（図４（お））。尚、本実施形態の構成
には、第一ａ−Ｓｉ膜９２が１×１０20個／ｃｃより高
い燐濃度であり第二ａ−Ｓｉ膜９３が１×１０20個／ｃ
ｃ以下の燐濃度である場合、及び、第一ａ−Ｓｉ膜９２
が１×１０20個／ｃｃ以上の燐濃度であり第二ａ−Ｓｉ
膜９３が１×１０20個／ｃｃより低い燐濃度である場合
が含まれる。
【００３５】次に、半導体基板９を処理チャンバー１か
ら取り出し、エッチングもしくは化学機械研磨（Chemic
al mechanical polishing,ＣＭＰ）によって、ホール９
０１の開口より上側の第一第二ａ−Ｓｉ膜９２，９３を
除去する（図４（か））。その後、Ｓｉ／ＳｉＯ2 選択
エッチングの手法等を用いて、シリコン酸化膜９９１を
除去すると、高燐濃度の第一ａ−Ｓｉ膜９２の内面及び
外面を低燐濃度の第二ａ−Ｓｉ膜９３で覆った円筒状ア
モルファスシリコン膜積層体９９４が得られる（図４
（き））。
ら取り出し、エッチングもしくは化学機械研磨（Chemic
al mechanical polishing,ＣＭＰ）によって、ホール９
０１の開口より上側の第一第二ａ−Ｓｉ膜９２，９３を
除去する（図４（か））。その後、Ｓｉ／ＳｉＯ2 選択
エッチングの手法等を用いて、シリコン酸化膜９９１を
除去すると、高燐濃度の第一ａ−Ｓｉ膜９２の内面及び
外面を低燐濃度の第二ａ−Ｓｉ膜９３で覆った円筒状ア
モルファスシリコン膜積層体９９４が得られる（図４
（き））。
【００３６】そして、この半導体基板９をアニールを行
うと、円筒状アモルファスシリコン膜積層体９９４は、
前述したように、ＨＳＧの形状を有するポリシリコン層
９８１となる（図３）。その後、スパッタリング又はＣ
ＶＤ等の手法によって絶縁層９８２を形成し、その上に
さらにポリシリコン層を形成して上部電極９３とすれ
ば、図３に示すキャパシター部９８の構造が得られる。
うと、円筒状アモルファスシリコン膜積層体９９４は、
前述したように、ＨＳＧの形状を有するポリシリコン層
９８１となる（図３）。その後、スパッタリング又はＣ
ＶＤ等の手法によって絶縁層９８２を形成し、その上に
さらにポリシリコン層を形成して上部電極９３とすれ
ば、図３に示すキャパシター部９８の構造が得られる。
【００３７】次に、図５を用いて、図３に示す半導体メ
モリデバイスのキャパシター部９８の別の形成工程につ
いて説明する。図５は、図３に示す半導体メモリデバイ
スのキャパシター部９８の別の形成工程を説明する概略
図である。まず、同様にコンタクト配線９９２を有する
半導体基板９を基板処理装置に搬入し、高燐濃度の第一
ａ−Ｓｉ膜９２を堆積した上にさらに燐濃度を１×１０
20個／ｃｃ程度に低くした第二ａ−Ｓｉ膜９３を堆積さ
せる。この上に、さらにシリコン酸化膜９９５を堆積さ
せる（図５（１））。
モリデバイスのキャパシター部９８の別の形成工程につ
いて説明する。図５は、図３に示す半導体メモリデバイ
スのキャパシター部９８の別の形成工程を説明する概略
図である。まず、同様にコンタクト配線９９２を有する
半導体基板９を基板処理装置に搬入し、高燐濃度の第一
ａ−Ｓｉ膜９２を堆積した上にさらに燐濃度を１×１０
20個／ｃｃ程度に低くした第二ａ−Ｓｉ膜９３を堆積さ
せる。この上に、さらにシリコン酸化膜９９５を堆積さ
せる（図５（１））。
【００３８】次に、シリコン酸化膜９９５，第一第二ａ
−Ｓｉ膜９２，９３をフォトエッチングして、シリコン
酸化膜９９５を円柱状とし、その下面に第一第二ａ−Ｓ
ｉ膜９２，９３が積層された構造とする（図５
（２））。この半導体基板９の表面に再び１×１０20個
／ｃｃ程度の低い燐濃度の第二ａ−Ｓｉ膜９３を数１０
ｎｍの厚さで作成する（図５（３））。次に、高燐濃度
の第一ａ−Ｓｉ膜９２を５０ｎｍの厚さで作成する（図
５（４））。この上にさらに１×１０20個／ｃｃ程度の
低い燐濃度の第二ａ−Ｓｉ膜９３をやはり数１０ｎｍの
厚さで作成する（図５（５））。
−Ｓｉ膜９２，９３をフォトエッチングして、シリコン
酸化膜９９５を円柱状とし、その下面に第一第二ａ−Ｓ
ｉ膜９２，９３が積層された構造とする（図５
（２））。この半導体基板９の表面に再び１×１０20個
／ｃｃ程度の低い燐濃度の第二ａ−Ｓｉ膜９３を数１０
ｎｍの厚さで作成する（図５（３））。次に、高燐濃度
の第一ａ−Ｓｉ膜９２を５０ｎｍの厚さで作成する（図
５（４））。この上にさらに１×１０20個／ｃｃ程度の
低い燐濃度の第二ａ−Ｓｉ膜９３をやはり数１０ｎｍの
厚さで作成する（図５（５））。
【００３９】次に、円柱状のシリコン酸化膜９９６の上
面の第一第二ａ−Ｓｉ膜９２，９３及びホール９０２の
底面の第一第二ａ−Ｓｉ膜９２，９３をエッチングによ
って除去する（図５（６））。この際、エッチングは半
導体基板９に対して垂直に電界を設定して半導体基板９
に垂直にイオンを入射させて行う。このため、円柱状の
シリコン酸化膜９９５の側面の第一第二ａ−Ｓｉ膜９
２，９３は殆ど除去されてないで残る。
面の第一第二ａ−Ｓｉ膜９２，９３及びホール９０２の
底面の第一第二ａ−Ｓｉ膜９２，９３をエッチングによ
って除去する（図５（６））。この際、エッチングは半
導体基板９に対して垂直に電界を設定して半導体基板９
に垂直にイオンを入射させて行う。このため、円柱状の
シリコン酸化膜９９５の側面の第一第二ａ−Ｓｉ膜９
２，９３は殆ど除去されてないで残る。
【００４０】そして、Ｓｉ／ＳｉＯ2 選択エッチングの
手法等を用いて、シリコン酸化膜９９５を除去すると、
高燐濃度の第一ａ−Ｓｉ膜９２の内面及び外面を低燐濃
度の第二ａ−Ｓｉ膜９３で覆った円筒状アモルファスシ
リコン膜積層体９９６が得られる（図５（７））。その
後、フォトエッチング工程を経た後、半導体基板９をア
ニールすると、図３に示すＨＳＧの形状を有するポリシ
リコン層９４が得られ、上述したのと同様にキャパシタ
ー部９８を構成することができる。
手法等を用いて、シリコン酸化膜９９５を除去すると、
高燐濃度の第一ａ−Ｓｉ膜９２の内面及び外面を低燐濃
度の第二ａ−Ｓｉ膜９３で覆った円筒状アモルファスシ
リコン膜積層体９９６が得られる（図５（７））。その
後、フォトエッチング工程を経た後、半導体基板９をア
ニールすると、図３に示すＨＳＧの形状を有するポリシ
リコン層９４が得られ、上述したのと同様にキャパシタ
ー部９８を構成することができる。
【００４１】尚、上述したキャパシター部９８の製作に
おいて、ＨＳＧの形状を有するポリシリコン層９４の形
成の後、半導体基板９を大気に晒すことなく燐化合物ガ
スの雰囲気中でアニールするようにしてもよい。このア
ニールによって、ポリシリコン層９４中の燐濃度が高め
られる。このようなアニールを事後的に行う場合、第一
ａ−Ｓｉ膜９２の燐濃度はそれほど高くしなくてもよ
い。従って、第一ａ−Ｓｉ膜９２から進行する結晶化の
進み具合が遅くなり、第二ａ−Ｓｉ膜９３の表面に結晶
化が到達する前に十分にＨＳＧが形成される。この事後
的な燐化合物ガスアニールの条件は、例えばホスフィン
ガスを使用する場合、圧力は２Ｔｏｒｒ、半導体基板９
の温度は５５０℃程度、処理時間は４０分程度で良い。
おいて、ＨＳＧの形状を有するポリシリコン層９４の形
成の後、半導体基板９を大気に晒すことなく燐化合物ガ
スの雰囲気中でアニールするようにしてもよい。このア
ニールによって、ポリシリコン層９４中の燐濃度が高め
られる。このようなアニールを事後的に行う場合、第一
ａ−Ｓｉ膜９２の燐濃度はそれほど高くしなくてもよ
い。従って、第一ａ−Ｓｉ膜９２から進行する結晶化の
進み具合が遅くなり、第二ａ−Ｓｉ膜９３の表面に結晶
化が到達する前に十分にＨＳＧが形成される。この事後
的な燐化合物ガスアニールの条件は、例えばホスフィン
ガスを使用する場合、圧力は２Ｔｏｒｒ、半導体基板９
の温度は５５０℃程度、処理時間は４０分程度で良い。
【００４２】また、上記ポリシリコン層９４を形成した
後に半導体基板９を大気に晒すなどして表面に酸化膜を
形成した後、その半導体基板９をさらに７５０℃程度で
３０分程度アニールすると、ポリシリコン層９４中の高
い濃度領域にある燐が低濃度領域に一様に拡散する。こ
の結果、ポリシリコン層９４中の燐濃度分布をより均一
にすることができる。
後に半導体基板９を大気に晒すなどして表面に酸化膜を
形成した後、その半導体基板９をさらに７５０℃程度で
３０分程度アニールすると、ポリシリコン層９４中の高
い濃度領域にある燐が低濃度領域に一様に拡散する。こ
の結果、ポリシリコン層９４中の燐濃度分布をより均一
にすることができる。
【００４３】上記実施形態の説明では、不純物の例とし
て燐が採り上げられたが、硼素や砒素等の他の不純物を
注入する場合にも、本願発明は同様に実施できる。ま
た、半導体基板はシリコンに限らず、ガリウム砒素等の
化合物半導体の場合もあり得る。さらに、凹凸の形状
は、ＨＳＧに限らず、他の形状の場合もありうる。尚、
キャパシター９８の下部電極として用いたポリシリコン
層９４は円筒状であったが、厳密な意味で円筒である必
要はなく、角筒状の場合もあり得る。また、径の異なる
円筒状のものを同心上に複数配した構造が採用される場
合もある。
て燐が採り上げられたが、硼素や砒素等の他の不純物を
注入する場合にも、本願発明は同様に実施できる。ま
た、半導体基板はシリコンに限らず、ガリウム砒素等の
化合物半導体の場合もあり得る。さらに、凹凸の形状
は、ＨＳＧに限らず、他の形状の場合もありうる。尚、
キャパシター９８の下部電極として用いたポリシリコン
層９４は円筒状であったが、厳密な意味で円筒である必
要はなく、角筒状の場合もあり得る。また、径の異なる
円筒状のものを同心上に複数配した構造が採用される場
合もある。
【００４４】
【発明の効果】以上説明した通り、本願の請求項１乃至
５の方法及び請求項６の装置によれば、十分な量の不純
物を添加しながらＨＳＧのような凹凸状ポリシリコン層
を半導体基板の表面に形成する方法が提供され、これに
よって、蓄積電荷量が増加し且つ特性の安定したキャパ
シターの構造が得られる。また、請求項７乃至８の半導
体メモリデバイスによれば、このような構造のキャパシ
ターを使用することで、メモリー容量が増加するととも
に特性が安定する。
５の方法及び請求項６の装置によれば、十分な量の不純
物を添加しながらＨＳＧのような凹凸状ポリシリコン層
を半導体基板の表面に形成する方法が提供され、これに
よって、蓄積電荷量が増加し且つ特性の安定したキャパ
シターの構造が得られる。また、請求項７乃至８の半導
体メモリデバイスによれば、このような構造のキャパシ
ターを使用することで、メモリー容量が増加するととも
に特性が安定する。
【図１】本願発明の第一の実施形態の方法を説明する図
である。
である。
【図２】図１の方法の実施に使用される基板処理装置の
概略構成を示す正面概略図である。
概略構成を示す正面概略図である。
【図３】本願発明の実施形態に係る半導体メモリデバイ
スの概略構造を示した断面図である。
スの概略構造を示した断面図である。
【図４】図３に示す半導体メモリデバイスのキャパシタ
ー部９８の形成工程を説明する概略図である。
ー部９８の形成工程を説明する概略図である。
【図５】図３に示す半導体メモリデバイスのキャパシタ
ー部９８の別の形成工程を説明する概略図である。
ー部９８の別の形成工程を説明する概略図である。
【図６】半導体基板の表面に凹凸状ポリシリコン層を形
成する従来の方法を説明した断面概略図である。
成する従来の方法を説明した断面概略図である。
【図７】燐を添加してアモルファスシリコン膜を形成し
た場合の問題を確認した図である。
た場合の問題を確認した図である。
１ 処理チャンバー ２ ガス導入手段 ２１ シラン系ガス導入系 ２２ ホスフィンガス導入系 ３ サセプタ ３１ ヒータ ９ 半導体基板 ９２ 第一ａ−Ｓｉ膜 ９３ 第二ａ−Ｓｉ膜 ９４ ポリシリコン層 ９８ キャパシター部 ９８１ 凹凸状ポリシリコン層よりなる下部電極
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/324 Ｈ０１Ｌ 27/00 ３０１Ｐ 27/00 ３０１
Claims (8)
- 【請求項１】 表面に凹凸があり不純物が添加されてい
るポリシリコン層を半導体基板の表面に形成する凹凸状
ポリシリコン層の形成方法であって、不純物の添加濃度
の高い第一のアモルファスシリコン膜の上に不純物の添
加濃度の低い第二のアモルファスシリコン膜を作成する
第一の工程と、第一の工程の後、作成された第一第二の
アモルファスシリコン膜をアニールして結晶化させる第
二の工程とを含み、第二の工程では、第一のアモルファ
スシリコン膜中から進む結晶化が第二のアモルファスシ
リコン膜の表面に達する前に第二のアモルファスシリコ
ン膜の表面でシリコン原子を泳動させて当該表面に凹凸
を形成することを特徴とする凹凸状ポリシリコン層の形
成方法。 - 【請求項２】 前記不純物は燐であり、前記第一のアモ
ルファスシリコン膜を作成する際には、当該第一のアモ
ルファスシリコン膜中の燐の濃度を１×１０20個／ｃｃ
以上とし、前記第二のアモルファスシリコン膜を作成す
る際には、当該第二のアモルファスシリコン膜中の燐の
濃度を１×１０20個／ｃｃ以下とすることを特徴とする
請求項１記載の凹凸状ポリシリコン層の形成方法。 - 【請求項３】 前記第一及び第二のアモルファスシリコ
ン膜はシラン系ガスを用いた化学蒸着により作成される
ものであり、この化学蒸着の際には、シラン系ガスに燐
化合物ガスを添加してアモルファスシリコン膜の作成を
行うとともに、前記第二のアモルファスシリコン膜の作
成の際には前記第一のアモルファスシリコン膜の作成の
際に比べてシラン系ガスに対する燐化合物ガスの添加比
を低くすることを特徴とする請求項２記載の凹凸状ポリ
シリコン層の形成方法。 - 【請求項４】 前記凹凸を形成した後、ポリシリコン層
を大気に晒すことなく連続して燐化合物ガス雰囲気中で
アニールし、ポリシリコン層中の燐の濃度を高めること
を特徴とする請求項２又は３記載の凹凸状ポリシリコン
層の形成方法。 - 【請求項５】 前記第二の工程の後、形成されたポリシ
リコン層の表面を酸化させた後にポリシリコン層をアニ
ールし、ポリシリコン層中の不純物を拡散させてポリシ
リコン層中に一様に分布させることを特徴とする請求項
１、２、３又は４記載の凹凸状ポリシリコン層の形成方
法。 - 【請求項６】 請求項１、２、３、４又は５の方法の実
施に使用される基板処理装置であって、排気系を備えた
処理チャンバーと、処理チャンバー内に所定のプロセス
ガスを導入するガス導入手段と、処理チャンバー内の所
定位置に半導体基板を配置するための基板ホルダーと、
導入されたプロセスガスにエネルギーを与えて気相反応
によって半導体基板の表面にアモルファスシリコン膜を
作成する基板処理装置であり、 前記ガス導入手段は、シラン系ガスに燐化合物ガスを添
加して処理チャンバー内に導入することが可能であると
ともに、作成されるアモルファスシリコン中の燐の濃度
が１×１０20個／ｃｃ以下となるようなシラン系ガスに
対する燐化合物ガスの第一の添加比と、燐の濃度が１×
１０20個／ｃｃ以上となるような第二の添加比とを選択
できるよう構成されていることを特徴とする基板処理装
置。 - 【請求項７】 信号の記録のための電荷の蓄積を行うキ
ャパシター部を備えたメモリセルを有する半導体メモリ
デバイスであって、このキャパシター部の電極は、不純
物の添加濃度が高い第一のアモルファスシリコン膜の上
に不純物の添加濃度が低い第二のアモルファスシリコン
膜を作成したものをアニールして得られるポリシリコン
層で構成されているとともに、第一のアモルファスシリ
コン膜中から進む結晶化が第二のアモルファスシリコン
膜の表面に達する前に第二のアモルファスシリコン膜の
表面でシリコン原子が泳動してできる凹凸を有するもの
であることを特徴とする半導体メモリデバイス。 - 【請求項８】 前記電極は筒状に形成されており、この
筒状の電極は、前記第一のアモルファスシリコン膜が肉
厚の内側にあり、この第一のアモルファスシリコン膜の
内面及び外面を前記第二のアモルファスシリコン膜で覆
った構造の筒状アモルファスシリコン膜積層体をアニー
ルして得られた前記ポリシリコン層から構成されている
ことを特徴とする請求項７記載の半導体メモリデバイ
ス。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9332408A JPH11150249A (ja) | 1997-11-16 | 1997-11-16 | 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス |
| TW087116864A TW402774B (en) | 1997-11-16 | 1998-10-12 | A method for forming a textured polysilicon layer, a substrate processing apparatus used to implement this method, and a semiconductor memory device |
| KR1019980047996A KR100299784B1 (ko) | 1997-11-16 | 1998-11-10 | 요철상폴리실리콘층의형성방법및이방법의실시에사용되는기판처리장치와반도체메모리디바이스 |
| US09/779,550 US20010026482A1 (en) | 1992-04-28 | 2001-02-09 | Semiconductor memory device and electrode therefor |
| US09/779,549 US20010025604A1 (en) | 1992-04-28 | 2001-02-09 | Substrate processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9332408A JPH11150249A (ja) | 1997-11-16 | 1997-11-16 | 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11150249A true JPH11150249A (ja) | 1999-06-02 |
Family
ID=18254640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9332408A Pending JPH11150249A (ja) | 1992-04-28 | 1997-11-16 | 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20010025604A1 (ja) |
| JP (1) | JPH11150249A (ja) |
| KR (1) | KR100299784B1 (ja) |
| TW (1) | TW402774B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307730B1 (en) | 1999-01-21 | 2001-10-23 | Nec Corporation | Capacitor formed by lower electrode having inner and outer uneven surfaces |
| KR100338822B1 (ko) * | 1999-12-30 | 2002-05-31 | 박종섭 | 반도체장치의 스토리지노드 전극 제조방법 |
| KR20020061064A (ko) * | 2001-01-12 | 2002-07-22 | 동부전자 주식회사 | 반도체장치의 스토리지노드 전극 제조방법 |
| US6436761B1 (en) | 1999-09-10 | 2002-08-20 | Nec Corporation | Method for manufacturing semiconductor memory devices |
| JP2008243950A (ja) * | 2007-03-26 | 2008-10-09 | Mitsui Eng & Shipbuild Co Ltd | 熱処理装置 |
| JP2009218448A (ja) * | 2008-03-11 | 2009-09-24 | Mitsui Eng & Shipbuild Co Ltd | ウエハ熱処理装置 |
| KR20210030498A (ko) * | 2018-08-11 | 2021-03-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 도핑 기법들 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2992516B1 (ja) * | 1998-09-04 | 1999-12-20 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP2001024165A (ja) * | 1999-07-06 | 2001-01-26 | Hitachi Ltd | 半導体装置およびその製造方法ならびに半導体製造装置 |
| KR100345053B1 (ko) * | 1999-10-01 | 2002-07-19 | 삼성전자 주식회사 | Ｈｓｇ-ｓｉ 제조 방법 및 상기 방법을 수행하는 장치 |
| KR100370150B1 (ko) * | 1999-12-10 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 형성 방법 |
| JP3607664B2 (ja) * | 2000-12-12 | 2005-01-05 | 日本碍子株式会社 | Ｉｉｉ−ｖ族窒化物膜の製造装置 |
| KR100823034B1 (ko) * | 2005-12-29 | 2008-04-17 | 동부일렉트로닉스 주식회사 | 반도체 장치의 캐패시터 및 그 제조 방법 |
| KR100790824B1 (ko) * | 2006-05-30 | 2008-01-02 | 삼성전자주식회사 | 반도체 디바이스 제조설비에서의 웨이퍼 로딩 및 언로딩방법 |
| JP4552946B2 (ja) * | 2007-01-31 | 2010-09-29 | エルピーダメモリ株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
| KR102048941B1 (ko) | 2013-04-12 | 2020-01-09 | 삼성디스플레이 주식회사 | 가요성 기판 및 그 제조 방법, 유기 발광 표시 장치 |
| TWI550830B (zh) * | 2014-05-23 | 2016-09-21 | 旺宏電子股份有限公司 | 半導體結構及其製造方法 |
| US9252155B2 (en) * | 2014-06-20 | 2016-02-02 | Macronix International Co., Ltd. | Memory device and method for manufacturing the same |
| WO2019145782A2 (en) | 2018-01-23 | 2019-08-01 | Clear and Dark Ltd. | Systems, methods, and apparatus for forming optical articles, and optical articles formed by the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018552A (ko) * | 1995-09-07 | 1997-04-30 | 김광호 | 반도체 장치의 커패시터 제조방법 |
-
1997
- 1997-11-16 JP JP9332408A patent/JPH11150249A/ja active Pending
-
1998
- 1998-10-12 TW TW087116864A patent/TW402774B/zh not_active IP Right Cessation
- 1998-11-10 KR KR1019980047996A patent/KR100299784B1/ko not_active IP Right Cessation
-
2001
- 2001-02-09 US US09/779,549 patent/US20010025604A1/en not_active Abandoned
- 2001-02-09 US US09/779,550 patent/US20010026482A1/en not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307730B1 (en) | 1999-01-21 | 2001-10-23 | Nec Corporation | Capacitor formed by lower electrode having inner and outer uneven surfaces |
| US6436761B1 (en) | 1999-09-10 | 2002-08-20 | Nec Corporation | Method for manufacturing semiconductor memory devices |
| KR100338822B1 (ko) * | 1999-12-30 | 2002-05-31 | 박종섭 | 반도체장치의 스토리지노드 전극 제조방법 |
| KR20020061064A (ko) * | 2001-01-12 | 2002-07-22 | 동부전자 주식회사 | 반도체장치의 스토리지노드 전극 제조방법 |
| JP2008243950A (ja) * | 2007-03-26 | 2008-10-09 | Mitsui Eng & Shipbuild Co Ltd | 熱処理装置 |
| JP2009218448A (ja) * | 2008-03-11 | 2009-09-24 | Mitsui Eng & Shipbuild Co Ltd | ウエハ熱処理装置 |
| KR20210030498A (ko) * | 2018-08-11 | 2021-03-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 도핑 기법들 |
| JP2021533573A (ja) * | 2018-08-11 | 2021-12-02 | アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated | ドーピング技術 |
| US11443948B2 (en) | 2018-08-11 | 2022-09-13 | Applied Materials, Inc. | Doping techniques |
| KR20230026527A (ko) * | 2018-08-11 | 2023-02-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 도핑 기법들 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100299784B1 (ko) | 2001-10-19 |
| US20010025604A1 (en) | 2001-10-04 |
| US20010026482A1 (en) | 2001-10-04 |
| TW402774B (en) | 2000-08-21 |
| KR19990045170A (ko) | 1999-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11150249A (ja) | 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス | |
| US6583464B1 (en) | Memory cell using amorphous material to stabilize the boundary face between polycrystalline semiconductor material of a capacitor and monocrystalline semiconductor material of a transistor | |
| KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
| EP0051249B1 (en) | Process for forming epitaxially extended polycrystalline structures | |
| US7176109B2 (en) | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer | |
| KR100221755B1 (ko) | 평탄화되지 않거나 평탄화되도록 제어되는 표면을 갖는 실리콘층의 생성 방법 | |
| US7446366B2 (en) | Process sequence for doped silicon fill of deep trenches | |
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US20050164469A1 (en) | Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches | |
| US7932138B2 (en) | Method for manufacturing thin film transistor | |
| JPH08139288A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| KR100191685B1 (ko) | 축적 전극의 파형의 거친면을 가진 캐패시터 제조 방법 | |
| IE52791B1 (en) | Semiconductor devices | |
| JP3246476B2 (ja) | 容量素子の製造方法、及び、容量素子 | |
| US5843829A (en) | Method for fabricating a semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof | |
| JPH0684819A (ja) | 高濃度にドープされた半導体物質の製造方法 | |
| KR0184618B1 (ko) | 다층 부유 게이트를 가진 비휘발성 메모리셀을 포함하는 반도체 디바이스 제조 방법 | |
| JP3149910B2 (ja) | 半導体装置の製造方法 | |
| TW557568B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| KR0120547B1 (ko) | 캐패시터 제조방법 | |
| JPS63175418A (ja) | 半導体装置用のドープされた多結晶質シリコン層 | |
| US6403455B1 (en) | Methods of fabricating a memory device | |
| JP2000200883A (ja) | メモリセル用キャパシタの製作方法及び基板処理装置 | |
| EP0454055B1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |