JPH11154954A - Ａｔｍスイッチ - Google Patents
ＡｔｍスイッチInfo
- Publication number
- JPH11154954A JPH11154954A JP31932897A JP31932897A JPH11154954A JP H11154954 A JPH11154954 A JP H11154954A JP 31932897 A JP31932897 A JP 31932897A JP 31932897 A JP31932897 A JP 31932897A JP H11154954 A JPH11154954 A JP H11154954A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- input
- highways
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/153—ATM switching fabrics having parallel switch planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/153—ATM switching fabrics having parallel switch planes
- H04L49/1538—Cell slicing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
- H04L49/1576—Crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
- H04L49/455—Provisions for supporting expansion in ATM switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/565—Sequence integrity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】少ないハード量で増設が容易に実施でき、大容
量のＡＴＭスイッチを構成可能なＡＴＭスイッチとその
構成方法を提供する。 【解決手段】単位ＡＴＭＳＷ１０を並列配置し、その前
段にセル分配手段２０とセル集中手段３０とを備え、セ
ル分配手段２０が単位ＡＴＭスイッチ１０の出力方路数
毎のバッファにセルを振り分け、全単位ＡＴＭスイッチ
１０に同じ宛先のセルが並列に入力されるようにセル読
み出しを行い、全単位ＡＴＭスイッチ１０が並列に同一
の交換動作を行うと、セル集中手段３０が交換されたセ
ルの順序を保存するようにセル出力を行う多重を行う構
成のスイッチとした。
量のＡＴＭスイッチを構成可能なＡＴＭスイッチとその
構成方法を提供する。 【解決手段】単位ＡＴＭＳＷ１０を並列配置し、その前
段にセル分配手段２０とセル集中手段３０とを備え、セ
ル分配手段２０が単位ＡＴＭスイッチ１０の出力方路数
毎のバッファにセルを振り分け、全単位ＡＴＭスイッチ
１０に同じ宛先のセルが並列に入力されるようにセル読
み出しを行い、全単位ＡＴＭスイッチ１０が並列に同一
の交換動作を行うと、セル集中手段３０が交換されたセ
ルの順序を保存するようにセル出力を行う多重を行う構
成のスイッチとした。
Description
【０００１】
【発明の属する技術分野】本発明は、非同期転送モード
（以下ＡＴＭと称する）の信号を交換するＡＴＭスイッ
チの構成、制御方法、増設方法に関する。
（以下ＡＴＭと称する）の信号を交換するＡＴＭスイッ
チの構成、制御方法、増設方法に関する。
【０００２】
【従来の技術】ＡＴＭ通信網の高速化や大規模化に伴い
大容量のＡＴＭセル（以下、単にセルと称する）を交換
するスイッチの実現が求められており、様々な大容量Ａ
ＴＭスイッチの構成が提案されている。
大容量のＡＴＭセル（以下、単にセルと称する）を交換
するスイッチの実現が求められており、様々な大容量Ａ
ＴＭスイッチの構成が提案されている。
【０００３】大容量ＡＴＭスイッチの提案としては、特
開平４−９８９３７号公報に記載されたセル分割形ＡＴ
Ｍスイッチがある。このＡＴＭスイッチは、セルを複数
の部分セルに分割し、これら分割された部分セルを、そ
れぞれ独立に複数のＡＴＭスイッチで交換制御するもの
で大容量化に有効な構成である。しかし、ＡＴＭスイッ
チとしてバースト性信号に対するセル損失が起こりにく
い共通バッファ形スイッチ等の共通リソース型スイッチ
を使用すると、全ての方路から入力されたセルを共通リ
ソースに集めて交換処理を行う構成であるために、スイ
ッチの大容量化に従い処理速度を高速化する必要が生
じ、スイッチのＬＳＩ化が難しくなったり高価なものと
なり経済性を損なうことになる。また、セル分割形ＡＴ
Ｍスイッチでは、すべての部分セルに同一のセルヘッダ
を付与する必要があり、セルの分割数を多くすると、部
分セルヘッダの占める割合が大きくなる分割損によりス
ループットが上がらなくなる。すなわち、セル分割形ス
イッチであってもＡＴＭスイッチの大規模化には限界が
生じてくる。
開平４−９８９３７号公報に記載されたセル分割形ＡＴ
Ｍスイッチがある。このＡＴＭスイッチは、セルを複数
の部分セルに分割し、これら分割された部分セルを、そ
れぞれ独立に複数のＡＴＭスイッチで交換制御するもの
で大容量化に有効な構成である。しかし、ＡＴＭスイッ
チとしてバースト性信号に対するセル損失が起こりにく
い共通バッファ形スイッチ等の共通リソース型スイッチ
を使用すると、全ての方路から入力されたセルを共通リ
ソースに集めて交換処理を行う構成であるために、スイ
ッチの大容量化に従い処理速度を高速化する必要が生
じ、スイッチのＬＳＩ化が難しくなったり高価なものと
なり経済性を損なうことになる。また、セル分割形ＡＴ
Ｍスイッチでは、すべての部分セルに同一のセルヘッダ
を付与する必要があり、セルの分割数を多くすると、部
分セルヘッダの占める割合が大きくなる分割損によりス
ループットが上がらなくなる。すなわち、セル分割形ス
イッチであってもＡＴＭスイッチの大規模化には限界が
生じてくる。
【０００４】他のスイッチを大容量化する構成として
は、図２に示したような所定の交換能力を有する単位Ａ
ＴＭスイッチを複数マトリクス状に配置・接続して大容
量化をはかる構成が従来から知られている。この構成
は、大容量スイッチであってもトラヒックの内部ブロッ
キングが生じない、また、増設が容易に行えるという理
想的なスイッチであるが、後述するように、大容量化に
伴うハード量の増加が著しく大きく、小型化・経済化が
求められる交換システムには向いていない。
は、図２に示したような所定の交換能力を有する単位Ａ
ＴＭスイッチを複数マトリクス状に配置・接続して大容
量化をはかる構成が従来から知られている。この構成
は、大容量スイッチであってもトラヒックの内部ブロッ
キングが生じない、また、増設が容易に行えるという理
想的なスイッチであるが、後述するように、大容量化に
伴うハード量の増加が著しく大きく、小型化・経済化が
求められる交換システムには向いていない。
【０００５】また、別のスイッチを大容量化する構成と
しては、電子通信学会論文誌（Ｂ−Ｉ）Ｊ７６−Ｂ−
Ｉ，Ｎｏ．１の３２〜３９頁の「呼レベルで非閉そくと
なるＡＴＭスイッチ回路網の構成法」で示されたＡＴＭ
スイッチ並列構成による大容量スイッチがある。図３
は、このスイッチ構成を示したブロック構成図で、並列
化されたＡＴＭＳＷ１０の前段にＭＵＸ部１１およびＤ
ＭＵＸ部１２を配置し、後段にＭＵＸ部１３およびＤＭ
ＵＸ部１４を配置する構成で、複数のＡＴＭＳＷ１０を
用いてトラヒックをセルレベルもしくは呼単位で均衡化
して交換することで大容量化を実現するものである。
しては、電子通信学会論文誌（Ｂ−Ｉ）Ｊ７６−Ｂ−
Ｉ，Ｎｏ．１の３２〜３９頁の「呼レベルで非閉そくと
なるＡＴＭスイッチ回路網の構成法」で示されたＡＴＭ
スイッチ並列構成による大容量スイッチがある。図３
は、このスイッチ構成を示したブロック構成図で、並列
化されたＡＴＭＳＷ１０の前段にＭＵＸ部１１およびＤ
ＭＵＸ部１２を配置し、後段にＭＵＸ部１３およびＤＭ
ＵＸ部１４を配置する構成で、複数のＡＴＭＳＷ１０を
用いてトラヒックをセルレベルもしくは呼単位で均衡化
して交換することで大容量化を実現するものである。
【０００６】
【発明が解決しようとする課題】上記従来技術で示した
スイッチのうち、図２に示した単位スイッチのマトリク
ス接続による拡張構成は、拡張を実施しても内部ブロッ
キングが生じないという性能面は優れているが、単位ス
イッチの容量に対してｋ倍の容量のスイッチに拡張しよ
うとする場合には、必要となる単位スイッチ数は４ｋ＊
＊２個（左記＊＊はべき乗を意味する）となる。つま
り、２倍の容量のスイッチを構成する場合でも１６個も
の単位スイッチが必要となり、容量拡張度を高めるにし
たがい膨大なハード量が必要となる。
スイッチのうち、図２に示した単位スイッチのマトリク
ス接続による拡張構成は、拡張を実施しても内部ブロッ
キングが生じないという性能面は優れているが、単位ス
イッチの容量に対してｋ倍の容量のスイッチに拡張しよ
うとする場合には、必要となる単位スイッチ数は４ｋ＊
＊２個（左記＊＊はべき乗を意味する）となる。つま
り、２倍の容量のスイッチを構成する場合でも１６個も
の単位スイッチが必要となり、容量拡張度を高めるにし
たがい膨大なハード量が必要となる。
【０００７】また、図３に示したＡＴＭスイッチを並置
する構成では、トラヒックの均衝化をセルレベルでラン
ダムに行う場合、セルの順序逆転が発生する可能性があ
るので、タイムスタンプを用いたセル順序の再構成がＡ
ＴＭスイッチの後段で必要となり、複雑な制御と大きな
ハードを追加することになる。また、呼レベルでトラヒ
ックの均衝化をおこなう場合（１）ＡＴＭスイッチの並
列度を高める、もしくは、（２）内部のリンク速度を入
出力回線速度に比べて高速にする、等の手段をとらない
とスイッチ内部でトラヒックのブロッキングが発生して
しまうので、ブロッキング抑制のために冗長なハードを
追加することになる。
する構成では、トラヒックの均衝化をセルレベルでラン
ダムに行う場合、セルの順序逆転が発生する可能性があ
るので、タイムスタンプを用いたセル順序の再構成がＡ
ＴＭスイッチの後段で必要となり、複雑な制御と大きな
ハードを追加することになる。また、呼レベルでトラヒ
ックの均衝化をおこなう場合（１）ＡＴＭスイッチの並
列度を高める、もしくは、（２）内部のリンク速度を入
出力回線速度に比べて高速にする、等の手段をとらない
とスイッチ内部でトラヒックのブロッキングが発生して
しまうので、ブロッキング抑制のために冗長なハードを
追加することになる。
【０００８】以上に示したように、従来より提案されて
きた単位スイッチを増設することで実現される大容量ス
イッチの構成は、いずれも大容量化に伴うハード量の増
加が著しく大きくなるものである。また、このハード量
増加を抑えると、トラヒックのブロッキングが生じる等
の性能低下が発生してしまう。
きた単位スイッチを増設することで実現される大容量ス
イッチの構成は、いずれも大容量化に伴うハード量の増
加が著しく大きくなるものである。また、このハード量
増加を抑えると、トラヒックのブロッキングが生じる等
の性能低下が発生してしまう。
【０００９】本発明の目的は、大容量ＡＴＭスイッチを
構成する場合に、少ないハード量で簡単に増設や拡張が
可能な構成のＡＴＭスイッチを提供することである。よ
り詳細には、大容量ＡＴＭスイッチを構成する場合に、
既存の少容量スイッチを並列に配置接続するだけで、簡
単に増設が可能な構成のＡＴＭスイッチを提供すること
である。しかも、複数個のスイッチを複数個接続した大
容量スイッチであっても、内部ブロッキングが発生しな
い構成でハード量の少ない構成のＡＴＭスイッチを提供
することである。
構成する場合に、少ないハード量で簡単に増設や拡張が
可能な構成のＡＴＭスイッチを提供することである。よ
り詳細には、大容量ＡＴＭスイッチを構成する場合に、
既存の少容量スイッチを並列に配置接続するだけで、簡
単に増設が可能な構成のＡＴＭスイッチを提供すること
である。しかも、複数個のスイッチを複数個接続した大
容量スイッチであっても、内部ブロッキングが発生しな
い構成でハード量の少ない構成のＡＴＭスイッチを提供
することである。
【００１０】また、本発明の目的は、大容量ＡＴＭスイ
ッチを構成する場合に、少容量のＡＴＭスイッチからス
タートし、増設すべき容量に応じてスタート時点で用い
たスイッチと同様なスイッチを追加接続するだけで大容
量ＡＴＭスイッチが実現できるＡＴＭスイッチの増設方
法を提供することである。より詳細には、スイッチの増
設に伴う新たな制御回路や制御手順の追加が不要で簡単
な増設手順により、少ないハード量で内部ブロッキング
が発生しない構成の大容量ＡＴＭスイッチを提供するＡ
ＴＭスイッチの増設方法を提供することである。
ッチを構成する場合に、少容量のＡＴＭスイッチからス
タートし、増設すべき容量に応じてスタート時点で用い
たスイッチと同様なスイッチを追加接続するだけで大容
量ＡＴＭスイッチが実現できるＡＴＭスイッチの増設方
法を提供することである。より詳細には、スイッチの増
設に伴う新たな制御回路や制御手順の追加が不要で簡単
な増設手順により、少ないハード量で内部ブロッキング
が発生しない構成の大容量ＡＴＭスイッチを提供するＡ
ＴＭスイッチの増設方法を提供することである。
【００１１】しかも、従来のスイッチの増設では増やす
べき容量の２乗でハードが増加したのに対し、容量を２
倍にするときは、スイッチの量を２倍、容量を４倍にす
るときはスイッチの量を４倍にするというような、単純
な増設でで増設に伴う付加ハードが殆ど発生しないＡＴ
Ｍスイッチの増設方法を提供することである。（以下、
このような容量増設量にほぼ比例したスイッチ量の増設
で済む増設、増設時に追加するスイッチ等のハード量が
増設するスイッチ容量の一次関数で近似出来るような増
設を「リニアな増設」と称することがある）。
べき容量の２乗でハードが増加したのに対し、容量を２
倍にするときは、スイッチの量を２倍、容量を４倍にす
るときはスイッチの量を４倍にするというような、単純
な増設でで増設に伴う付加ハードが殆ど発生しないＡＴ
Ｍスイッチの増設方法を提供することである。（以下、
このような容量増設量にほぼ比例したスイッチ量の増設
で済む増設、増設時に追加するスイッチ等のハード量が
増設するスイッチ容量の一次関数で近似出来るような増
設を「リニアな増設」と称することがある）。
【００１２】また、本発明の目的は、スイッチの容量増
加に伴うトラヒックの増加が起こってもスイッチの内部
でブロッキングが発生しないような、増設した各スイッ
チへのセル分配方法、各スイッチからのセル集約方法、
スイッチ全体でのセル制御（交換）方法を提供すること
である。そして、上記セル分配や集約が簡単に行え、増
設に伴う複雑な制御を必要としない、簡単に増設が出来
る構成のＡＴＭスイッチを提供することである。
加に伴うトラヒックの増加が起こってもスイッチの内部
でブロッキングが発生しないような、増設した各スイッ
チへのセル分配方法、各スイッチからのセル集約方法、
スイッチ全体でのセル制御（交換）方法を提供すること
である。そして、上記セル分配や集約が簡単に行え、増
設に伴う複雑な制御を必要としない、簡単に増設が出来
る構成のＡＴＭスイッチを提供することである。
【００１３】
【課題を解決するための手段】上記目的を実現するため
本発明では、複数本の入力ハイウェイから入力された非
同期転送モードのセルを、セルのヘッダに含まれる宛先
情報に基づき複数本の出力ハイウェイのいずれかに交換
するＡＴＭスイッチを、セルを交換する複数個のセル交
換手段と、複数本の入力ハイウェイから入力されたセル
をヘッダの宛先情報に基づき複数個のセル交換手段に分
配する複数個のセル分配手段と、複数個のセル交換手段
で交換されたセルを集めてセルの宛先情報に基づき複数
本の出力ハイウェイのいずれかにセルを出力する複数個
のセル集約手段とで構成した。
本発明では、複数本の入力ハイウェイから入力された非
同期転送モードのセルを、セルのヘッダに含まれる宛先
情報に基づき複数本の出力ハイウェイのいずれかに交換
するＡＴＭスイッチを、セルを交換する複数個のセル交
換手段と、複数本の入力ハイウェイから入力されたセル
をヘッダの宛先情報に基づき複数個のセル交換手段に分
配する複数個のセル分配手段と、複数個のセル交換手段
で交換されたセルを集めてセルの宛先情報に基づき複数
本の出力ハイウェイのいずれかにセルを出力する複数個
のセル集約手段とで構成した。
【００１４】そして、複数個のセル交換手段のそれぞれ
の入回線には、各セル分配手段から同じ出回線宛の複数
個のセルが並列に分散されて入力され、複数個のセル交
換手段のそれぞれは、ほぼ同じ交換動作を独立に行える
構成とした。すなわち、ＡＴＭスイッチを複数本の入回
線と出回線との間でセルを宛先情報に基づき交換する複
数個のセル交換手段と、複数本の入力ハイウェイからセ
ルを入力してセル交換手段の出回線が同じ複数個のセル
を複数個のセル交換手段の入回線に出力する複数個のセ
ル分配手段と、複数個のセル交換手段の出回線からのセ
ルを集めて前記宛先情報に基づき前記複数本の出力ハイ
ウェイのいずれかにセルを出力する複数個のセル集約手
段とで構成した。
の入回線には、各セル分配手段から同じ出回線宛の複数
個のセルが並列に分散されて入力され、複数個のセル交
換手段のそれぞれは、ほぼ同じ交換動作を独立に行える
構成とした。すなわち、ＡＴＭスイッチを複数本の入回
線と出回線との間でセルを宛先情報に基づき交換する複
数個のセル交換手段と、複数本の入力ハイウェイからセ
ルを入力してセル交換手段の出回線が同じ複数個のセル
を複数個のセル交換手段の入回線に出力する複数個のセ
ル分配手段と、複数個のセル交換手段の出回線からのセ
ルを集めて前記宛先情報に基づき前記複数本の出力ハイ
ウェイのいずれかにセルを出力する複数個のセル集約手
段とで構成した。
【００１５】より詳細には、複数本の入力ハイウェイか
ら入力された非同期転送モードのセルをセルのヘッダに
含まれる宛先情報に基づき複数本の出力ハイウェイのい
ずれかに交換するＡＴＭスイッチを、複数本の入回線と
出回線との間でセルをヘッダの宛先情報に基づき交換す
る複数個のセル交換手段、および、複数本の入力ハイウ
ェイから入力されたセルを蓄積するバッファ手段と、バ
ッファ手段からの複数個のセルをセル交換手段のそれぞ
れの入回線に分配する分配手段と、バッファ手段の書き
込みと読み出しを制御する制御手段とを備えた複数個の
セル分配手段、および、複数個のセル交換手段の出回線
からのセルを蓄積するバッファ手段と、バッファ手段か
らのセルを複数本の出力ハイウェイのいずれかに出力す
る分離手段とバッファ手段の書き込みと読み出しを制御
する制御手段とを備えた複数個のセル集約手段とで構成
した。
ら入力された非同期転送モードのセルをセルのヘッダに
含まれる宛先情報に基づき複数本の出力ハイウェイのい
ずれかに交換するＡＴＭスイッチを、複数本の入回線と
出回線との間でセルをヘッダの宛先情報に基づき交換す
る複数個のセル交換手段、および、複数本の入力ハイウ
ェイから入力されたセルを蓄積するバッファ手段と、バ
ッファ手段からの複数個のセルをセル交換手段のそれぞ
れの入回線に分配する分配手段と、バッファ手段の書き
込みと読み出しを制御する制御手段とを備えた複数個の
セル分配手段、および、複数個のセル交換手段の出回線
からのセルを蓄積するバッファ手段と、バッファ手段か
らのセルを複数本の出力ハイウェイのいずれかに出力す
る分離手段とバッファ手段の書き込みと読み出しを制御
する制御手段とを備えた複数個のセル集約手段とで構成
した。
【００１６】そして、それぞれのセル分配手段は、複数
本の入力ハイウェイから入力されたセルをセル交換手段
の出回線対応に蓄積し、セル交換手段の出回線が同じセ
ルを複数個読み出すことにより、複数個のセル交換手段
のそれぞれの入回線には、各セル分配手段から同じ出回
線宛の複数個のセルが並列に分散されて入力され、複数
個のセル交換手段のそれぞれがほぼ同じ交換動作を独立
に行える構成とし、それぞれのセル集約手段は、ほぼ同
じ交換動作を行い同じ出回線宛のセルを出力する複数個
のセル交換手段の出回線からを集め、宛先情報に基づき
セルを宛先となる出力ハイウェイに出力する構成とし
た。
本の入力ハイウェイから入力されたセルをセル交換手段
の出回線対応に蓄積し、セル交換手段の出回線が同じセ
ルを複数個読み出すことにより、複数個のセル交換手段
のそれぞれの入回線には、各セル分配手段から同じ出回
線宛の複数個のセルが並列に分散されて入力され、複数
個のセル交換手段のそれぞれがほぼ同じ交換動作を独立
に行える構成とし、それぞれのセル集約手段は、ほぼ同
じ交換動作を行い同じ出回線宛のセルを出力する複数個
のセル交換手段の出回線からを集め、宛先情報に基づき
セルを宛先となる出力ハイウェイに出力する構成とし
た。
【００１７】また、複数個のセル交換手段のそれぞれの
入回線には、各セル分配手段から同じ出回線宛の複数個
のセルが並列に分散されて入力され、複数個のセル交換
手段のそれぞれがほぼ同じ交換動作を独立に行えるよう
に、セル分配手段のそれぞれには、セル交換手段に並列
に出力される普通のセルと同じ宛先情報を有するダミー
セルを生成するダミーセル生成手段を備え、複数個のセ
ル交換手段に並列に出力する同じ出回線を宛先とするセ
ルの数がセル交換手段の数より少ない場合には、このダ
ミーセル生成手段で生成したダミーセルをセル交換手段
に出力して、各セル交換手段に入力せれるセルの宛先情
報が同じになる構成とした。また、それぞれのセル集中
手段では、このらＡＴＭスイッチ内部で生成・交換され
たダミーセルを取り除く手段も備えた。
入回線には、各セル分配手段から同じ出回線宛の複数個
のセルが並列に分散されて入力され、複数個のセル交換
手段のそれぞれがほぼ同じ交換動作を独立に行えるよう
に、セル分配手段のそれぞれには、セル交換手段に並列
に出力される普通のセルと同じ宛先情報を有するダミー
セルを生成するダミーセル生成手段を備え、複数個のセ
ル交換手段に並列に出力する同じ出回線を宛先とするセ
ルの数がセル交換手段の数より少ない場合には、このダ
ミーセル生成手段で生成したダミーセルをセル交換手段
に出力して、各セル交換手段に入力せれるセルの宛先情
報が同じになる構成とした。また、それぞれのセル集中
手段では、このらＡＴＭスイッチ内部で生成・交換され
たダミーセルを取り除く手段も備えた。
【００１８】
【発明の実施の形態】以下、本発明によるＡＴＭスイッ
チの実施の形態（構成や動作、増設による大容量化実現
の方法等）を図面を用いて詳細に説明する。具体的に
は、特定容量（ｎ×ｎ）の単位ＡＴＭスイッチ使用して
これを４倍の容量に拡張した（４ｎ×４ｎ）構成のスイ
ッチを例にして説明を行う。
チの実施の形態（構成や動作、増設による大容量化実現
の方法等）を図面を用いて詳細に説明する。具体的に
は、特定容量（ｎ×ｎ）の単位ＡＴＭスイッチ使用して
これを４倍の容量に拡張した（４ｎ×４ｎ）構成のスイ
ッチを例にして説明を行う。
【００１９】図１は、本発明による増設性に優れ、内部
ブロッキングの発生しない構成のＡＴＭスイッチの全体
構成を示すブロック構成図である。本発明のＡＴＭスイ
ッチは、ｎ×ｎの交換容量を有する単位ＡＴＭスイッチ
を４個並列に設置した構成のＡＴＭＳＷ（１０−１〜１
０−４）と、それぞれがｍ本の入力ハイウエイ（４０−
１〜４０−ｍ）を備え各入力ハイウェイから入力された
セルを４本の信号線（４１−ｘ−１〜４１−ｘ−４、但
しｘは１〜ｎのいずれか）を介してＡＴＭＳＷに分配す
るｎ個のセル分配部（２０−１〜２０−ｎ）と、それぞ
れがｍ本の出力ハイウエイ（５０−１〜５０−ｍ）を備
えＡＴＭＳＷで交換されたセルを４本の信号線（４５−
ｘ−１〜４５−ｘ−４、但しｘは１〜ｎのいずれか）か
ら集めて宛先となる出力ハイウェイに出力するｎ個のセ
ル集中部（３０−１〜３０−ｎ）とにより構成した。
尚、単位ＡＴＭスイッチとなるＡＴＭＳＷには、それ自
体では内部ブロッキングが生じない構成のＡＴＭスイッ
チを用いる。また、本実施例では、単位ＡＴＭスイッチ
であるＡＴＭＳＷの数を４個としたが、本発明のＡＴＭ
スイッチでは、単位スイッチを１〜ｋ（ｋ：正整数）個
まで並列に設置する構成で、容量がｎ×ｎのＡＴＭスイ
ッチからｋｎ×ｋｎまでの内部ブロッキングのないＡＴ
Ｍスイッチを自由に構成（増設）可能なものである。
ブロッキングの発生しない構成のＡＴＭスイッチの全体
構成を示すブロック構成図である。本発明のＡＴＭスイ
ッチは、ｎ×ｎの交換容量を有する単位ＡＴＭスイッチ
を４個並列に設置した構成のＡＴＭＳＷ（１０−１〜１
０−４）と、それぞれがｍ本の入力ハイウエイ（４０−
１〜４０−ｍ）を備え各入力ハイウェイから入力された
セルを４本の信号線（４１−ｘ−１〜４１−ｘ−４、但
しｘは１〜ｎのいずれか）を介してＡＴＭＳＷに分配す
るｎ個のセル分配部（２０−１〜２０−ｎ）と、それぞ
れがｍ本の出力ハイウエイ（５０−１〜５０−ｍ）を備
えＡＴＭＳＷで交換されたセルを４本の信号線（４５−
ｘ−１〜４５−ｘ−４、但しｘは１〜ｎのいずれか）か
ら集めて宛先となる出力ハイウェイに出力するｎ個のセ
ル集中部（３０−１〜３０−ｎ）とにより構成した。
尚、単位ＡＴＭスイッチとなるＡＴＭＳＷには、それ自
体では内部ブロッキングが生じない構成のＡＴＭスイッ
チを用いる。また、本実施例では、単位ＡＴＭスイッチ
であるＡＴＭＳＷの数を４個としたが、本発明のＡＴＭ
スイッチでは、単位スイッチを１〜ｋ（ｋ：正整数）個
まで並列に設置する構成で、容量がｎ×ｎのＡＴＭスイ
ッチからｋｎ×ｋｎまでの内部ブロッキングのないＡＴ
Ｍスイッチを自由に構成（増設）可能なものである。
【００２０】以下、図１に示した本発明のＡＴＭスイッ
チの詳細な構成や動作、スイッチ各部の構成や動作を図
面を用いて説明する。図４は、本発明のＡＴＭスイッチ
に備えたセル分配部２０の構成を示すブロック構成図で
ある。本発明のセル分配部２０は、ＡＴＭＳＷ１０の前
段（入力ポート側）にＡＴＭＳＷ１０の入力ポート数と
同数（本実施例ではｎ個）配置される。そして、セル分
配部２０からの出力を各ＡＴＭＳＷの同一の入力ポート
に接続し、宛先が同じセルを複数個並列に各ＡＴＭＳＷ
に提供するものである。本実施例では、例えば、分配部
２０ー１の４本の出力（４１−１−１〜４１−１−４）
を各ＡＴＭＳＷ１０−０〜１０−３の入力ポート１に接
続して、宛先が同じセルをそれぞれのスイッチに提供し
ている。尚、スイッチの大容量化の為に単位ＡＴＭスイ
ッチであるＡＴＭＳＷ１０をさらに増設した場合には、
この増設したＡＴＭＳＷ１０の数に対応してセル分配部
２０の出力数（内部のセル分配部２２の出力数）を増や
して、必ずセル分配部２０の出力が各ＡＴＭＳＷの同一
入力ポートに接続され、全てのＡＴＭＳＷに同じ宛先の
セルが提供される構成とした。
チの詳細な構成や動作、スイッチ各部の構成や動作を図
面を用いて説明する。図４は、本発明のＡＴＭスイッチ
に備えたセル分配部２０の構成を示すブロック構成図で
ある。本発明のセル分配部２０は、ＡＴＭＳＷ１０の前
段（入力ポート側）にＡＴＭＳＷ１０の入力ポート数と
同数（本実施例ではｎ個）配置される。そして、セル分
配部２０からの出力を各ＡＴＭＳＷの同一の入力ポート
に接続し、宛先が同じセルを複数個並列に各ＡＴＭＳＷ
に提供するものである。本実施例では、例えば、分配部
２０ー１の４本の出力（４１−１−１〜４１−１−４）
を各ＡＴＭＳＷ１０−０〜１０−３の入力ポート１に接
続して、宛先が同じセルをそれぞれのスイッチに提供し
ている。尚、スイッチの大容量化の為に単位ＡＴＭスイ
ッチであるＡＴＭＳＷ１０をさらに増設した場合には、
この増設したＡＴＭＳＷ１０の数に対応してセル分配部
２０の出力数（内部のセル分配部２２の出力数）を増や
して、必ずセル分配部２０の出力が各ＡＴＭＳＷの同一
入力ポートに接続され、全てのＡＴＭＳＷに同じ宛先の
セルが提供される構成とした。
【００２１】このセル分配部２０は、セル多重部２１と
セル分配部２２とセルバッファ２３と制御部２４とダミ
ーセル発生部２５より構成される。より詳細には、制御
部２４は、セルバッファ２３のライトアドレス（以下、
ＷＡと略することがある）生成部２４０およびリードア
ドレス（以下、ＲＡと略することがある）生成部２４１
と、セルバッファ２３に蓄積されるセル数をセルの宛先
毎にカウントするセルカウンタ２４２と、セルバッファ
２３に蓄積されたセル数の多い宛先とその蓄積個数をチ
ェックする最大値判定回路２４３と、セルバッファ２３
の読み出しを制御するパラメータ（詳細は後述する）を
格納する読み出し回数指定レジスタ２４４より構成され
る。
セル分配部２２とセルバッファ２３と制御部２４とダミ
ーセル発生部２５より構成される。より詳細には、制御
部２４は、セルバッファ２３のライトアドレス（以下、
ＷＡと略することがある）生成部２４０およびリードア
ドレス（以下、ＲＡと略することがある）生成部２４１
と、セルバッファ２３に蓄積されるセル数をセルの宛先
毎にカウントするセルカウンタ２４２と、セルバッファ
２３に蓄積されたセル数の多い宛先とその蓄積個数をチ
ェックする最大値判定回路２４３と、セルバッファ２３
の読み出しを制御するパラメータ（詳細は後述する）を
格納する読み出し回数指定レジスタ２４４より構成され
る。
【００２２】セル分配部２０では、入力ハイウエイ（４
０−１〜４０−ｍ）を通じて入力されるセルを、セル多
重部２１で多重化する。尚、後段にあるキューバッファ
を構成するメモリが多ポートメモリである場合、このセ
ル多重部２１を備えなくとも良い構成をとることも出来
る。入力されたセルからヘッダ情報２４７が取り出さ
れ、制御部２４へ入力される。制御部２４では、ヘッダ
情報２４７に従いセルを宛先毎に振り分ける。本実施例
では、セルをヘッダ情報に含まれるセルの宛先情報に基
づきＡＴＭＳＷ１０の出力ポート数に相当するｎ方路の
いずれかの方路へ振り分ける制御を行う。より具体的に
は、入力セルをヘッダ情報に含まれるセルの宛先情報に
基づきセルバッファ２３内の該当する方路のキューバッ
ファ（２３−１〜２３−ｎ）の何れかに、ＷＡ生成部２
４０から指示されるＷＡ２６に従ってバッファリングす
る。更に、ヘッダ情報２４７は、ＷＡ生成部２４０に入
力されるとともに、キューバッファ（２３−１〜２３−
ｎ）毎に設けられたセルカウンタ２４２へ入力され、該
当する方路別に蓄積されるセル数をカウントする。全て
の方路のセルカウンタの値は最大値判定回路２４３に入
力され、セル数が最も多く蓄積されている方路を選択す
る。選択された方路情報は、セルバッファのＲＡを生成
するためのＲＡ生成部２４１へ入力される。ＲＡ生成部
２４１では、読み出し回数指定レジスタ２４４より指定
された回数だけ連続してセルバッファ２３にあるキュー
バッファのなかで最大値判定回路２４３で選択されたキ
ューバッファに蓄積されたセルの読み出し指示を行うと
共に、読み出したセルの方路情報２４５をセルカウンタ
２４２へ入力し、読み出したセル数分だけ、該当するセ
ルカウンタ２４２のカウントダウンを行う。尚、読み出
し回数指定レジスタには、図示しない交換システムの管
理装置等から、あらかじめ接続されるＡＴＭＳＷ１０の
数（本実施例では４）を格納しておくものとする。
０−１〜４０−ｍ）を通じて入力されるセルを、セル多
重部２１で多重化する。尚、後段にあるキューバッファ
を構成するメモリが多ポートメモリである場合、このセ
ル多重部２１を備えなくとも良い構成をとることも出来
る。入力されたセルからヘッダ情報２４７が取り出さ
れ、制御部２４へ入力される。制御部２４では、ヘッダ
情報２４７に従いセルを宛先毎に振り分ける。本実施例
では、セルをヘッダ情報に含まれるセルの宛先情報に基
づきＡＴＭＳＷ１０の出力ポート数に相当するｎ方路の
いずれかの方路へ振り分ける制御を行う。より具体的に
は、入力セルをヘッダ情報に含まれるセルの宛先情報に
基づきセルバッファ２３内の該当する方路のキューバッ
ファ（２３−１〜２３−ｎ）の何れかに、ＷＡ生成部２
４０から指示されるＷＡ２６に従ってバッファリングす
る。更に、ヘッダ情報２４７は、ＷＡ生成部２４０に入
力されるとともに、キューバッファ（２３−１〜２３−
ｎ）毎に設けられたセルカウンタ２４２へ入力され、該
当する方路別に蓄積されるセル数をカウントする。全て
の方路のセルカウンタの値は最大値判定回路２４３に入
力され、セル数が最も多く蓄積されている方路を選択す
る。選択された方路情報は、セルバッファのＲＡを生成
するためのＲＡ生成部２４１へ入力される。ＲＡ生成部
２４１では、読み出し回数指定レジスタ２４４より指定
された回数だけ連続してセルバッファ２３にあるキュー
バッファのなかで最大値判定回路２４３で選択されたキ
ューバッファに蓄積されたセルの読み出し指示を行うと
共に、読み出したセルの方路情報２４５をセルカウンタ
２４２へ入力し、読み出したセル数分だけ、該当するセ
ルカウンタ２４２のカウントダウンを行う。尚、読み出
し回数指定レジスタには、図示しない交換システムの管
理装置等から、あらかじめ接続されるＡＴＭＳＷ１０の
数（本実施例では４）を格納しておくものとする。
【００２３】ＲＡ２７の指示により、セルバッファ２３
から読み出されたセルは、セル分配部２２で、接続され
るＡＴＭＳＷ（１０−１〜１０−３）対応の方路（４１
ー１〜４１−４）毎に順次振り分けられ、ＡＴＭＳＷの
数だけ同じ宛先のセルが並列に出力されるようタイミン
グ調整を行った後、各信号線（４１−１〜４１−４）に
出力される。このように同じ宛先のセルを並列出力する
のは、同じ宛先のセルをほぼ同タイミングでＡＴＭＳＷ
（１０−１〜１０−４）の同一ポートへ並列入力するこ
とで、全てのＡＴＭＳＷ間でのトラヒックを均等にする
均衡化を可能とし、また、ＡＴＭＳＷ（１０−１〜１０
−４）では、各入力ポートへの入力セルに対して、全て
のＡＴＭＳＷ間で同一のルーティング動作を、呼レベル
でのセル順序を保存したまま、ＡＴＭＳＷ間にまたがる
複雑な制御なしに自律的に行うことができるようにする
ためである。また、先に述べたように、各ＡＴＭＳＷと
して、それ自体が内部ブロッキングの発生しない構成の
スイッチを用いるので、本発明のスイッチ構成であれば
容量増加に伴うトラヒック増も同一宛先のセルが各スイ
ッチに均衡化されるので内部ブロッキングは発生しな
い。図４の例では、最大値判定回路２４３によりキュー
バッファ２３−１が選択され、蓄積されているセルの先
頭から４セル（Ａ１、Ｂ１、Ｃ１、およびＤ１）が並列
にセル分配部２０より出力される例を示している。
から読み出されたセルは、セル分配部２２で、接続され
るＡＴＭＳＷ（１０−１〜１０−３）対応の方路（４１
ー１〜４１−４）毎に順次振り分けられ、ＡＴＭＳＷの
数だけ同じ宛先のセルが並列に出力されるようタイミン
グ調整を行った後、各信号線（４１−１〜４１−４）に
出力される。このように同じ宛先のセルを並列出力する
のは、同じ宛先のセルをほぼ同タイミングでＡＴＭＳＷ
（１０−１〜１０−４）の同一ポートへ並列入力するこ
とで、全てのＡＴＭＳＷ間でのトラヒックを均等にする
均衡化を可能とし、また、ＡＴＭＳＷ（１０−１〜１０
−４）では、各入力ポートへの入力セルに対して、全て
のＡＴＭＳＷ間で同一のルーティング動作を、呼レベル
でのセル順序を保存したまま、ＡＴＭＳＷ間にまたがる
複雑な制御なしに自律的に行うことができるようにする
ためである。また、先に述べたように、各ＡＴＭＳＷと
して、それ自体が内部ブロッキングの発生しない構成の
スイッチを用いるので、本発明のスイッチ構成であれば
容量増加に伴うトラヒック増も同一宛先のセルが各スイ
ッチに均衡化されるので内部ブロッキングは発生しな
い。図４の例では、最大値判定回路２４３によりキュー
バッファ２３−１が選択され、蓄積されているセルの先
頭から４セル（Ａ１、Ｂ１、Ｃ１、およびＤ１）が並列
にセル分配部２０より出力される例を示している。
【００２４】また、最大値判定回路２４３で選択された
方路のセル数が、読み出し回数指定レジスタ２４４で指
定される値よりも少ない場合には、その差のセル数分だ
けダミーセルを発生するためのダミーセル発生指示２４
６を、ダミーセル発生部２５に送信する。
方路のセル数が、読み出し回数指定レジスタ２４４で指
定される値よりも少ない場合には、その差のセル数分だ
けダミーセルを発生するためのダミーセル発生指示２４
６を、ダミーセル発生部２５に送信する。
【００２５】図５は、同じくセル分配部２０の構成図
で、図４で説明した動作とは異なり、最大値判定回路２
４３により選択されたキューバッファの蓄積セル数が、
読み出し回数指定レジスタ２４４で指定される値よりも
少ない場合の動作を説明する動作説明図である。同図の
ケースでは、キューバッファ２３−ｎにＡｎ、Ｂｎ、Ｃ
ｎの３セルしか蓄積されていないが、最大値判定回路２
４３でキューバッファ２３−ｎのセル蓄積数が最大であ
ると判定すると、これらの３セルがキューバッファ２３
−ｎから連続的に読み出された後に、ダミーセル２８を
ダミーセル発生部２５より出力するよう指示する。これ
は、前述したように、各ＡＴＭＳＷ１０−１〜１０−４
においてセルの順序性を保存したままセルルーティング
（交換）が行われるように、ＡＴＭＳＷ１０−１〜１０
−４の対応する入力ポートには同一の宛先をもつセルを
ほぼ同タイミングで並列に入力する必要があることによ
るものである。
で、図４で説明した動作とは異なり、最大値判定回路２
４３により選択されたキューバッファの蓄積セル数が、
読み出し回数指定レジスタ２４４で指定される値よりも
少ない場合の動作を説明する動作説明図である。同図の
ケースでは、キューバッファ２３−ｎにＡｎ、Ｂｎ、Ｃ
ｎの３セルしか蓄積されていないが、最大値判定回路２
４３でキューバッファ２３−ｎのセル蓄積数が最大であ
ると判定すると、これらの３セルがキューバッファ２３
−ｎから連続的に読み出された後に、ダミーセル２８を
ダミーセル発生部２５より出力するよう指示する。これ
は、前述したように、各ＡＴＭＳＷ１０−１〜１０−４
においてセルの順序性を保存したままセルルーティング
（交換）が行われるように、ＡＴＭＳＷ１０−１〜１０
−４の対応する入力ポートには同一の宛先をもつセルを
ほぼ同タイミングで並列に入力する必要があることによ
るものである。
【００２６】尚、詳細は後述するが、ダミーセル２８の
ヘッダには、後段のＡＴＭＳＷ１０において直前に読み
出されたセルＡｎ、ＢｎおよびＣｎと同一の処理が行わ
れるように、キューバッファから読み出された３セル
（Ａｎ、Ｂｎ、Ｃｎ）と同一のルーティング識別子およ
びユーザセル識別子が付与される。また、このダミーセ
ルはＡＴＭＳＷ１０出力後のセル集中部３０で廃棄する
必要があるため、ダミーセル識別子が付与される。セル
Ａｎ、Ｂｎ、Ｃｎ、およびダミーセル２８は、セル分配
部２２で、接続されるＡＴＭＳＷ（１０−１〜１０−
３）毎に振り分けられ、図４で説明したと同様に並列に
出力される。本発明のＡＴＭスイッチは、容量の増加
（入力トラヒック（セル）の増加）に応じてスイッチの
容量を増設させるものである。すなわち、セル分配部２
０で平均的にみると、出力されるダミーセル数に比べ
て、入力されるセル数が圧倒的に多いようなトラヒック
特性となるので、このダミーセル２８がトラヒックのボ
トルネックとなることはなく、スイッチ内部のブロッキ
ングを発生させることはない。
ヘッダには、後段のＡＴＭＳＷ１０において直前に読み
出されたセルＡｎ、ＢｎおよびＣｎと同一の処理が行わ
れるように、キューバッファから読み出された３セル
（Ａｎ、Ｂｎ、Ｃｎ）と同一のルーティング識別子およ
びユーザセル識別子が付与される。また、このダミーセ
ルはＡＴＭＳＷ１０出力後のセル集中部３０で廃棄する
必要があるため、ダミーセル識別子が付与される。セル
Ａｎ、Ｂｎ、Ｃｎ、およびダミーセル２８は、セル分配
部２２で、接続されるＡＴＭＳＷ（１０−１〜１０−
３）毎に振り分けられ、図４で説明したと同様に並列に
出力される。本発明のＡＴＭスイッチは、容量の増加
（入力トラヒック（セル）の増加）に応じてスイッチの
容量を増設させるものである。すなわち、セル分配部２
０で平均的にみると、出力されるダミーセル数に比べ
て、入力されるセル数が圧倒的に多いようなトラヒック
特性となるので、このダミーセル２８がトラヒックのボ
トルネックとなることはなく、スイッチ内部のブロッキ
ングを発生させることはない。
【００２７】図６は、本発明の装置内で用いるＡＴＭセ
ルフォーマットの一例を示すセル構成図である。スイッ
チに入力されるセル１００は、セルヘッダ（５バイト）
とセルペイロード（４８バイト）からなるＡＴＭセル部
分７０と、装置内でのみ使用される装置内ヘッダ領域８
０より構成される。装置内セルヘッダ領域８０は、空セ
ル、ユーザセル、テストセル等を識別するためのＣＥＬ
Ｌ領域８１、セルの品質制御を行うためのセル品質識別
子であるＱＯＳ領域８２、ＡＴＭスイッチの出力ポート
識別のためのＲＴＧ領域８３、ダミーセルと通常のユー
ザセルの判別を行うためのＤビット８５、および、当面
使用されない予備用のＲＥＳ領域８４とから構成され
る。Ｄビットは、例えばダミーセルはＤ＝１、その他の
セルはＤ＝０というように予め決めておことでダミーセ
ルの判別が可能となる。
ルフォーマットの一例を示すセル構成図である。スイッ
チに入力されるセル１００は、セルヘッダ（５バイト）
とセルペイロード（４８バイト）からなるＡＴＭセル部
分７０と、装置内でのみ使用される装置内ヘッダ領域８
０より構成される。装置内セルヘッダ領域８０は、空セ
ル、ユーザセル、テストセル等を識別するためのＣＥＬ
Ｌ領域８１、セルの品質制御を行うためのセル品質識別
子であるＱＯＳ領域８２、ＡＴＭスイッチの出力ポート
識別のためのＲＴＧ領域８３、ダミーセルと通常のユー
ザセルの判別を行うためのＤビット８５、および、当面
使用されない予備用のＲＥＳ領域８４とから構成され
る。Ｄビットは、例えばダミーセルはＤ＝１、その他の
セルはＤ＝０というように予め決めておことでダミーセ
ルの判別が可能となる。
【００２８】つぎに、本発明のＡＴＭスイッチにおける
セル分配部２０とＡＴＭＳＷ１０とセル集中部３０との
接続、およびＡＴＭＳＷ１０の交換動作について図面を
用いて説明を行う。図７と図８は、それぞれ本発明のＡ
ＴＭスイッチの動作を説明する動作説明図であり、先に
図４と図５を用いて説明したセル分配部２０の動作に対
応したＡＴＭＳＷの動作例を示したものである。
セル分配部２０とＡＴＭＳＷ１０とセル集中部３０との
接続、およびＡＴＭＳＷ１０の交換動作について図面を
用いて説明を行う。図７と図８は、それぞれ本発明のＡ
ＴＭスイッチの動作を説明する動作説明図であり、先に
図４と図５を用いて説明したセル分配部２０の動作に対
応したＡＴＭＳＷの動作例を示したものである。
【００２９】まず図７を用いて、図４で説明したセル分
配部２０から出力されるセルの交換動作を説明する。セ
ル分配部２０より並列に４個出力されたセルは、ヘッダ
に同じ宛先（本実施例では、＃０）を示す情報が付与さ
れているので、各ＡＴＭＳＷ（１０−１〜１０−３）
で、ヘッダ情報に基づき出力ポート０へルーティング
（交換）される。次に図８で交換動作を説明する。セル
分配部２０より並列に４個出力されたセルは、ダミーセ
ル２８も含めてヘッダに同じ宛先（本実施例では、＃
ｎ）を示す情報が付与されているので、各ＡＴＭＳＷ
（１０−１〜１０−３）で、ヘッダ情報に基づき出力ポ
ートｎにルーティング（交換）される。
配部２０から出力されるセルの交換動作を説明する。セ
ル分配部２０より並列に４個出力されたセルは、ヘッダ
に同じ宛先（本実施例では、＃０）を示す情報が付与さ
れているので、各ＡＴＭＳＷ（１０−１〜１０−３）
で、ヘッダ情報に基づき出力ポート０へルーティング
（交換）される。次に図８で交換動作を説明する。セル
分配部２０より並列に４個出力されたセルは、ダミーセ
ル２８も含めてヘッダに同じ宛先（本実施例では、＃
ｎ）を示す情報が付与されているので、各ＡＴＭＳＷ
（１０−１〜１０−３）で、ヘッダ情報に基づき出力ポ
ートｎにルーティング（交換）される。
【００３０】本発明のＡＴＭスイッチでは、前述したよ
うに、４個のＡＴＭＳＷ（１０−１〜１０−３）のそれ
ぞれに並列に入力されるセルが、全て同じルーティング
動作となるように、セル分配部（２０−１〜２０−ｎ）
で同じ宛先情報を備えたセルを振り分けるので、全ての
ＡＴＭＳＷ（１０−１〜１０−３）のルーティング処理
は同一となりセルが出力されるポートも同一となる。す
なわち、スイッチの大容量化に伴いＡＴＭＳＷを増設す
る場合でも、ＡＴＭＳＷ間で特別な同期等の制御を行う
ハードやソフトの追加を行うことなく、一般的なルーテ
ィング情報に基づき交換を行うスイッチを追加して分配
部との接続を行うだけでよく、簡単な構成と手順で保守
性と経済性に優れた大容量ＡＴＭスイッチが提供でき
る。
うに、４個のＡＴＭＳＷ（１０−１〜１０−３）のそれ
ぞれに並列に入力されるセルが、全て同じルーティング
動作となるように、セル分配部（２０−１〜２０−ｎ）
で同じ宛先情報を備えたセルを振り分けるので、全ての
ＡＴＭＳＷ（１０−１〜１０−３）のルーティング処理
は同一となりセルが出力されるポートも同一となる。す
なわち、スイッチの大容量化に伴いＡＴＭＳＷを増設す
る場合でも、ＡＴＭＳＷ間で特別な同期等の制御を行う
ハードやソフトの追加を行うことなく、一般的なルーテ
ィング情報に基づき交換を行うスイッチを追加して分配
部との接続を行うだけでよく、簡単な構成と手順で保守
性と経済性に優れた大容量ＡＴＭスイッチが提供でき
る。
【００３１】尚、ＡＴＭＳＷ１０としては、特許第２５
６９１１８号公報に示されたような共通バッファスイッ
チ、特開平５ー１４５５７４号公報に示された出力バッ
ファスイッチ、特開平１−２０４５４８号公報に示され
たようなクロスポイントスイッチ等、従来から提案され
ている一般的なＡＴＭスイッチを用いればよい。先に述
べたように、それ自体が内部ブロッキングの生じないス
イッチを用いれば、本発明の構成によりセルが各スイッ
チに分配されるので、増設したＡＴＭスイッチ内部での
ブロッキングは発生しない。
６９１１８号公報に示されたような共通バッファスイッ
チ、特開平５ー１４５５７４号公報に示された出力バッ
ファスイッチ、特開平１−２０４５４８号公報に示され
たようなクロスポイントスイッチ等、従来から提案され
ている一般的なＡＴＭスイッチを用いればよい。先に述
べたように、それ自体が内部ブロッキングの生じないス
イッチを用いれば、本発明の構成によりセルが各スイッ
チに分配されるので、増設したＡＴＭスイッチ内部での
ブロッキングは発生しない。
【００３２】さらに、本発明のＡＴＭスイッチに備えた
セル集中部３０の構成と動作について、図面を用いて説
明を行う。図９は、本発明のＡＴＭスイッチに備えたセ
ル集中部３０の詳細な構成と動作を示すブロック構成図
で、図７を用いて説明したＡＴＭＳＷ（１０−１〜１０
−３）から並列に出力された同じ宛先のセルＡ１、Ｂ
１、Ｃ１、およびＤ１がセル集中部３０−１に入力され
る場合を例にとり、セル集中部３０の構成と動作を説明
する図である。
セル集中部３０の構成と動作について、図面を用いて説
明を行う。図９は、本発明のＡＴＭスイッチに備えたセ
ル集中部３０の詳細な構成と動作を示すブロック構成図
で、図７を用いて説明したＡＴＭＳＷ（１０−１〜１０
−３）から並列に出力された同じ宛先のセルＡ１、Ｂ
１、Ｃ１、およびＤ１がセル集中部３０−１に入力され
る場合を例にとり、セル集中部３０の構成と動作を説明
する図である。
【００３３】セル集中部３０は、セル多重部３１とセル
分離部３２とセルバッファ３３と制御部３４とで構成さ
れる。入力されたセルＡ１、Ｂ１、Ｃ１、およびＤ１
は、セル多重部３１において、もともとの入力されたセ
ルの順序が保存されるように、セル分配部２０で並列分
配を行ったセルの時間順序を元に戻すようにセル多重を
行う。図９の例においては、セル多重部３１からは、Ａ
１、Ｂ１、Ｃ１、Ｄ１の順序で出力されるようにセル多
重を行う。入力された各セルからはヘッダ情報３８が取
り出され、制御部３４へ入力される。制御部３４では、
ヘッダ情報３８に従ってＷＡ３５を出力して、出力ハイ
ウエイに相当する方路毎に設けられたセルバッファ３３
にセルを格納する。セルバッファ３３からは、制御部３
４からのＲＡ３７に従ってセルの読み出しを行い、セル
分離部３２で振り分けを行った後、出力ハイウエイ５０
を通じてセルを出力する。
分離部３２とセルバッファ３３と制御部３４とで構成さ
れる。入力されたセルＡ１、Ｂ１、Ｃ１、およびＤ１
は、セル多重部３１において、もともとの入力されたセ
ルの順序が保存されるように、セル分配部２０で並列分
配を行ったセルの時間順序を元に戻すようにセル多重を
行う。図９の例においては、セル多重部３１からは、Ａ
１、Ｂ１、Ｃ１、Ｄ１の順序で出力されるようにセル多
重を行う。入力された各セルからはヘッダ情報３８が取
り出され、制御部３４へ入力される。制御部３４では、
ヘッダ情報３８に従ってＷＡ３５を出力して、出力ハイ
ウエイに相当する方路毎に設けられたセルバッファ３３
にセルを格納する。セルバッファ３３からは、制御部３
４からのＲＡ３７に従ってセルの読み出しを行い、セル
分離部３２で振り分けを行った後、出力ハイウエイ５０
を通じてセルを出力する。
【００３４】図１０は、同じくセル集中部３０の構成図
で、図５と図８で説明したダミーセル２８がセル集中部
３０に入力された場合の動作を説明する説明図である。
セル集中部３０にダミーセル２８が入力されると、制御
部３４がヘッダ情報からダミーセル２８の入力を検出
し、セルバッファ３３への書き込みは行わずに廃棄する
よう制御を行う。尚、ダミーセルは、図６で示したよう
に、装置内ヘッダ８０内のダミーセル判別用のＤビット
８５により識別される。
で、図５と図８で説明したダミーセル２８がセル集中部
３０に入力された場合の動作を説明する説明図である。
セル集中部３０にダミーセル２８が入力されると、制御
部３４がヘッダ情報からダミーセル２８の入力を検出
し、セルバッファ３３への書き込みは行わずに廃棄する
よう制御を行う。尚、ダミーセルは、図６で示したよう
に、装置内ヘッダ８０内のダミーセル判別用のＤビット
８５により識別される。
【００３５】上記で説明した本発明のＡＴＭスイッチの
実施形態では、特定容量（ｎ×ｎ）の単位ＡＴＭスイッ
チを４並列で使用して、スイッチ容量を４倍の容量（４
ｎ×４ｎ）に拡張する例を示したが、ＡＴＭＳＷ１０の
並列に設置する数を拡大することで並列数に比例したさ
らなる大容量スイッチの実現が可能である。また、セル
分配部２０、セル集中部３０を予め、将来的に予想され
る最大ＡＴＭスイッチ容量対応に構成しておき、単位Ａ
ＴＭスイッチ数およびセル集中部２０の読み出し回数指
定レジスタ２４４に設定する読み出し回数を段階的に増
やしていくことで、ＡＴＭスイッチ容量をリニアに増設
することが可能となる。また、本実施形態で示した構成
により容量拡張を行ったＡＴＭスイッチを新たにな単位
スイッチと見なして、同様な手法でこのスイッチを並列
に設置してセル分配部とセル集中部を配置することで、
さらにスイッチ容量を拡大することも可能である。
実施形態では、特定容量（ｎ×ｎ）の単位ＡＴＭスイッ
チを４並列で使用して、スイッチ容量を４倍の容量（４
ｎ×４ｎ）に拡張する例を示したが、ＡＴＭＳＷ１０の
並列に設置する数を拡大することで並列数に比例したさ
らなる大容量スイッチの実現が可能である。また、セル
分配部２０、セル集中部３０を予め、将来的に予想され
る最大ＡＴＭスイッチ容量対応に構成しておき、単位Ａ
ＴＭスイッチ数およびセル集中部２０の読み出し回数指
定レジスタ２４４に設定する読み出し回数を段階的に増
やしていくことで、ＡＴＭスイッチ容量をリニアに増設
することが可能となる。また、本実施形態で示した構成
により容量拡張を行ったＡＴＭスイッチを新たにな単位
スイッチと見なして、同様な手法でこのスイッチを並列
に設置してセル分配部とセル集中部を配置することで、
さらにスイッチ容量を拡大することも可能である。
【００３６】図１１は、本発明のＡＴＭスイッチに備え
るセル分配部の別の構成を示すブロック構成図である。
前述の図４で示したセル分配部２０では、セルバッファ
２３の読み出しをセルカウンタ２４２の最大値判定に従
って行っていたが、この構成だけであると、トラヒック
速度の低い出力方路に対応するセルバッファにはあまり
セルが蓄積されないために、セルが読み出される頻度が
低くなり、遅延がおおきくなる。そこで、図１１に示す
別の構成のセル分配部２０−１では、制御部２４にセル
カウンタと２４２と同様に、＃１〜＃ｎ方路に対応した
時間カウンタ２４８を設ける構成としたものである。全
ての時間カウンタ２４８は、一定のタイミングでカウン
トアップを行う。最大値判定回路２４３での読み出し方
路選択は、＃０〜＃ｎ方路別に、セルカウンタ２４２の
値と時間カウンタ２４８値とを加算した値を使用して行
い、選択された方路については、その方路に該当する時
間カウンタをリセットする。
るセル分配部の別の構成を示すブロック構成図である。
前述の図４で示したセル分配部２０では、セルバッファ
２３の読み出しをセルカウンタ２４２の最大値判定に従
って行っていたが、この構成だけであると、トラヒック
速度の低い出力方路に対応するセルバッファにはあまり
セルが蓄積されないために、セルが読み出される頻度が
低くなり、遅延がおおきくなる。そこで、図１１に示す
別の構成のセル分配部２０−１では、制御部２４にセル
カウンタと２４２と同様に、＃１〜＃ｎ方路に対応した
時間カウンタ２４８を設ける構成としたものである。全
ての時間カウンタ２４８は、一定のタイミングでカウン
トアップを行う。最大値判定回路２４３での読み出し方
路選択は、＃０〜＃ｎ方路別に、セルカウンタ２４２の
値と時間カウンタ２４８値とを加算した値を使用して行
い、選択された方路については、その方路に該当する時
間カウンタをリセットする。
【００３７】このセル分配部２０−１を用いれば、画
像、音声などの時間遅延に対して敏感なセルトラヒック
に対しても、セル分配部２０での遅延の影響よる品質劣
化を防止することができる。
像、音声などの時間遅延に対して敏感なセルトラヒック
に対しても、セル分配部２０での遅延の影響よる品質劣
化を防止することができる。
【００３８】図１２は、本発明のＡＴＭスイッチの増設
のイメージと、それに伴うハード増加の様子を説明する
説明図である。尚、同図においては、図２に示したマト
リクス拡張方式の増設性についても説明し、その違いを
説明してある。ｎ×ｎの単位ＡＴＭＳＷを組み合わせて
２倍の容量に拡張をおこなう場合、本発明のＡＴＭスイ
ッチでは、２個の単位ＡＴＭＳＷを並列配置することで
２ｎ×２ｎの２倍の容量を有するＡＴＭＳＷに拡張可能
であり、４個の単位ＡＴＭＳＷを並列配置することで４
ｎ×４ｎの４倍の容量を有するＡＴＭＳＷに拡張可能で
ある。つまり、目的とする容量のＡＴＭＳＷと必要な単
位ＡＴＭＳＷが比例関係となるような、リニアな拡張が
可能である。それに対し、従来のマトリクス拡張方式に
基づくスイッチでは、２ｎ×２ｎの容量に拡張を行うに
は１６個の単位ＡＴＭＳＷが必要であり、また、４ｎ×
４ｎの容量まで拡張を行うには、６４個もの単位ＡＴＭ
ＳＷが必要となり、拡張度を増すにつれ、膨大な数の単
位ＡＴＭＳＷが必要となる。すなわち、本発明のＡＴＭ
スイッチによれば、簡単な手順と少ないハード量で、増
設が可能で、しかも、内部ブロッキングの発生しないＡ
ＴＭスイッチを提供できることが判る。
のイメージと、それに伴うハード増加の様子を説明する
説明図である。尚、同図においては、図２に示したマト
リクス拡張方式の増設性についても説明し、その違いを
説明してある。ｎ×ｎの単位ＡＴＭＳＷを組み合わせて
２倍の容量に拡張をおこなう場合、本発明のＡＴＭスイ
ッチでは、２個の単位ＡＴＭＳＷを並列配置することで
２ｎ×２ｎの２倍の容量を有するＡＴＭＳＷに拡張可能
であり、４個の単位ＡＴＭＳＷを並列配置することで４
ｎ×４ｎの４倍の容量を有するＡＴＭＳＷに拡張可能で
ある。つまり、目的とする容量のＡＴＭＳＷと必要な単
位ＡＴＭＳＷが比例関係となるような、リニアな拡張が
可能である。それに対し、従来のマトリクス拡張方式に
基づくスイッチでは、２ｎ×２ｎの容量に拡張を行うに
は１６個の単位ＡＴＭＳＷが必要であり、また、４ｎ×
４ｎの容量まで拡張を行うには、６４個もの単位ＡＴＭ
ＳＷが必要となり、拡張度を増すにつれ、膨大な数の単
位ＡＴＭＳＷが必要となる。すなわち、本発明のＡＴＭ
スイッチによれば、簡単な手順と少ないハード量で、増
設が可能で、しかも、内部ブロッキングの発生しないＡ
ＴＭスイッチを提供できることが判る。
【００３９】
【発明の効果】本発明によれば、特定の交換容量を有す
る単位ＡＴＭスイッチを使用して、さらなる大容量のＡ
ＴＭスイッチを構成する場合に、従来は必要であった冗
長なハード構成をとることなく、少ないハード量で、か
つリニアにＡＴＭスイッチを拡張することが可能とな
る。
る単位ＡＴＭスイッチを使用して、さらなる大容量のＡ
ＴＭスイッチを構成する場合に、従来は必要であった冗
長なハード構成をとることなく、少ないハード量で、か
つリニアにＡＴＭスイッチを拡張することが可能とな
る。
【図１】本発明のＡＴＭスイッチの全体構成を示すブロ
ック構成図である。
ック構成図である。
【図２】従来の大容量スイッチの構成を示すブロック構
成図である。
成図である。
【図３】同じく、従来のスイッチの構成を示すブロック
構成図である。
構成図である。
【図４】本発明のＡＴＭスイッチに備えたセル分配部の
詳細構成と動作を示すブロック構成図である。
詳細構成と動作を示すブロック構成図である。
【図５】同じく、セル分配部の別の動作を示す説明図で
ある。
ある。
【図６】本発明のＡＴＭスイッチで扱うＡＴＭセルの構
成を示すセル構成図である。
成を示すセル構成図である。
【図７】本発明のＡＴＭスイッチの構成と動作を示す説
明図である。
明図である。
【図８】同じく、ＡＴＭスイッチの別の動作を示す説明
図である。
図である。
【図９】本発明のＡＴＭスイッチに備えたセル集中部の
詳細構成と動作を示すブロック構成図である。
詳細構成と動作を示すブロック構成図である。
【図１０】同じく、セル集中部の別の動作を示す説明図
である。
である。
【図１１】本発明のＡＴＭスイッチに備えるセル分配部
の別の構成と動作を示すブロック構成図である。
の別の構成と動作を示すブロック構成図である。
【図１２】本発明のＡＴＭスイッチの増設のイメージと
増設に伴うハード量増加量を説明する説明図である。
増設に伴うハード量増加量を説明する説明図である。
１０・・・ＡＴＭスイッチ、 ２０・・・セル分配部、
３０・・・セル集中部、２１・・・セル多重部、 ２２
・・・セル分配部、 ２３・・・セルバッファ、２４・・・制
御部、 ２５・・・ダミーセル発生部。
３０・・・セル集中部、２１・・・セル多重部、 ２２
・・・セル分配部、 ２３・・・セルバッファ、２４・・・制
御部、 ２５・・・ダミーセル発生部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和田 光弘 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 小栗 洋三 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内
Claims (11)
- 【請求項１】複数本の入力ハイウェイから入力された非
同期転送モードのセルを、前記セルのヘッダに含まれる
宛先情報に基づき複数本の出力ハイウェイのいずれかに
交換するＡＴＭスイッチであって、 前記セルを交換する複数個のセル交換手段と、 複数本の入力ハイウェイから入力されたセルを前記セル
の宛先情報に基づき前記複数個のセル交換手段に分配す
る複数個のセル分配手段と、 前記複数個のセル交換手段で交換されたセルを集め、前
記セルの宛先情報に基づき前記セルを複数本の出力ハイ
ウェイのいずれかに出力する複数個のセル集約手段とで
構成したことを特徴とするＡＴＭスイッチ。 - 【請求項２】複数本の入力ハイウェイから入力された非
同期転送モードのセルを、前記セルのヘッダに含まれる
宛先情報に基づき複数本の出力ハイウェイのいずれかに
交換するＡＴＭスイッチであって、 複数本の入回線と出回線との間で前記セルを前記宛先情
報に基づき交換する複数個のセル交換手段と、 複数本の入力ハイウェイから入力されたセルを蓄積する
バッファ手段と、前記バッファ手段からの複数個のセル
を前記セル交換手段のそれぞれの入回線に分配する分配
手段と、前記バッファ手段の書き込みと読み出しを制御
する制御手段とを備えた複数個のセル分配手段と、 前記複数個のセル交換手段の出回線からのセルを蓄積す
るバッファ手段と、前記バッファ手段からのセルを複数
本の出力ハイウェイのいずれかに出力する分離手段と、
前記バッファ手段の書き込みと読み出しを制御する制御
手段とを備えた複数個のセル集約手段とで構成したこと
を特徴とするＡＴＭスイッチ。 - 【請求項３】複数本の入力ハイウェイから入力された非
同期転送モードのセルを、前記セルのヘッダに含まれる
宛先情報に基づき複数本の出力ハイウェイのいずれかに
交換するＡＴＭスイッチであって、 それぞれが複数本の入回線と出回線との間で前記セルを
前記宛先情報に基づき交換する複数個のセル交換手段
と、 それぞれが、複数本の入力ハイウェイから入力されたセ
ルを蓄積するバッファ手段と、前記バッファ手段からの
複数個のセルを前記セル交換手段のそれぞれの入回線に
分配する分配手段と、前記セル交換手段の出回線対応に
前記バッファ手段に前記セルを書き込み、前記セル交換
手段の出回線が同じセルを複数個読み出す制御を行う制
御手段とを備えた複数個のセル分配手段と、 それぞれが、前記複数個のセル交換手段の出回線からの
セルを蓄積するバッファ手段と、前記バッファ手段から
のセルを複数本の出力ハイウェイのいずれかに分配する
分配手段と、前記宛先情報に基づき前記バッファ手段の
書き込みと読み出し制御を行う制御手段とを備えた複数
個のセル集約手段とで構成したことを特徴とするＡＴＭ
スイッチ。 - 【請求項４】複数本の入力ハイウェイから入力された非
同期転送モードのセルを、前記セルのヘッダに含まれる
宛先情報に基づき複数本の出力ハイウェイのいずれかに
交換するＡＴＭスイッチであって、 複数本の入回線と出回線との間で前記セルを前記宛先情
報に基づき交換する複数個のセル交換手段と、 前記複数本の入力ハイウェイからセルを入力し、前記セ
ル交換手段の出回線が同じ複数個のセルを前記複数個の
セル交換手段の入回線に出力する複数個のセル分配手段
と、 前記複数個のセル交換手段の出回線からのセルを集め、
前記セルを前記宛先情報に基づき前記複数本の出力ハイ
ウェイのいずれかに出力する複数個のセル集約手段とで
構成したことを特徴とするＡＴＭスイッチ。 - 【請求項５】複数本の入力ハイウェイから入力された非
同期転送モードのセルを、前記セルのヘッダに含まれる
宛先情報に基づき複数本の出力ハイウェイのいずれかに
交換するＡＴＭスイッチであって、 複数本の入回線と出回線との間で前記セルを前記宛先情
報に基づき交換する複数個のセル交換手段と、 複数本の入力ハイウェイから入力されたセルを蓄積する
バッファ手段と、ダミーセルを生成するダミーセル生成
手段と、前記バッファ手段の書き込みと読み出しならび
に前記ダミーセル生成手段を制御する制御手段と、前記
バッファ手段からのセルもしくはダミーセルを複数個前
記セル交換手段のそれぞれの入回線に分配する分配手段
とを備えた複数個のセル分配手段と、 前記複数個のセル交換手段の出回線からのセルから前記
ダミーセルを除いたを蓄積するバッファ手段と、前記バ
ッファ手段からのセルを複数本の出力ハイウェイのいず
れかに出力する分離手段と、前記バッファ手段の書き込
みと読み出しを制御する制御手段とを備えた複数個のセ
ル集約手段とで構成したことを特徴とするＡＴＭスイッ
チ。 - 【請求項６】複数本の入力ハイウェイから入力された非
同期転送モードのセルを、前記セルのヘッダに含まれる
宛先情報に基づき複数本の出力ハイウェイのいずれかに
交換するＡＴＭスイッチであって、 それぞれが複数本の入回線と出回線との間で前記セルを
前記宛先情報に基づき交換する複数個のセル交換手段
と、 それぞれが、複数本の入力ハイウェイから入力されたセ
ルを蓄積するバッファ手段と、ダミーセルを生成するダ
ミーセル生成手段と、前記バッファ手段からのセルもし
くはダミーセルを複数個前記セル交換手段のそれぞれの
入回線に分配する分配手段と、前記セル交換手段の出回
線対応に前記バッファ手段に前記セルを書き込み、前記
セル交換手段の出回線が同じセルを複数個読み出す制御
ならびに前記ダミーセル生成手段の制御を行う制御手段
とを備えた複数個のセル分配手段と、 それぞれが、前記複数個のセル交換手段の出回線からの
セルから前記ダミーセルを除いたセルを蓄積するバッフ
ァ手段と、前記バッファ手段からのセルを複数本の出力
ハイウェイのいずれかに分配する分配手段と、前記宛先
情報に基づき前記バッファ手段の書き込みと読み出し制
御を行う制御手段とを備えた複数個のセル集約手段とで
構成したことを特徴とするＡＴＭスイッチ。 - 【請求項７】複数本の入力ハイウェイから入力された非
同期転送モードのセルを、前記セルのヘッダに含まれる
宛先情報に基づき複数本の出力ハイウェイのいずれかに
交換するＡＴＭスイッチであって、 複数本の入回線と出回線との間で前記セルを前記宛先情
報に基づき交換する複数個のセル交換手段と、 前記複数本の入力ハイウェイからセルを入力し、前記セ
ル交換手段の出回線が同じセルもしくは同じ宛先情報を
備えたダミーセルを複数個前記複数個のセル交換手段の
入回線に出力する複数個のセル分配手段と、 前記複数個のセル交換手段の出回線からのセルを集め、
前記ダミーセルを除いたセルを前記宛先情報に基づき前
記複数本の出力ハイウェイのいずれかに出力する複数個
のセル集約手段とで構成したことを特徴とするＡＴＭス
イッチ。 - 【請求項８】上記ダミーセルは、上記セル分配手段のバ
ッファ手段に蓄積された上記セル交換手段の同じ出回線
宛のセルの数が、上記複数個のセル交換手段の数より少
ない場合に、前記セル交換手段のそれぞれの入回線に出
力されるセルが同じ宛先を有するよう出力されることを
特徴とする請求項５乃至７いずれかに記載のＡＴＭスイ
ッチ。 - 【請求項９】上記セル分配手段は、上記バッファ手段か
ら上記セル交換手段の出回線が同じセルを読み出す個数
を設定する読み出し回数設定手段を備えたことを特徴と
する請求項２もしくは請求項３もしくは請求項５もしく
は請求項６もしくは請求項８のいずれかに記載のＡＴＭ
スイッチ。 - 【請求項１０】上記セル分配手段は、上記セル交換手段
の出回線毎に上記バッファ手段に蓄積されるセル数をカ
ウントするセルカウント手段と、前記セルカウント手段
の出力から所定の規則で出回線を選択する判定手段とを
備え、前記判定手段で選択された前記セル交換手段の出
回線宛のセルを前記セル交換手段に出力することを特徴
とする請求項２もしくは請求項３もしくは請求項５もし
くは請求項６もしくは請求項８もしくは請求項９のいず
れかに記載のＡＴＭスイッチ。 - 【請求項１１】上記セル分配手段は、上記セル交換手段
の出回線毎に上記バッファ手段に蓄積されるセル数をカ
ウントするセルカウント手段と所定の時間間隔でカウン
トアップを行う時間カウント手段と、前記セルカウント
手段と時間カウント手段の加算値から所定の規則で出回
線を選択する判定回路とを備え、前記判定手段で選択さ
れた前記セル交換手段の出回線宛のセルを前記セル交換
手段に出力することを特徴とする請求項２もしくは請求
項３もしくは請求項５もしくは請求項６もしくは請求項
８乃至１０のいずれかに記載のＡＴＭスイッチ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31932897A JPH11154954A (ja) | 1997-11-20 | 1997-11-20 | Ａｔｍスイッチ |
| EP98121548A EP0918419A3 (en) | 1997-11-20 | 1998-11-17 | ATM switch |
| US09/193,414 US6507584B1 (en) | 1997-11-20 | 1998-11-18 | ATM switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31932897A JPH11154954A (ja) | 1997-11-20 | 1997-11-20 | Ａｔｍスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154954A true JPH11154954A (ja) | 1999-06-08 |
Family
ID=18108967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31932897A Pending JPH11154954A (ja) | 1997-11-20 | 1997-11-20 | Ａｔｍスイッチ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6507584B1 (ja) |
| EP (1) | EP0918419A3 (ja) |
| JP (1) | JPH11154954A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164927A (ja) * | 2000-10-04 | 2002-06-07 | Marconi Communications Inc | Ａｐｓポートのミラーリング |
| JP2004503136A (ja) * | 2000-06-30 | 2004-01-29 | マルコーニ コミュニケーションズ，インコーポレイテッド | キュー再同期：分散スイッチングシステムの同期式リアルタイムアップグレード |
| US7227861B2 (en) | 2000-08-31 | 2007-06-05 | Fujitsu Limited | Packet switch device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693904B1 (en) * | 1998-04-09 | 2004-02-17 | Lucent Technologies Inc. | Trace format for a sliced switch fabric |
| JP3731385B2 (ja) * | 1999-06-09 | 2006-01-05 | 株式会社日立製作所 | パケット交換装置 |
| US6993018B1 (en) * | 1999-08-03 | 2006-01-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Priority signaling for cell switching |
| US6687246B1 (en) * | 1999-08-31 | 2004-02-03 | Intel Corporation | Scalable switching fabric |
| US6853635B1 (en) * | 2000-07-24 | 2005-02-08 | Nortel Networks Limited | Multi-dimensional lattice network |
| JP3736338B2 (ja) | 2000-11-13 | 2006-01-18 | 株式会社日立製作所 | パケットスイッチ |
| KR100440574B1 (ko) * | 2001-12-26 | 2004-07-21 | 한국전자통신연구원 | 가변길이 패킷 스위칭 장치 |
| DE60225703T2 (de) * | 2002-12-16 | 2008-07-17 | Alcatel Lucent | Mehrkanaliges Netzknoten und Verfahren zur Vermittlung/Leitweglenkung den Daten |
| US20050053053A1 (en) * | 2003-09-09 | 2005-03-10 | Sonus Networks, Inc. | Method and apparatus for synchronized transport of data through an asynchronous medium |
| US7586925B2 (en) * | 2003-09-09 | 2009-09-08 | Sonus Networks, Inc. | Data adaptation protocol |
| US8238341B2 (en) * | 2008-04-25 | 2012-08-07 | Chi Mei Communication Systems, Inc. | Apparatus and method for processing voice over internet protocol packets |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2533091A1 (fr) | 1982-09-13 | 1984-03-16 | Cii Honeywell Bull | Systeme de detection et de correction d'erreurs de transmission d'un message binaire utilisant un code cyclique detecteur et correcteur d'erreurs de type reed-solomon entrelace |
| BE1000396A7 (fr) | 1987-03-18 | 1988-11-22 | Electronique Et Telecomm Bell | Systeme de commutation. |
| US4910731A (en) | 1987-07-15 | 1990-03-20 | Hitachi, Ltd. | Switching system and method of construction thereof |
| JP2569118B2 (ja) | 1987-07-15 | 1997-01-08 | 株式会社日立製作所 | スイッチングシステム及びその構成方法 |
| DE3742941A1 (de) | 1987-12-18 | 1989-07-06 | Standard Elektrik Lorenz Ag | Einrichtungen zur paketvermittlung |
| JPH01204548A (ja) | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | マトリクススイッチへのパケット転送方式 |
| JP2596087B2 (ja) | 1988-08-31 | 1997-04-02 | 日本電気株式会社 | パケットスイッチ方法 |
| FR2635242B1 (fr) | 1988-08-05 | 1990-10-05 | Lmt Radio Professionelle | Procede et dispositif de transmission en mode asynchrone mettant en oeuvre des microcellules |
| ATE97532T1 (de) | 1988-09-23 | 1993-12-15 | Siemens Ag | Verfahren und schaltungsanordnung zum uebertragen von nachrichtensignalen in einem breitband- kommunikationsnetz. |
| JP2860661B2 (ja) | 1989-03-14 | 1999-02-24 | 国際電信電話 株式会社 | Ａｔｍ交換機 |
| DE68917592T2 (de) | 1989-03-14 | 1995-01-26 | Alcatel Nv | Fernmeldevermittlungssystem. |
| JP3053094B2 (ja) | 1989-03-27 | 2000-06-19 | 株式会社日立製作所 | ディジタル信号の統計的多重化方法 |
| JP2892689B2 (ja) | 1989-07-05 | 1999-05-17 | 株式会社日立製作所 | パケット通信網およびパケット交換機 |
| DE4020775A1 (de) * | 1989-08-09 | 1991-02-14 | Standard Elektrik Lorenz Ag | Koppelnetz und koppelnetzmodul fuer ein atm-system |
| ATE149069T1 (de) | 1989-09-29 | 1997-03-15 | Siemens Ag | Schaltungsanordnung zum ermitteln der einer atm- vermittlungsanlage im zuge von virtuellen verbindungen jeweils zugeführten nachrichtensignalmenge und zur überprüfung der einhaltung festgelegter bitraten |
| JPH03207197A (ja) | 1990-01-09 | 1991-09-10 | Fujitsu Ltd | ディジタルクロスコネクト装置 |
| EP0441168B1 (en) | 1990-02-06 | 1996-10-16 | ALCATEL ITALIA Società per Azioni | System, packet structuring and device for processing output information from a signal encoder |
| DE4008078A1 (de) | 1990-03-14 | 1991-09-19 | Standard Elektrik Lorenz Ag | Kopierfaehige atm-vermittlungsstelle |
| US5136584A (en) | 1990-07-11 | 1992-08-04 | At&T Bell Laboratories | Hardware interface to a high-speed multiplexed link |
| CA2047891C (en) | 1990-07-26 | 1995-02-14 | Takatoshi Kurano | Routing system capable of effectively processing routing information |
| JP2993715B2 (ja) | 1990-08-17 | 1999-12-27 | 株式会社日立製作所 | Ａｔｍスイッチおよびその制御方法 |
| JP2764865B2 (ja) * | 1990-08-20 | 1998-06-11 | 富士通株式会社 | Ａｔｍ交換回路構成方式 |
| JP2677703B2 (ja) | 1990-08-20 | 1997-11-17 | 富士通株式会社 | Ｍｓｓｒ通話路のスイッチ段番号設定方式 |
| US5157654A (en) * | 1990-12-18 | 1992-10-20 | Bell Communications Research, Inc. | Technique for resolving output port contention in a high speed packet switch |
| US5166926A (en) | 1990-12-18 | 1992-11-24 | Bell Communications Research, Inc. | Packet address look-ahead technique for use in implementing a high speed packet switch |
| CA2059396C (en) | 1991-01-16 | 1996-10-22 | Hiroshi Yamashita | Compact device for checking a header error in asynchronous transfer mode cells |
| JPH0583291A (ja) * | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | Ａｔｍ試験方式 |
| JPH05145574A (ja) | 1991-11-20 | 1993-06-11 | Nec Corp | 出力バツフア型ａｔｍスイツチ |
| EP0576856A3 (en) * | 1992-06-30 | 1996-07-03 | Siemens Ag | Method and circuit for transmission of a continuous atm bitstream |
| EP0706297A1 (en) * | 1994-10-07 | 1996-04-10 | International Business Machines Corporation | Method for operating traffic congestion control in a data communication network and system for implementing said method |
| US5748629A (en) * | 1995-07-19 | 1998-05-05 | Fujitsu Networks Communications, Inc. | Allocated and dynamic bandwidth management |
| US5822321A (en) * | 1996-04-10 | 1998-10-13 | Telefonaktiebolaget Lm Ericsson | Minicell segmentation and reassembly |
-
1997
- 1997-11-20 JP JP31932897A patent/JPH11154954A/ja active Pending
-
1998
- 1998-11-17 EP EP98121548A patent/EP0918419A3/en not_active Withdrawn
- 1998-11-18 US US09/193,414 patent/US6507584B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503136A (ja) * | 2000-06-30 | 2004-01-29 | マルコーニ コミュニケーションズ，インコーポレイテッド | キュー再同期：分散スイッチングシステムの同期式リアルタイムアップグレード |
| US7227861B2 (en) | 2000-08-31 | 2007-06-05 | Fujitsu Limited | Packet switch device |
| JP2002164927A (ja) * | 2000-10-04 | 2002-06-07 | Marconi Communications Inc | Ａｐｓポートのミラーリング |
Also Published As
| Publication number | Publication date |
|---|---|
| US6507584B1 (en) | 2003-01-14 |
| EP0918419A2 (en) | 1999-05-26 |
| EP0918419A3 (en) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3736338B2 (ja) | パケットスイッチ | |
| JP2880271B2 (ja) | 帯域制御方法および回路 | |
| US6031838A (en) | ATM switching system | |
| CN100405344C (zh) | 用于在交换结构中分发缓冲区状态信息的装置和方法 | |
| US5555243A (en) | Self routing exchange and exchange system | |
| US6611527B1 (en) | Packet switching apparatus with a common buffer | |
| EP0413899B1 (en) | Packet switching system having bus matrix switch | |
| KR970704282A (ko) | 회로 에뮬레이터된 atm 교환기에서 stm셑을 스위칭시키기 위한 스위치 노드 및 방법 | |
| JPH11154954A (ja) | Ａｔｍスイッチ | |
| US6310875B1 (en) | Method and apparatus for port memory multicast common memory switches | |
| US6754216B1 (en) | Method and apparatus for detecting congestion and controlling the transmission of cells across a data packet switch | |
| US6963563B1 (en) | Method and apparatus for transmitting cells across a switch in unicast and multicast modes | |
| US6643294B1 (en) | Distributed control merged buffer ATM switch | |
| JPH10285173A (ja) | Ａｔｍセル処理装置 | |
| JPH08102749A (ja) | Ａｔｍスイッチ及びａｔｍスイッチによるパス張り替え方法 | |
| JP2682434B2 (ja) | 出力バッファ型ａｔｍスイッチ | |
| JP3319442B2 (ja) | Ａｔｍスイッチ | |
| JP3597113B2 (ja) | パケット交換装置 | |
| KR100441883B1 (ko) | 패킷 스위치 시스템의 입력 제어장치 및 방법 | |
| JP3092202B2 (ja) | Ａｔｍスイッチングシステム | |
| JP2584868B2 (ja) | セル交換装置 | |
| JP3079068B2 (ja) | Ａｔｍスイッチ | |
| JP3019853B2 (ja) | Ａｔｍスイッチおよびその制御方法 | |
| JP2871652B2 (ja) | Ａｔｍスイッチ | |
| JP3904839B2 (ja) | パケット交換装置及びパケット交換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060510 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |