[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH11103003A - 半導体装置及び半導体装置のリードフレーム - Google Patents

半導体装置及び半導体装置のリードフレーム

Info

Publication number
JPH11103003A
JPH11103003A JP10176005A JP17600598A JPH11103003A JP H11103003 A JPH11103003 A JP H11103003A JP 10176005 A JP10176005 A JP 10176005A JP 17600598 A JP17600598 A JP 17600598A JP H11103003 A JPH11103003 A JP H11103003A
Authority
JP
Japan
Prior art keywords
lead
die pad
semiconductor device
mold resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10176005A
Other languages
English (en)
Other versions
JP2971449B2 (ja
Inventor
Masao Nakayama
雅央 中山
Katsuji Tara
勝司 多良
Isamu Yuasa
勇 湯浅
Toshio Fujiwara
俊夫 藤原
Kaoru Muramatsu
薫 村松
Noboru Yoshida
昇 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10176005A priority Critical patent/JP2971449B2/ja
Publication of JPH11103003A publication Critical patent/JPH11103003A/ja
Application granted granted Critical
Publication of JP2971449B2 publication Critical patent/JP2971449B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 高周波用半導体装置を直流領域から高周波領
域まで安定して動作させると共に該高周波用半導体装置
の実装面積を小さくできるようにする。 【解決手段】 半導体チップ１１を銀ペースト材等を用
いて固着する方形状のダイパッド１２と、インナー側の
各端部がダイパッド１２の短辺側の端部と連続し一体に
形成された第１のリード１４と、インナー側の各端部が
ダイパッド１２を挟むようにそれぞれアウター側に延び
る１対の第２のリード１５とを有している。第２のリー
ド１５のインナー側の端部はダイパッド１２の長辺側の
端部に沿うように幅広に形成された幅広部１５ａを有し
ていると共に、第２のリード１５が幅広部１５ａに接続
する部分には貫通孔１５ｂが設けられている。半導体チ
ップ１１は、第２のリードとワイヤ１６Ａを用いて電気
的に接続され、ダイパッド１２とグランドワイヤ１６Ｂ
を用いて電気的に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面実装用樹脂封
止型パッケージを用いた高周波電力用半導体装置及びリ
ードフレームに関する。
【０００２】
【従来の技術】従来、高周波用半導体装置はセラミック
パッケージを用いて組み立てられることが多かったが、
近年は低コスト化を実現するためにモールド樹脂材を用
いたプラスチックパッケージを使用することが多くなっ
てきている。
【０００３】以下、高周波用半導体装置を従来のプラス
チックパッケージ用リードフレームを用いて製造する製
造方法を図面に基づいて説明する。
【０００４】図９（ａ）は従来の高周波用半導体装置の
製造方法のうちのボンディング工程における平面構成を
示している。図９（ａ）の平面図に示すように、方形の
ダイパッド１０２の中央部には高周波集積回路が形成さ
れた半導体チップ１０１が銀ペースト材１０３を用いて
固着されている。ダイパッド１０２の長辺方向をＸ軸方
向とし、短辺方向をＹ軸方向とすると、ダイパッド１０
２におけるＸ軸方向の両端部には接地用のグランドリー
ド１０４がそれぞれ接続されており、ダイパッド１０２
におけるＹ軸方向の両側部側には、それぞれがＹ軸方向
に延びると共に互いに間隔をおいた複数のリード１０５
が、ダイパッド１０２の両側部を挟み且つダイパッド１
０２側の各端部を該ダイパッド１０２の側部から間隔を
おいて配設されている。半導体チップ１０１に設けら
れ、該半導体チップ１０１を接地するためのグランドパ
ッド１０１ａとダイパッド１０２に設けられた接地点１
０２ａとは、グランドワイヤ１０６を用いて電気的に接
続されている。図９（ｂ）は半導体チップ１０１、ダイ
パッド１０２、グランドリード１０４のインナー側及び
リード１０５のインナー側の各端部をモールド樹脂１０
７を用いて一体に封止した後、各リードを所定の形状に
成形するベンド工程を終えた半導体装置の平面図を示
し、図９（ｃ）は図９（ｂ）のＸ−Ｘ線における断面図
を示している。ここで、グランドリード１０４は、例え
ば、実装基板１０９等のグランドランド１０８に接続さ
れて接地されている。なお、プラスティックモールド樹
脂を形成するモールド樹脂材には熱硬化性のエポキシ樹
脂やシリカからなるフィラ等が含まれている。
【０００５】
【発明が解決しようとする課題】一般に、高周波用半導
体装置の分野においては、モールド樹脂１０７の放熱性
の向上、すなわち熱抵抗の抑制とグランドワイヤ１０６
の短縮化とが、ＤＣ（直流）領域から高周波数領域まで
の全周波数領域にわたって高周波用半導体装置を安定し
て動作させる上で不可欠となる。
【０００６】しかしながら、図９（ａ）に示すように、
前記従来の高周波用半導体装置は、半導体チップ１０１
から発生する熱が、ダイパッド１０２及びグランドリー
ド１０４を介して、図９（ｂ）に示す実装基板１０９に
設けられたグランドランド１０８に伝導するため、半導
体チップ１０１からモールド樹脂１０７の外部へ放熱す
る放熱部を兼ねたグランドランド１０８までの熱伝導の
距離が長く、且つ、グランドリード１０４とグランドラ
ンド１０８との接地面積を確保するのが困難であるた
め、半導体チップ１０１から発生する熱を効率よく放熱
することができない。このため、半導体チップ１０１を
電力変換素子として使用する場合に、該半導体チップ１
０１から発生する熱が十分に放熱されないため、半導体
チップ１０１が熱暴走して破損してしまい、信頼性が著
しく低下するという問題を有している。
【０００７】特に、小型の表面実装用パッケージにおい
ては、放熱特性と共に機械的強度等も問題となる。例え
ば、表面実装用パッケージが実装される側の底面のモー
ルド樹脂１０７の厚さを放熱特性を向上させるために薄
くすると、モールド樹脂１０７の封止強度が弱くなるた
め、リード１０５やダイパッド１０２がモールド樹脂材
１０７から外れてしまうという問題を有している。
【０００８】また、図９（ａ）に示すように、ダイパッ
ド１０２の所定位置に半導体チップ１０１を機械的に載
置（ダイボンディング）する際に、ダイパッド１０２上
の半導体チップ１０１に、Ｘ方向及びＹ方向にそれぞれ
０．１ｍｍ〜０．５ｍｍ程度のばらつきが生ずる。この
ように、半導体チップ１０１の載置位置にばらつきが発
生すると、例えば、半導体チップ１０１に設けられたボ
ンディングパッド１０１ａとダイパッド１０２に設けら
れた接地点１０２ａとをグランドワイヤ１０６を用いて
接続する際に、該接地点１０２ａを半導体チップ１０１
の側面からＹ方向に０．５ｍｍ〜１ｍｍ程度の載置マー
ジンを持たせる必要があるため、グランドワイヤ１０６
の長さが載置マージンの分だけ長くなる。このため、半
導体チップ１０１をＤＣから高い周波数までの範囲で電
力変換素子として動作させる場合には、グランドワイヤ
１０６の寄生インダクタンスによって発振等が生じ、動
作が不安定となるという問題を有している。
【０００９】また、ダイパッド１０２の所定位置に半導
体チップ１０１を銀ペースト材１０３等の固着材を用い
て固着した後、例えば、前述と同様にボンディングパッ
ド１０１ａと接地点１０２ａとをグランドワイヤ１０６
を用いて接続する際に、銀ペースト材１０３が半導体チ
ップ１０１の周縁部に広がることを考慮して、ダイパッ
ド１０２上の接地点１０２ａをあらかじめ半導体チップ
１０１の側面から離して設定する必要があり、同様にグ
ランドワイヤ１０６の長さにマージンを必要とする。
【００１０】さらに、パッケージングされた半導体装置
を実装基板に実装する際に、グランドリード１０４の底
面とリード１０５の底面とがモールド樹脂１０７の底面
とほぼ等しい位置となるように、ベンド工程においてグ
ランドリード１０４とリード１０５とが適当に曲げらて
いる。このベンド工程においては、グランドリード１０
４及びリード１０５におけるモールド樹脂１０７の側部
からの長さを２ｍｍから１５ｍｍ程度に設定しておく必
要があるため、グランドリード１０４及びリード１０５
の長さをいずれも短くできないので、半導体装置の実装
面積を縮小できないという問題を有している。
【００１１】本発明は、前記従来の問題を解決し、高周
波用半導体装置を直流領域から高周波領域まで安定して
動作させると共に、高周波用半導体装置の実装面積を小
さくできるようにすることを目的とする。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、半導体素子を載置するダイパッド及びリ
ードの底面の少なくとも一部をパッケージであるモール
ド樹脂に露出させると共に、該モールド樹脂に露出した
ダイパッド及びリードの互いの露出部をほぼ同一面とな
るように構成する。
【００１３】本発明に係る第１の半導体装置は、ダイパ
ッドと、ダイパッドの上に載置された半導体素子と、イ
ンナー側の端部がダイパッドと接続された第１のリード
と、インナー側の端部が半導体素子とワイヤにより電気
的に接続された第２のリードと、ダイパッド、半導体素
子、第１のリードのインナー部及び第２のリードのイン
ナー部を一体に封止しているモールド樹脂とを備えた半
導体装置であって、ダイパッドは、該ダイパッドの底面
の少なくとも一部がモールド樹脂の底面から露出してい
る露出部を有し、第１のリードは、該第１のリードの底
面の少なくとも一部がモールド樹脂の底面から露出して
いる露出部を有し、第２のリードは、該第２のリードの
底面の少なくとも一部がモールド樹脂の底面から露出し
ている露出部を有し、ダイパッドの露出部と第２のリー
ドの露出部とは、ほぼ同一面上に位置している。
【００１４】第１の半導体装置によると、ダイパッドの
底面の少なくとも一部が前記モールド樹脂の底面から露
出している露出部を有し、且つ、ダイパッドの露出部と
第２のリードの露出部とがほぼ同一面上に位置している
ため、実装基板にモールド樹脂の底面側を実装する際に
該ダイパッドが基板面に直接接するので、半導体素子か
ら発生する熱がダイパッドから実装基板に直接伝導され
るようになり、その結果、半導体素子から実装基板まで
の熱伝導の距離が短縮される。
【００１５】また、第１及び第２のリードの底面の少な
くとも一部がモールド樹脂の底面からそれぞれ露出する
露出部を有し、且つ、ダイパッドの露出部と第２のリー
ドの露出部とがほぼ同一面上に位置しているため、実装
基板にモールド樹脂の底面側を実装する際に実装基板と
モールド樹脂の底面内で電気的に接続可能となる。
【００１６】第１の半導体装置において、ダイパッドの
側部には、載置面にほぼ平行に張り出す薄肉部が設けら
れ、該薄肉部はモールド樹脂により覆われていることが
好ましい。
【００１７】第１の半導体装置において、薄肉部はダイ
パッドの側部が圧延されてなることが好ましい。
【００１８】第１の半導体装置において、第２のリード
のインナー部が、インナー側の端部における底面と薄肉
部の底面とをモールド樹脂の底面からほぼ同等の高さと
する屈曲部を有していることが好ましい。
【００１９】第１の半導体装置において、第２のリード
のインナー部が、インナー側の端部が底面から上面に向
かう方向に屈曲する屈曲部を有していることが好まし
い。
【００２０】第１の半導体装置において、第２のリード
のインナー側の端部の底面が、ダイパッドの載置面に比
べて、モールド樹脂の底面からの位置が高いことが好ま
しい。
【００２１】第１の半導体装置において、第２のリード
のインナー側の端部における上面側のモールド樹脂の厚
さが、第２のリードのインナー側の端部における底面側
のモールド樹脂の厚さよりも大きいことが好ましい。
【００２２】第１の半導体装置において、屈曲部には、
第２のリードを貫通する貫通孔が設けられていることが
好ましい。
【００２３】第１の半導体装置において、第２のリード
が、ダイパッドの側面から間隔をおいてダイパッドを互
いに挟むように設けられた少なくとも１対のリードを含
み、第２のリードのうちの少なくとも１つが、インナー
側の端部が幅広に形成された幅広部を有していることが
好ましい。
【００２４】第１の半導体装置において、モールド樹脂
に含まれるフィラの粒径が１００μｍ以下であることが
好ましい。
【００２５】第１の半導体装置において、ダイパッドの
載置面の幅が底面の幅よりも大きいことが好ましい。
【００２６】第１の半導体装置において、半導体素子の
上面と第２のリードのインナー側の端部の上面とが、モ
ールド樹脂の底面からほぼ同等の高さに位置しているこ
とが好ましい。
【００２７】第１の半導体装置において、第１のリード
がダイパッドの一端及び他端からそれぞれ延びており、
第２のリードが、ダイパッドの側面から間隔をおいてダ
イパッドを互いに挟むように設けられた少なくとも１対
のリードを含むことが好ましい。
【００２８】第１の半導体装置において、ダイパッドに
は、載置面の周縁部に該載置面からほぼ垂直に突出する
突出部が設けられていることが好ましい。
【００２９】第１の半導体装置において、ダイパッドに
おける突出部の上面と半導体素子の上面とが、モールド
樹脂の底面からほぼ同等の高さに位置していることが好
ましい。
【００３０】第１の半導体装置において、ダイパッドに
おける突出部の上面と第２のリードのインナー側の端部
の上面とがモールド樹脂の底面からほぼ同等の高さに位
置していることが好ましい。
【００３１】第１の半導体装置において、ダイパッドの
上には２つ以上の半導体素子が載置され、ダイパッドの
載置面には、各半導体素子の間に凹部又は突出部が設け
られていることが好ましい。
【００３２】第１の半導体装置において、第１のリード
が側部に形成された凹部又凸部を有していると共に、第
１のリードの底面がモールド樹脂の底面に全面的に露出
していることが好ましい。
【００３３】第１の半導体装置において、凹部又は凸部
がモールド樹脂の底面の中心点において非対称に位置す
るように設けられていることが好ましい。
【００３４】第１の半導体装置において、第１のリード
のインナー部には、底面側から上面側に湾曲する湾曲部
が設けられ、該湾曲部の内部にはモールド樹脂が充填さ
れていることが好ましい。
【００３５】第１の半導体装置において、モールド樹脂
が凹部を有し、該凹部の底面が第１のリード及び第２の
リードにそれぞれ対応するように鏡面部及び非鏡面部に
分割されてなることが好ましい。
【００３６】本発明に係る第２の半導体装置は、ダイパ
ッドと、ダイパッドの上に載置された半導体素子と、ダ
イパッドと接続された第１のリードと、ダイパッドの側
面から間隔をおいてダイパッドを互いに挟む少なくとも
１対のリードを含む第２のリードとを備え、ダイパッ
ド、第１のリード及び第２のリードは、モールド樹脂材
によりダイパッド、第１のリード及び第２のリードのそ
れぞれの底面部の少なくとも一部がほぼ同一面となるよ
うに一体に封止され、第２のリードのインナー側の端部
の上面は、ダイパッドの上面よりも高くなるように設け
られ、ダイパッドは、該ダイパッドの上面における第２
のリード側の縁部が該ダイパッドの側面から張り出す張
り出し部を有しており、モールド樹脂材は、第２のリー
ドのインナー側の端部及び張り出し部の間の領域、並び
に第２のリードのインナー側の端部の下側及び張り出し
部の下側の各領域にも充填されている。
【００３７】第２の半導体装置によると、ダイパッド、
第１のリード及び第２のリードのそれぞれの底面部の少
なくとも一部がほぼ同一面となるようにモールド樹脂材
により一体に封止されており、モールド樹脂材が、第２
のリードのインナー側の端部及び張り出し部の間の領
域、並びに第２のリードのインナー側の端部の下側及び
張り出し部の下側の各領域にも充填されているため、表
面実装型の半導体装置であっても、ダイパッド、第１の
リード及び第２のリードのそれぞれがモールド樹脂材か
らなるパッケージから剥離しにくい。
【００３８】第２の半導体装置において、第２のリード
のうちの少なくとも１つが、インナー側の端部に、ダイ
パッドの側面に沿って延び且つ半導体素子の第２のリー
ド側の長さよりも大きいか又は同等の幅を持つ幅広部を
有していることが好ましい。
【００３９】第２の半導体装置において、第２のリード
の幅広部と半導体素子とが、互いに長さがほぼ等しく且
つほぼ平行な２本以上のワイヤにより電気的に接続され
ていることが好ましい。
【００４０】第２の半導体装置において、ダイパッドが
該ダイパッドの上面の第２のリード側に半導体素子と電
気的な接続を行なうワイヤ接続部を有していることが好
ましい。
【００４１】第２の半導体装置において、ワイヤ接続部
が張り出し部であることが好ましい。
【００４２】本発明に係る半導体装置のリードフレーム
は、ダイパッドと、インナー側の端部がダイパッドと一
体に形成された第１のリードと、インナー側の各端部が
ダイパッドと間隔をおき、且つ、該ダイパッドを互いに
挟むように設けられた少なくとも１対の第２のリードと
を備え、ダイパッドの側部には、半導体素子を載置する
載置面にほぼ平行に張り出す薄肉部が設けられ、第２の
リードのインナー部には、インナー側の端部が底面から
上面に向かう方向に屈曲する屈曲部が設けられ、ダイパ
ッドの底面の少なくとも一部と第２のリードの底面の少
なくとも一部とがほぼ同一面をなすように形成されてい
る。
【００４３】本発明の半導体装置のリードフレームによ
ると、ダイパッドの底面の少なくとも一部と第２のリー
ドの底面の少なくとも一部とがほぼ同一面をなすように
形成されているため、ダイパッドと該ダイパッドに固着
される半導体素子と第１及び第２のリードのインナー部
とをモールド樹脂を用いて一体に封止する際に、該モー
ルド樹脂の底面からダイパッドの底面が露出すると共に
該モールド樹脂の底面の周縁部から第２のリードが露出
する。これにより、半導体素子から発生する熱がダイパ
ッドから実装基板に直接伝導されるため、熱伝導の距離
が短縮され、且つ、第２のリードのインナー部は、実装
基板とモールド樹脂の底面内で電気的に接続可能とな
る。
【００４４】また、ダイパッドの側部には、半導体素子
を載置する載置面にほぼ平行に張り出す薄肉部が設けら
れているため、該薄肉部がモールド樹脂により覆われ
る。
【００４５】また、第２のリードのインナー部には、イ
ンナー側の端部が底面から上面に向かう方向に屈曲する
屈曲部が設けらているため、第２のリードのインナー部
の底面がモールド樹脂により覆われると共に、ダイパッ
ドの上に載置される半導体素子の上面と第２のリードの
インナー側の端部の上面との位置が接近する。
【００４６】
【発明の実施の形態】
（第１の実施形態）本発明の第１の実施形態を図面に基
づいて説明する。
【００４７】図１は本発明の第１の実施形態に係る半導
体装置であって、図１（ａ）は該半導体装置の平面構成
を示し、図１（ｂ）は図１（ａ）のＩ−Ｉ線における断
面構成を示し、図１（ｃ）は該半導体装置が基板等に実
装される側の面である底面側の平面構成を示している。
図１（ａ）に示すように、本半導体装置は、高周波集積
回路が形成された半導体素子としての半導体チップ１１
と、該半導体チップ１１が上面に載置される方形状のダ
イパッド１２と、インナー側の各端部がダイパッド１２
の短辺側の端部と連続し一体に形成された第１のリード
１４と、インナー側の各端部がダイパッド１２を挟んで
間隔をおき且つアウター側にそれぞれ延びる１対の第２
のリード１５とを有している。ここで、ダイパッド１２
における半導体チップ１１の載置面は、第１のリード１
４の側部の一部分に対してコイニング又はベンドを選択
的に行なうことにより、載置面の短辺方向の幅が第１の
リード１４の幅よりも大きくなるように形成されてい
る。
【００４８】第２のリード１５のインナー側の各端部
は、ダイパッド１２の長辺側の端部に沿うように幅広に
形成され、且つ、幅寸法が半導体チップ１１の長辺方向
の長さ寸法よりも大きいか又は同等の幅広部１５ａを有
している。第２のリード１５が幅広部１５ａと接続する
部分には第２のリード１５を上面側から底面側に貫通す
る貫通孔１５ｂがそれぞれ設けられている。
【００４９】半導体チップ１１は、ワイヤ１６Ａにより
第２のリードと電気的に接続されると共に、グランドワ
イヤ１６Ｂによりダイパッド１２における第２のリード
１５側の張り出し部と電気的に接続されている。このよ
うに、本実施形態においては、ダイパッド１２の張り出
し部をワイヤ接続部としている。
【００５０】なお、１対の第２のリード１５の各端部に
幅広部１５ａを設けているが、いずれか１方でもよい。
【００５１】また、第２のリード同士がダイパッド１２
を挟んで互いに対向するように設けられているが、必ず
しも対向させる必要はない。但し、対向させる方がモー
ルド樹脂材の保持力が大きくなる。
【００５２】また、第２のリード１５を１対のみとして
いるが、半導体チップ１１の大きさ又は回路の種類に応
じて第２のリード１５を増やしてもよい。但し、この場
合は、ダイパッド１２の両側面で第２のリードの本数を
必ずしも等しくする必要はない。
【００５３】図１（ｂ）に示すように、第２のリード１
５が幅広部１５ａと接続する部分には、底面から上面に
向かう方向に屈曲する屈曲部１５ｃが設けられている。
また、ダイパッド１２の長辺側の側部には、載置面にほ
ぼ平行に張り出す張り出し部である薄肉部１２ａが設け
られている。これらダイパッド１２、該ダイパッド１２
に載置された半導体チップ１１、第１のリード１４のイ
ンナー部及び第２のリード１５のインナー部がモールド
樹脂１７によって一体に封止されている。
【００５４】図１（ｃ）の半導体装置の下面図に示すよ
うに、ダイパッド１２及び該ダイパッド１２に接続され
る第１のリード１４の底面は全面的にモールド樹脂１７
の底面から露出しており、第２のリード１５は屈曲部１
５ｃが設けられているため、該第２のリード１５の底面
はモールド樹脂１７の底面の周縁部でのみ露出すること
になる。さらに、ダイパッド１２の底面並びに第１のリ
ード１４及び第２のリード１５のインナー側の底面は、
いずれもモールド樹脂１７の底面とほぼ同一面をなすよ
うに形成されている。ここで、この同一面とは半導体装
置を表面実装する際に必要となる面をいう。
【００５５】このように、本実施形態よると、モールド
樹脂１７の底面には、ダイパッド１２及び該ダイパッド
１２に接続される第１のリード１４の底面が全面的に露
出すると共に、第２のリード１５の底面がモールド樹脂
１７の底面の周縁部及びその外側でのみ露出するため、
ダイパッド１２の底面及び第１のリード１４のインナー
側の底面を実装基板上のグランドランド（図示せず）と
接するように実装すれば、半導体チップ１１から発せら
れる熱はダイパッド１２及び第１のリード１４から直接
グランドランドに伝わるので、放熱効果を大幅に向上さ
せることができると共に、半導体チップ１１からグラン
ドランドに至るまでの寄生インダクタンスを大幅に低減
することができる。従って、半導体チップ１１に形成さ
れた高周波集積回路は、熱的損傷を受けることなく、Ｄ
Ｃから高周波領域まで安定した動作が可能となる。
【００５６】また、モールド樹脂１７の底面からダイパ
ッド１２、第１のリード１４及び第２のリード１５の各
底面が露出するため、該モールド樹脂１７の底面内にお
いて、実装基板と電気的に接続できるので、半導体装置
の実装面積を縮小できると共に、該半導体装置をはんだ
等の固着材を用いて実装基板等に実装する際に、固着材
がモールド樹脂１７の底面に均等に広がり易くなるの
で、電気的に確実に接続され、且つ、機械的強度が向上
する。
【００５７】また、ダイパッド１２の底面並びに第１の
リード１４及び第２のリード１５のインナー側の底面
は、いずれもモールド樹脂１７の底面とほぼ同一面をな
すように形成されているため、通常、樹脂封止工程後に
行なう第１のリード１４及び第２のリード１５に対する
ベンド工程が不要となるので、半導体装置の組立工程を
短縮することができる。
【００５８】さらに、モールド樹脂１７におけるダイパ
ッド１２の薄肉部１２ａの底面側の領域にモールド樹脂
材が充填されているため、ダイパッド１２の底面及び第
１のリード１４のインナー側の底面が露出していても、
該ダイパッド１２及び第１のリード１４が剥離しにくく
なる。ここでは、ダイパッド１２の薄肉部１２ａを圧延
により形成しているため、ダイパッド１２を折り曲げる
ことなく容易に且つ確実に薄肉部１２ａを形成でき、載
置面の広がりと平坦性とを確実に得ることができる。こ
の圧延工程を第２のリード１５における屈曲部１５ｃの
折り曲げ金型を用いて第２のリード１５の折り曲げ処理
と同時に行なうと製造工程も短縮できる。さらに、薄肉
部１２ａは、ダイパッド１２のみならず第１のリード１
４の両側部にわたって設けると強度が一段と向上する。
【００５９】また、薄肉部１２ａの厚さは、ダイパッド
１２本体の厚さの２０％程度から９０％程度であること
が望ましい。従って、ダイパッド１２本体における底面
から薄肉部１２ａの底面までの高さは、ダイパッド１２
本体の厚さの１０％程度から８０％程度となる。
【００６０】また、薄肉部１２ａの第２のリード１５側
への張り出し長さは、ダイパッド１２本体の底面から薄
肉部１２ａの底面までの距離と同程度か４倍程度までの
距離であることが望ましい。このようにすると、ダイパ
ッド１２がモールド樹脂１７から剥離することを確実に
防止できると共に、ダイパッド１７の載置面が広がるた
め、該載置面の周縁部に位置するボンディング部にワイ
ヤを接続するパッドを確実に設けることができる。
【００６１】また、ダイパッド１２には、薄肉部１２ａ
の代わりに、第１のリード１４が延びる方向に対して垂
直方向の断面形状が、上面が大きく底面が小さい逆台形
状であってもよい。このようにすると、ダイパッド１２
の底面の幅が載置面の幅よりも小さくなるため、底面側
に向かってテーパー状をなす両側面の底面側の領域にモ
ールド樹脂材が充填される。その結果、ダイパッド１２
の底面がモールド樹脂１７の底面に露出していても、ダ
イパッド１２の両側面の下側に充填されるモールド樹脂
材によって、ダイパッド１２のモールド樹脂１７からの
剥離を防止できる。ここで、断面形状が、上面に対して
底面が絶対的に小さい逆台形状（極端な場合が逆三角形
である。）の場合はテーパー状の側面を底面の一部とみ
なせる。なお、逆台形状とするには、ダイパッド１２の
薄肉部１２ａと同様にコイニングを行なえばよい。
【００６２】一方、各第２のリード１５のインナー部に
は屈曲部１５ｃが設けられているため、モールド樹脂１
７における第２のリード１５のインナー側の端部の底面
側の領域にモールド樹脂材が充填されるので、第２のリ
ード１５の底面がモールド樹脂１７の底面に露出してい
ても、第２のリード１５がモールド樹脂１７から剥離す
ることがない。また、該屈曲部１５ｃが設けられている
ことにより、ダイパッド１２に載置された半導体チップ
１１の上面と第２のリード１５の上面とのモールド樹脂
１７の底面からの位置がほぼ等しくなるので、半導体チ
ップ１１の上面に設けられたボンディングパッド１１ａ
と第２のリード１５との距離が短くなり、その結果、ボ
ンディングパッド１１ａと第２のリード１５とを接続す
るワイヤ１６Ａの長さを短縮することができる。
【００６３】また、第２のリード１５のインナー側の各
端部には幅広部１５ａが形成されているため、第２のリ
ード１５と半導体チップ１１とを接続するワイヤ１６Ａ
を配置する面積が拡大されるので、ワイヤ１６Ａの本数
を多くすることができ、その結果、ワイヤ１６Ａの配線
抵抗及び寄生インダクタンスが低減されると共に、リー
ド自体の引っ張り強度を増大させることができる。
【００６４】なお、第２のリード１５における、インナ
ー側の端部の上面とアウター側の端部の上面との高さの
差は、第２のリード１５の厚さの２０％から１００％程
度までであることが望ましい。
【００６５】さらに、第２のリード１５におけるインナ
ー側の端部の底面の位置と、ダイパッド１２における薄
肉部１２ａの底面との位置とを等しくしておくと、第２
のリード１５及びダイパッド１２をベンド加工する際
や、半導体チップ１１におけるボンディングパッド１１
ａと第２のリード１５とをワイヤ１６Ａを用いて接続す
る際に、第２のリード１５における幅広部１５ａの底面
と薄肉部１２ａの底面とに共に接するように、例えば、
金属からなり平坦面を持つガイド用の治具を挿入するこ
とができるので、第２のリード１５及びダイパッド１２
に生じるワイヤボンディング面の歪みや反りを緩和する
ことができる。これにより、ワイヤボンドの精度を向上
させることができる。
【００６６】また、モールド樹脂１７の上面と第２のリ
ード１５における幅広部１５ａの上面との間に充填され
るモールド樹脂材の厚さは、モールド樹脂１７の底面と
第２のリード１５における幅広部１５ａの底面との間に
充填されるモールド樹脂材の厚さに比べて３倍以上大き
いことが好ましい。このようにすると、パッケージとし
てのモールド樹脂１７の強度を確実に保つことができ
る。
【００６７】また、第２のリード１５には、幅広部１５
ａに接続する部分に第２のリード１５を貫通する貫通孔
１５ｂが設けられているため、モールド工程においてモ
ールド樹脂１７における幅広部１５ａの底面側の領域に
もモールド樹脂材が十分に充填される。なお、モールド
樹脂材がパッケージ内に均等に充填されるよう、モール
ド樹脂材に含まれるフィラの粒径は１００μｍ以下であ
ることが好ましい。
【００６８】なお、本実施形態においては、ダイパッド
１２の平面形状を方形状、特に長方形状として説明した
が、これに限らず、載置する半導体チップ１１、第２の
リード１５又はモールド樹脂１７の形状をも考慮した所
望の形状であればよい。
【００６９】（第２の実施形態）以下、本発明の第２の
実施形態を図面に基づいて説明する。
【００７０】図２は本発明の第２の実施形態に係る半導
体装置の構成であって、図２（ａ）は該半導体装置の断
面構成を示し、図２（ｂ）はダイパッドのみの断面構成
を示している。図２（ａ）は図１（ｂ）と同様に、第１
のリード（図示せず）に接続され、該第１のリードが延
びる方向に対する垂直方向の断面構成を示している。図
２（ａ）において、図１（ｂ）に示した構成部材と同一
の構成部材には同一の符号を付すことにより説明を省略
する。本実施形態に係るダイパッド１２には載置面の両
側部に薄肉部１２ａがそれぞれ設けられていると共に、
一方の薄肉部には、半導体チップ１１の厚さの５％から
１００％程度までの厚さで載置面にほぼ垂直に突出する
突出部としてのチップ位置規制部１２ｂが設けられてい
る。第１の実施形態と同様にコイニングやベンドを行な
って成形することができ、且つ、ダイパッド１２の薄肉
部１２ａと同一の工程で形成できるため、新たな製造工
程を追加する必要がない。
【００７１】このように、本実施形態によると、ダイパ
ッド１２の載置面にほぼ垂直に突出するチップ位置規制
部１２ｂが設けられているため、ダイボンディング工程
において半導体チップ１１をダイパッドに載置する際
に、ダイパッド１２の載置面における載置位置を規制で
きるので、該載置位置の載置マージンを小さくできるよ
うになり、その結果、ワイヤボンディング工程において
ボンディングするワイヤのワイヤ長を載置マージンが小
さくなった分だけ短縮することができる。
【００７２】また、半導体チップ１１の上面に形成され
ているボンディングパッドとダイパッド１２の上面との
距離がチップ位置規制部１２ｂにより短縮されるので、
グランドワイヤ１６Ｂの長さが短くなる。その結果、該
グランドワイヤ１６Ｂの寄生インダクタンス成分が低減
するので、半導体装置の高周波特性が劣化することがな
い。ここで、ダイパッド１２におけるチップ位置規制部
１２ｂの載置面の高さは、半導体チップ１１の厚さの５
％から１００％程度までとする。
【００７３】また、チップ位置規制部１２ｂの上面の位
置は、第２のリード１５のインナー側の端部の上面の位
置と同等か又は小さくなるようにすることが好ましい。
このようにすると、モールド樹脂材を用いて封止する際
に、ワイヤ１６Ａがモールド樹脂材の流れによって生じ
得るダイパッド１２のチップ位置規制部１２ｂとの接触
を防止できるので、半導体装置の製造工程における信頼
性を向上させることができる。
【００７４】また、図２（ａ）に示すように、第２のリ
ード１５のインナー側の端部の底面の位置は、ダイパッ
ド１２における薄肉部１２ａの底面の位置に比べて高く
なるように形成されているため、モールド工程におい
て、モールド樹脂１７におけるモールド樹脂材の厚さが
小さいためにモールド樹脂材が十分に充填されにくい第
２のリード１５の底面側の領域にまで確実にモールド樹
脂材を充填することができる。これにより、第２のリー
ド１５がモールド樹脂１７から剥離しにくくなり、強度
を保持できる。ここで、モールド樹脂材がモールド樹脂
１７における第２のリード１５の底面側の領域にも確実
に充填され均等化するように、モールド樹脂材に含まれ
るフィラの粒径が１００μｍ以下であることが好まし
い。
【００７５】なお、図２（ｂ）に示すように、ダイパッ
ド１２の両薄肉部にチップ位置規制部１２ｂを設けても
よい。
【００７６】（第３の実施形態）以下、本発明の第３の
実施形態を図面に基づいて説明する。
【００７７】図３は本発明の第３の実施形態に係る半導
体装置の構成であって、図３（ａ）は該半導体装置にお
けるダイパッドの平面構成を示し、図３（ｂ）は図３
（ａ）のII−II線における断面構成を示している。図３
（ａ）及び（ｂ）において、図２（ａ）に示した構成部
材と同一の構成部材には同一の符号を付すことにより説
明を省略する。図３（ａ）に示すように、ダイパッド１
２の載置面には、その中央部に面内方形状で且つダイパ
ッド１２の長辺に対して垂直方向に延びると共に、載置
面に対し凹部をなす固着材拡散阻止部１２ｃが形成され
ており、該固着材拡散阻止部１２ｃを挟むように第１の
半導体チップ１１Ａと第２の半導体チップ１１Ｂとが銀
ペースト等からなる固着材１３を用いてダイパッドにそ
れぞれ固着されている。
【００７８】このように、一のダイパッド１２に複数の
半導体チップ１１Ａ，１１Ｂを載置する場合であって
も、互いに隣接する半導体チップの間に面内方形状で且
つ断面凹形状の固着材拡散阻止部１２ｃが設けられてい
るため、固着材１３が載置面に拡散することを阻止でき
る。従って、固着材１３が載置面上に拡散しないため、
各半導体チップ１１Ａ，１１Ｂをそれぞれ載置する際
に、ダイパッド１２の載置面における載置マージンを小
さくできるので、複数の半導体チップ１１Ａ，１１Ｂを
より近接して載置することができる。その結果、半導体
チップ１１Ａ，１１Ｂ同士をワイヤを用いて電気的に接
続する場合には、該ワイヤのワイヤ長を短縮できるの
で、該ワイヤの抵抗値及び寄生インダクタンスが低減
し、各半導体チップ１１Ａ，１１Ｂにそれぞれ形成され
た集積回路が高周波用回路であるなら、これらの高周波
用回路をＤＣから高周波領域までにわたって安定して動
作させることができる。ここで、固着材拡散阻止部１２
ｃの深さは、所定の強度を保つため、ダイパッド１２の
厚さの９５％以下であることが好ましい。
【００７９】また、ダイパッド１２をエッチング処理を
用いて形成する際に、固着材拡散阻止部１２ｃをダイパ
ッド１２の載置面の所定位置に対してエッチングを行な
うことにより形成すれば、新たな製造工程は不要とな
る。
【００８０】（第４の実施形態）以下、本発明の第４の
実施形態を図面に基づいて説明する。
【００８１】図４は本発明の第４の実施形態に係る半導
体装置の構成であって、図４（ａ）はダイパッドの平面
構成を示し、図４（ｂ）は図４（ａ）のIII −III 線に
おける断面構成を示している。図４（ａ）及び（ｂ）に
おいて、図３（ａ）に示した構成部材と同一の構成部材
には同一の符号を付すことにより説明を省略する。図４
（ａ）に示すように、ダイパッド１２の載置面には、導
電体からなり、中央部に面内方形状で且つダイパッド１
２の長辺に対して垂直方向に延びると共に、載置面に対
して突出する突出部としての固着材拡散阻止部１２ｄが
形成されており、該固着材拡散阻止部１２ｄを挟むよう
に第１の半導体チップ１１Ａと第２の半導体チップ１１
Ｂとが銀ペースト等からなる固着材１３を用いてダイパ
ッドにそれぞれ固着されている。
【００８２】本実施形態によると、一のダイパッド１２
に複数の半導体チップ１１Ａ，１１Ｂを載置する場合
に、互いに隣接する半導体チップの間に面内方形状で且
つ断面方形状の固着材拡散阻止部１２ｄが設けられてい
るため、載置面に固着材１３が拡散することを阻止でき
るので、半導体チップ１１Ａ，１１Ｂをそれぞれ載置す
る際の載置マージンを小さくできる。その結果、複数の
半導体チップ１１Ａ，１１Ｂをより近接して載置するこ
とができるため、ワイヤボンディング用ワイヤのワイヤ
長を短くすることができる。ここで、固着材拡散阻止部
１２ｄの載置面からの高さは、ダイパッド１２の厚さの
５％から１００％程度であることが好ましい。
【００８３】このようにすると、固着材１３の拡散を阻
止できるのみならず、各半導体チップ１１Ａ，１１Ｂと
ダイパッド１２とをそれぞれワイヤ１６を用いて電気的
に接続する際に、各半導体チップ１１Ａ，１１Ｂにおけ
るボンディングパッド１１ａと固着材拡散阻止部１２ｄ
の上面とを接続すれば、ワイヤ１６のワイヤ長をさらに
短縮できるので、ワイヤ１６の寄生インダクタンスを一
層低減することができる。
【００８４】さらに、固着材拡散阻止部１２ｄは、ダイ
パッド１２の載置面から突出しているため、該載置面に
おける載置マージンを小さくできることから、ダイパッ
ド１２に載置される各半導体チップ１１Ａ，１１Ｂの載
置位置を最適な位置に規制する効果も得ることができ
る。
【００８５】（第４の実施形態の一変形例）以下、第４
の実施形態の一変形例を図面に基づいて説明する。
【００８６】図４（ｃ）は本変形例に係る半導体装置に
おけるダイパッドの平面構成を示し、図４（ｄ）は図４
（ｃ）のIＶ−IＶ線における断面構成を示している。図
４（ｃ）及び（ｄ）において、図４（ａ）に示した構成
部材と同一の構成部材には同一の符号を付すことにより
説明を省略する。図４（ｃ）に示すように、本変形例
は、ダイパッド１２の載置面に、導電体からなり、面内
方形状で且つダイパッド１２の長辺に対して垂直方向に
延びると共に載置面に対して突出部をなし、半導体チッ
プの数に対応する数の固着材拡散阻止部１２ｄが形成さ
れている。これにより、載置面における載置位置を半導
体チップごとに規制することができる。
【００８７】さらに、各固着材拡散阻止部１２ｄは導電
性を有しているため、各半導体チップの上面に形成され
たボンディングパッドに最も近い位置の固着材拡散阻止
部１２ｄとワイヤ１６で接続すれば、ワイヤ１６を最短
にする配線自由度が増えることになる。
【００８８】（第５の実施形態）以下、本発明の第５の
実施形態を図面に基づいて説明する。
【００８９】図５（ａ）〜（ｃ）は本発明の第５の実施
形態に係る半導体装置の基板等に実装される底面側の平
面構成を示している。図５（ａ）において、図１（ｃ）
に示した構成部材と同一の構成部材には同一の符号を付
すことにより説明を省略する。図５（ａ）に示すよう
に、ダイパッド１２に一体に接続される第１のリード１
４Ａには、ダイパッド１２側の各端部で且つ両側部に凹
部１４ａがそれぞれ形成されており、これにより、第１
のリード１４Ａがダイパッド１２から一層剥離しにくく
なっている。
【００９０】さらに、凹部１４ａの大きさを変更すれ
ば、該凹部１４ａをリードピンのうち基準となる基準ピ
ンを定義する際の指標として用いることができるので、
モールド樹脂１７に該指標を設ける工程を簡略化するこ
とができる。
【００９１】なお、図５（ｂ）の第１のリード１４Ｂに
示すように、第１のリード１４Ａにおける凹部１４ａの
代わりに実装面にほぼ平行に突出する凸部１４ｂを設け
ても同様の効果を得ることができる。
【００９２】また、図５（ｃ）の第１のリード１４Ｃに
示すように、一方に第１のリード１４Ｃには凸部１４ｂ
を設け、他方の第１のリード１４Ｃには凹部１４ａを設
ける場合には、モールド樹脂１７の実装面における中心
点に対して点対称でなくなるため、凹部１４ａ及び凸部
１４ｂを用いれば、該凹部１４ａ及び凸部１４ｂが容易
且つ確実に基準ピンの指標となる。
【００９３】（第６の実施形態）以下、本発明の第６の
実施形態を図面に基づいて説明する。
【００９４】図６は本発明の第６の実施形態に係る半導
体装置であって、図６（ａ）は基板等に実装される底面
側の平面構成を示し、図６（ｂ）は図６（ａ）のＶ−Ｖ
線における断面構成を示している。図６（ａ）及び
（ｂ）において、図１（ｃ）に示した構成部材と同一の
構成部材には同一の符号を付すことにより説明を省略す
る。図６（ｂ）に示すように、ダイパッド１２に接続さ
れる第１のリード１４Ｄには、ダイパッド１２側の各端
部に、底面側から上面側に湾曲する湾曲部１４ｃがそれ
ぞれ形成されている。
【００９５】本実施形態によると、図６（ａ）に示すよ
うに、第１のリード１４Ｄに湾曲部１４ｃが設けられて
いるため、半導体チップ１１及びダイパッド１２等をモ
ールド樹脂材を用いて封止する際に、該湾曲部１４ｃの
内側にモールド樹脂材が充填されることにより、充填さ
れたモールド樹脂材が湾曲部１４ｃの外側に位置するモ
ールド樹脂材と一体化されるので、モールド樹脂１７か
らダイパッド１２及び第１のリード１４Ｄが確実に剥離
しにくくなる。
【００９６】また、第１のリード１４Ｄは、ベンドされ
て形成された湾曲部１４ｃが形成されているため、第１
のリード１４Ｄの強度が増すので、モールド樹脂１７を
より小型化しても該モールド樹脂１７の強度を保つこと
ができる。
【００９７】（第７の実施形態）以下、本発明の第７の
実施形態を図面に基づいて説明する。
【００９８】図７は本発明の第７の実施形態に係る半導
体装置の上面側の平面構成を示している。図７に示すよ
うに、第１のリード１４及び第２のリード１５を一体に
封止するモールド樹脂１７における上面中央部には、断
面凹形状で且つその底面が鏡面部と非鏡面部とからなる
指標１７ａが設けられている。
【００９９】この指標１７ａを用いれば、リードピンの
うち基準となる基準ピンを容易に定義することができる
ので、モールド樹脂１７に指標を設ける工程を簡略化す
ることができる。指標１７ａにおける鏡面部に対する非
鏡面部の割合は、１％から９９％程度でもよく、望まし
くは５０％である。
【０１００】また、モールド工程において、封止処理後
に所定の金型からモールド樹脂１７を取り外す際の取り
外し用のイジェクトピンの先端を当てる部位としてもよ
く、また、指標１７ａの形成位置はモールド樹脂１７の
上面に限らない。
【０１０１】（第８の実施形態）以下、本発明の第８の
実施形態を図面に基づいて説明する。
【０１０２】図８は本発明の第８の実施形態に係る半導
体装置の上面側の平面構成を示している。図８に示すよ
うに、第１のリード１４及び第２のリード１５を一体に
封止するモールド樹脂材からなるモールド樹脂１７は、
円形状を有している。これにより、従来の方形状のモー
ルド樹脂１７と比べて四隅を除いた分のモールド樹脂材
の量を低減できるため、半導体装置の実装面の縮小及び
軽量化を図ることができる。
【０１０３】
【発明の効果】本発明の第１の半導体装置によると、実
装基板にモールド樹脂の底面側を実装する際にダイパッ
ドの露出部が基板面に直接接するため、半導体素子から
発生する熱がダイパッドから実装基板に直接伝導される
ので、半導体素子から実装基板までの熱伝導の距離が短
縮される。これにより、放熱性が向上するので、ダイパ
ッド上の半導体素子が熱的損傷を被ることなく安定した
動作が可能となる。さらに、第１のリードがグランド用
リードであれば、第１のリードの寄生インダクタンスを
大幅に低減することができるため、高周波領域において
も安定した動作を実現できる。
【０１０４】また、ダイパッドの露出部と第２のリード
の露出部とがほぼ同一面上に位置しているため、実装基
板にモールド樹脂の底面側を実装する際に実装基板とモ
ールド樹脂の底面内で電気的に接続可能となるので、実
装面積を実質的に縮小することができる。さらに、第２
のリードに対するベンド工程が不要となるので、半導体
装置の組立工程を短縮することができる。
【０１０５】第１の半導体装置において、ダイパッドの
側部には、載置面にほぼ平行に張り出す薄肉部が設けら
れ、該薄肉部がモールド樹脂により覆われていると、第
１のリード及びダイパッドの底面がモールド樹脂から全
面的に露出していても、第１のリード及びダイパッドが
モールド樹脂から剥離することを防止できる。
【０１０６】第１の半導体装置において、薄肉部がダイ
パッドの側部が圧延されることにより形成されている
と、ダイパッドの載置面における薄肉部の平坦性を確実
に保持できる。第１の半導体装置において、第２のリー
ドのインナー部が、インナー側の端部における底面と薄
肉部の底面とをモールド樹脂の底面からほぼ同等の高さ
とする屈曲部を有していると、第１のリード、第２のリ
ード及びダイパッドを金型を用いて成形する場合には、
これらを同一の工程で加工できる。また、ワイヤボンデ
ィングを行なう際には、第２のリードのインナー側の端
部の底面と薄肉部の底面とにリードを支持するガイド用
の治具を挿入することができるので、ワイヤボンディン
グの精度を向上させることができる。
【０１０７】第１の半導体装置において、第２のリード
のインナー部が、インナー側の端部が底面から上面に向
かう方向に屈曲する屈曲部を有していると、第２のリー
ドの底面がモールド樹脂の底面の周縁部に露出していて
も、モールド樹脂が第２のリードの屈曲部側の底面を覆
うため、第２のリードがモールド樹脂から剥離すること
がない。
【０１０８】第１の半導体装置において、第２のリード
のインナー側の端部の底面がダイパッドの載置面に比べ
てモールド樹脂の底面からの位置が高いと、第２のリー
ドの屈曲部の底面とモールド樹脂の底面との間隔が大き
くなるため、充填されるモールド樹脂材の量が増えるの
で、第２のリードがモールド樹脂から一層剥離しにくく
なる。
【０１０９】第１の半導体装置において、第２のリード
のインナー側の端部における上面側のモールド樹脂の厚
さが、第２のリードのインナー側の端部における底面側
のモールド樹脂の厚さよりも大きいと、パッケージとし
てのモールド樹脂の強度を確実に保つことができる。
【０１１０】第１の半導体装置において、第２のリード
の屈曲部に該第２のリードを貫通する貫通孔が設けられ
ていると、貫通孔にモールド樹脂が充填されることによ
り、モールド樹脂における、第２のリードのインナー部
の底面側と第２のリードのインナー部の上面側とが一体
化されるので、第２のリードはさらにモールド樹脂から
剥離しにくくなる。
【０１１１】第１の半導体装置において、第２のリード
がダイパッドの側面から間隔をおいてダイパッドを互い
に挟むように設けられた少なくとも１対のリードを含
み、第２のリードのうちの少なくとも１つは、インナー
側の端部が幅広に形成された幅広部を有していると、第
２のリードとダイパッド上の半導体素子とを電気的に接
続するワイヤの本数を増やせると共に幅広部と半導体素
子とを最短距離で接続できるので、各ワイヤの１本当た
りの長さを短縮できる。このため、ワイヤの配線抵抗及
びインダクタンスを低減でき、且つ、リードの引っ張り
強度を増大させることができるので、半導体素子の動作
の安定と機械的強度の向上を図ることができる。
【０１１２】第１の半導体装置において、モールド樹脂
に含まれるフィラの粒径が１００μｍ以下であると、第
２のリードの屈曲部に設けられた貫通孔にもモールド樹
脂材が確実に充填されるため、パッケージ内にモールド
樹脂材が均等に充填されるので、機械的強度の向上を図
ることができる。
【０１１３】第１の半導体装置において、ダイパッドの
載置面の幅が底面の幅よりも大きいと、薄肉部が設けら
れていない場合であっても、底面側に狭くなるテーパー
状をなす側面の底面側の領域がモールド樹脂に覆われる
ため、ダイパッドがモールド樹脂から剥離することを防
止できる。
【０１１４】第１の半導体装置において、半導体素子の
上面と第２のリードのインナー側の端部の上面とが、モ
ールド樹脂の底面からほぼ同等の高さに位置している
と、半導体素子の上面に設けられたボンディングパッド
と第２のリードのインナー側の端部の上面とをワイヤを
用いて電気的に接続する際に、ワイヤの長さが短くなる
ため、該ワイヤの配線抵抗及び寄生インダクタンスを低
減することができるので、半導体素子の動作の安定を図
ることができる。
【０１１５】第１の半導体装置において、第１のリード
がダイパッドの一端及び他端からそれぞれ延びており、
第２のリードがダイパッドの側面から間隔をおいてダイ
パッドを互いに挟むように設けられた少なくとも１対の
リードを含むと、第２のリードの一方を入力端子とし、
他方を出力端子として用いる場合には、半導体素子の上
面に設けられたボンディングパッドと第２のリードのイ
ンナー側の各端部の上面とを確実に接続できる。
【０１１６】第１の半導体装置において、ダイパッドの
載置面の周縁部に該載置面からほぼ垂直に突出する突出
部が設けられていると、載置面における半導体素子の載
置位置を規制できるため、載置位置の載置マージンを小
さくできるので、ワイヤ長を短くできる。さらに、半導
体素子の上面に設けられたボンディングパッドとダイパ
ッドの載置面の周縁部に設けられた突出部の上面とをワ
イヤを用いて接続すれば、該ワイヤの長さを一層短縮で
きる。
【０１１７】第１の半導体装置において、ダイパッドに
おける突出部の上面と半導体素子の上面とが、モールド
樹脂の底面からほぼ同等の高さに位置していると、半導
体素子の上面に設けられたボンディングパッドとダイパ
ッドの載置面の周縁部に設けられた突出部の上面とを電
気的に接続するワイヤの長さを確実に短縮できる。
【０１１８】第１の半導体装置において、ダイパッドに
おける突出部の上面と第２のリードのインナー側の端部
の上面とが、モールド樹脂の底面からほぼ同等の高さに
位置していると、半導体素子の上面に設けられたボンデ
ィングパッドと第２のリードのインナー側の端部とをワ
イヤを用いて接続する際に、該ワイヤが載置面の周縁部
に設けられた突出部と接触することを防止できるため、
組立時の信頼性を確保できる。
【０１１９】第１の半導体装置において、ダイパッドの
上には２つ以上の半導体素子が載置され、ダイパッドの
載置面には、各半導体素子の間に凹部又は突出部が設け
られていると、ダイボンディング時に、各半導体素子の
間に設けられた凹部又は突出部がダイパッドの載置面に
広がる固着材の拡散を阻止するため、各半導体素子をそ
れぞれダイパッドに載置する際に、ダイパッドの載置面
における載置マージンを小さくできる。その結果、２つ
以上の半導体素子をより近接して載置することができる
ため、半導体素子同士をワイヤを用いて電気的に接続す
る場合には、該ワイヤのワイヤ長を短縮できる。
【０１２０】第１の半導体装置において、第１のリード
が側部に形成された凹部又凸部を有していると共に、第
１のリードの底面がモールド樹脂の底面に全面的に露出
していると、第１のリードの底面がモールド樹脂の底面
に全面的に露出していても、該第１のリードがモールド
樹脂から剥離しにくくなる。その上、第１のリードの実
装側の面がモールド樹脂の実装面に全面に露出している
ことより、基板等に実装する際にはんだ等からなる固着
材が均等に広がり易くなるので、電気的及び機械的に確
実に実装できる。
【０１２１】第１の半導体装置において、凹部又は凸部
がモールド樹脂の底面の中心点において非対称に位置す
るように設けられていると、凹部又は凸部を複数のリー
ドピンのうち基準となる基準ピンを定義する際の指標と
して用いることができるため、モールド樹脂に該指標を
設ける工程を簡略化することができる。
【０１２２】第１の半導体装置において、第１のリード
のインナー部には、底面側から上面側に湾曲する湾曲部
が設けられ、該湾曲部の内部にはモールド樹脂が充填さ
れていると、第１のリードの強度が向上すると共に、第
１のリードの底面がモールド樹脂の底面に露出していて
も、湾曲部の内側に充填されたモールド樹脂材が湾曲部
の外側に位置するモールド樹脂材と一体化されるので、
第１のリードがモールド樹脂から剥離することを確実に
防止できる。
【０１２３】第１の半導体装置において、モールド樹脂
が凹部を有し、該凹部の底面が第１のリード及び第２の
リードにそれぞれ対応するように鏡面部及び非鏡面部に
分割されてなると、モールド樹脂に形成された凹部の底
面の鏡面部及び非鏡面部を複数のリードピンのうち基準
となる基準ピンを定義する際の指標として用いることが
できるので、モールド樹脂に指標を設ける工程を簡略化
することができる。
【０１２４】本発明の第２の半導体装置によると、モー
ルド樹脂材が、第２のリードのインナー側の端部及び張
り出し部の間の領域、並びに第２のリードのインナー側
の端部の下側及び張り出し部の下側の各領域にも充填さ
れているため、表面実装型の半導体装置であっても、ダ
イパッド、第１のリード及び第２のリードのそれぞれが
モールド樹脂材からなるパッケージから剥離しにくくな
り、パッケージの強度が向上する。
【０１２５】第２の半導体装置において、第２のリード
のうちの少なくとも１つが、インナー側の端部に、ダイ
パッドの側面に沿って延び且つ半導体素子の第２のリー
ド側の長さよりも大きいか又は同等の幅を持つ幅広部を
有していると、第２のリードとダイパッド上の半導体素
子とを電気的に接続するワイヤの本数を増やせると共に
幅広部と半導体素子とを最短距離で接続できるため、各
ワイヤの１本ごとの長さを短縮できる。その結果、ワイ
ヤの配線抵抗及びインダクタンスを低減でき、且つ、リ
ードの引っ張り強度を増大させることができる。
【０１２６】第２の半導体装置において、第２のリード
の幅広部と半導体素子とが、互いに長さがほぼ等しく且
つほぼ平行な２本以上のワイヤにより電気的に接続され
ていると、ワイヤごとの電気的特性が揃うため、高周波
領域においても安定した動作を実現できる。
【０１２７】第２の半導体装置において、ダイパッドが
該ダイパッドの上面の第２のリード側に半導体素子と電
気的な接続を行なうワイヤ接続部を有していると、ダイ
パッドは第１のリードと接続されているため、第１のリ
ードを例えばグランド用リードにできる。
【０１２８】第２の半導体装置において、ワイヤ接続部
が張り出し部であると、ダイパッドの載置面の面積が張
り出し部により拡大しているため、ダイパッドと該ダイ
パッド上の半導体素子とのワイヤボンディングを確実に
行なえる。
【０１２９】本発明の半導体装置のリードフレームによ
ると、ダイパッドと該ダイパッドに固着される半導体素
子と第１及び第２のリードのインナー部とをモールド樹
脂材を用いて一体に封止する際に、該モールド樹脂の底
面からダイパッドの底面の少なくとも一部が露出すると
共に、該モールド樹脂の底面の周縁部からダイパッドの
底面とほぼ同一面をなすよう第２のリードの底面の少な
くとも一部が露出する。これにより、半導体素子から発
生する熱がダイパッドから実装基板に直接伝導されるた
め熱伝導の距離が短縮される。その結果、放熱性が向上
し、ダイパッドに載置される半導体素子が熱的損傷を受
けることなく安定した動作を行なえるようになる。さら
に、第１のリードをグランド用リードとすると、該リー
ドの寄生インダクタンスが大幅に低減するため、高周波
領域においても安定した動作が可能となる。
【０１３０】また、第２のリードのインナー部が実装基
板とモールド樹脂の底面内で電気的に接続可能となるた
め、モールド樹脂における周縁部のリードの長さを短縮
できるので、実装面積を縮小できる。
【０１３１】また、ダイパッドの側部に設けられた薄肉
部がモールド樹脂により覆われるため、ダイパッドの底
面がモールド樹脂の底面から露出しても、ダイパッドの
モールド樹脂からの剥離を防止することができる。
【０１３２】また、第２のリードのインナー部に屈曲部
が設けられているため、第２のリードのインナー側の底
面がモールド樹脂により覆われるので、第２のリードの
底面がモールド樹脂の底面の周縁部に露出していても、
モールド樹脂が屈曲部側の底面を覆うことができ、その
結果、第２のリードがモールド樹脂から剥離することが
ない。
【０１３３】さらに、ダイパッド上の半導体素子の上面
と第２のリードのインナー側の端部の上面との位置が屈
曲部により接近するため、半導体素子の上面に設けられ
たボンディングパッドと第２のリードのインナー側の端
部の上面とのワイヤボンディングを行なう際に、ワイヤ
の長さを短くできるので、該ワイヤの配線抵抗及び寄生
インダクタンスを低減することができ、その結果、半導
体素子の動作の安定を図ることができる。
【０１３４】また、ダイパッドの底面の少なくとも一部
と第２のリードの底面の少なくとも一部とがほぼ同一面
をなすように形成されているため、従来、樹脂封止後に
行なわれるリードに対するベンド工程が不要となるの
で、製造工程を短縮できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を示
し、（ａ）は平面図であり、（ｂ）は（ａ）のＩ−Ｉ線
における断面図であり、（ｃ）は下面図である。
【図２】本発明の第２の実施形態に係る半導体装置を示
し、（ａ）は断面図であり、（ｂ）はダイパッドを示す
断面図である。
【図３】本発明の第３の実施形態に係る半導体装置を示
し、（ａ）はダイパッドを示す平面図であり、（ｂ）は
（ａ）のII−II線における断面図である。
【図４】本発明の第４の実施形態に係る半導体装置を示
し、（ａ）はダイパッドを示す平面図であり、（ｂ）は
（ａ）のIII −III 線における断面図であり、（ｃ）は
第４の実施形態の一変形例に係る半導体装置におけるダ
イパッドを示す平面図であり、（ｄ）は（ｃ）のIＶ−I
Ｖ線における断面図である。
【図５】（ａ）〜（ｃ）は本発明の第５の実施形態の半
導体装置を示す下面図である。
【図６】本発明の第６の実施形態に係る半導体装置を示
し、（ａ）は下面図であり、（ｂ）は（ａ）のＶ−Ｖ線
における断面図である。
【図７】本発明の第７の実施形態に係る半導体装置を示
す平面図である。
【図８】本発明の第８の実施形態に係る半導体装置を示
す平面図である。
【図９】従来の半導体装置を示し、（ａ）は平面図であ
り、（ｂ）は封止後の平面図であり、（ｃ）は（ｂ）の
Ｘ−Ｘ線における断面図である。
【符号の説明】
１１ 半導体チップ（半導体素子） １１ａ ボンディングパッド １１Ａ 第１の半導体チップ（半導体素子） １１Ｂ 第２の半導体チップ（半導体素子） １２ ダイパッド １２ａ 薄肉部（張り出し部，ワイヤ接続部） １２ｂ チップ位置規制部（突出部） １２ｃ 固着材拡散阻止部（凹部） １２ｄ 固着材拡散阻止部（突出部） １３ 固着材 １４ 第１のリード １４ａ 凹部 １４ｂ 凸部 １４ｃ 湾曲部 １４Ａ 第１のリード １４Ｂ 第１のリード １４Ｃ 第１のリード １４Ｄ 第１のリード １５ 第２のリード １５ａ 幅広部 １５ｂ 貫通孔 １５ｃ 屈曲部 １６ ワイヤ １６Ａ ワイヤ １６Ｂ グランドワイヤ １７ モールド樹脂 １７ａ 指標
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/31 Ｈ０１Ｌ 25/04 Ｚ 25/04 25/18 (72)発明者 藤原 俊夫 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 村松 薫 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 吉田 昇 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッドと、前記ダイパッドの上に載
    置された半導体素子と、インナー側の端部が前記ダイパ
    ッドと接続された第１のリードと、インナー側の端部が
    前記半導体素子とワイヤにより電気的に接続された第２
    のリードと、前記ダイパッド、半導体素子、第１のリー
    ドのインナー部及び第２のリードのインナー部を一体に
    封止しているモールド樹脂とを備えた半導体装置であっ
    て、 前記ダイパッドは、該ダイパッドの底面の少なくとも一
    部が前記モールド樹脂の底面から露出している露出部を
    有し、 前記第１のリードは、該第１のリードの底面の少なくと
    も一部が前記モールド樹脂の底面から露出している露出
    部を有し、 前記第２のリードは、該第２のリードの底面の少なくと
    も一部が前記モールド樹脂の底面から露出している露出
    部を有し、 前記ダイパッドの露出部と前記第２のリードの露出部と
    は、ほぼ同一面上に位置していることを特徴とする半導
    体装置。
  2. 【請求項２】 前記ダイパッドの側部には、載置面にほ
    ぼ平行に張り出す薄肉部が設けられ、前記薄肉部は前記
    モールド樹脂により覆われていることを特徴とする請求
    項１に記載の半導体装置。
  3. 【請求項３】 前記薄肉部は前記ダイパッドの側部が圧
    延されてなることを特徴とする請求項２に記載の半導体
    装置。
  4. 【請求項４】 前記第２のリードのインナー部は、イン
    ナー側の端部における底面と前記薄肉部の底面とを前記
    モールド樹脂の底面からほぼ同等の高さとする屈曲部を
    有していることを特徴とする請求項２に記載の半導体装
    置。
  5. 【請求項５】 前記第２のリードのインナー部は、イン
    ナー側の端部が底面から上面に向かう方向に屈曲する屈
    曲部を有していることを特徴とする請求項１に記載の半
    導体装置。
  6. 【請求項６】 前記第２のリードのインナー側の端部の
    底面は、前記ダイパッドの載置面に比べて、前記モール
    ド樹脂の底面からの位置が高いことを特徴とする請求項
    ５に記載の半導体装置。
  7. 【請求項７】 前記第２のリードのインナー側の端部に
    おける上面側のモールド樹脂の厚さは、前記第２のリー
    ドのインナー側の端部における底面側のモールド樹脂の
    厚さよりも大きいことを特徴とする請求項５に記載の半
    導体装置。
  8. 【請求項８】 前記屈曲部には、前記第２のリードを貫
    通する貫通孔が設けられていることを特徴とする請求項
    ５に記載の半導体装置。
  9. 【請求項９】 前記第２のリードは、前記ダイパッドの
    側面から間隔をおいて前記ダイパッドを互いに挟むよう
    に設けられた少なくとも１対のリードを含み、 前記第２のリードのうちの少なくとも１つは、インナー
    側の端部が幅広に形成された幅広部を有していることを
    特徴とする請求項５に記載の半導体装置。
  10. 【請求項１０】 前記モールド樹脂に含まれるフィラの
    粒径は１００μｍ以下であることを特徴とする請求項５
    に記載の半導体装置。
  11. 【請求項１１】 前記ダイパッドの載置面の幅は底面の
    幅よりも大きいことを特徴とする請求項１に記載の半導
    体装置。
  12. 【請求項１２】 前記半導体素子の上面と前記第２のリ
    ードのインナー側の端部の上面とは、前記モールド樹脂
    の底面からほぼ同等の高さに位置していることを特徴と
    する請求項１に記載の半導体装置。
  13. 【請求項１３】 前記第１のリードは前記ダイパッドの
    一端及び他端からそれぞれ延びており、 前記第２のリードは、前記ダイパッドの側面から間隔を
    おいて前記ダイパッドを互いに挟むように設けられた少
    なくとも１対のリードを含むことを特徴とする請求項１
    に記載の半導体装置。
  14. 【請求項１４】 前記ダイパッドには、載置面で且つ側
    部に張り出す薄肉部が設けられていることを特徴とする
    請求項１３に記載の半導体装置。
  15. 【請求項１５】 前記ダイパッドには、載置面の周縁部
    に該載置面からほぼ垂直に突出する突出部が設けられて
    いることを特徴とする請求項１に記載の半導体装置。
  16. 【請求項１６】 前記ダイパッドにおける突出部の上面
    と前記半導体素子の上面とは、前記モールド樹脂の底面
    からほぼ同等の高さに位置していることを特徴とする請
    求項１５に記載の半導体装置。
  17. 【請求項１７】 前記ダイパッドにおける突出部の上面
    と前記第２のリードのインナー側の端部の上面とは、前
    記モールド樹脂の底面からほぼ同等の高さに位置してい
    ることを特徴とする請求項１５に記載の半導体装置。
  18. 【請求項１８】 前記ダイパッドの上には２つ以上の半
    導体素子が載置され、 前記ダイパッドの載置面には、前記各半導体素子の間に
    凹部又は突出部が設けられていることを特徴とする請求
    項１に記載の半導体装置。
  19. 【請求項１９】 前記第１のリードは側部に形成された
    凹部又凸部を有していると共に、前記第１のリードの底
    面は前記モールド樹脂の底面に全面的に露出しているこ
    とを特徴とする請求項１に記載の半導体装置。
  20. 【請求項２０】 前記凹部又は前記凸部は、前記モール
    ド樹脂の底面の中心点において非対称に位置するように
    設けられていることを特徴とする請求項１９に記載の半
    導体装置。
  21. 【請求項２１】 前記第１のリードのインナー部には、
    底面側から上面側に湾曲する湾曲部が設けられ、前記湾
    曲部の内部にはモールド樹脂材が充填されていることを
    特徴とする請求項１に記載の半導体装置。
  22. 【請求項２２】 前記モールド樹脂は凹部を有し、該凹
    部の底面は、前記第１のリード及び前記第２のリードに
    それぞれ対応するように鏡面部及び非鏡面部に分割され
    てなることを特徴とする請求項１に記載の半導体装置。
  23. 【請求項２３】 ダイパッドと、前記ダイパッドの上に
    載置された半導体素子と、前記ダイパッドと接続された
    第１のリードと、前記ダイパッドの側面から間隔をおい
    て前記ダイパッドを互いに挟むように設けられた少なく
    とも１対のリードを含む第２のリードとを備え、 前記ダイパッド、第１のリード及び第２のリードは、モ
    ールド樹脂材により前記ダイパッド、第１のリード及び
    第２のリードのそれぞれの底面部の少なくとも一部がほ
    ぼ同一面となるように一体に封止され、 前記第２のリードのインナー側の端部の上面は、前記ダ
    イパッドの上面よりも高くなるように設けられ、 前記ダイパッドは、該ダイパッドの上面における前記第
    ２のリード側の縁部が該ダイパッドの側面から張り出す
    張り出し部を有しており、 前記モールド樹脂材は、前記第２のリードのインナー側
    の端部及び前記張り出し部の間の領域、並びに前記第２
    のリードのインナー側の端部の下側及び前記張り出し部
    の下側の各領域にも充填されていることを特徴とする半
    導体装置。
  24. 【請求項２４】 前記第２のリードのうちの少なくとも
    １つは、インナー側の端部に、前記ダイパッドの側面に
    沿って延び且つ前記半導体素子の前記第２のリード側の
    長さよりも大きいか又は同等の幅を持つ幅広部を有して
    いることを特徴とする請求項２３に記載の半導体装置。
  25. 【請求項２５】 前記第２のリードの前記幅広部と前記
    半導体素子とは、互いに長さがほぼ等しく且つほぼ平行
    な２本以上のワイヤにより電気的に接続されていること
    を特徴とする請求項２４に記載の半導体装置。
  26. 【請求項２６】 前記ダイパッドは、該ダイパッドの上
    面の前記第２のリード側に前記半導体素子と電気的な接
    続を行なうワイヤ接続部を有していることを特徴とする
    請求項２３に記載の半導体装置。
  27. 【請求項２７】 前記ワイヤ接続部は前記張り出し部で
    あることを特徴とする請求項２６に記載の半導体装置。
  28. 【請求項２８】 ダイパッドと、 インナー側の端部が前記ダイパッドと一体に形成された
    第１のリードと、 インナー側の各端部が前記ダイパッドと間隔をおき、且
    つ、該ダイパッドを互いに挟むように設けられた少なく
    とも１対のリードを含む第２のリードとを備え、 前記ダイパッドの側部には、半導体素子を載置する載置
    面にほぼ平行に張り出す薄肉部が設けられ、 前記第２のリードのインナー部には、インナー側の端部
    が底面から上面に向かう方向に屈曲する屈曲部が設けら
    れ、 前記ダイパッドの底面の少なくとも一部と前記第２のリ
    ードの底面の少なくとも一部とがほぼ同一面をなすよう
    に形成されていることを特徴とする半導体装置のリード
    フレーム。
JP10176005A 1997-07-31 1998-06-23 半導体装置、その製造方法及び半導体装置のリードフレーム Expired - Lifetime JP2971449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10176005A JP2971449B2 (ja) 1997-07-31 1998-06-23 半導体装置、その製造方法及び半導体装置のリードフレーム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-206014 1997-07-31
JP20601497 1997-07-31
JP10176005A JP2971449B2 (ja) 1997-07-31 1998-06-23 半導体装置、その製造方法及び半導体装置のリードフレーム

Publications (2)

Publication Number Publication Date
JPH11103003A true JPH11103003A (ja) 1999-04-13
JP2971449B2 JP2971449B2 (ja) 1999-11-08

Family

ID=26497084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10176005A Expired - Lifetime JP2971449B2 (ja) 1997-07-31 1998-06-23 半導体装置、その製造方法及び半導体装置のリードフレーム

Country Status (1)

Country Link
JP (1) JP2971449B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088270A (ko) * 2001-05-21 2002-11-27 삼성전자 주식회사 업셋형 리드를 갖는 이엘피
US7364950B2 (en) 2001-04-18 2008-04-29 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2009267398A (ja) * 2008-04-04 2009-11-12 Gem Services Inc スタンピング加工を用いて形成される形状を有する半導体素子パッケージ
KR20110031133A (ko) * 2009-09-18 2011-03-24 세이코 인스트루 가부시키가이샤 수지 밀봉형 반도체 장치 및 그 제조 방법
JP2011233977A (ja) * 2010-04-23 2011-11-17 Daishinku Corp 圧電発振器
JP2014232811A (ja) * 2013-05-29 2014-12-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017135241A (ja) * 2016-01-27 2017-08-03 ローム株式会社 半導体装置
US11798869B2 (en) 2021-02-26 2023-10-24 Mitsubishi Electric Corporation Semiconductor package with plurality of grooves on lower surface

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627143A (ja) * 1985-07-04 1987-01-14 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂成形材料
JPS62138455A (ja) * 1985-12-12 1987-06-22 Kohjin Co Ltd アクリル系モノマ−の製造方法
JPS6333855A (ja) * 1986-07-28 1988-02-13 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JPS6359343U (ja) * 1986-10-06 1988-04-20
JPH03266459A (ja) * 1990-03-16 1991-11-27 Toshiba Corp リードフレームおよび半導体装置
JPH0529529A (ja) * 1991-07-24 1993-02-05 Matsushita Electron Corp 樹脂封止型半導体装置
JPH05226532A (ja) * 1992-02-17 1993-09-03 Apitsuku Yamada Kk パワートランジスタ用リードフレームの製造方法
JPH06168988A (ja) * 1992-12-01 1994-06-14 Toshiba Corp 半導体装置
JPH07211850A (ja) * 1994-01-14 1995-08-11 Matsushita Electron Corp 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627143A (ja) * 1985-07-04 1987-01-14 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂成形材料
JPS62138455A (ja) * 1985-12-12 1987-06-22 Kohjin Co Ltd アクリル系モノマ−の製造方法
JPS6333855A (ja) * 1986-07-28 1988-02-13 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JPS6359343U (ja) * 1986-10-06 1988-04-20
JPH03266459A (ja) * 1990-03-16 1991-11-27 Toshiba Corp リードフレームおよび半導体装置
JPH0529529A (ja) * 1991-07-24 1993-02-05 Matsushita Electron Corp 樹脂封止型半導体装置
JPH05226532A (ja) * 1992-02-17 1993-09-03 Apitsuku Yamada Kk パワートランジスタ用リードフレームの製造方法
JPH06168988A (ja) * 1992-12-01 1994-06-14 Toshiba Corp 半導体装置
JPH07211850A (ja) * 1994-01-14 1995-08-11 Matsushita Electron Corp 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364950B2 (en) 2001-04-18 2008-04-29 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR20020088270A (ko) * 2001-05-21 2002-11-27 삼성전자 주식회사 업셋형 리드를 갖는 이엘피
JP2009267398A (ja) * 2008-04-04 2009-11-12 Gem Services Inc スタンピング加工を用いて形成される形状を有する半導体素子パッケージ
TWI492348B (zh) * 2009-09-18 2015-07-11 Seiko Instr Inc 樹脂密封半導體裝置及製造此裝置之方法
KR20110031133A (ko) * 2009-09-18 2011-03-24 세이코 인스트루 가부시키가이샤 수지 밀봉형 반도체 장치 및 그 제조 방법
JP2011066327A (ja) * 2009-09-18 2011-03-31 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
JP2011233977A (ja) * 2010-04-23 2011-11-17 Daishinku Corp 圧電発振器
JP2014232811A (ja) * 2013-05-29 2014-12-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017135241A (ja) * 2016-01-27 2017-08-03 ローム株式会社 半導体装置
US10886203B2 (en) 2016-01-27 2021-01-05 Rohm Co., Ltd. Packaging structure with recessed outer and inner lead surfaces
US11183444B2 (en) 2016-01-27 2021-11-23 Rohm Co., Ltd. Packaging of a semiconductor device with a plurality of leads
US11658100B2 (en) 2016-01-27 2023-05-23 Rohm Co., Ltd. Packaging of a semiconductor device with a plurality of leads
US12046541B2 (en) 2016-01-27 2024-07-23 Rohm Co., Ltd. Packaging of a semiconductor device with a plurality of leads
US11798869B2 (en) 2021-02-26 2023-10-24 Mitsubishi Electric Corporation Semiconductor package with plurality of grooves on lower surface

Also Published As

Publication number Publication date
JP2971449B2 (ja) 1999-11-08

Similar Documents

Publication Publication Date Title
US6208023B1 (en) Lead frame for use with an RF powered semiconductor
US6650006B2 (en) Semiconductor package with stacked chips
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
KR970006533B1 (ko) 반도체장치 및 그 제조방법
US7667312B2 (en) Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
KR19980081519A (ko) 플라스틱 캡슐화 반도체 장치 및 그의 제조 방법
JPH08102475A (ja) キャリアフィルム
JP2971449B2 (ja) 半導体装置、その製造方法及び半導体装置のリードフレーム
US6046501A (en) RF-driven semiconductor device
JP2002134674A (ja) 半導体装置およびその製造方法
JPH08321576A (ja) リードフレームを実現する方法および集積回路ケーシング
JPH03108744A (ja) 樹脂封止型半導体装置
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
JP2001035961A (ja) 半導体装置及びその製造方法
JP3220105B2 (ja) 半導体装置用ヒートスプレッダと半導体装置用パッケージ
JP2005191147A (ja) 混成集積回路装置の製造方法
US20200098670A1 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JPH0661372A (ja) ハイブリッドｉｃ
JPH09330994A (ja) 半導体装置
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
US20230107764A1 (en) Semiconductor device and semiconductor device manufacturing method
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JPH06140535A (ja) テープキャリアパッケージ型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 14

EXPY Cancellation because of completion of term