JPH11102911A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH11102911A JPH11102911A JP10003063A JP306398A JPH11102911A JP H11102911 A JPH11102911 A JP H11102911A JP 10003063 A JP10003063 A JP 10003063A JP 306398 A JP306398 A JP 306398A JP H11102911 A JPH11102911 A JP H11102911A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- wiring
- recess
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置、特に
半導体基板上の最上層の配線層に形成された金属配線及
び外部接続用電極と備えた半導体装置及びその製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having metal wiring and an electrode for external connection formed on an uppermost wiring layer on a semiconductor substrate, and a method of manufacturing the same.
【0002】[0002]
【従来の技術】 従来、半導体基板上の最
上層の配線層に形成された金属配線及び外部接続用電極
と備えた半導体装置においては、金属配線及び外部接続
用電極を構成する材料としては、電気的抵抗が小さいこ
と及び形成工程が容易であること等を総合的に考慮して
アルミニウム又はアルミニウム合金が主に使用されてき
た。2. Description of the Related Art Conventionally, in a semiconductor device including a metal wiring formed on an uppermost wiring layer on a semiconductor substrate and an electrode for external connection, a material forming the metal wiring and the electrode for external connection is an electric material. Aluminum or an aluminum alloy has been mainly used in consideration of a low electrical resistance and an easy forming process.
【0003】ところが、近年、半導体集積回路の高集積
化、高速化及び高信頼性の要請がますます強くなってき
たので、アルミニウム系金属よりも小さい体積抵抗率及
びアルミニウム系金属よりも高いエレクトロマイグレー
ション(EM)耐性を有する銅又は銅合金が次世代の配
線材料として注目されている。In recent years, however, demands for higher integration, higher speed, and higher reliability of semiconductor integrated circuits have been increasing. Therefore, volume resistivity smaller than aluminum-based metal and higher electromigration than aluminum-based metal have been demanded. (EM) -resistant copper or copper alloy has attracted attention as a next-generation wiring material.
【0004】ところで、銅膜に対してドライエッチング
を行なうことは困難であるため、例えば特開平7−86
282号公報に示されるように、層間絶縁膜の上に、該
層間絶縁膜に形成された配線用凹部及び外部電極用凹部
を含む全面に亘って銅膜を堆積した後、該銅膜に対して
例えば化学機械研磨(CMP:Chemical MechanicalPol
ishing )を行なうことにより、銅の埋め込み配線を形
成する方法が提案されている。Incidentally, it is difficult to perform dry etching on a copper film.
No. 282, a copper film is deposited over the entire surface of the interlayer insulating film including the wiring recesses and the external electrode recesses formed in the interlayer insulating film. For example, chemical mechanical polishing (CMP)
There has been proposed a method of forming a buried wiring of copper by performing ishing).
【0005】以下、従来の銅の埋め込み配線を形成する
方法について、図13(a)〜(d)を参照しながら説
明する。Hereinafter, a conventional method for forming a copper embedded wiring will be described with reference to FIGS. 13 (a) to 13 (d).
【0006】まず、図13(a)に示すように、半導体
素子(図示は省略している。)が形成されている半導体
基板10の上に堆積された層間絶縁膜11に、公知のリ
ソグラフィ技術及びエッチング技術を用いて配線用凹部
12及び外部電極用凹部13を形成する。First, as shown in FIG. 13A, a known lithography technique is applied to an interlayer insulating film 11 deposited on a semiconductor substrate 10 on which a semiconductor element (not shown) is formed. Then, the wiring concave portion 12 and the external electrode concave portion 13 are formed by using an etching technique.
【0007】次に、図13(b)に示すように、層間絶
縁膜11の上に銅膜のバリア層となる窒化チタン膜14
を堆積した後、窒化チタン膜14の上に金属配線及び外
部接続用電極となる銅膜15を全面に亘って順次堆積
し、その後、半導体基板10に対して熱処理を施して、
銅膜15を配線用凹部12及び外部電極用凹部13に充
填する。Next, as shown in FIG. 13B, a titanium nitride film 14 serving as a copper film barrier layer is formed on the interlayer insulating film 11.
After that, a metal film and a copper film 15 to be an electrode for external connection are sequentially deposited on the entire surface of the titanium nitride film 14, and then a heat treatment is performed on the semiconductor substrate 10.
The copper film 15 is filled in the wiring recess 12 and the external electrode recess 13.
【0008】次に、図13(c)に示すように、銅膜1
5及び窒化チタン膜14に対して層間絶縁膜11が露出
するまで化学機械研磨を行なって、銅膜15及び窒化チ
タン膜14よりなる金属配線16及び外部接続用電極1
7を形成する。[0008] Next, as shown in FIG.
5 and the titanium nitride film 14 are subjected to chemical mechanical polishing until the interlayer insulating film 11 is exposed, so that the metal wiring 16 comprising the copper film 15 and the titanium nitride film 14 and the external connection electrode 1
7 is formed.
【0009】次に、図13(d)に示すように、層間絶
縁膜11、金属配線16及び外部接続用電極17の上に
全面に亘ってシリコン窒化膜18及びシリコン酸化膜1
9を順次堆積して、シリコン窒化膜18及びシリコン酸
化膜19よりなる保護膜を形成した後、該保護膜におけ
る外部接続用電極形成領域を選択的に除去して、外部接
続用開口部20を形成する。Next, as shown in FIG. 13D, a silicon nitride film 18 and a silicon oxide film 1 are formed over the entire surface of the interlayer insulating film 11, the metal wiring 16, and the external connection electrode 17.
9 are sequentially deposited to form a protective film composed of the silicon nitride film 18 and the silicon oxide film 19, and then the external connection electrode formation region in the protective film is selectively removed to form the external connection opening 20. Form.
【0010】次に、図示は省略しているが、半導体基板
10を200℃程度に加熱した状態で外部接続用電極1
7にボンディングワイヤをボンデングすると、半導体基
板10上に形成されている半導体素子と外部とを電気的
に接続することができる。Next, although not shown, the external connection electrode 1 is heated while the semiconductor substrate 10 is heated to about 200 ° C.
Bonding the bonding wire to 7 enables the semiconductor element formed on the semiconductor substrate 10 to be electrically connected to the outside.
【0011】[0011]
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置においては、以下に説明するような問題
がある。すなわち、半導体基板10を200℃程度に加
熱した状態で外部接続用電極17にワイヤボンディング
を行なうと、外部接続用電極17における外部接続用開
口部20に露出している領域に銅の酸化膜が形成されて
しまう。そして、外部接続用電極17の表面に銅の酸化
膜が形成されると、接触抵抗が高くなったり接合強度が
弱くなったりする。つまり、配線材料をアルミニウムか
ら銅に代えて低抵抗化とエレクトロマイグレーションの
緩和による信頼性の向上とを図っているにも拘わらず、
外部接続用電極における接触抵抗の増大及び接合強度の
低下という新たな問題が発生してしまう。However, the conventional semiconductor device has the following problems. That is, when wire bonding is performed to the external connection electrode 17 in a state where the semiconductor substrate 10 is heated to about 200 ° C., a copper oxide film is formed in a region of the external connection electrode 17 exposed to the external connection opening 20. Will be formed. When a copper oxide film is formed on the surface of the external connection electrode 17, the contact resistance increases and the bonding strength decreases. In other words, despite the fact that the wiring material is changed from aluminum to copper to lower the resistance and improve the reliability by alleviating the electromigration,
New problems such as an increase in contact resistance and a decrease in bonding strength in the external connection electrode occur.
【0012】前記に鑑み、本発明は、外部接続用電極の
表面に金属酸化膜が形成されないようにして、外部接続
用電極における接触抵抗の低減及び接合強度の向上を図
ることを目的とする。In view of the foregoing, it is an object of the present invention to reduce the contact resistance and improve the bonding strength of an external connection electrode by preventing a metal oxide film from being formed on the surface of the external connection electrode.
【0013】[0013]
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、半導体基板上の最上層
の配線層に形成された金属配線及び外部接続用電極とを
備えた半導体装置を前提とし、金属配線は第1の金属よ
りなり、外部接続用電極は、第1の金属よりなる第1の
金属膜と、該第1の金属膜の上に形成され、第1の金属
よりも耐酸化性に優れた第2の金属よりなる第2の金属
膜とから構成されている。In order to achieve the above object, a semiconductor device according to the present invention comprises a semiconductor device having a metal wiring and an external connection electrode formed on an uppermost wiring layer on a semiconductor substrate. Assuming the device, the metal wiring is made of a first metal, the external connection electrode is formed on a first metal film made of the first metal, and the first metal film is formed on the first metal film. And a second metal film made of a second metal having better oxidation resistance.
【0014】本発明の半導体装置によると、外部接続用
電極は、第1の金属よりなる第1の金属膜と、該第1の
金属膜の上に形成され第1の金属よりも耐酸化性に優れ
た第2の金属よりなる第2の金属膜とから構成されてい
るため、ボンディングワイヤ又はバンプは耐酸化性に優
れた第2の金属膜に対して接合される。According to the semiconductor device of the present invention, the external connection electrode has the first metal film made of the first metal and the oxidation resistance of the first metal formed on the first metal film which is lower than that of the first metal film. Therefore, the bonding wire or the bump is bonded to the second metal film having excellent oxidation resistance.
【0015】本発明の半導体装置において、金属配線及
び外部接続用電極は、最上層の配線層の下側に形成され
た層間絶縁膜にそれぞれ埋め込まれるように形成されて
いることが好ましい。In the semiconductor device of the present invention, the metal wiring and the electrode for external connection are preferably formed so as to be respectively buried in an interlayer insulating film formed below the uppermost wiring layer.
【0016】本発明の半導体装置において、第2の金属
膜は、第1の金属膜における周縁部を除く領域の上に形
成されていることが好ましい。In the semiconductor device of the present invention, it is preferable that the second metal film is formed on a region of the first metal film excluding a peripheral portion.
【0017】本発明の半導体装置において、金属配線及
び外部接続用電極は、最上層の配線層の下側に形成され
た層間絶縁膜との間に形成され、第1の金属の層間絶縁
膜への拡散を防止するバリア層を有していることが好ま
しい。In the semiconductor device according to the present invention, the metal wiring and the electrode for external connection are formed between the uppermost wiring layer and an interlayer insulating film formed below the uppermost wiring layer, and are connected to the first metal interlayer insulating film. It is preferable to have a barrier layer for preventing the diffusion of
【0018】本発明の半導体装置において、第1の金属
は、銅又は銅の合金であり、第2の金属は、アルミニウ
ム又はアルミニウムの合金であることが好ましい。In the semiconductor device of the present invention, the first metal is preferably copper or an alloy of copper, and the second metal is preferably aluminum or an alloy of aluminum.
【0019】本発明に係る第1の半導体装置の製造方法
は、半導体基板上に形成された層間絶縁膜に配線用凹部
及び外部電極用凹部を形成する凹部形成工程と、配線用
凹部及び外部電極用凹部を含む層間絶縁膜の上に、第1
の金属よりなる第1の金属膜を、配線用凹部が充填され
る一方、外部電極用凹部の上部に空間が残るように堆積
する第1の金属膜堆積工程と、第1の金属膜の上に、第
1の金属よりも耐酸化性に優れた第2の金属よりなる第
2の金属膜を堆積する第2の金属膜堆積工程と、第2の
金属膜及び第1の金属膜を層間絶縁膜が露出するように
除去することにより、配線用凹部に第1の金属膜よりな
る金属配線を形成すると共に、外部電極用凹部に第1の
金属膜と第2の金属膜とからなる外部接続用電極を形成
する配線形成工程とを備えている。According to a first method of manufacturing a semiconductor device according to the present invention, there is provided a recess forming step of forming a recess for wiring and a recess for external electrodes in an interlayer insulating film formed on a semiconductor substrate; On the interlayer insulating film including the recess for
A first metal film depositing step of depositing a first metal film made of the metal described above such that the wiring recess is filled and a space remains above the external electrode recess; A second metal film depositing step of depositing a second metal film made of a second metal having better oxidation resistance than the first metal; and interposing the second metal film and the first metal film in an interlayer. By removing the insulating film so as to be exposed, the metal wiring made of the first metal film is formed in the wiring recess, and the external wiring made of the first metal film and the second metal film is formed in the external electrode recess. Forming a connection electrode.
【0020】第1の半導体装置の製造方法によると、配
線用凹部及び外部電極用凹部が形成されている層間絶縁
膜の上に第1の金属よりなる第1の金属膜を、配線用凹
部が充填される一方、外部電極用凹部の上部に空間が残
るように堆積した後、第1の金属膜の上に該第1の金属
よりも耐酸化性に優れた第2の金属よりなる第2の金属
膜を堆積し、その後、第2の金属膜及び第1の金属膜を
層間絶縁膜が露出するように除去するため、第1の金属
膜よりなる埋め込み配線を形成することができると共
に、上部に耐酸化性に優れた第2の金属膜を有する埋め
込み型の外部接続用電極を形成することができる。According to the first method of manufacturing a semiconductor device, the first metal film made of the first metal is formed on the interlayer insulating film in which the wiring recess and the external electrode recess are formed. After being filled so as to leave a space above the external electrode recess, a second metal made of a second metal having better oxidation resistance than the first metal is formed on the first metal film. In order to remove the second metal film and the first metal film so that the interlayer insulating film is exposed, a buried wiring made of the first metal film can be formed, A buried external connection electrode having a second metal film having excellent oxidation resistance at the top can be formed.
【0021】第1の半導体装置の製造方法において、第
1の金属膜堆積工程は、第1の金属膜をスパッタリング
法により堆積した後、該第1の金属膜を熱処理により流
動させて配線用凹部に充填する工程を含むことが好まし
い。In the first method for fabricating a semiconductor device, the first metal film deposition step comprises: depositing the first metal film by a sputtering method, and then flowing the first metal film by heat treatment to form a wiring recess. It is preferable to include a step of filling the liquid.
【0022】第1の半導体装置の製造方法において、第
1の金属膜堆積工程は、第1の金属膜をCVD法又はメ
ッキ法により堆積する工程を含むことが好ましい。In the first method of manufacturing a semiconductor device, the first metal film deposition step preferably includes a step of depositing the first metal film by a CVD method or a plating method.
【0023】第1の半導体装置の製造方法において、凹
部形成工程は、配線用凹部の下側にコンタクトホールを
形成する工程を含み、第1の金属膜堆積工程は、第1の
金属膜をコンタクトホールが充填されるように堆積する
工程を含むことが好ましい。In the first method for fabricating a semiconductor device, the step of forming a recess includes the step of forming a contact hole below the wiring recess, and the step of depositing a first metal film comprises contacting the first metal film with a first metal film. Preferably, the method includes a step of depositing the holes so that the holes are filled.
【0024】第1の半導体装置の製造方法において、第
1の金属膜堆積工程は、層間絶縁膜と第1の金属膜との
間に、第1の金属の層間絶縁膜への拡散を防止するバリ
ア層を形成する工程を含むことが好ましい。In the first method of manufacturing a semiconductor device, the first metal film deposition step prevents the first metal from diffusing into the interlayer insulating film between the interlayer insulating film and the first metal film. It is preferable to include a step of forming a barrier layer.
【0025】第1の半導体装置の製造方法において、第
2の金属膜堆積工程は、第1の金属膜の上に絶縁膜を介
して第2の金属膜を堆積する工程を含み、外部接続用電
極にボンディングワイヤ又はバンプを絶縁膜が破断する
ように接合する工程をさらに備えていることが好まし
い。In the first method for fabricating a semiconductor device, the step of depositing the second metal film includes a step of depositing a second metal film on the first metal film via an insulating film. It is preferable that the method further includes a step of bonding a bonding wire or a bump to the electrode so that the insulating film is broken.
【0026】本発明に係る第2の半導体装置の製造方法
は、半導体基板上に形成された層間絶縁膜に配線用凹部
及び外部電極用凹部を形成する凹部形成工程と、配線用
凹部及び外部電極用凹部を含む層間絶縁膜の上に、第1
の金属よりなる第1の金属膜を、配線用凹部及び外部電
極用凹部が充填されるように堆積する第1の金属膜堆積
工程と、第1の金属膜を層間絶縁膜が露出するように除
去することにより、配線用凹部に第1の金属膜よりなる
金属配線を形成する金属配線形成工程と、外部電極用凹
部に残存する第1の金属膜の上に、第1の金属よりも耐
酸化性に優れた第2の金属よりなる第2の金属膜を選択
的に堆積することにより、第1の金属膜と第2の金属膜
とからなる外部接続用電極を形成する外部接続用電極形
成工程とを備えている。According to a second method of manufacturing a semiconductor device according to the present invention, there is provided a recess forming step of forming a recess for wiring and a recess for external electrodes in an interlayer insulating film formed on a semiconductor substrate; On the interlayer insulating film including the recess for
A first metal film depositing step of depositing a first metal film made of the above-mentioned metal so as to fill the recesses for wiring and the recesses for external electrodes, and a step of depositing the first metal film so that an interlayer insulating film is exposed. By removing, the metal wiring forming step of forming the metal wiring made of the first metal film in the wiring recess, and the acid resistance of the first metal film remaining in the external electrode recess is lower than that of the first metal. External connection electrode for forming an external connection electrode composed of a first metal film and a second metal film by selectively depositing a second metal film made of a second metal having excellent chemical properties Forming step.
【0027】第2の半導体装置の製造方法によると、配
線用凹部が形成されている層間絶縁膜の上に第1の金属
よりなる第1の金属膜を配線用凹部が充填されるように
堆積した後、第1の金属膜を層間絶縁膜が露出するよう
に除去するため、第1の金属膜よりなる埋め込み配線を
形成することができる。また、外部電極用凹部が形成さ
れている層間絶縁膜の上に第1の金属よりなる第1の金
属膜を外部電極用凹部が充填されるように堆積した後、
第1の金属膜を層間絶縁膜が露出するように除去し、そ
の後、外部電極用凹部に残存する第1の金属膜の上に第
1の金属よりも耐酸化性に優れた第2の金属よりなる第
2の金属膜を選択的に堆積するため、上部に耐酸化性に
優れた第2の金属膜を有する外部接続用電極を形成する
ことができる。According to the second method for manufacturing a semiconductor device, the first metal film made of the first metal is deposited on the interlayer insulating film having the wiring recess formed therein so as to fill the wiring recess. After that, since the first metal film is removed so that the interlayer insulating film is exposed, a buried wiring made of the first metal film can be formed. After depositing a first metal film made of a first metal on the interlayer insulating film in which the external electrode concave portion is formed so that the external electrode concave portion is filled,
The first metal film is removed so that the interlayer insulating film is exposed, and then a second metal having better oxidation resistance than the first metal is formed on the first metal film remaining in the external electrode recess. Since the second metal film is selectively deposited, an external connection electrode having a second metal film having excellent oxidation resistance on the top can be formed.
【0028】第1又は第2の半導体装置の製造方法にお
いて、第1の金属は、銅又は銅の合金であり、第2の金
属は、アルミニウム又はアルミニウムの合金であること
が好ましい。In the first or second method for fabricating a semiconductor device, the first metal is preferably copper or a copper alloy, and the second metal is preferably aluminum or an aluminum alloy.
【0029】[0029]
(第1の実施形態)以下、第1の実施形態に係る半導体
装置及びその製造方法について、図1(a)〜(c)及
び図2(a)〜(c)を参照しながら説明する。尚、以
下の各実施形態においては、半導体基板に形成されてい
るトランジスタ素子等と金属配線とを接続するためのコ
ンタクトホール、及び下層の金属配線と上層の金属配線
とを接続するビアホールを便宜上コンタクトホールと総
称する。First Embodiment Hereinafter, a semiconductor device according to a first embodiment and a method for manufacturing the same will be described with reference to FIGS. 1 (a) to 1 (c) and 2 (a) to 2 (c). In the following embodiments, a contact hole for connecting a transistor element or the like formed on a semiconductor substrate and a metal wiring, and a via hole for connecting a lower metal wiring and an upper metal wiring are formed as contact holes for convenience. Collectively called holes.
【0030】まず、図1(a)に示すように、トランジ
スタ素子、容量素子及び金属配線等のLSI構成要素
(図示は省略している。)が形成された半導体基板10
0の上にシリコン酸化膜よりなる層間絶縁膜101を堆
積した後、該層間絶縁膜101に対してリソグラフィ及
びドライエッチングを行なって、配線用凹部102及び
外部電極用凹部103を形成する。この場合、配線用凹
部102及び外部電極用凹部103の深さd1 として
は、デバイス設計等により種々の値を採りうるが、通常
は0.5〜2μm程度である。尚、図1(a)において
は図示は省略しているが、複数の配線用凹部102のう
ちのいずれかの底部には、下層配線、又は下層配線又は
LSI構成要素と連通するコンタクトホールに埋め込ま
れたプラグが露出している。First, as shown in FIG. 1A, a semiconductor substrate 10 on which LSI components (not shown) such as a transistor element, a capacitor element and a metal wiring are formed.
After an interlayer insulating film 101 made of a silicon oxide film is deposited on the substrate 0, the interlayer insulating film 101 is subjected to lithography and dry etching to form a wiring recess 102 and an external electrode recess 103. In this case, the depth d 1 of the wiring concave portion 102 and the external electrode concave portion 103 can take various values depending on device design or the like, but is usually about 0.5 to 2 μm. Although not shown in FIG. 1A, the bottom of any of the plurality of wiring recesses 102 is buried in a lower wiring, or a contact hole communicating with the lower wiring or the LSI component. Exposed plug is exposed.
【0031】次に、図1(b)に示すように、配線用凹
部102及び外部電極用凹部103を含む層間絶縁膜1
01の上に全面に亘って、銅の層間絶縁膜101への拡
散を阻止するバリア層となるタンタル膜104を堆積し
た後、該タンタル膜104の上に最上層の金属配線及び
外部接続用電極となる第1の金属膜としての銅膜105
をスパッタ法により堆積する。Next, as shown in FIG. 1B, the interlayer insulating film 1 including the wiring recess 102 and the external electrode recess 103 is formed.
After a tantalum film 104 serving as a barrier layer for preventing diffusion of copper into the interlayer insulating film 101 is deposited on the entire surface of the tantalum film 01, an uppermost metal wiring and an electrode for external connection are formed on the tantalum film 104. Copper film 105 as a first metal film to be formed
Is deposited by a sputtering method.
【0032】次に、図1(c)に示すように、半導体基
板100に対して熱処理を施して、銅膜105を構成す
る銅の結晶性を向上させつつ該銅膜105を配線用凹部
102及び外部電極用凹部103に流入させる。この場
合、銅膜105が配線用凹部102には充填される一
方、外部電極用凹部103には上部に空間が形成される
ようにしておく。Next, as shown in FIG. 1C, the semiconductor substrate 100 is subjected to a heat treatment to improve the crystallinity of the copper constituting the copper film 105 and to form the copper film 105 into the wiring recess 102. And into the external electrode recess 103. In this case, the copper recess 105 is filled in the wiring recess 102, while a space is formed above the external electrode recess 103.
【0033】ところで、配線用凹部102の幅寸法がタ
ンタル膜104及び銅膜105の合計膜厚t1 の約2倍
よりも小さい場合には、配線用凹部102にタンタル膜
104及び銅膜105が充填される。また、タンタル膜
104及び銅膜105の合計膜厚t1 が、外部電極用凹
部103の深さd1 よりも小さく且つ外部電極用凹部1
03の幅の1/2よりも小さい場合には、外部電極用凹
部103はタンタル膜104及び銅膜105によって充
填されない。例えば、配線用凹部102の深さd1 が
0.8μmで且つ幅W1 が1.0μmであり、外部電極
用凹部103の深さd1 が0.8μmで且つ幅W2 が1
00μmであって、タンタル膜104及び銅膜105の
合計膜厚t1 が0.6μmであると仮定すると、配線用
凹部102の幅W1:0.8μmは合計膜厚t1:0.6μ
mの2倍(1.2μm)よりも小さいので、配線用凹部
102はタンタル膜104及び銅膜105によって充填
されるが、外部電極用凹部103の幅W2:100μmは
合計膜厚t1:0.6μmの2倍よりも大きいので、外部
電極用凹部103はタンタル膜104及び銅膜105に
よって充填されない。When the width of the wiring recess 102 is smaller than about twice the total thickness t 1 of the tantalum film 104 and the copper film 105, the tantalum film 104 and the copper film 105 are formed in the wiring recess 102. Will be filled. Further, the total thickness t 1 of the tantalum film 104 and the copper film 105 is smaller than the depth d 1 of the external electrode recess 103 and the external electrode recess 1
When the width is smaller than の of the width of 03, the external electrode concave portion 103 is not filled with the tantalum film 104 and the copper film 105. For example, the depth d 1 of the wiring recess 102 is 0.8 μm and the width W 1 is 1.0 μm, and the depth d 1 of the external electrode recess 103 is 0.8 μm and the width W 2 is 1 μm.
Assuming that the total thickness t 1 of the tantalum film 104 and the copper film 105 is 0.6 μm, the width W 1 : 0.8 μm of the wiring recess 102 is equal to the total thickness t 1 : 0.6 μm.
m is smaller than twice (1.2 μm), the wiring concave portion 102 is filled with the tantalum film 104 and the copper film 105, but the width W 2 : 100 μm of the external electrode concave portion 103 has a total film thickness t 1 : The external electrode recess 103 is not filled with the tantalum film 104 and the copper film 105 because it is larger than twice of 0.6 μm.
【0034】尚、金属配線の抵抗値をできるだけ小さく
するためには、タンタル膜104の膜厚を薄くする必要
があり、タンタル膜104の膜厚は50nm以下である
ことが好ましい。In order to reduce the resistance of the metal wiring as much as possible, it is necessary to reduce the thickness of the tantalum film 104, and the thickness of the tantalum film 104 is preferably 50 nm or less.
【0035】もっとも、銅膜105を構成する銅又は銅
合金の組成によって流動特性が異なるので、合計膜厚t
1 が配線用凹部102の幅W1 の1/2以下で且つ配線
用凹部102の深さd1 よりも小さい場合であっても、
配線用凹部102がタンタル膜104及び銅膜105に
より充填されるように、銅又は銅合金の組成に応じて合
計膜厚t1 を設定することが好ましい。Since the flow characteristics vary depending on the composition of copper or copper alloy constituting the copper film 105, the total film thickness t
Even when 1 is equal to or less than の of the width W 1 of the wiring recess 102 and smaller than the depth d 1 of the wiring recess 102,
It is preferable to set the total film thickness t 1 according to the composition of copper or a copper alloy so that the wiring recess 102 is filled with the tantalum film 104 and the copper film 105.
【0036】次に、図2(a)に示すように、銅膜10
5の上に、銅膜105の酸化を抑制する第2の金属膜と
してのアルミニウム膜106を堆積する。この場合、タ
ンタル膜104、銅膜105及びアルミニウム膜106
の合計膜厚t2 が外部電極用凹部103の深さd1 より
も大きくなるように、アルミニウム膜106の膜厚を設
定する。このようにすると、外部電極用凹部103はタ
ンタル膜104、銅膜105及びアルミニウム膜106
によって充填される。Next, as shown in FIG.
5, an aluminum film 106 as a second metal film for suppressing oxidation of the copper film 105 is deposited. In this case, the tantalum film 104, the copper film 105, and the aluminum film 106
Total thickness t 2 of so larger than the depth d 1 of the outer electrode recess 103, to set the thickness of the aluminum film 106. By doing so, the external electrode concave portion 103 becomes the tantalum film 104, the copper film 105, and the aluminum film 106.
Filled by
【0037】次に、図2(b)に示すように、アルミニ
ウム膜106、銅膜105及びタンタル膜104に対し
て層間絶縁膜101が露出するまで化学機械研磨を行な
って、銅膜105及びタンタル膜104よりなる最上層
の金属配線107及びアルミニウム膜106、銅膜10
5及びタンタル膜104よりなる外部接続用電極108
をそれぞれ形成する。Next, as shown in FIG. 2B, chemical mechanical polishing is performed on the aluminum film 106, the copper film 105, and the tantalum film 104 until the interlayer insulating film 101 is exposed. The uppermost metal wiring 107 made of the film 104, the aluminum film 106, and the copper film 10
5 and external connection electrode 108 made of tantalum film 104
Are formed respectively.
【0038】次に、図2(c)に示すように、層間絶縁
膜101、金属配線107及び外部接続用電極108の
上に全面に亘ってシリコン窒化膜109及びシリコン酸
化膜110を順次堆積して、シリコン窒化膜109及び
シリコン酸化膜110よりなる保護膜を形成した後、該
保護膜における外部接続用電極形成領域を選択的に除去
して、外部接続用開口部111を形成する。この場合、
外部接続用電極108の大きさは通常50μm〜100
μmであるから、外部接続用開口部111の大きさを外
部電極用凹部103の大きさよりも5μm程度小さくし
ておけば、外部接続用電極108におけるアルミニウム
膜106により覆われていない領域はシリコン窒化膜1
09及びシリコン酸化膜110により覆われることにな
る。Next, as shown in FIG. 2C, a silicon nitride film 109 and a silicon oxide film 110 are sequentially deposited on the entire surface of the interlayer insulating film 101, the metal wiring 107 and the external connection electrode 108. Then, after forming a protective film composed of the silicon nitride film 109 and the silicon oxide film 110, the external connection electrode forming region in the protective film is selectively removed to form the external connection opening 111. in this case,
The size of the external connection electrode 108 is usually 50 μm to 100 μm.
If the size of the external connection opening 111 is smaller than the size of the external electrode recess 103 by about 5 μm, the area of the external connection electrode 108 that is not covered with the aluminum film 106 is silicon nitride. Membrane 1
09 and the silicon oxide film 110.
【0039】また、タンタル膜104及び銅膜105の
合計膜厚t1 は通常0.5〜2.0μm程度であるか
ら、図2(c)に示すように、アルミニウム膜106が
外部接続用開口部111に露出する一方、銅膜105が
外部接続用開口部111に露出しないように加工するこ
とは容易である。Since the total thickness t 1 of the tantalum film 104 and the copper film 105 is generally about 0.5 to 2.0 μm, as shown in FIG. It is easy to process so that the copper film 105 is not exposed to the external connection opening 111 while being exposed to the portion 111.
【0040】第1の実施形態に係る半導体装置による
と、最上層の金属配線107は銅膜105及びタンタル
層104によって構成されているので、低抵抗化及びエ
レクトロマイグレーションの緩和が図られており、ま
た、外部接続用電極108はアルミニウム膜106、銅
膜105及びタンタル層104によって構成されてお
り、表面部には銅膜105よりも耐酸化性の強いアルミ
ニウム膜106が存在しているので、大気雰囲気中にお
いて且つ200℃程度の温度下でワイヤボンディング工
程又はフリップチップ実装におけるバンプ接合工程を確
実に行なうことが可能になる。In the semiconductor device according to the first embodiment, since the uppermost metal wiring 107 is constituted by the copper film 105 and the tantalum layer 104, the resistance is reduced and the electromigration is reduced. The external connection electrode 108 includes an aluminum film 106, a copper film 105, and a tantalum layer 104. Since the aluminum film 106, which has higher oxidation resistance than the copper film 105, exists on the surface, The wire bonding step or the bump bonding step in flip chip mounting can be reliably performed in an atmosphere at a temperature of about 200 ° C.
【0041】従って、第1の実施形態に係る半導体装置
によると、金属配線の低抵抗化及びエレクトロマイグレ
ーションの抑制を図りつつ、接触抵抗の増大及び接合強
度の向上を図ることができる。Therefore, according to the semiconductor device of the first embodiment, it is possible to increase the contact resistance and improve the bonding strength while reducing the resistance of the metal wiring and suppressing the electromigration.
【0042】また、第1の実施形態に係る半導体装置の
製造方法によると、従来の半導体装置の製造方法に比べ
てフォトリソグラフィー工程数を増大させることなく、
外部接続用電極の表面部を耐酸化性の大きい金属膜によ
り構成できるので、製造コストの増大を招くことなく、
接触抵抗の増大及び接合強度の向上を図ることができ
る。Further, according to the method of manufacturing a semiconductor device according to the first embodiment, the number of photolithography steps is not increased as compared with the conventional method of manufacturing a semiconductor device.
Since the surface portion of the external connection electrode can be constituted by a metal film having high oxidation resistance, without increasing the manufacturing cost,
It is possible to increase the contact resistance and the bonding strength.
【0043】また、ワイヤボンディング工程又はバンプ
接合を大気中で行なうことができるので、特殊な雰囲気
下で行なう場合に生じる製造コストの増大を抑制でき
る。Further, since the wire bonding step or the bump bonding can be performed in the air, it is possible to suppress an increase in manufacturing cost caused when performing the bonding under a special atmosphere.
【0044】尚、第1の実施形態においては、外部接続
用電極108におけるアルミニウム膜106により覆わ
れていない領域はシリコン窒化膜109及びシリコン酸
化膜110により覆われているが、これに代えて、外部
接続用電極108における少なくともボンディングワイ
ヤー又はバンプが接合される領域がアルミニウム膜10
6により覆われておればよい。つまり、図2(c)にお
いて、銅膜105の周縁部が外部接続用開口部111に
露出していてもよい。In the first embodiment, the region of the external connection electrode 108 that is not covered by the aluminum film 106 is covered by the silicon nitride film 109 and the silicon oxide film 110. At least the region of the external connection electrode 108 to which the bonding wire or bump is bonded is the aluminum film 10
6 may be sufficient. That is, in FIG. 2C, the peripheral portion of the copper film 105 may be exposed to the opening 111 for external connection.
【0045】また、第1の実施形態においては、銅膜1
05をスパッタ法による堆積した後、熱処理を行なって
充填したが、これに代えて、銅膜を含むソースを用いる
化学気相成長(CVD)法又はメッキ法等により銅膜1
05を堆積してもよい。In the first embodiment, the copper film 1
05 was deposited by a sputtering method and then filled by heat treatment. Alternatively, the copper film 1 may be formed by a chemical vapor deposition (CVD) method using a source containing a copper film or a plating method.
05 may be deposited.
【0046】(第2の実施形態)以下、第2の実施形態
に係る半導体装置及びその製造方法について、図3、図
4(a)〜(c)及び図5(a)〜(c)を参照しなが
ら説明する。図3は第2の実施形態に係る半導体装置に
おける保護膜を除いた状態の平面構造を示し、図4
(a)〜(c)及び図5(a)〜(c)は、図3におけ
るX−X線の断面構造を示している。Second Embodiment Hereinafter, a semiconductor device according to a second embodiment and a method for manufacturing the same will be described with reference to FIGS. 3, 4A to 5C, and 5A to 5C. It will be described with reference to FIG. FIG. 3 shows a planar structure of the semiconductor device according to the second embodiment without a protective film, and FIG.
FIGS. 5A to 5C and FIGS. 5A to 5C show the cross-sectional structures taken along line XX in FIG.
【0047】まず、図4(a)に示すように、半導体基
板200の上に第1の層間絶縁膜201を堆積した後、
該第1の層間絶縁膜201に第1の金属配線202を形
成し、その後、第1の金属配線202及び第1の層間絶
縁膜201の上に全面に亘って第2の層間絶縁膜203
を堆積する。次に、第2の層間絶縁膜203の上に第1
のレジストパターン204を形成した後、該第1のレジ
ストパターン204をマスクとして第2の層間絶縁膜2
03に対してエッチングを行なって、第2の層間絶縁膜
203に配線用凹部205及び外部電極用凹部206を
形成する。この場合、配線用凹部205及び外部電極用
凹部206の深さd1 としては、デバイス設計等により
種々の値を採りうるが、通常は0.5〜2μm程度であ
る。First, as shown in FIG. 4A, after a first interlayer insulating film 201 is deposited on a semiconductor substrate 200,
A first metal wiring 202 is formed on the first interlayer insulating film 201, and then a second interlayer insulating film 203 is formed on the entire surface of the first metal wiring 202 and the first interlayer insulating film 201.
Is deposited. Next, on the second interlayer insulating film 203, the first
After the formation of the resist pattern 204, the second interlayer insulating film 2 is formed using the first resist pattern 204 as a mask.
03 is etched to form a wiring recess 205 and an external electrode recess 206 in the second interlayer insulating film 203. In this case, the depth d 1 of the wiring concave portion 205 and the external electrode concave portion 206 can take various values depending on device design and the like, but is usually about 0.5 to 2 μm.
【0048】次に、図4(b)に示すように、第2の層
間絶縁膜203の上に第2のレジストパターン207を
形成した後、該第2のレジストパターン207をマスク
として第2の層間絶縁膜203及び第1の層間絶縁膜2
01に対してエッチングを行なって、図4(c)に示す
ように、第2の層間絶縁膜203に第1の金属配線20
2と接続するコンタクトホール(深さ:d2 )208を
形成すると共に、外部電極用凹部206を第2の層間絶
縁膜203に至るまで掘り下げる。Next, as shown in FIG. 4B, after a second resist pattern 207 is formed on the second interlayer insulating film 203, the second resist pattern 207 is used as a mask to form a second resist pattern. Interlayer insulating film 203 and first interlayer insulating film 2
Then, the first metal wiring 20 is etched on the second interlayer insulating film 203 as shown in FIG.
In addition to forming a contact hole (depth: d 2 ) 208 connecting to the second electrode 2, the external electrode recess 206 is dug down to the second interlayer insulating film 203.
【0049】次に、図5(a)に示すように、配線用凹
部205及び外部電極用凹部206を含む第2の層間絶
縁膜203の上に全面に亘って、銅の第2の層間絶縁膜
203への拡散を阻止するバリア層となる窒化チタン膜
209を堆積した後、該窒化チタン膜209の上に最上
層の金属配線及び外部接続用電極となる第1の金属膜と
しての銅膜210をCVD法により堆積し、その後、半
導体基板200に対して熱処理を行なって銅膜210の
結晶性を向上させる。Next, as shown in FIG. 5A, the second interlayer insulating film of copper is formed on the entire surface of the second interlayer insulating film 203 including the recesses 205 for wiring and the recesses 206 for external electrodes. After depositing a titanium nitride film 209 serving as a barrier layer for preventing diffusion into the film 203, a copper film serving as a first metal film serving as an uppermost metal wiring and an external connection electrode is formed on the titanium nitride film 209. 210 is deposited by a CVD method, and thereafter, heat treatment is performed on the semiconductor substrate 200 to improve the crystallinity of the copper film 210.
【0050】ところで、窒化チタン膜209及び銅膜2
10の合計膜厚t1 を、配線用凹部205の深さd1 よ
りも大きく、配線用凹部205及びコンタクトホール2
08の合計深さ(d1 +d2 )よりも小さく且つコンタ
クトホール208の直径の1/2よりも大きくすると、
合計膜厚t1 は外部電極用凹部206の幅よりも十分に
小さいので、配線用凹部205及びコンタクトホール2
08は窒化チタン膜209及び銅膜210によって充填
される一方、外部電極用凹部206は窒化チタン膜20
9及び銅膜210によって充填されない。Incidentally, the titanium nitride film 209 and the copper film 2
The total thickness t 1 of 10, larger than the depth d 1 of the interconnect recesses 205, interconnect recesses 205 and the contact hole 2
Total depth of 08 if (d 1 + d 2) is larger than 1/2 of the small and the diameter of the contact hole 208 than,
Since the total film thickness t 1 is sufficiently smaller than the width of the external electrode concave portion 206, the wiring concave portion 205 and the contact hole 2 are formed.
08 is filled with the titanium nitride film 209 and the copper film 210, while the external electrode recess 206 is filled with the titanium nitride film 20.
9 and the copper film 210 are not filled.
【0051】次に、銅膜210の上に、銅膜210の酸
化を抑制する第2の金属膜としてのアルミニウム膜21
1を堆積する。この場合、窒化チタン膜209、銅膜2
10及びアルミニウム膜211の合計膜厚t2 が、掘り
下げられた外部電極用凹部103の深さよりも大きくな
るようにアルミニウム膜211の膜厚を設定する。この
ようにすると、外部電極用凹部103は窒化チタン膜2
09、銅膜210及びアルミニウム膜211によって充
填される。例えば、配線用凹部205の深さd1 =0.
8μm、コンタクトホール208の深さd2 =1.0μ
mである場合、窒化チタン膜209及び銅膜210の合
計膜厚t1 を1.0μm、アルミニウム膜211の膜厚
を1.0μmとすると、配線用凹部205は幅寸法の如
何に拘わらず窒化チタン膜209及び銅膜210によっ
て充填されると共に、外部電極用凹部206は窒化チタ
ン膜209、銅膜210及びアルミニウム膜211によ
って充填される。Next, on the copper film 210, an aluminum film 21 as a second metal film for suppressing oxidation of the copper film 210 is formed.
1 is deposited. In this case, the titanium nitride film 209 and the copper film 2
The thickness of the aluminum film 211 is set so that the total thickness t 2 of the aluminum film 211 and the thickness of the aluminum film 211 is greater than the depth of the recessed external electrode recess 103. By doing so, the concave portion 103 for the external electrode becomes the titanium nitride film 2
09, a copper film 210 and an aluminum film 211. For example, the depth d 1 of the wiring concave portion 205 = 0.
8 μm, depth d 2 of contact hole 208 = 1.0 μm
When the total thickness t 1 of the titanium nitride film 209 and the copper film 210 is 1.0 μm and the thickness of the aluminum film 211 is 1.0 μm, the wiring recess 205 is nitrided irrespective of the width dimension. The external electrode concave portion 206 is filled with the titanium nitride film 209, the copper film 210, and the aluminum film 211 while being filled with the titanium film 209 and the copper film 210.
【0052】尚、金属配線の抵抗値をできるだけ小さく
するためには、窒化チタン膜209の膜厚を薄くする必
要があり、窒化チタン膜209の膜厚は50nm以下で
あることが好ましい。In order to reduce the resistance of the metal wiring as much as possible, it is necessary to reduce the thickness of the titanium nitride film 209, and the thickness of the titanium nitride film 209 is preferably 50 nm or less.
【0053】また、第2の実施形態においては、アルミ
ニウム膜211の膜厚を1.0μmに設定して、外部電
極用凹部206を窒化チタン膜209、銅膜210及び
アルミニウム膜211によって充填したが、後に行なう
化学機械研磨によりアルミニウム膜211が薄膜化し
て、ボンディングワイヤ又はバンプがアルミニウム膜2
11から剥離する恐れがなければ、外部電極用凹部20
6は完全に充填されていなくてもよい。In the second embodiment, the thickness of the aluminum film 211 is set to 1.0 μm, and the external electrode recess 206 is filled with the titanium nitride film 209, the copper film 210, and the aluminum film 211. The aluminum film 211 is thinned by chemical mechanical polishing performed later, and the bonding wires or bumps are
If there is no possibility of peeling from the external electrode 11, the external electrode recess 20
6 need not be completely filled.
【0054】次に、図3及び図5(b)に示すように、
アルミニウム膜211、銅膜210及び窒化チタン膜2
09に対して第2の層間絶縁膜203が露出するまで化
学機械研磨を行なって、銅膜210及び窒化チタン膜2
09よりなる最上層の金属配線212及びアルミニウム
膜211、銅膜210及び窒化チタン膜209よりなる
外部接続用電極213をそれぞれ形成する。Next, as shown in FIG. 3 and FIG.
Aluminum film 211, copper film 210 and titanium nitride film 2
09 is subjected to chemical mechanical polishing until the second interlayer insulating film 203 is exposed, to thereby form the copper film 210 and the titanium nitride film 2.
An external connection electrode 213 made of a metal wiring 212 and an aluminum film 211, a copper film 210, and a titanium nitride film 209, which are the uppermost layer made of the metal wiring 212, is formed.
【0055】次に、図5(c)に示すように、第2の層
間絶縁膜203、金属配線212及び外部接続用電極2
13の上に全面に亘ってシリコン窒化膜214及びシリ
コン酸化膜215を順次堆積して、シリコン窒化膜21
4及びシリコン酸化膜215よりなる保護膜を形成した
後、該保護膜における外部接続用電極形成領域を選択的
に除去して、外部接続用開口部216を形成する。Next, as shown in FIG. 5C, the second interlayer insulating film 203, the metal wiring 212, and the external connection electrode 2 are formed.
13, a silicon nitride film 214 and a silicon oxide film 215 are sequentially deposited over the entire surface to form a silicon nitride film 21.
After forming the protective film composed of the silicon oxide film 4 and the silicon oxide film 215, the external connection electrode forming region in the protective film is selectively removed to form the external connection opening 216.
【0056】第2の実施形態に係る半導体装置による
と、最上層の金属配線212は銅膜210及び窒化チタ
ン膜209によって構成されているので、低抵抗化及び
エレクトロマイグレーションの緩和が図られており、ま
た、外部接続用電極213はアルミニウム膜211、銅
膜210及び窒化チタン膜209によって構成されてお
り、表面部には銅膜210よりも耐酸化性の強いアルミ
ニウム膜211が存在しているので、大気雰囲気中にお
いて且つ200℃程度の温度下でワイヤボンディング工
程又はフリップチップ実装におけるバンプ接合工程を確
実に行なうことが可能になる。In the semiconductor device according to the second embodiment, since the uppermost metal wiring 212 is constituted by the copper film 210 and the titanium nitride film 209, the resistance is reduced and the electromigration is eased. The external connection electrode 213 is composed of an aluminum film 211, a copper film 210, and a titanium nitride film 209. Since the aluminum film 211 having higher oxidation resistance than the copper film 210 exists on the surface, In addition, the wire bonding step or the bump bonding step in flip chip mounting can be reliably performed in an air atmosphere at a temperature of about 200 ° C.
【0057】従って、第2の実施形態に係る半導体装置
によると、金属配線の低抵抗化及びエレクトロマイグレ
ーションの抑制を図りつつ、接触抵抗の増大及び接合強
度の向上を図ることができる。Therefore, according to the semiconductor device of the second embodiment, it is possible to increase the contact resistance and improve the bonding strength while reducing the resistance of the metal wiring and suppressing the electromigration.
【0058】また、第2の実施形態に係る半導体装置の
製造方法によると、従来の半導体装置の製造方法に比べ
てフォトリソグラフィー工程数を増大させることなく、
外部接続用電極の表面部を耐酸化性の大きい金属膜によ
り構成できるので、製造コストの増大を招くことなく、
接触抵抗の増大及び接合強度の向上を図ることができ
る。Further, according to the method of manufacturing a semiconductor device according to the second embodiment, the number of photolithography steps is not increased as compared with the conventional method of manufacturing a semiconductor device.
Since the surface portion of the external connection electrode can be constituted by a metal film having high oxidation resistance, without increasing the manufacturing cost,
It is possible to increase the contact resistance and the bonding strength.
【0059】また、ワイヤボンディング工程又はバンプ
接合を大気中で行なうことができるので、特殊な雰囲気
下で行なう場合に生じる製造コストの増大を抑制でき
る。Further, since the wire bonding step or the bump bonding can be performed in the air, it is possible to suppress an increase in manufacturing cost caused when the bonding is performed in a special atmosphere.
【0060】尚、第2の実施形態においては、銅膜21
0をCVD法により形成したが、これに代えて、スパッ
タ法により銅膜210を堆積した後、熱処理を行なって
充填してもよいし、メッキ法により銅膜210形成して
もよい。In the second embodiment, the copper film 21
0 is formed by the CVD method. Alternatively, the copper film 210 may be deposited by a sputtering method and then filled by performing a heat treatment, or the copper film 210 may be formed by a plating method.
【0061】(第3の実施形態)以下、第3の実施形態
に係る半導体装置及びその製造方法について、図6
(a)〜(c)及び図7(a)〜(c)を参照しながら
説明する。(Third Embodiment) A semiconductor device and a method of manufacturing the same according to a third embodiment will be described with reference to FIG.
This will be described with reference to (a) to (c) and FIGS. 7 (a) to (c).
【0062】まず、図6(a)に示すように、半導体基
板300の上に第1の層間絶縁膜301を堆積した後、
該第1の層間絶縁膜301に第1の金属配線302を形
成し、その後、第1の金属配線302及び第1の層間絶
縁膜301の上に全面に亘って第2の層間絶縁膜303
を堆積する。次に、第2の層間絶縁膜303の上に第1
のレジストパターン304を形成した後、該第1のレジ
ストパターン304をマスクとして第2の層間絶縁膜3
03に対してエッチングを行なって、第2の層間絶縁膜
303に第1の金属配線302と接続するコンタクトホ
ール305及び外部電極用凹部306をそれぞれ形成す
る。First, as shown in FIG. 6A, after depositing a first interlayer insulating film 301 on a semiconductor substrate 300,
A first metal wiring 302 is formed on the first interlayer insulating film 301, and then a second interlayer insulating film 303 is formed over the entire surface of the first metal wiring 302 and the first interlayer insulating film 301.
Is deposited. Next, a first layer is formed on the second interlayer insulating film 303.
After the resist pattern 304 is formed, the second interlayer insulating film 3 is formed using the first resist pattern 304 as a mask.
03 is etched to form a contact hole 305 connected to the first metal wiring 302 and a concave portion 306 for an external electrode in the second interlayer insulating film 303, respectively.
【0063】次に、図6(b)に示すように、第2の層
間絶縁膜303の上に第2のレジストパターン307を
形成した後、該第2のレジストパターン307をマスク
として第2の層間絶縁膜303及び第1の層間絶縁膜3
01に対してエッチングを行なって、図6(c)に示す
ように、第2の層間絶縁膜303に配線用凹部308を
形成すると共に、外部電極用凹部306を第2の層間絶
縁膜303に至るまで掘り下げる。Next, as shown in FIG. 6B, after forming a second resist pattern 307 on the second interlayer insulating film 303, the second resist pattern 307 is used as a mask to form a second resist pattern 307. Interlayer insulation film 303 and first interlayer insulation film 3
6C, an interconnect recess 308 is formed in the second interlayer insulating film 303, and an external electrode recess 306 is formed in the second interlayer insulating film 303, as shown in FIG. Dig all the way down.
【0064】次に、図7(a)に示すように、配線用凹
部308及び外部電極用凹部306を含む第2の層間絶
縁膜303の上に全面に亘って、銅の第2の層間絶縁膜
303への拡散を阻止するバリア層となる窒化チタン膜
309を堆積した後、該窒化チタン膜309の上に最上
層の金属配線及び外部接続用電極となる第1の金属膜と
しての銅膜310をCVD法により堆積し、その後、半
導体基板300に対して熱処理を行なって銅膜310の
結晶性を向上させた後、銅膜310の上に、銅膜310
の酸化を抑制する第2の金属膜としてのアルミニウム膜
311を堆積する。Next, as shown in FIG. 7A, the second interlayer insulating film of copper is formed on the entire surface of the second interlayer insulating film 303 including the recess 308 for wiring and the recess 306 for external electrodes. After depositing a titanium nitride film 309 serving as a barrier layer for preventing diffusion into the film 303, a copper film serving as a first metal film serving as an uppermost metal wiring and an electrode for external connection is formed on the titanium nitride film 309. 310 is deposited by a CVD method, and thereafter, a heat treatment is performed on the semiconductor substrate 300 to improve the crystallinity of the copper film 310. Then, the copper film 310 is formed on the copper film 310.
An aluminum film 311 as a second metal film that suppresses oxidation of is deposited.
【0065】次に、図7(b)に示すように、アルミニ
ウム膜311、銅膜310及び窒化チタン膜309に対
して第2の層間絶縁膜303が露出するまで化学機械研
磨を行なって、銅膜310及び窒化チタン膜309より
なる最上層の金属配線312及びアルミニウム膜31
1、銅膜310及び窒化チタン膜309よりなる外部接
続用電極313をそれぞれ形成する。Next, as shown in FIG. 7B, the aluminum film 311, the copper film 310, and the titanium nitride film 309 are subjected to chemical mechanical polishing until the second interlayer insulating film 303 is exposed. Metal wiring 312 and aluminum film 31 of the uppermost layer comprising film 310 and titanium nitride film 309
1. An external connection electrode 313 made of a copper film 310 and a titanium nitride film 309 is formed.
【0066】次に、図7(c)に示すように、第2の層
間絶縁膜303、金属配線312及び外部接続用電極3
13の上に全面に亘ってシリコン窒化膜314及びシリ
コン酸化膜315を順次堆積して、シリコン窒化膜31
4及びシリコン酸化膜315よりなる保護膜を形成した
後、該保護膜における外部接続用電極形成領域を選択的
に除去して、外部接続用開口部316を形成する。Next, as shown in FIG. 7C, the second interlayer insulating film 303, the metal wiring 312 and the external connection electrode 3 are formed.
A silicon nitride film 314 and a silicon oxide film 315 are sequentially deposited over the entire surface of
After the formation of the protection film including the silicon oxide film 4 and the silicon oxide film 315, the external connection electrode formation region in the protection film is selectively removed to form the external connection opening 316.
【0067】第3の実施形態に係る半導体装置及びその
製造方法は、第2の実施形態に比べて、配線用凹部の形
成工程とコンタクトホールの形成工程との順序が異なっ
ているのみであって、第2の実施形態と同様の効果が得
られる。The semiconductor device and the method of manufacturing the same according to the third embodiment are different from the second embodiment only in the order of the wiring recess forming step and the contact hole forming step. The same effects as those of the second embodiment can be obtained.
【0068】(第4の実施形態)以下、第4の実施形態
に係る半導体装置及びその製造方法について、図8
(a)〜(d)を参照しながら説明する。(Fourth Embodiment) A semiconductor device and a method of manufacturing the same according to a fourth embodiment will be described with reference to FIG.
This will be described with reference to (a) to (d).
【0069】まず、第2の実施形態と同様、図8(a)
に示すように、半導体基板400の上に第1の層間絶縁
膜401を堆積した後、該第1の層間絶縁膜401に第
1の金属配線402を形成する。次に、第1の金属配線
402及び第1の層間絶縁膜401の上に全面に亘って
第2の層間絶縁膜403を堆積した後、第2の層間絶縁
膜403にコンタクトホール、配線用凹部及び外部電極
用凹部をそれぞれ形成する。次に、第2の層間絶縁膜4
03の上に全面に亘って、銅の第2の層間絶縁膜403
への拡散を阻止するバリア層となる窒化チタン膜404
を堆積した後、該窒化チタン膜404の上に最上層の金
属配線及び外部接続用電極となる第1の金属膜としての
銅膜405をCVD法により堆積し、その後、半導体基
板400に対して熱処理を行なって銅膜405の結晶性
を向上させる。First, as in the second embodiment, FIG.
As shown in (1), after depositing a first interlayer insulating film 401 on a semiconductor substrate 400, a first metal wiring 402 is formed on the first interlayer insulating film 401. Next, after depositing a second interlayer insulating film 403 over the entire surface of the first metal wiring 402 and the first interlayer insulating film 401, contact holes and wiring recesses are formed in the second interlayer insulating film 403. And a concave portion for an external electrode. Next, the second interlayer insulating film 4
, A second interlayer insulating film 403 made of copper
Nitride film 404 serving as a barrier layer for preventing diffusion into silicon
After that, a copper film 405 as a first metal film serving as an uppermost metal wiring and an external connection electrode is deposited on the titanium nitride film 404 by a CVD method. The heat treatment is performed to improve the crystallinity of the copper film 405.
【0070】次に、銅膜405の上に窒化シリコン膜等
よりなる絶縁膜406を堆積した後、該絶縁膜406の
上に、銅膜405の酸化を抑制する第2の金属膜として
のアルミニウム膜407を堆積する。Next, after an insulating film 406 made of a silicon nitride film or the like is deposited on the copper film 405, an aluminum film as a second metal film for suppressing oxidation of the copper film 405 is formed on the insulating film 406. A film 407 is deposited.
【0071】ところで、第2の実施形態のように、第1
の金属膜例えば銅膜の上に該第1の金属膜の酸化を抑制
する第2の金属膜例えばアルミニウム膜を堆積すると、
化学機械研磨工程又は洗浄工程において第1の金属膜と
第2の金属膜とが同時に研磨剤又は洗浄液に浸されるた
め、研磨剤、洗浄液、第1の金属膜及び第2の金属膜の
種類によっては、電池効果により第1の金属膜又は第2
の金属膜が腐食する恐れがある。By the way, as in the second embodiment, the first
When a second metal film such as an aluminum film for suppressing oxidation of the first metal film is deposited on a metal film such as a copper film,
Since the first metal film and the second metal film are simultaneously immersed in the polishing agent or the cleaning liquid in the chemical mechanical polishing step or the cleaning step, the types of the polishing agent, the cleaning liquid, the first metal film, and the second metal film Depending on the battery effect, the first metal film or the second
Metal film may be corroded.
【0072】そこで、第4の実施形態においては、第1
の金属膜である銅膜405と第2の金属膜であるアルミ
ニウム膜407との間に絶縁膜406を介在させてい
る。このようにすると、銅膜405とアルミニウム膜4
07との間に電流が流れず電池効果が生じないので、第
1の金属膜又は第2の金属膜に腐食が発生する事態を防
止できる。Therefore, in the fourth embodiment, the first
An insulating film 406 is interposed between a copper film 405 as a metal film and an aluminum film 407 as a second metal film. Thus, the copper film 405 and the aluminum film 4
Since no current flows between the first metal film and the second metal film, corrosion of the first metal film or the second metal film can be prevented.
【0073】次に、図8(b)に示すように、アルミニ
ウム膜407、絶縁膜406、銅膜405及び窒化チタ
ン膜404に対して第2の層間絶縁膜403が露出する
まで化学機械研磨を行なって、アルミニウム膜407、
絶縁膜406、銅膜405及び窒化チタン膜404より
なる最上層の金属配線408及び銅膜405及び窒化チ
タン膜404よりなる外部接続用電極409をそれぞれ
形成する。尚、金属配線408を構成する絶縁膜406
の絶縁性に伴う弊害を除去する方法については後述す
る。Next, as shown in FIG. 8B, chemical mechanical polishing is performed on the aluminum film 407, the insulating film 406, the copper film 405, and the titanium nitride film 404 until the second interlayer insulating film 403 is exposed. Go to the aluminum film 407,
The uppermost metal wiring 408 composed of the insulating film 406, the copper film 405 and the titanium nitride film 404 and the external connection electrode 409 composed of the copper film 405 and the titanium nitride film 404 are formed. The insulating film 406 forming the metal wiring 408
A method for removing the adverse effects associated with the insulating properties of the above will be described later.
【0074】次に、図8(c)に示すように、第2の層
間絶縁膜403、金属配線408及び外部接続用電極4
09の上に全面に亘ってシリコン窒化膜410及びシリ
コン酸化膜411を順次堆積して、シリコン窒化膜41
0及びシリコン酸化膜411よりなる保護膜を形成した
後、該保護膜における外部接続用電極形成領域を選択的
に除去して、外部接続用開口部412を形成する。Next, as shown in FIG. 8C, the second interlayer insulating film 403, the metal wiring 408, and the external connection electrode 4 are formed.
09, a silicon nitride film 410 and a silicon oxide film 411 are sequentially deposited over the entire surface to form a silicon nitride film 41.
After forming a protective film made of O and the silicon oxide film 411, an external connection electrode forming region in the protective film is selectively removed to form an external connection opening 412.
【0075】次に、図8(d)に示すように、外部接続
用電極409にボンディングワイヤ413を接合する。
この接合工程において、絶縁膜406に熱、振動又は衝
撃が加えられるため、絶縁膜406が破断するので、ア
ルミニウム膜407と銅膜405とは導通状態になる。
このような観点から、絶縁膜406の膜厚としては5n
m〜30nmが好ましい。この程度の膜厚にすると、銅
膜405とアルミニウム膜407とが同時に研磨剤又は
洗浄液に浸っても電池効果が生じないと共に、外部接続
用電極409にボンディングワイヤ413を接合する工
程において、絶縁膜406を確実に破断させることがで
きる。Next, as shown in FIG. 8D, a bonding wire 413 is bonded to the external connection electrode 409.
In this bonding step, heat, vibration, or impact is applied to the insulating film 406, so that the insulating film 406 is broken, so that the aluminum film 407 and the copper film 405 are brought into a conductive state.
From such a viewpoint, the thickness of the insulating film 406 is 5 n
m to 30 nm is preferred. With this thickness, the battery effect does not occur even when the copper film 405 and the aluminum film 407 are simultaneously immersed in an abrasive or a cleaning solution, and the insulating film is formed in the step of bonding the bonding wire 413 to the external connection electrode 409. 406 can be reliably broken.
【0076】(第5の実施形態)以下、第5の実施形態
に係る半導体装置及びその製造方法について、図9
(a)〜(c)及び図10(a)〜(d)を参照しなが
ら説明する。(Fifth Embodiment) Hereinafter, a semiconductor device according to a fifth embodiment and a method for manufacturing the same will be described with reference to FIG.
This will be described with reference to (a) to (c) and FIGS. 10 (a) to (d).
【0077】まず、図9(a)に示すように、半導体基
板500の上に層間絶縁膜501を堆積した後、該層間
絶縁膜501に対してリソグラフィ及びドライエッチン
グを行なって、配線用凹部502及び外部電極用凹部5
03を形成する。この場合、配線用凹部502及び外部
電極用凹部503の深さd1 としては、デバイス設計等
により種々の値を採りうるが、通常は0.5〜2μm程
度である。First, as shown in FIG. 9A, after an interlayer insulating film 501 is deposited on a semiconductor substrate 500, the interlayer insulating film 501 is subjected to lithography and dry etching to form a wiring recess 502. And concave portion 5 for external electrode
03 is formed. In this case, the depth d 1 of the wiring concave portion 502 and the external electrode concave portion 503 can take various values depending on device design or the like, but is usually about 0.5 to 2 μm.
【0078】次に、図9(b)に示すように、層間絶縁
膜501の上にレジストパターン503を形成した後、
該レジストパターン503をマスクとして層間絶縁膜5
01に対してエッチングを行なって、図9(c)に示す
ように、配線用凹部502の下側にコンタクトホール5
04を形成する。Next, as shown in FIG. 9B, after forming a resist pattern 503 on the interlayer insulating film 501,
Using the resist pattern 503 as a mask, the interlayer insulating film 5
9 is etched to form a contact hole 5 under the wiring recess 502, as shown in FIG.
04 is formed.
【0079】次に、図10(a)に示すように、配線用
凹部502及び外部電極用凹部503を含む層間絶縁膜
501の上に全面に亘って、銅の層間絶縁膜501への
拡散を阻止するバリア層となる窒化チタン膜505を堆
積した後、該窒化チタン膜505の上に最上層の金属配
線及び外部接続用電極となる第1の金属膜としての銅膜
506をCVD法により堆積し、その後、半導体基板5
00に対して熱処理を行なって、銅膜506の結晶性を
向上させると共に配線用凹部502及びコンタクトホー
ル504に銅膜506を充填する。この場合、窒化チタ
ン膜505及び銅膜506の合計膜厚t1 を、外部電極
用凹部503の深さd1 よりも小さく、配線用凹部50
2の幅の1/2よりも大きく且つ外部電極用凹部503
の幅の1/2よりも小さくすることによって、配線用凹
部502及びコンタクトホール504が窒化チタン膜5
05及び銅膜506により充填される一方、外部電極用
凹部503は窒化チタン膜505及び銅膜506によっ
て充填されない。Next, as shown in FIG. 10A, copper is diffused into the interlayer insulating film 501 over the entire surface of the interlayer insulating film 501 including the wiring recesses 502 and the external electrode recesses 503. After depositing a titanium nitride film 505 serving as a barrier layer to block, a copper film 506 serving as a first metal film serving as an uppermost metal wiring and an external connection electrode is deposited on the titanium nitride film 505 by a CVD method. And then the semiconductor substrate 5
Heat treatment is performed on the copper film 506 to improve the crystallinity of the copper film 506 and fill the wiring concave portion 502 and the contact hole 504 with the copper film 506. In this case, the total thickness t 1 of the titanium nitride film 505 and the copper film 506 is smaller than the depth d 1 of the concave portion 503 for the external electrode,
2 which is larger than 1/2 of the width of 2 and the concave portion 503 for external electrodes.
The width of the wiring recesses 502 and the contact holes 504 are smaller than 1 / of the width of the titanium nitride film 5.
The external electrode recess 503 is not filled with the titanium nitride film 505 and the copper film 506 while being filled with the copper film 505 and the copper film 506.
【0080】次に、図10(b)に示すように、銅膜5
06の上に、銅膜506の酸化を抑制する第2の金属膜
としてのアルミニウム膜507を堆積する。Next, as shown in FIG.
An aluminum film 507 as a second metal film for suppressing the oxidation of the copper film 506 is deposited on the substrate 06.
【0081】次に、図10(c)に示すように、アルミ
ニウム膜507、銅膜506及び窒化チタン膜505に
対して層間絶縁膜501が露出するまで化学機械研磨を
行なって、銅膜506及び窒化チタン膜505よりなる
最上層の金属配線508及びコンタクト510、並びに
アルミニウム膜507、銅膜506及び窒化チタン膜5
05よりなる外部接続用電極509を形成する。Next, as shown in FIG. 10C, the aluminum film 507, the copper film 506, and the titanium nitride film 505 are subjected to chemical mechanical polishing until the interlayer insulating film 501 is exposed. The uppermost metal wiring 508 and the contact 510 made of the titanium nitride film 505, and the aluminum film 507, the copper film 506, and the titanium nitride film 5
Then, an external connection electrode 509 made of a material 05 is formed.
【0082】次に、図10(d)に示すように、層間絶
縁膜501、金属配線508及び外部接続用電極509
の上に全面に亘ってシリコン窒化膜511及びシリコン
酸化膜512を順次堆積して、シリコン窒化膜511及
びシリコン酸化膜512よりなる保護膜を形成した後、
該保護膜における外部接続用電極形成領域を選択的に除
去して、外部接続用開口部513を形成する。Next, as shown in FIG. 10D, an interlayer insulating film 501, a metal wiring 508, and an external connection electrode 509 are formed.
After a silicon nitride film 511 and a silicon oxide film 512 are sequentially deposited over the entire surface to form a protective film including the silicon nitride film 511 and the silicon oxide film 512,
An external connection electrode forming region in the protective film is selectively removed to form an external connection opening 513.
【0083】第5の実施形態に係る半導体装置及びその
製造方法は、第2の実施形態に比べて、コンタクトホー
ルの構造が異なっているのみであって、第2の実施形態
と同様の効果が得られる。The semiconductor device and the method of manufacturing the same according to the fifth embodiment differ from the second embodiment only in the structure of the contact hole, and have the same effects as the second embodiment. can get.
【0084】尚、第5の実施形態においては、銅膜50
6をCVD法により堆積したが、これに代えて、メッキ
法により堆積してもよい。銅膜506をメッキ法により
堆積する場合には、窒化チタン膜505及び銅膜506
の下層部をスパッタ法により形成しておいてもよい。銅
膜506をCVD法又はメッキ法により堆積する場合に
は、結晶性に優れた銅膜506が得られる。また、銅膜
506をCVD法により堆積する場合には、窒化チタン
膜505はスパッタ法により堆積してもよい。In the fifth embodiment, the copper film 50
6 was deposited by the CVD method, but may be deposited by a plating method instead. When the copper film 506 is deposited by a plating method, the titanium nitride film 505 and the copper film 506 are used.
May be formed by a sputtering method. When the copper film 506 is deposited by a CVD method or a plating method, a copper film 506 having excellent crystallinity is obtained. When the copper film 506 is deposited by a CVD method, the titanium nitride film 505 may be deposited by a sputtering method.
【0085】(第6の実施形態)以下、第6の実施形態
に係る半導体装置及びその製造方法について、図11
(a)〜(c)及び図12(a)、(b)を参照しなが
ら説明する。(Sixth Embodiment) A semiconductor device according to a sixth embodiment and a method of manufacturing the same will now be described with reference to FIG.
This will be described with reference to (a) to (c) and FIGS. 12 (a) and 12 (b).
【0086】まず、図11(a)に示すように、半導体
基板600の上に層間絶縁膜601を堆積した後、該層
間絶縁膜601に対してリソグラフィ及びドライエッチ
ングを行なって、配線用凹部602及び外部電極用凹部
603を形成する。この場合、配線用凹部602及び外
部電極用凹部603の深さd1 としては、デバイス設計
等により種々の値を採りうるが、通常は0.5〜2μm
程度である。First, as shown in FIG. 11A, after an interlayer insulating film 601 is deposited on a semiconductor substrate 600, the interlayer insulating film 601 is subjected to lithography and dry etching to form a wiring recess 602. Then, a concave portion 603 for an external electrode is formed. In this case, the depth d 1 of the wiring recess 602 and the external electrode recess 603 can take various values depending on device design or the like, but is usually 0.5 to 2 μm.
It is about.
【0087】次に、図11(b)に示すように、配線用
凹部602及び外部電極用凹部603を含む層間絶縁膜
601の上に全面に亘って、銅の層間絶縁膜601への
拡散を阻止するバリア層となる窒化チタン膜604を堆
積した後、該窒化チタン膜604の上に最上層の金属配
線及び外部接続用電極となる第1の金属膜としての銅膜
605をスパッタ法により堆積し、その後、半導体基板
600に対して熱処理を行なって、銅膜605の結晶性
を向上させると共に配線用凹部602及び外部電極用凹
部603に銅膜605を充填する。この場合、窒化チタ
ン膜604及び銅膜605の合計膜厚t1 を配線用凹部
602及び外部電極用凹部603の深さd1 よりも大き
くすると、配線用凹部602及び外部電極用凹部603
に窒化チタン膜604及び銅膜605を確実に充填する
ことができる。Next, as shown in FIG. 11B, copper is diffused into the interlayer insulating film 601 over the entire surface of the interlayer insulating film 601 including the wiring recess 602 and the external electrode recess 603. After depositing a titanium nitride film 604 serving as a barrier layer to block, a copper film 605 serving as a first metal film serving as an uppermost metal wiring and an external connection electrode is deposited on the titanium nitride film 604 by a sputtering method. Thereafter, a heat treatment is performed on the semiconductor substrate 600 to improve the crystallinity of the copper film 605 and fill the wiring concave portion 602 and the external electrode concave portion 603 with the copper film 605. In this case, when the total thickness t 1 of the titanium nitride film 604 and the copper film 605 is larger than the depth d 1 of the wiring recess 602 and the external electrode recess 603, the wiring recess 602 and the external electrode recess 603 are formed.
Can be reliably filled with the titanium nitride film 604 and the copper film 605.
【0088】次に、図11(c)に示すように、銅膜6
05及び窒化チタン膜604に対して層間絶縁膜601
が露出するまで化学機械研磨を行なった後、図12
(a)に示すように、層間絶縁膜601及び銅膜605
の上に全面に亘ってシリコン窒化膜606及びシリコン
酸化膜607を順次堆積して、シリコン窒化膜606及
びシリコン酸化膜607よりなる保護膜を形成した後、
該保護膜における外部接続用電極形成領域を選択的に除
去して、外部接続用開口部608を形成する。Next, as shown in FIG.
05 and the titanium nitride film 604 to the interlayer insulating film 601
After chemical mechanical polishing was performed until the surface was exposed, FIG.
As shown in (a), an interlayer insulating film 601 and a copper film 605
A silicon nitride film 606 and a silicon oxide film 607 are sequentially deposited over the entire surface to form a protective film composed of the silicon nitride film 606 and the silicon oxide film 607.
An external connection electrode forming region in the protective film is selectively removed to form an external connection opening 608.
【0089】次に、図12(b)に示すように、銅膜6
05の上における外部接続用開口部608に露出してい
る領域に、銅膜605の酸化を抑制する第2の金属膜と
してのアルミニウム膜609を例えばCVD法により選
択的に堆積すると、銅膜605及び窒化チタン膜604
よりなる最上層の金属配線610及びアルミニウム膜6
09、銅膜605及び窒化チタン膜604よりなる外部
接続用電極611が得られる。Next, as shown in FIG.
When an aluminum film 609 as a second metal film for suppressing oxidation of the copper film 605 is selectively deposited on the region exposed on the external connection opening 608 on the silicon film 605 by, for example, a CVD method, the copper film 605 And titanium nitride film 604
Uppermost metal wiring 610 and aluminum film 6
09, a copper film 605 and a titanium nitride film 604 are obtained.
【0090】第6の実施形態に係る半導体装置は、第1
の実施形態と同様の構造を有しているので、第1の実施
形態と同様の効果が得られる。The semiconductor device according to the sixth embodiment has the first
Since it has the same structure as that of the first embodiment, the same effect as that of the first embodiment can be obtained.
【0091】また、第6の実施形態に係る半導体装置の
製造方法によると、銅膜605の上における外部接続用
開口部608に露出している領域にアルミニウム膜60
9を選択的に堆積するため、外部接続用開口部608を
形成するためのマスクをアルミニウム膜609に合わせ
る必要がないので製造工程が容易になる。According to the method of manufacturing the semiconductor device according to the sixth embodiment, the aluminum film 60 is formed on the copper film 605 in a region exposed to the external connection opening 608.
Since 9 is selectively deposited, it is not necessary to match a mask for forming the external connection opening 608 with the aluminum film 609, so that the manufacturing process is facilitated.
【0092】尚、第6の実施形態においては、銅膜60
5をスパッタ法により堆積したが、これに代えて、CV
D法又はメッキ法により堆積してもよい。In the sixth embodiment, the copper film 60
5 was deposited by sputtering, but instead of CV
It may be deposited by the D method or the plating method.
【0093】また、第1〜第6の実施形態においては、
銅膜の下側に窒化チタン膜又はタンタル膜よりなるバリ
ア層を形成したが、これに代えて、チタン膜、ジルコニ
ウム膜、ハフニウム膜、タングステン膜又はこれらの窒
化膜又は炭化膜等を適宜用いることができると共に、銅
膜の下側に堆積される層間絶縁膜の材質として銅が拡散
しないものを用いる場合には、バリア層がなくてもよ
い。In the first to sixth embodiments,
A barrier layer made of a titanium nitride film or a tantalum film was formed below the copper film. Instead of this, a titanium film, a zirconium film, a hafnium film, a tungsten film, or a nitride film or a carbide film thereof is appropriately used. When a material that does not diffuse copper is used as the material of the interlayer insulating film deposited below the copper film, the barrier layer may not be provided.
【0094】また、第1〜第6の実施形態においては、
銅膜の酸化を防止する金属膜としてアルミニウム膜を用
いたが、これに代えて、耐酸化性に優れた金属膜、例え
ば銀膜又はパラジウム膜等を用いてもよい。In the first to sixth embodiments,
Although the aluminum film is used as the metal film for preventing the oxidation of the copper film, a metal film having excellent oxidation resistance, for example, a silver film or a palladium film may be used instead.
【0095】また、銅膜等の第1の金属膜とアルミニウ
ム膜等の第2の金属膜とが反応することにより接合特性
又はコンタクト特性に不良が生じる恐れがある場合に
は、第1の金属膜と第2の金属膜との間に、両者の反応
を阻止するTiN膜又はTiW等のバリア膜を介在させ
ることが好ましい。If there is a possibility that a first metal film such as a copper film and a second metal film such as an aluminum film react with each other to cause a defect in bonding characteristics or contact characteristics, the first metal film may be used. It is preferable to interpose a barrier film such as TiN film or TiW between the film and the second metal film to prevent a reaction between them.
【0096】また、第1の金属膜としては、銅膜又は銅
の合金膜に代えて、低抵抗性の金属膜を適宜用いること
ができる。As the first metal film, a low-resistance metal film can be appropriately used in place of the copper film or the copper alloy film.
【0097】また、第1〜第6の実施形態においては、
配線用凹部と外部電極用凹部とは同じ工程で同じ深さに
形成したが、異なる深さでもよいと共に異なる工程にお
いて形成してもよい。In the first to sixth embodiments,
Although the wiring concave portion and the external electrode concave portion are formed at the same depth in the same step, they may be formed at different depths and at different steps.
【0098】さらに、第1〜第6の実施形態において
は、外部接続用電極における外部接続用開口部に露出す
る全領域はアルミニウム膜によって覆われていたが、必
ずしも全領域が覆われていなくてもよい。Further, in the first to sixth embodiments, the entire region of the external connection electrode exposed to the external connection opening is covered with the aluminum film, but the entire region is not necessarily covered. Is also good.
【0099】[0099]
【発明の効果】本発明の半導体装置によると、ボンディ
ングワイヤ又はバンプは、外部接続用電極を構成する耐
酸化性に優れた第2の金属膜に対して接合されるため、
半導体基板が200℃程度に加熱された状態で外部接続
用電極にボンディングワイヤ又はバンプを接合しても、
外部接続用電極の表面に金属膜が形成され難いので、外
部接続用電極における接触抵抗が低減すると共に接合強
度が向上する。また、第1の金属として、第2の金属に
比べて、耐酸化性に劣るが、抵抗率が小さく且つ耐エレ
クトロマイグレーションが高い金属を用いることができ
るので、半導体装置の低抵抗化を図ることができると共
に信頼性を向上させることができる。According to the semiconductor device of the present invention, the bonding wire or the bump is bonded to the second metal film having excellent oxidation resistance constituting the external connection electrode.
Even if bonding wires or bumps are bonded to the external connection electrodes while the semiconductor substrate is heated to about 200 ° C.,
Since it is difficult to form a metal film on the surface of the external connection electrode, the contact resistance of the external connection electrode is reduced and the bonding strength is improved. In addition, as the first metal, a metal which is inferior in oxidation resistance to the second metal but has low resistivity and high electromigration resistance can be used, so that the resistance of the semiconductor device is reduced. And reliability can be improved.
【0100】本発明の半導体装置において、金属配線及
び外部接続用電極が、最上層の配線層の下側に形成され
た層間絶縁膜に埋め込まれるように形成されていると、
金属配線及び外部接続用電極の上に形成される保護膜の
形成工程及び外部接続用電極にボンディングワイヤ又は
バンプを接合する工程が容易になる。In the semiconductor device of the present invention, if the metal wiring and the electrode for external connection are formed so as to be embedded in the interlayer insulating film formed below the uppermost wiring layer,
The step of forming a protective film formed on the metal wiring and the external connection electrode and the step of bonding a bonding wire or a bump to the external connection electrode are facilitated.
【0101】本発明の半導体装置において、第2の金属
膜が第1の金属膜における周縁部を除く領域に形成され
ていると、ボンディングワイヤ又はバンプが接合される
領域の酸化を防止しつつ低抵抗化を図ることが可能にな
る。In the semiconductor device according to the present invention, if the second metal film is formed in a region other than the peripheral portion of the first metal film, the second metal film is formed while preventing oxidation of the region where the bonding wire or the bump is bonded. Resistance can be achieved.
【0102】本発明の半導体装置において、金属配線及
び外部接続用電極が層間絶縁膜との間に形成されたバリ
ア層を有していると、金属配線及び外部接続用電極を構
成する第1の金属が層間絶縁膜に拡散する事態を防止す
ることができる。In the semiconductor device of the present invention, when the metal wiring and the external connection electrode have a barrier layer formed between the metal wiring and the external connection electrode, the first metal wiring and the external connection electrode constituting the metal connection and the external connection electrode are formed. The situation where metal diffuses into the interlayer insulating film can be prevented.
【0103】本発明の半導体装置において、第1の金属
が銅又は銅の合金であり、第2の金属がアルミニウム又
はアルミニウムの合金であると、外部接続用電極の表面
の酸化を防止して接触抵抗の低減及び接合強度の向上を
図りつつ、金属配線の低抵抗化及び耐エレクトロマイグ
レーション特性を向上させることができる。In the semiconductor device of the present invention, when the first metal is copper or an alloy of copper and the second metal is aluminum or an alloy of aluminum, the surface of the external connection electrode is prevented from being oxidized and contact is made. The resistance of the metal wiring can be reduced and the electromigration resistance can be improved while reducing the resistance and improving the bonding strength.
【0104】第1の半導体装置の製造方法によると、第
1の金属膜よりなる埋め込み配線を形成することができ
ると共に、上部に耐酸化性に優れた第2の金属膜を有す
る埋め込み型の外部接続用電極を形成することができる
ため、外部接続用電極にボンディングワイヤ又はバンプ
を接合しても、外部接続用電極の表面に金属膜が形成さ
れ難いので、外部接続用電極における接触抵抗が低減す
ると共に接合強度が向上する半導体装置を確実に製造す
ることができる。According to the first method for fabricating a semiconductor device, a buried wiring made of a first metal film can be formed, and a buried type external having a second metal film excellent in oxidation resistance on the top. Since the connection electrode can be formed, even if a bonding wire or a bump is bonded to the external connection electrode, a metal film is hardly formed on the surface of the external connection electrode, so that the contact resistance of the external connection electrode is reduced. As a result, a semiconductor device having improved bonding strength can be reliably manufactured.
【0105】第1の半導体装置の製造方法において、第
1の金属膜堆積工程が、第1の金属膜をスパッタリング
法により堆積した後、熱処理により流動させて配線用凹
部に充填する工程を含むと、汎用性を有する装置を用い
て確実に埋め込み配線を形成することができる。In the first method for fabricating a semiconductor device, the first metal film deposition step may include a step of depositing the first metal film by a sputtering method and then flowing the same by heat treatment to fill the wiring recess. In addition, the embedded wiring can be surely formed by using a versatile device.
【0106】第1の半導体装置の製造方法において、第
1の金属膜堆積工程が、第1の金属膜をCVD法又はメ
ッキ法により堆積する工程を含むと、結晶性に優れた第
1の金属膜を堆積することができる。In the first method for manufacturing a semiconductor device, if the first metal film depositing step includes a step of depositing the first metal film by a CVD method or a plating method, the first metal film having excellent crystallinity is obtained. A film can be deposited.
【0107】第1の半導体装置の製造方法において、凹
部形成工程が、配線用凹部の下側にコンタクトホールを
形成する工程を含み、第1の金属膜堆積工程は、第1の
金属膜をコンタクトホールが充填されるように堆積する
工程を含むと、金属配線と該金属配線の下側の半導体素
子又は配線層とを接続する接続部を金属配線と同じ工程
で形成できるので、製造工程の低減を図ることができ
る。In the first method for manufacturing a semiconductor device, the step of forming the recess includes the step of forming a contact hole below the wiring recess, and the first metal film depositing step includes contacting the first metal film with the contact. Including the step of depositing the hole so as to fill the hole, the connecting portion for connecting the metal wiring and the semiconductor element or the wiring layer below the metal wiring can be formed in the same step as the metal wiring. Can be achieved.
【0108】第1の半導体装置の製造方法において、第
1の金属膜堆積工程が層間絶縁膜と第1の金属膜との間
にバリア層を形成する工程を含むと、金属配線及び外部
接続用電極を構成する第1の金属が層間絶縁膜に拡散し
難い半導体装置を製造することができる。In the first method for manufacturing a semiconductor device, if the step of depositing the first metal film includes the step of forming a barrier layer between the interlayer insulating film and the first metal film, the step of depositing the metal wiring and the external connection A semiconductor device in which the first metal forming the electrode does not easily diffuse into the interlayer insulating film can be manufactured.
【0109】第1の半導体装置の製造方法において、第
2の金属膜堆積工程が、第1の金属膜の上に絶縁膜を介
して第2の金属膜を堆積する工程を含むと、第1の金属
膜及び第2の金属膜を除去する工程において、第1の金
属膜と第2の金属膜とが同時に研磨剤又は洗浄剤に浸け
られても、第1の金属膜と第2の金属膜との間に電池効
果が生じないため、第1の金属膜又は第2の金属膜が腐
食する事態を回避できる。また、外部接続用電極にボン
ディングワイヤ又はバンプを絶縁膜が破断するように接
合する工程を備えていると、第1の金属膜と第2の金属
膜との導通を確保することができる。In the first method for fabricating a semiconductor device, the second metal film deposition step may include a step of depositing a second metal film on the first metal film via an insulating film. In the step of removing the first metal film and the second metal film, even if the first metal film and the second metal film are simultaneously immersed in an abrasive or a cleaning agent, the first metal film and the second metal film are removed. Since a battery effect does not occur between the first metal film and the second metal film, a situation in which the first metal film or the second metal film is corroded can be avoided. In addition, when a step of bonding a bonding wire or a bump to the external connection electrode so that the insulating film is broken is provided, conduction between the first metal film and the second metal film can be ensured.
【0110】第2の半導体装置の製造方法によると、第
1の金属膜よりなる埋め込み配線を形成することができ
ると共に、上部に耐酸化性に優れた第2の金属膜を有す
る外部接続用電極を形成することができるため、外部接
続用電極にボンディングワイヤ又はバンプを接合して
も、外部接続用電極の表面に金属膜が形成され難いの
で、外部接続用電極における接触抵抗が低減すると共に
接合強度が向上する半導体装置を確実に製造することが
できる。According to the method of manufacturing the second semiconductor device, the buried wiring made of the first metal film can be formed, and the external connection electrode having the second metal film excellent in oxidation resistance on the top. Therefore, even if a bonding wire or a bump is bonded to the external connection electrode, it is difficult to form a metal film on the surface of the external connection electrode. A semiconductor device with improved strength can be reliably manufactured.
【0111】第1又は第2の半導体装置の製造方法にお
いて、第1の金属が銅又は銅の合金であり、第2の金属
がアルミニウム又はアルミニウムの合金であると、金属
配線の低抵抗化及び耐エレクトロマイグレーション特性
が向上していると共に、外部接続用電極の接触抵抗が低
減し且つ接合強度が向上している半導体装置を確実に製
造することができる。In the first or second method for manufacturing a semiconductor device, when the first metal is copper or an alloy of copper, and the second metal is aluminum or an alloy of aluminum, the resistance of the metal wiring can be reduced and A semiconductor device having improved electromigration resistance, reduced contact resistance of external connection electrodes, and improved bonding strength can be reliably manufactured.
【図1】(a)〜(c)は第1の実施形態に係る半導体
装置の製造工程の各工程を示す断面図である。FIGS. 1A to 1C are cross-sectional views illustrating respective steps of a manufacturing process of a semiconductor device according to a first embodiment.
【図2】(a)〜(c)は第1の実施形態に係る半導体
装置の製造工程の各工程を示す断面図である。FIGS. 2A to 2C are cross-sectional views illustrating respective steps of a manufacturing process of the semiconductor device according to the first embodiment.
【図3】第2の実施形態に係る半導体装置の保護膜を除
いた状態を示す平面図である。FIG. 3 is a plan view showing a state where a protective film of a semiconductor device according to a second embodiment is removed.
【図4】(a)〜(c)は第2の実施形態に係る半導体
装置の製造工程の各工程を示す図3におけるX−X線の
断面図である。FIGS. 4A to 4C are cross-sectional views taken along the line XX in FIG. 3, illustrating respective steps of a manufacturing process of the semiconductor device according to the second embodiment.
【図5】(a)〜(c)は第2の実施形態に係る半導体
装置の製造工程の各工程を示す図3におけるX−X線の
断面図である。FIGS. 5A to 5C are cross-sectional views taken along line XX in FIG. 3 showing respective steps of a manufacturing process of the semiconductor device according to the second embodiment.
【図6】(a)〜(c)は第3の実施形態に係る半導体
装置の製造工程の各工程を示す断面図である。FIGS. 6A to 6C are cross-sectional views illustrating respective steps of a manufacturing process of a semiconductor device according to a third embodiment.
【図7】(a)〜(c)は第3の実施形態に係る半導体
装置の製造工程の各工程を示す断面図である。FIGS. 7A to 7C are cross-sectional views illustrating respective steps of a manufacturing process of a semiconductor device according to a third embodiment.
【図8】(a)〜(d)は第4の実施形態に係る半導体
装置の製造工程の各工程を示す断面図である。FIGS. 8A to 8D are cross-sectional views illustrating respective steps of a manufacturing process of a semiconductor device according to a fourth embodiment.
【図9】(a)〜(c)は第5の実施形態に係る半導体
装置の製造工程の各工程を示す断面図である。FIGS. 9A to 9C are cross-sectional views illustrating respective steps of a manufacturing process of a semiconductor device according to a fifth embodiment.
【図10】(a)〜(d)は第5の実施形態に係る半導
体装置の製造工程の各工程を示す断面図である。FIGS. 10A to 10D are cross-sectional views illustrating respective steps of a manufacturing process of a semiconductor device according to a fifth embodiment.
【図11】(a)〜(c)は第6の実施形態に係る半導
体装置の製造工程の各工程を示す断面図である。FIGS. 11A to 11C are cross-sectional views illustrating respective steps of a manufacturing process of a semiconductor device according to a sixth embodiment.
【図12】(a)、(b)は第6の実施形態に係る半導
体装置の製造工程の各工程を示す断面図である。FIGS. 12A and 12B are cross-sectional views illustrating respective steps of a manufacturing process of a semiconductor device according to a sixth embodiment.
【図13】(a)〜(d)は従来の半導体装置の製造方
法の各工程を示す断面図である。FIGS. 13A to 13D are cross-sectional views illustrating respective steps of a conventional method for manufacturing a semiconductor device.
100 半導体基板 101 層間絶縁膜 102 配線用凹部 103 外部電極用凹部 104 タンタル膜 105 銅膜 106 アルミニウム膜 107 金属配線 108 外部接続用電極 109 シリコン窒化膜 110 シリコン酸化膜 111 外部接続用開口部 200 半導体基板 201 第1の層間絶縁膜 202 第1の金属配線 203 第2の層間絶縁膜 204 第1のレジストパターン 205 配線用凹部 206 外部電極用凹部 207 第2のレジストパターン 208 コンタクトホール 209 窒化チタン膜 210 銅膜 211 アルミニウム膜 212 金属配線 213 外部接続用電極 214 シリコン窒化膜 215 シリコン酸化膜 216 外部接続用開口部 300 半導体基板 301 第1の層間絶縁膜 302 第1の金属配線 303 第2の層間絶縁膜 304 第1のレジストパターン 305 コンタクトホール 306 外部電極用凹部 307 第2のレジストパターン 308 配線用凹部 309 窒化チタン膜 310 銅膜 311 アルミニウム膜 312 金属配線 313 外部接続用電極 314 シリコン窒化膜 315 シリコン酸化膜 316 外部接続用開口部 400 半導体基板 401 第1の層間絶縁膜 402 第1の金属配線 403 第2の層間絶縁膜 404 窒化チタン膜 405 銅膜 406 絶縁膜 407 アルミニウム膜 408 金属配線 409 外部接続用電極 410 シリコン窒化膜 411 シリコン酸化膜 412 外部接続用開口部 500 半導体基板 501 層間絶縁膜 502 配線用凹部 503 外部電極用凹部 504 コンタクトホール 505 窒化チタン膜 506 銅膜 507 アルミニウム膜 508 金属配線 509 外部接続用電極 510 コンタクト 511 シリコン窒化膜 512 シリコン酸化膜 513 外部接続用開口部 600 半導体基板 601 層間絶縁膜 602 配線用凹部 603 外部電極用凹部 604 窒化チタン膜 605 銅膜 606 シリコン窒化膜 607 シリコン酸化膜 608 外部接続用開口部 609 アルミニウム膜 610 金属配線 611 外部接続用電極 REFERENCE SIGNS LIST 100 semiconductor substrate 101 interlayer insulating film 102 wiring recess 103 external electrode recess 104 tantalum film 105 copper film 106 aluminum film 107 metal wiring 108 external connection electrode 109 silicon nitride film 110 silicon oxide film 111 external connection opening 200 semiconductor substrate Reference Signs List 201 first interlayer insulating film 202 first metal wiring 203 second interlayer insulating film 204 first resist pattern 205 concave portion for wiring 206 concave portion for external electrode 207 second resist pattern 208 contact hole 209 titanium nitride film 210 copper Film 211 aluminum film 212 metal wiring 213 external connection electrode 214 silicon nitride film 215 silicon oxide film 216 external connection opening 300 semiconductor substrate 301 first interlayer insulating film 302 first metal wiring 303 second interlayer Edge film 304 First resist pattern 305 Contact hole 306 External electrode concave portion 307 Second resist pattern 308 Wiring concave portion 309 Titanium nitride film 310 Copper film 311 Aluminum film 312 Metal wiring 313 External connection electrode 314 Silicon nitride film 315 Silicon Oxide film 316 External connection opening 400 Semiconductor substrate 401 First interlayer insulating film 402 First metal wiring 403 Second interlayer insulating film 404 Titanium nitride film 405 Copper film 406 Insulating film 407 Aluminum film 408 Metal wiring 409 External connection Electrode 410 Silicon nitride film 411 Silicon oxide film 412 External connection opening 500 Semiconductor substrate 501 Interlayer insulating film 502 Wiring recess 503 External electrode recess 504 Contact hole 505 Titanium nitride film 506 Copper film 50 Aluminum film 508 Metal wiring 509 External connection electrode 510 Contact 511 Silicon nitride film 512 Silicon oxide film 513 External connection opening 600 Semiconductor substrate 601 Interlayer insulating film 602 Wiring recess 603 External electrode recess 604 Titanium nitride film 605 Copper film 606 Silicon nitride film 607 Silicon oxide film 608 Opening for external connection 609 Aluminum film 610 Metal wiring 611 Electrode for external connection
Claims (13)
れた金属配線及び外部接続用電極とを備えた半導体装置
において、 前記金属配線は第1の金属よりなり、 前記外部接続用電極は、前記第1の金属よりなる第1の
金属膜と、該第1の金属膜の上に形成され、前記第1の
金属よりも耐酸化性に優れた第2の金属よりなる第2の
金属膜とから構成されていることを特徴とする半導体装
置。1. A semiconductor device comprising a metal wiring and an external connection electrode formed on an uppermost wiring layer on a semiconductor substrate, wherein the metal wiring is made of a first metal, and the external connection electrode is A first metal film made of the first metal, and a second metal formed on the first metal film and made of a second metal having better oxidation resistance than the first metal And a film.
記最上層の配線層の下側に形成された層間絶縁膜にそれ
ぞれ埋め込まれるように形成されていることを特徴とす
る請求項1に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the metal wiring and the electrode for external connection are formed so as to be embedded in an interlayer insulating film formed below the uppermost wiring layer. 13. The semiconductor device according to claim 1.
における周縁部を除く領域の上に形成されていることを
特徴とする請求項1に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the second metal film is formed on a region of the first metal film excluding a peripheral portion.
記最上層の配線層の下側に形成された層間絶縁膜との間
に形成され、前記第1の金属の前記層間絶縁膜への拡散
を防止するバリア層を有していることを特徴とする請求
項1に記載の半導体装置。4. The semiconductor device according to claim 1, wherein the metal wiring and the external connection electrode are formed between the metal wiring and an interlayer insulating film formed below the uppermost wiring layer. The semiconductor device according to claim 1, further comprising a barrier layer for preventing diffusion.
り、 前記第2の金属は、アルミニウム又はアルミニウムの合
金であることを特徴とする請求項1に記載の半導体装
置。5. The semiconductor device according to claim 1, wherein the first metal is copper or an alloy of copper, and the second metal is aluminum or an alloy of aluminum.
配線用凹部及び外部電極用凹部を形成する凹部形成工程
と、 前記配線用凹部及び外部電極用凹部を含む前記層間絶縁
膜の上に、第1の金属よりなる第1の金属膜を、前記配
線用凹部が充填される一方、前記外部電極用凹部の上部
に空間が残るように堆積する第1の金属膜堆積工程と、 前記第1の金属膜の上に、前記第1の金属よりも耐酸化
性に優れた第2の金属よりなる第2の金属膜を堆積する
第2の金属膜堆積工程と、 前記第2の金属膜及び第1の金属膜を前記層間絶縁膜が
露出するように除去することにより、前記配線用凹部に
前記第1の金属膜よりなる金属配線を形成すると共に、
前記外部電極用凹部に前記第1の金属膜と前記第2の金
属膜とからなる外部接続用電極を形成する配線形成工程
とを備えていることを特徴とする半導体装置の製造方
法。6. A recess forming step of forming a wiring recess and an external electrode recess in an interlayer insulating film formed on a semiconductor substrate; and forming a wiring recess and an external electrode recess on the interlayer insulating film including the wiring recess and the external electrode recess. A first metal film depositing step of depositing a first metal film made of a first metal so that the wiring recess is filled and a space remains above the external electrode recess; A second metal film deposition step of depositing a second metal film made of a second metal having better oxidation resistance than the first metal on the first metal film; and And removing the first metal film so that the interlayer insulating film is exposed, thereby forming a metal wiring made of the first metal film in the wiring recess,
Forming a wiring for forming an external connection electrode comprising the first metal film and the second metal film in the external electrode recess.
の金属膜をスパッタリング法により堆積した後、該第1
の金属膜を熱処理により流動させて前記配線用凹部に充
填する工程を含むことを特徴とする請求項6に記載の半
導体装置の製造方法。7. The method according to claim 7, wherein the step of depositing the first metal film comprises:
After depositing a metal film by sputtering,
7. The method for manufacturing a semiconductor device according to claim 6, further comprising a step of flowing the metal film by heat treatment to fill the wiring recess.
の金属膜をCVD法又はメッキ法により堆積する工程を
含むことを特徴とする請求項6に記載の半導体装置の製
造方法。8. The method according to claim 1, wherein the first metal film depositing step comprises:
7. The method according to claim 6, further comprising the step of depositing said metal film by a CVD method or a plating method.
下側にコンタクトホールを形成する工程を含み、 前記第1の金属膜堆積工程は、前記第1の金属膜を前記
コンタクトホールが充填されるように堆積する工程を含
むことを特徴とする請求項6に記載の半導体装置の製造
方法。9. The step of forming a recess includes the step of forming a contact hole below the recess for the wiring, and the step of depositing a first metal film fills the first metal film with the contact hole. 7. The method according to claim 6, further comprising the step of depositing the semiconductor device.
間絶縁膜と前記第1の金属膜との間に、前記第1の金属
の前記層間絶縁膜への拡散を防止するバリア層を形成す
る工程を含むことを特徴とする請求項6に記載の半導体
装置の製造方法。10. The step of depositing a first metal film includes forming a barrier layer between the interlayer insulating film and the first metal film, the barrier layer preventing diffusion of the first metal into the interlayer insulating film. 7. The method of manufacturing a semiconductor device according to claim 6, comprising a step of forming.
1の金属膜の上に絶縁膜を介して前記第2の金属膜を堆
積する工程を含み、 前記外部接続用電極にボンディングワイヤ又はバンプを
前記絶縁膜が破断するように接合する工程をさらに備え
ていることを特徴とする請求項6に記載の半導体装置の
製造方法。11. The step of depositing the second metal film includes the step of depositing the second metal film on the first metal film via an insulating film, and bonding a wire to the external connection electrode. 7. The method according to claim 6, further comprising a step of joining the bump so that the insulating film is broken.
に配線用凹部及び外部電極用凹部を形成する凹部形成工
程と、 前記配線用凹部及び外部電極用凹部を含む前記層間絶縁
膜の上に、第1の金属よりなる第1の金属膜を、前記配
線用凹部及び外部電極用凹部が充填されるように堆積す
る第1の金属膜堆積工程と、 前記第1の金属膜を前記層間絶縁膜が露出するように除
去することにより、前記配線用凹部に前記第1の金属膜
よりなる金属配線を形成する金属配線形成工程と、 前記外部電極用凹部に残存する前記第1の金属膜の上
に、前記第1の金属よりも耐酸化性に優れた第2の金属
よりなる第2の金属膜を選択的に堆積することにより、
前記第1の金属膜と前記第2の金属膜とからなる外部接
続用電極を形成する外部接続用電極形成工程とを備えて
いることを特徴とする半導体装置の製造方法。12. A recess forming step of forming a wiring recess and an external electrode recess in an interlayer insulating film formed on a semiconductor substrate; and forming a recess on the interlayer insulating film including the wiring recess and the external electrode recess. A first metal film depositing step of depositing a first metal film made of a first metal so that the wiring recesses and the external electrode recesses are filled; Forming a metal wiring made of the first metal film in the wiring recess by removing the film so that the film is exposed; and removing the first metal film remaining in the external electrode recess. By selectively depositing a second metal film made of a second metal having better oxidation resistance than the first metal,
An external connection electrode forming step of forming an external connection electrode comprising the first metal film and the second metal film.
あり、 前記第2の金属は、アルミニウム又はアルミニウムの合
金であることを特徴とする請求項6又は12に記載の半
導体装置の製造方法。13. The semiconductor device according to claim 6, wherein the first metal is copper or an alloy of copper, and the second metal is aluminum or an alloy of aluminum. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00306398A JP3647631B2 (en) | 1997-07-31 | 1998-01-09 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-206004 | 1997-07-31 | ||
JP20600497 | 1997-07-31 | ||
JP00306398A JP3647631B2 (en) | 1997-07-31 | 1998-01-09 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11102911A true JPH11102911A (en) | 1999-04-13 |
JP3647631B2 JP3647631B2 (en) | 2005-05-18 |
Family
ID=26336557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00306398A Expired - Fee Related JP3647631B2 (en) | 1997-07-31 | 1998-01-09 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3647631B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298029A (en) * | 1999-12-16 | 2001-10-26 | Lucent Technol Inc | Dual etching bonded pad structure for putting circuit below pad by reducing stress and its formation method |
US6611060B1 (en) | 1999-10-04 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having a damascene type wiring layer |
WO2004088745A1 (en) | 2003-03-28 | 2004-10-14 | Fujitsu Limited | Semiconductor device |
KR100480891B1 (en) * | 2002-05-16 | 2005-04-07 | 매그나칩 반도체 유한회사 | Method for forming copper line in semiconductor device |
KR100859634B1 (en) | 2007-05-16 | 2008-09-23 | 주식회사 동부하이텍 | Semicondutor device and method for manufacturing the same |
TWI555090B (en) * | 2011-10-17 | 2016-10-21 | 富士通股份有限公司 | Electronic device and method for producing same |
-
1998
- 1998-01-09 JP JP00306398A patent/JP3647631B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6611060B1 (en) | 1999-10-04 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having a damascene type wiring layer |
US6897143B2 (en) | 1999-10-04 | 2005-05-24 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device including two-step polishing operation for cap metal |
JP2001298029A (en) * | 1999-12-16 | 2001-10-26 | Lucent Technol Inc | Dual etching bonded pad structure for putting circuit below pad by reducing stress and its formation method |
KR100480891B1 (en) * | 2002-05-16 | 2005-04-07 | 매그나칩 반도체 유한회사 | Method for forming copper line in semiconductor device |
WO2004088745A1 (en) | 2003-03-28 | 2004-10-14 | Fujitsu Limited | Semiconductor device |
CN100341135C (en) * | 2003-03-28 | 2007-10-03 | 富士通株式会社 | Semiconductor device |
US7923806B2 (en) | 2003-03-28 | 2011-04-12 | Fujitsu Semiconductor Limited | Embedded wiring in copper damascene with void suppressing structure |
KR100859634B1 (en) | 2007-05-16 | 2008-09-23 | 주식회사 동부하이텍 | Semicondutor device and method for manufacturing the same |
TWI555090B (en) * | 2011-10-17 | 2016-10-21 | 富士通股份有限公司 | Electronic device and method for producing same |
Also Published As
Publication number | Publication date |
---|---|
JP3647631B2 (en) | 2005-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4224434B2 (en) | Semiconductor device and manufacturing method thereof | |
US20020006717A1 (en) | Method for manufacturing a semiconductor device | |
US7242102B2 (en) | Bond pad structure for copper metallization having increased reliability and method for fabricating same | |
KR20030035909A (en) | Semiconductor device and method for manufacturing the same | |
KR100426904B1 (en) | Structure for connecting interconnect lines and method of manufacturing same | |
KR100325046B1 (en) | Semiconductor device and manufacturing method of the same | |
JPH11135506A (en) | Manufacture of semiconductor device | |
US20030227091A1 (en) | Plating metal caps on conductive interconnect for wirebonding | |
US8164160B2 (en) | Semiconductor device | |
JP3119188B2 (en) | Semiconductor device | |
JP5117112B2 (en) | Semiconductor device | |
JP2005347510A (en) | Semiconductor device and its manufacturing method | |
KR100588904B1 (en) | Method for fabricating copper interconnect | |
JP3647631B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001257226A (en) | Semiconductor integrated circuit device | |
JP2000068269A (en) | Semiconductor device and manufacture thereof | |
JP3415387B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20050068889A (en) | Method for fabricating copper interconnect of semiconductor device | |
JP3415081B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP3628903B2 (en) | Manufacturing method of semiconductor device | |
JP2007180313A (en) | Semiconductor device and manufacturing method thereof | |
JP2002353221A (en) | Semiconductor device and its manufacturing method | |
JP3014887B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004063996A (en) | Semiconductor device and its manufacturing method | |
JP2001244268A (en) | Integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |