JPH1098723A - メモリの低減を実現するｍｐｅｇビデオデコーダ回路および方法 - Google Patents
メモリの低減を実現するｍｐｅｇビデオデコーダ回路および方法Info
- Publication number
- JPH1098723A JPH1098723A JP9234940A JP23494097A JPH1098723A JP H1098723 A JPH1098723 A JP H1098723A JP 9234940 A JP9234940 A JP 9234940A JP 23494097 A JP23494097 A JP 23494097A JP H1098723 A JPH1098723 A JP H1098723A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit
- memory
- data stream
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/428—Recompression, e.g. by spatial or temporal decimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 ビデオ画像を記憶するためのメモリの量を低
減するビデオデコーダ回路および方法を提供する。 【解決手段】 エンコードされかつ圧縮されたデータス
トリームを受ける入力バッファ１０５０と、該データス
トリームからビデオヘッダ情報を除去するパージング回
路１０６０と、前記データストリームをデコードする回
路１０９０と、前記データストリームを圧縮解除する回
路１１２０と、予め選択されたフレームの所定部分を選
択する回路１１７０と、前記圧縮解除されたデータスト
リームおよび前記予め選択されたフレームの選択された
部分を記憶するメモリ１０２５と、前記予め選択された
フレームの選択された部分を再構成する回路１１８０
と、を有するビデオデコーダ１０００が提供される。
減するビデオデコーダ回路および方法を提供する。 【解決手段】 エンコードされかつ圧縮されたデータス
トリームを受ける入力バッファ１０５０と、該データス
トリームからビデオヘッダ情報を除去するパージング回
路１０６０と、前記データストリームをデコードする回
路１０９０と、前記データストリームを圧縮解除する回
路１１２０と、予め選択されたフレームの所定部分を選
択する回路１１７０と、前記圧縮解除されたデータスト
リームおよび前記予め選択されたフレームの選択された
部分を記憶するメモリ１０２５と、前記予め選択された
フレームの選択された部分を再構成する回路１１８０
と、を有するビデオデコーダ１０００が提供される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には改良さ
れたディジタルビデオ信号処理に関し、特にメモリの低
減を実現するビデオデコーダ回路および方法に関する。
れたディジタルビデオ信号処理に関し、特にメモリの低
減を実現するビデオデコーダ回路および方法に関する。
【０００２】
【従来の技術】国際規格化委員会（Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ ｓｔａｎｄａｒｄｉｚａｔｉｏｎ ｃｏｍｍ
ｉｔｔｅｅ）は、ディジタルにエンコードされたオーデ
ィオビジュアルデータの世界的交換を容易化するいくつ
かの圧縮アルゴリズムのためのコーディング方法および
伝送フォーマットの仕様について作業してきた。国際規
格協会（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｔａｎｄａｒ
ｄｓ Ｏｒｇａｎｉｚａｔｉｏｎ）（ＩＳＯ）の合同写
真専門家グルーブ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈ
ｉｃ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）（ＪＰＥＧ）は、
静止画像の圧縮のアルゴリズムを指定した。ＩＴＵ（以
前はＣＣＩＴＴ）は、ビデオ電話およびビデオ会議のた
めのＨ．２６１規格を提案した。ＩＳＯの動画専門家グ
ルーブ（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔ
ｓ Ｇｒｏｕｐ）（ＭＰＥＧ）は、第１規格ＭＰＥＧ−
１を指定しており、それは対話型ビデオのために用いら
れＶＣＲの品質に匹敵する画質を与える。ＭＰＥＧはま
た、第２規格ＭＰＥＧ−２を指定しており、それは放映
ＴＶおよびＨＤＴＶの両者のオーディオビジュアル品質
を与える。広い分野の応用のために、ＭＰＥＧ−２は、
さまざまなプロファィルおよびレベルを有する規格の一
群をなす。
ｏｎａｌ ｓｔａｎｄａｒｄｉｚａｔｉｏｎ ｃｏｍｍ
ｉｔｔｅｅ）は、ディジタルにエンコードされたオーデ
ィオビジュアルデータの世界的交換を容易化するいくつ
かの圧縮アルゴリズムのためのコーディング方法および
伝送フォーマットの仕様について作業してきた。国際規
格協会（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｔａｎｄａｒ
ｄｓ Ｏｒｇａｎｉｚａｔｉｏｎ）（ＩＳＯ）の合同写
真専門家グルーブ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈ
ｉｃ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）（ＪＰＥＧ）は、
静止画像の圧縮のアルゴリズムを指定した。ＩＴＵ（以
前はＣＣＩＴＴ）は、ビデオ電話およびビデオ会議のた
めのＨ．２６１規格を提案した。ＩＳＯの動画専門家グ
ルーブ（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔ
ｓ Ｇｒｏｕｐ）（ＭＰＥＧ）は、第１規格ＭＰＥＧ−
１を指定しており、それは対話型ビデオのために用いら
れＶＣＲの品質に匹敵する画質を与える。ＭＰＥＧはま
た、第２規格ＭＰＥＧ−２を指定しており、それは放映
ＴＶおよびＨＤＴＶの両者のオーディオビジュアル品質
を与える。広い分野の応用のために、ＭＰＥＧ−２は、
さまざまなプロファィルおよびレベルを有する規格の一
群をなす。
【０００３】ＪＰＥＧのコーディングスキーム（ｓｃｈ
ｅｍｅ）は、原理的には、時々モーションＪＰＥＧと呼
ばれる画像シーケンスのコーディングにも用いられう
る。しかし、このフレーム内コーディングは、相次ぐフ
レーム間に冗長性が用いられていないので、極めて効率
的であるとはいえない。相次ぐフレーム間の冗長性は予
測コーディングにより低減せしめられうる。最も簡単な
予測コーディングは、現在のフレームの現ピクセルと、
前のフレームの対応ピクセルとの間の差が量子化され、
コーディングされ、かつ伝送される、差分フレーム間コ
ーディングである。そのようなフレーム間予測を行うた
めには、このピクセル毎の比較を可能にするための、１
つまたはそれ以上のフレームを記憶するフレームメモリ
が必要である。簡単な差分フレーム間コーディングより
高い効率は、離散的コサイン変換（ＤＣＴ）とフレーム
間予測との組合せにより実現される。いわゆるハイブリ
ッドコーディングにおいては、ＪＰＥＧと同様である
が、フレーム間の差が求められ、ＤＣＴコーディングさ
れ、次に伝送される。送信機および受信機の双方におい
て同じ予測を得るために、デコーダがコーダ内に組み込
まれる。これは、コーダ−デコーダの不一致を避ける、
送信機における特殊な帰還回路となる。
ｅｍｅ）は、原理的には、時々モーションＪＰＥＧと呼
ばれる画像シーケンスのコーディングにも用いられう
る。しかし、このフレーム内コーディングは、相次ぐフ
レーム間に冗長性が用いられていないので、極めて効率
的であるとはいえない。相次ぐフレーム間の冗長性は予
測コーディングにより低減せしめられうる。最も簡単な
予測コーディングは、現在のフレームの現ピクセルと、
前のフレームの対応ピクセルとの間の差が量子化され、
コーディングされ、かつ伝送される、差分フレーム間コ
ーディングである。そのようなフレーム間予測を行うた
めには、このピクセル毎の比較を可能にするための、１
つまたはそれ以上のフレームを記憶するフレームメモリ
が必要である。簡単な差分フレーム間コーディングより
高い効率は、離散的コサイン変換（ＤＣＴ）とフレーム
間予測との組合せにより実現される。いわゆるハイブリ
ッドコーディングにおいては、ＪＰＥＧと同様である
が、フレーム間の差が求められ、ＤＣＴコーディングさ
れ、次に伝送される。送信機および受信機の双方におい
て同じ予測を得るために、デコーダがコーダ内に組み込
まれる。これは、コーダ−デコーダの不一致を避ける、
送信機における特殊な帰還回路となる。
【０００４】可変ワード長コーディングは、画像内容、
シーケンス変化、などに依存する可変ビットレートを生
じさせる。定レートチャネルを経てのコーディングされ
た情報の伝送は、データレートを平滑化するために出力
におけるＦＩＦＯバッファを必要とする。平均ビデオレ
ートは、一定のチャネルレートに調節されなければなら
ない。これは、バッファ内容により量子化器を制御する
ことによって行われる。もしバッファがいっぱいに近け
れば、量子化はきびしく行われ、従ってコーディングさ
れるビットレートは低減される。逆に、もしバッファが
空に近ければ、量子化は緩和される。
シーケンス変化、などに依存する可変ビットレートを生
じさせる。定レートチャネルを経てのコーディングされ
た情報の伝送は、データレートを平滑化するために出力
におけるＦＩＦＯバッファを必要とする。平均ビデオレ
ートは、一定のチャネルレートに調節されなければなら
ない。これは、バッファ内容により量子化器を制御する
ことによって行われる。もしバッファがいっぱいに近け
れば、量子化はきびしく行われ、従ってコーディングさ
れるビットレートは低減される。逆に、もしバッファが
空に近ければ、量子化は緩和される。
【０００５】一般に、ＭＰＥＧコーディングは、特殊な
予測コーディング戦略を用いる。そのコーディングは、
差分コーディングされていないフレーム、それはイント
ラ（Ｉｎｔｒａ）フレーム（Ｉ）と呼ばれる、から開始
される。その後、Ｍ個のフレーム毎に、その中から１フ
レームをコーディングするために予測が行われる。これ
は、一連の予測フレーム（Ｐ）の計算を可能にするが、
コーディングされたフレームの間には、Ｍ−１個のフレ
ームが「スキップ」されている。最後に、「スキップ」
されたフレームが、順方向予測モード、逆方向予測モー
ド、または２方向予測モードによりコーディングされ
る。これらのフレームは、２方向補間（Ｂ）フレームと
呼ばれる。ビットレートによる最も効率的な予測はエン
コーダにより決定され、その選択されたモードはコーデ
ィングされるデータに関連する。このようにしてデコー
ダは、画像シーケンスを再構成するために必要な動作を
行いうる。ＭＰＥＧ−１と、ＭＰＥＧ−２との間の主要
な相違は、ＭＰＥＧ−１が非インタレース（プログレッ
シブ）フォーマットのために最適化されているのに、Ｍ
ＰＥＧ−２はインタレースフォーマットおよびプログレ
ッシブフォーマットの双方に対する共用規格であること
である。従って、ＭＰＥＧ−２は、より洗練された予測
スキームを含む。
予測コーディング戦略を用いる。そのコーディングは、
差分コーディングされていないフレーム、それはイント
ラ（Ｉｎｔｒａ）フレーム（Ｉ）と呼ばれる、から開始
される。その後、Ｍ個のフレーム毎に、その中から１フ
レームをコーディングするために予測が行われる。これ
は、一連の予測フレーム（Ｐ）の計算を可能にするが、
コーディングされたフレームの間には、Ｍ−１個のフレ
ームが「スキップ」されている。最後に、「スキップ」
されたフレームが、順方向予測モード、逆方向予測モー
ド、または２方向予測モードによりコーディングされ
る。これらのフレームは、２方向補間（Ｂ）フレームと
呼ばれる。ビットレートによる最も効率的な予測はエン
コーダにより決定され、その選択されたモードはコーデ
ィングされるデータに関連する。このようにしてデコー
ダは、画像シーケンスを再構成するために必要な動作を
行いうる。ＭＰＥＧ−１と、ＭＰＥＧ−２との間の主要
な相違は、ＭＰＥＧ−１が非インタレース（プログレッ
シブ）フォーマットのために最適化されているのに、Ｍ
ＰＥＧ−２はインタレースフォーマットおよびプログレ
ッシブフォーマットの双方に対する共用規格であること
である。従って、ＭＰＥＧ−２は、より洗練された予測
スキームを含む。
【０００６】さらに詳述すると、動画は、連続運動の幻
覚を作り出すために毎秒３０フレームで与えられる。そ
れぞれの画像は数千のピクセルから作られているので、
たとえ短いモーションシーケンスを記憶するために必要
な記憶の量でも莫大なものになる。ますます高い精細度
が所望されるのに伴い、それぞれの画像におけるピクセ
ルの数もまた増大する。これは、フレーム間予測のため
に、それぞれの画像を記憶するため用いられるフレーム
メモリもまた増大することを意味し、現在のＭＰＥＧシ
ステムは、この機能のために、約１６メガビット（Ｍ
Ｂ）の基準メモリを用いている。幸いなことに、人の視
覚系の特殊性を利用することにより、知覚される画像品
質の損失なしに極めて高いデータ圧縮を実現するため
に、高減衰（ｌｏｓｓｙ）圧縮技術が発展せしめられ
た。（高減衰圧縮技術は、人の視覚系に対し目標の画像
品質を実現するために本質的でない情報を捨てることを
含む）。ＭＰＥＧデコーダは、その時、リアルタイムま
たはほぼリアルタイムで、記憶されているモーションシ
ーケンスのあらゆるピクセルを再構成する必要があり、
現在のＭＰＥＧデコーダは、エンコードされたフレーム
間予測データを用いてのフレームの再構成のために、少
なくとも約１６ＭＢのフレームメモリを用いている。
覚を作り出すために毎秒３０フレームで与えられる。そ
れぞれの画像は数千のピクセルから作られているので、
たとえ短いモーションシーケンスを記憶するために必要
な記憶の量でも莫大なものになる。ますます高い精細度
が所望されるのに伴い、それぞれの画像におけるピクセ
ルの数もまた増大する。これは、フレーム間予測のため
に、それぞれの画像を記憶するため用いられるフレーム
メモリもまた増大することを意味し、現在のＭＰＥＧシ
ステムは、この機能のために、約１６メガビット（Ｍ
Ｂ）の基準メモリを用いている。幸いなことに、人の視
覚系の特殊性を利用することにより、知覚される画像品
質の損失なしに極めて高いデータ圧縮を実現するため
に、高減衰（ｌｏｓｓｙ）圧縮技術が発展せしめられ
た。（高減衰圧縮技術は、人の視覚系に対し目標の画像
品質を実現するために本質的でない情報を捨てることを
含む）。ＭＰＥＧデコーダは、その時、リアルタイムま
たはほぼリアルタイムで、記憶されているモーションシ
ーケンスのあらゆるピクセルを再構成する必要があり、
現在のＭＰＥＧデコーダは、エンコードされたフレーム
間予測データを用いてのフレームの再構成のために、少
なくとも約１６ＭＢのフレームメモリを用いている。
【０００７】ＭＰＥＧ規格は、記憶媒体のためのビデオ
信号のコーディングされたディジタル表示と、圧縮装置
と圧縮解除装置との間のコンパチビリティを実現するた
めのデコーディングの方法と、の双方を指定する。この
規格は、カラー動画の正規速度のプレイバックおよび他
のプレイモードと、静止画像の再生と、をサポートす
る。この規格は、通常の５２５および６２５線テレビジ
ョン、パーソナルコンピュータ、およびワークステーシ
ョンディスプレイフォーマットに及ぶ。ＭＰＥＧ−１規
格は、コンパクトディスク、ディジタルオーディオテー
プ、または磁気ハードディスクなどの、１．５Ｍｂｉｔ
毎秒までの連続転送速度をサポートする装置のために意
図されている。ＭＰＥＧ−２規格は、国際無線通信諮問
委員会（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒａｄｉｏ Ｃ
ｏｎｓｕｌｔａｔｉｖｅ Ｃｏｍｍｉｔｔｅｅ）（ＣＣ
ＩＲ）の勧告６０１（ＣＣＩＲ−６０１）に従う装置を
目標として、４Ｍｂｉｔ／ｓｅｃ（Ｍｂｉｔ）から１５
Ｍｂｉｔまでのビットレートをサポートする。ＭＰＥＧ
規格は、２４Ｈｚと３０Ｈｚとの間のレートの画像フレ
ームをサポートすべく意図されている。「１．５Ｍｂｉ
ｔ／ｓにおけるディジタル記憶媒体のための動画および
関連オーディオのコーディング（Ｃｏｄｉｎｇｆｏｒ
Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ ａｎｄ Ａｓｓｏｃ
ｉａｔｅｄＡｕｄｉｏ ｆｏｒ ｄｉｇｉｔａｌ ｓｔ
ｏｒａｇｅ ｍｅｄｉｕｍ ａｔ１．５Ｍｂｉｔ／
ｓ）」というタイトルのＩＳＯ−１１１７１は、ＭＰＥ
Ｇ−１規格の詳細を与える。「動画および関連オーディ
オの総称コーディング（Ｇｅｎｅｒｉｃ Ｃｏｄｉｎｇ
ｏｆ Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ ａｎｄ Ａ
ｓｓｏｃｉａｔｅｄ Ａｕｄｉｏ）」というタイトルの
ＩＳＯ−１３８３８は、ＭＰＥＧ−２規格の詳細を与え
る。
信号のコーディングされたディジタル表示と、圧縮装置
と圧縮解除装置との間のコンパチビリティを実現するた
めのデコーディングの方法と、の双方を指定する。この
規格は、カラー動画の正規速度のプレイバックおよび他
のプレイモードと、静止画像の再生と、をサポートす
る。この規格は、通常の５２５および６２５線テレビジ
ョン、パーソナルコンピュータ、およびワークステーシ
ョンディスプレイフォーマットに及ぶ。ＭＰＥＧ−１規
格は、コンパクトディスク、ディジタルオーディオテー
プ、または磁気ハードディスクなどの、１．５Ｍｂｉｔ
毎秒までの連続転送速度をサポートする装置のために意
図されている。ＭＰＥＧ−２規格は、国際無線通信諮問
委員会（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒａｄｉｏ Ｃ
ｏｎｓｕｌｔａｔｉｖｅ Ｃｏｍｍｉｔｔｅｅ）（ＣＣ
ＩＲ）の勧告６０１（ＣＣＩＲ−６０１）に従う装置を
目標として、４Ｍｂｉｔ／ｓｅｃ（Ｍｂｉｔ）から１５
Ｍｂｉｔまでのビットレートをサポートする。ＭＰＥＧ
規格は、２４Ｈｚと３０Ｈｚとの間のレートの画像フレ
ームをサポートすべく意図されている。「１．５Ｍｂｉ
ｔ／ｓにおけるディジタル記憶媒体のための動画および
関連オーディオのコーディング（Ｃｏｄｉｎｇｆｏｒ
Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ ａｎｄ Ａｓｓｏｃ
ｉａｔｅｄＡｕｄｉｏ ｆｏｒ ｄｉｇｉｔａｌ ｓｔ
ｏｒａｇｅ ｍｅｄｉｕｍ ａｔ１．５Ｍｂｉｔ／
ｓ）」というタイトルのＩＳＯ−１１１７１は、ＭＰＥ
Ｇ−１規格の詳細を与える。「動画および関連オーディ
オの総称コーディング（Ｇｅｎｅｒｉｃ Ｃｏｄｉｎｇ
ｏｆ Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ ａｎｄ Ａ
ｓｓｏｃｉａｔｅｄ Ａｕｄｉｏ）」というタイトルの
ＩＳＯ−１３８３８は、ＭＰＥＧ−２規格の詳細を与え
る。
【０００８】ＭＰＥＧ規格のもとでは、画像フレームは
一連の「マクロブロックスライス」（ＭＢＳ）に分割さ
れ、それぞれのＭＢＳは、（「マクロブロック」と呼ば
れる）いくつかの画像領域を含み、そのそれぞれは１６
×１６ピクセルの領域をカバーする。これらの画像領域
のそれぞれは、１つまたはそれ以上の８×８マトリック
スによって表され、その要素は空間的輝度およびクロミ
ナンス値である。マクロブロックの１つの表示（４：
２：２）においては、輝度値（Ｙタイプ）が、（４つの
８×８「Ｙ」マトリックスをなす）１６×１６ピクセル
の画像領域内のそれぞれのピクセルに対して与えられ、
ＵおよびＶ（すなわち、青および赤のクロミナンス）タ
イプのクロミナンス値が、それぞれが同じ１６×１６画
像領域をカバーし、それぞれ２つの８×８「Ｕ」マトリ
ックスおよび８×８「Ｖ」マトリックスとして与えられ
る。すなわち、それぞれの８×８ＵまたはＶマトリック
スは、８×１６ピクセルの領域をカバーする。もう１つ
の表示（４：２：０）においては、輝度値が、１６×１
６ピクセルの画像領域内のそれぞれのピクセルに対して
与えられ、ＵおよびＶタイプのそれぞれのための１つの
８×８マトリックスが、１６×１６ピクセルの画像領域
のクロミナンス値を表すために与えられる。２×２の構
成をなす４つの連続するピクセルのグループは、「クワ
ッド（ｇｕａｄ）ピクセル」と呼ばれ、従って、マクロ
ブロックもまた、８×８の構成をなす６４個のクワッド
ピクセルを含むと考えられる。
一連の「マクロブロックスライス」（ＭＢＳ）に分割さ
れ、それぞれのＭＢＳは、（「マクロブロック」と呼ば
れる）いくつかの画像領域を含み、そのそれぞれは１６
×１６ピクセルの領域をカバーする。これらの画像領域
のそれぞれは、１つまたはそれ以上の８×８マトリック
スによって表され、その要素は空間的輝度およびクロミ
ナンス値である。マクロブロックの１つの表示（４：
２：２）においては、輝度値（Ｙタイプ）が、（４つの
８×８「Ｙ」マトリックスをなす）１６×１６ピクセル
の画像領域内のそれぞれのピクセルに対して与えられ、
ＵおよびＶ（すなわち、青および赤のクロミナンス）タ
イプのクロミナンス値が、それぞれが同じ１６×１６画
像領域をカバーし、それぞれ２つの８×８「Ｕ」マトリ
ックスおよび８×８「Ｖ」マトリックスとして与えられ
る。すなわち、それぞれの８×８ＵまたはＶマトリック
スは、８×１６ピクセルの領域をカバーする。もう１つ
の表示（４：２：０）においては、輝度値が、１６×１
６ピクセルの画像領域内のそれぞれのピクセルに対して
与えられ、ＵおよびＶタイプのそれぞれのための１つの
８×８マトリックスが、１６×１６ピクセルの画像領域
のクロミナンス値を表すために与えられる。２×２の構
成をなす４つの連続するピクセルのグループは、「クワ
ッド（ｇｕａｄ）ピクセル」と呼ばれ、従って、マクロ
ブロックもまた、８×８の構成をなす６４個のクワッド
ピクセルを含むと考えられる。
【０００９】ＭＰＥＧ規格は、図１に示されている圧縮
および圧縮解除のモデルを採用している。図１に示され
ているように、フレーム間冗長性（ブロック１０１によ
り表されている）が、まずカラー動画フレームから除去
される。フレーム間冗長性の除去を実現するために、そ
れぞれのフレームは、コーディング目的のために「イン
トラ」、「予測」、または「補間」と指示される。イン
トラフレームは、最小頻度で与えられ、予測フレームは
イントラフレームよりも大きい頻度で与えられ、全ての
残余のフレームは補間フレームである。イントラフレー
ム（「Ｉ」画像）内のそれぞれのピクセルの値は、独立
して与えられる。予測フレーム（「Ｐ画像」）において
は、最後のＩ画像またはＰ画像からのピクセル値の増分
変化のみがコーディングされる。補間フレーム（「Ｂ画
像」）においては、ピクセル値は、早期のフレームおよ
び後期のフレームの双方に関してコーディングされる。
再び、このタイプのコーディングを可能にするために
は、ビデオのフレームを記憶するために大きい（１６Ｍ
Ｂの）フレームメモリまたは基準メモリが必要とされ
る。
および圧縮解除のモデルを採用している。図１に示され
ているように、フレーム間冗長性（ブロック１０１によ
り表されている）が、まずカラー動画フレームから除去
される。フレーム間冗長性の除去を実現するために、そ
れぞれのフレームは、コーディング目的のために「イン
トラ」、「予測」、または「補間」と指示される。イン
トラフレームは、最小頻度で与えられ、予測フレームは
イントラフレームよりも大きい頻度で与えられ、全ての
残余のフレームは補間フレームである。イントラフレー
ム（「Ｉ」画像）内のそれぞれのピクセルの値は、独立
して与えられる。予測フレーム（「Ｐ画像」）において
は、最後のＩ画像またはＰ画像からのピクセル値の増分
変化のみがコーディングされる。補間フレーム（「Ｂ画
像」）においては、ピクセル値は、早期のフレームおよ
び後期のフレームの双方に関してコーディングされる。
再び、このタイプのコーディングを可能にするために
は、ビデオのフレームを記憶するために大きい（１６Ｍ
Ｂの）フレームメモリまたは基準メモリが必要とされ
る。
【００１０】ＭＰＥＧ規格は、フレームが厳密な時間シ
ーケンスにより記憶されることを必要としないので、予
測されたフレームがコーディングされるところのイント
ラフレームは、その予測されたフレームから時間的にも
っと早期、またはもっと後期の画像シーケンス内に与え
られる。予測されかつ補間されたフレームを用いて、フ
レームを増分的にコーディングすることにより、多くの
フレーム間冗長性をなくすことができ、それは記憶要求
の莫大な節約をもたらす。さらに、全マクロブロックの
モーションは、ピクセルレベルにおいてではなく、運動
ベクトルによりコーディングされうるので、さらなるデ
ータ圧縮が得られる。
ーケンスにより記憶されることを必要としないので、予
測されたフレームがコーディングされるところのイント
ラフレームは、その予測されたフレームから時間的にも
っと早期、またはもっと後期の画像シーケンス内に与え
られる。予測されかつ補間されたフレームを用いて、フ
レームを増分的にコーディングすることにより、多くの
フレーム間冗長性をなくすことができ、それは記憶要求
の莫大な節約をもたらす。さらに、全マクロブロックの
モーションは、ピクセルレベルにおいてではなく、運動
ベクトルによりコーディングされうるので、さらなるデ
ータ圧縮が得られる。
【００１１】ＭＰＥＧ規格のもとでの圧縮における次の
ステップでは、フレーム内冗長性を除去する。図１のブ
ロック１０２により表されている第１ステップにおいて
は、空間的輝度またはクロミナンス値を周波数領域内へ
マップするために、２次元の離散的コサイン変換（ＤＣ
Ｔ）が８×８値マトリックスのそれぞれに対して行われ
る。
ステップでは、フレーム内冗長性を除去する。図１のブ
ロック１０２により表されている第１ステップにおいて
は、空間的輝度またはクロミナンス値を周波数領域内へ
マップするために、２次元の離散的コサイン変換（ＤＣ
Ｔ）が８×８値マトリックスのそれぞれに対して行われ
る。
【００１２】次に、図１のブロック１０３により表され
ているのは、８×８マトリックスのそれぞれの要素に、
そのクロミナンスまたは輝度のタイプにより、またその
周波数により重みを与える、「量子化」と呼ばれるプロ
セスである。Ｉ画像においては、量子化の重みは、人の
目に感じない多くの高周波成分を１つに低減することを
意図している。主としてもっと高い周波数成分を含むＰ
画像およびＢ画像においては、重みは視覚に関係しな
い。８×８マトリックス内に多くのゼロ要素を作ってあ
るので、それぞれのマトリックスは、情報損失なしに、
「ＤＣ」値、およびゼロでない交番対の「ＡＣ」値、お
よびゼロでない値に続くある長さのゼロ要素、の順序リ
ストとして表すことができる。このリストは、マトリッ
クスの要素が、あたかもマトリックスが千鳥形に読取ら
れたかのように、表されるよう順序付けされている（す
なわち、マトリックスＡの要素は、Ａ００、Ａ０１、Ａ
１０、Ａ２０、Ａ１１、Ａ０２、などの順序に読取られ
る）。この表示は、ゼロの要素が個々に表示されないの
で空間効率的である。
ているのは、８×８マトリックスのそれぞれの要素に、
そのクロミナンスまたは輝度のタイプにより、またその
周波数により重みを与える、「量子化」と呼ばれるプロ
セスである。Ｉ画像においては、量子化の重みは、人の
目に感じない多くの高周波成分を１つに低減することを
意図している。主としてもっと高い周波数成分を含むＰ
画像およびＢ画像においては、重みは視覚に関係しな
い。８×８マトリックス内に多くのゼロ要素を作ってあ
るので、それぞれのマトリックスは、情報損失なしに、
「ＤＣ」値、およびゼロでない交番対の「ＡＣ」値、お
よびゼロでない値に続くある長さのゼロ要素、の順序リ
ストとして表すことができる。このリストは、マトリッ
クスの要素が、あたかもマトリックスが千鳥形に読取ら
れたかのように、表されるよう順序付けされている（す
なわち、マトリックスＡの要素は、Ａ００、Ａ０１、Ａ
１０、Ａ２０、Ａ１１、Ａ０２、などの順序に読取られ
る）。この表示は、ゼロの要素が個々に表示されないの
で空間効率的である。
【００１３】最後に、図１のブロック１０４により表さ
れているエントロピーエンコーディングスキームが、Ｄ
Ｃブロック係数およびＡＣ値ランレングス対（ｒｕｎ
ｌｅｎｇｔｈ ｐａｉｒｓ）の表示を、可変長コードを
用いてさらに圧縮するために使用される。エントロピー
エンコーディングスキームのもとでは、より頻繁に生じ
る記号は、より短いコードにより表される。これによ
り、記憶におけるさらに高い効率が実現される。
れているエントロピーエンコーディングスキームが、Ｄ
Ｃブロック係数およびＡＣ値ランレングス対（ｒｕｎ
ｌｅｎｇｔｈ ｐａｉｒｓ）の表示を、可変長コードを
用いてさらに圧縮するために使用される。エントロピー
エンコーディングスキームのもとでは、より頻繁に生じ
る記号は、より短いコードにより表される。これによ
り、記憶におけるさらに高い効率が実現される。
【００１４】ＭＰＥＧのもとでの圧縮解除は、図１のブ
ロック１０５からブロック１０８までにより示されてい
る。圧縮解除においては、エントロピーエンコーディン
グと、量子化と、ＤＣＴと、のプロセスは、ブロック１
０５からブロック１０７までにそれぞれ示されているよ
うに、逆にされている。「絶対ピクセル発生（ａｂｓｏ
ｌｕｔｅ ｐｉｘｅｌ ｇｅｎｅｒａｔｉｏｎ）」と呼
ばれる最後のステップ（ブロック１０８）は、プレイモ
ード（例えば、順方向、逆方向、スローモーション）に
応じて、再生のための実際のピクセルと、用いられるデ
ィスプレイの物理的寸法および属性と、を与える。再
び、このタイプの再生を可能にするためには、ビデオの
フレームを記憶するために大きい（１６ＭＢの）フレー
ムメモリまたは基準メモリが必要とされる。
ロック１０５からブロック１０８までにより示されてい
る。圧縮解除においては、エントロピーエンコーディン
グと、量子化と、ＤＣＴと、のプロセスは、ブロック１
０５からブロック１０７までにそれぞれ示されているよ
うに、逆にされている。「絶対ピクセル発生（ａｂｓｏ
ｌｕｔｅ ｐｉｘｅｌ ｇｅｎｅｒａｔｉｏｎ）」と呼
ばれる最後のステップ（ブロック１０８）は、プレイモ
ード（例えば、順方向、逆方向、スローモーション）に
応じて、再生のための実際のピクセルと、用いられるデ
ィスプレイの物理的寸法および属性と、を与える。再
び、このタイプの再生を可能にするためには、ビデオの
フレームを記憶するために大きい（１６ＭＢの）フレー
ムメモリまたは基準メモリが必要とされる。
【００１５】
【発明が解決しようとする課題】上述のＭＰＥＧ規格に
関して図示したような、圧縮（コーディング）および圧
縮解除（デコーディング）に含まれる諸ステップは、極
めて計算が強化されていて、大量のメモリを必要とし、
そのような圧縮スキームが実用的で、広く受入れられる
ものであるためには、圧縮解除プロセッサが、圧縮解除
をリアルタイムで行い、かつ今日のコンピュータまたは
集積回路技術を用いて経済的に実現されうるように設計
されなければならない。
関して図示したような、圧縮（コーディング）および圧
縮解除（デコーディング）に含まれる諸ステップは、極
めて計算が強化されていて、大量のメモリを必要とし、
そのような圧縮スキームが実用的で、広く受入れられる
ものであるためには、圧縮解除プロセッサが、圧縮解除
をリアルタイムで行い、かつ今日のコンピュータまたは
集積回路技術を用いて経済的に実現されうるように設計
されなければならない。
【００１６】ここで説明されるように、全てのタイプ
の、回路、集積回路デバイス、コンピュータシステム、
の改良、および、とりわけ全ての上述の課題に挑戦する
ことが望まれる。
の、回路、集積回路デバイス、コンピュータシステム、
の改良、および、とりわけ全ての上述の課題に挑戦する
ことが望まれる。
【００１７】
【課題を解決するための手段】一般に、また本発明の１
つの形式においては、エンコードされかつ圧縮されたデ
ータストリームを受ける入力バッファと、該データスト
リームからビデオヘッダ情報を除去するパージング回路
と、前記データストリームをデコードする回路と、前記
データストリームを圧縮解除する回路と、予め選択され
たフレームの所定部分を選択する回路と、前記圧縮解除
されたデータストリームおよび前記予め選択されたフレ
ームの選択された部分を記憶するメモリと、前記予め選
択されたフレームの選択された部分を再構成する回路
と、を有するＭＰＥＧ−２ビデオデコーダが提供され
る。
つの形式においては、エンコードされかつ圧縮されたデ
ータストリームを受ける入力バッファと、該データスト
リームからビデオヘッダ情報を除去するパージング回路
と、前記データストリームをデコードする回路と、前記
データストリームを圧縮解除する回路と、予め選択され
たフレームの所定部分を選択する回路と、前記圧縮解除
されたデータストリームおよび前記予め選択されたフレ
ームの選択された部分を記憶するメモリと、前記予め選
択されたフレームの選択された部分を再構成する回路
と、を有するＭＰＥＧ−２ビデオデコーダが提供され
る。
【００１８】本発明はまた、ビデオ画像を記憶するため
のメモリの量を低減する方法であって、ビデオメモリの
量が低減される必要があるかどうかを決定するステップ
と、もしビデオメモリの量が低減される必要があれば、
フレームサイズを低減するために前記ビデオ画像の予め
選択されたフレームを選択罫に殺（デシメート：ｄｅｃ
ｉｍａｔｅ）し、それにより前記予め選択されたフレー
ムを記憶するに要するメモリの量を低減するステップ
と、によりビデオ画像を記憶するためのメモリの量を低
減する方法を提供する。
のメモリの量を低減する方法であって、ビデオメモリの
量が低減される必要があるかどうかを決定するステップ
と、もしビデオメモリの量が低減される必要があれば、
フレームサイズを低減するために前記ビデオ画像の予め
選択されたフレームを選択罫に殺（デシメート：ｄｅｃ
ｉｍａｔｅ）し、それにより前記予め選択されたフレー
ムを記憶するに要するメモリの量を低減するステップ
と、によりビデオ画像を記憶するためのメモリの量を低
減する方法を提供する。
【００１９】本発明のもう１つの形式においては、ビデ
オデコーディングの方法であって、エンコードされかつ
圧縮されたデータストリームを受けるステップと、該エ
ンコードされかつ圧縮されたデータストリームから、ヘ
ッダ情報を構成要素に分割（パーズ：ｐａｒｓ）するス
テップと、該パーズされたデータストリームを、デコー
ドしかつ圧縮解除するステップと、フレームサイズを低
減するために、選択されたフレームを選択的にデシメー
トするステップと、前記低減されたフレームサイズを記
憶するステップと、から成る、ビデオデコーディングの
前記方法を提供する。
オデコーディングの方法であって、エンコードされかつ
圧縮されたデータストリームを受けるステップと、該エ
ンコードされかつ圧縮されたデータストリームから、ヘ
ッダ情報を構成要素に分割（パーズ：ｐａｒｓ）するス
テップと、該パーズされたデータストリームを、デコー
ドしかつ圧縮解除するステップと、フレームサイズを低
減するために、選択されたフレームを選択的にデシメー
トするステップと、前記低減されたフレームサイズを記
憶するステップと、から成る、ビデオデコーディングの
前記方法を提供する。
【００２０】本発明は、エンコードされかつ圧縮された
データストリームを受ける入力バッファと、該データス
トリームからビデオヘッダ情報を除去するパージング回
路と、前記データストリームをデコードする回路と、前
記データストリームを圧縮解除する回路と、予め選択さ
れたフレームの所定部分を選択する回路と、前記圧縮解
除されたデータストリームおよび前記予め選択されたフ
レームの選択された部分を記憶するメモリと、前記予め
選択されたフレームの選択された部分を再構成する回路
と、を有する集積回路を提供する。他の改良されたＩＣ
デバイス、システム、および方法もまた、特許請求の範
囲に記載されている。
データストリームを受ける入力バッファと、該データス
トリームからビデオヘッダ情報を除去するパージング回
路と、前記データストリームをデコードする回路と、前
記データストリームを圧縮解除する回路と、予め選択さ
れたフレームの所定部分を選択する回路と、前記圧縮解
除されたデータストリームおよび前記予め選択されたフ
レームの選択された部分を記憶するメモリと、前記予め
選択されたフレームの選択された部分を再構成する回路
と、を有する集積回路を提供する。他の改良されたＩＣ
デバイス、システム、および方法もまた、特許請求の範
囲に記載されている。
【００２１】
【発明の実施の形態】本発明は、以下の詳細な説明を、
添付図面と共に参照することにより理解しえよう。最初
に図２を参照すると、本発明の改良されたビデオデコー
ダアーキテクチャ１０００のブロック図が示されてい
る。図２においては、入来するコーディングされたビデ
オ１０２０は、メモリインタフェース１０３０（入力バ
ッファ）により受けられ、このメモリインタフェースは
そのビデオビットストリームをメモリブロック１０２５
へ出力し、このメモリブロックはビットストリームメモ
リ１０４０として区分された専用のセクションを含んで
いて、ビデオビットストリームはそこに一時的に記憶さ
れる。メモリ１０２５は、好ましくはＳＤＲＡＭとする
が、ＤＲＡＭ、ＥＤＯ、フラッシュ、または他のタイプ
のメモリを含むどのようなタイプのメモリであってもよ
い。メモリ１０２５は、エンコードされかつ圧縮された
データストリームを記憶するために用いられ、後述され
るように、デコードされかつ圧縮解除されたデータスト
リームおよび予め選択されたフレームの選択された部分
を、区分された画像セクション１１６０内に記憶するた
めにも用いられる。
添付図面と共に参照することにより理解しえよう。最初
に図２を参照すると、本発明の改良されたビデオデコー
ダアーキテクチャ１０００のブロック図が示されてい
る。図２においては、入来するコーディングされたビデ
オ１０２０は、メモリインタフェース１０３０（入力バ
ッファ）により受けられ、このメモリインタフェースは
そのビデオビットストリームをメモリブロック１０２５
へ出力し、このメモリブロックはビットストリームメモ
リ１０４０として区分された専用のセクションを含んで
いて、ビデオビットストリームはそこに一時的に記憶さ
れる。メモリ１０２５は、好ましくはＳＤＲＡＭとする
が、ＤＲＡＭ、ＥＤＯ、フラッシュ、または他のタイプ
のメモリを含むどのようなタイプのメモリであってもよ
い。メモリ１０２５は、エンコードされかつ圧縮された
データストリームを記憶するために用いられ、後述され
るように、デコードされかつ圧縮解除されたデータスト
リームおよび予め選択されたフレームの選択された部分
を、区分された画像セクション１１６０内に記憶するた
めにも用いられる。
【００２２】記憶されたビットストリームは、メモリイ
ンタフェース１０３０を経てＦＩＦＯ１０５０へ出力さ
れる。ＦＩＦＯ１０５０は、次にそのビットストリーム
を制御論理ブロック１０６０へ送り、制御論理ブロック
１０６０は、好ましくはヘッダパーザ状態マシン１０６
５として具体化されるヘッダパーザ論理を含み、ヘッダ
パーザ状態マシン１０６５はビットストリームからヘッ
ダ情報を除去する。ヘッダパーザ状態マシンは、好まし
くは、必要な機能を実現するために構成された順序論理
として具体化される。（ヘッダ情報を減じた）ビデオビ
ットストリームは、次にＦＩＦＯ１０５０へ送り返され
る。すなわち、ＦＩＦＯ１０５０は、エンコードされか
つ圧縮されたデータストリームを受ける入力バッファで
ある。
ンタフェース１０３０を経てＦＩＦＯ１０５０へ出力さ
れる。ＦＩＦＯ１０５０は、次にそのビットストリーム
を制御論理ブロック１０６０へ送り、制御論理ブロック
１０６０は、好ましくはヘッダパーザ状態マシン１０６
５として具体化されるヘッダパーザ論理を含み、ヘッダ
パーザ状態マシン１０６５はビットストリームからヘッ
ダ情報を除去する。ヘッダパーザ状態マシンは、好まし
くは、必要な機能を実現するために構成された順序論理
として具体化される。（ヘッダ情報を減じた）ビデオビ
ットストリームは、次にＦＩＦＯ１０５０へ送り返され
る。すなわち、ＦＩＦＯ１０５０は、エンコードされか
つ圧縮されたデータストリームを受ける入力バッファで
ある。
【００２３】前記ヘッダ情報は、状態マシン１０６５に
より、ビットストリームデコード制御情報を発生させる
ために利用され、ビットストリームデコード制御情報
は、ビットストリームデコード制御記憶装置１０８０へ
送られ、ビットストリームデコード制御記憶装置１０８
０は、好ましくは制御論理１０６０の部分として含まれ
る。制御論理１０６０は、このビットストリームデコー
ド制御情報を、後述されるように、ビデオビットストリ
ームのさらなる処理を制御するために、好ましくはデコ
ード制御論理１０７０により用い、デコード制御論理１
０７０は、好ましくはデコード制御状態マシン１０７０
として具体化される。このデコード制御状態マシンは、
好ましくは必要な機能を実現するために構成された順序
論理として具体化される。すなわち、制御論理１０６０
は、前記データストリームからビデオヘッダ情報を除去
するパージング回路を提供する。
より、ビットストリームデコード制御情報を発生させる
ために利用され、ビットストリームデコード制御情報
は、ビットストリームデコード制御記憶装置１０８０へ
送られ、ビットストリームデコード制御記憶装置１０８
０は、好ましくは制御論理１０６０の部分として含まれ
る。制御論理１０６０は、このビットストリームデコー
ド制御情報を、後述されるように、ビデオビットストリ
ームのさらなる処理を制御するために、好ましくはデコ
ード制御論理１０７０により用い、デコード制御論理１
０７０は、好ましくはデコード制御状態マシン１０７０
として具体化される。このデコード制御状態マシンは、
好ましくは必要な機能を実現するために構成された順序
論理として具体化される。すなわち、制御論理１０６０
は、前記データストリームからビデオヘッダ情報を除去
するパージング回路を提供する。
【００２４】図２の参照を続けると、ビデオビットスト
リームは、ＦＩＦＯ１０５０から可変長デコーダ（ＶＬ
Ｄ）ブロック１０９０へ送られ、ブロック１０９０は、
好ましくはハフマンデコーディングを行う。すなわち、
可変長デコーダ（ＶＬＤ）ブロック１０９０は、前記デ
ータストリームをデコードする回路である。
リームは、ＦＩＦＯ１０５０から可変長デコーダ（ＶＬ
Ｄ）ブロック１０９０へ送られ、ブロック１０９０は、
好ましくはハフマンデコーディングを行う。すなわち、
可変長デコーダ（ＶＬＤ）ブロック１０９０は、前記デ
ータストリームをデコードする回路である。
【００２５】デコードされたビデオビットストリーム
は、次に走査線変換論理回路１１００へ送られ、これ
は、直列データストリームを８×８アレイのピクセルに
変換する。走査線変換論理回路は、８×８アレイのピク
セルのビデオビットストリームを２Ｄメモリ１１１０へ
送る。２Ｄメモリ１１１０は、好ましくは、８×８アレ
イのピクセルを記憶し、メモリ１１１０はローカルメモ
リの小部分である。メモリ１１１０は、例えば、適切な
サイズのバッファ回路のような、しかしそうとは限ら
ず、どのようなタイプであれ、便利な一時記憶回路とし
て使用される。
は、次に走査線変換論理回路１１００へ送られ、これ
は、直列データストリームを８×８アレイのピクセルに
変換する。走査線変換論理回路は、８×８アレイのピク
セルのビデオビットストリームを２Ｄメモリ１１１０へ
送る。２Ｄメモリ１１１０は、好ましくは、８×８アレ
イのピクセルを記憶し、メモリ１１１０はローカルメモ
リの小部分である。メモリ１１１０は、例えば、適切な
サイズのバッファ回路のような、しかしそうとは限ら
ず、どのようなタイプであれ、便利な一時記憶回路とし
て使用される。
【００２６】逆量子化および不整合制御回路１１２０
は、２Ｄメモリ１１１０からビデオビットストリームの
アレイを検索して、そのビットストリームに対して逆量
子化、すなわち量子化解除を行う。すなわち、前のＤＣ
Ｔから得られた係数が再構成され、ＩＤＣＴブロック１
１３０のための準備として、２Ｄアレイをなして配置さ
れる。さらに、不整合論理部分は、固定長コードの使用
から生じるピクセル品質の公知の劣化に関してピクセル
を補償し、このようにしてピクセルにおけるエラーの丸
め（ｒｏｕｎｄｉｎｇ）を導入する。
は、２Ｄメモリ１１１０からビデオビットストリームの
アレイを検索して、そのビットストリームに対して逆量
子化、すなわち量子化解除を行う。すなわち、前のＤＣ
Ｔから得られた係数が再構成され、ＩＤＣＴブロック１
１３０のための準備として、２Ｄアレイをなして配置さ
れる。さらに、不整合論理部分は、固定長コードの使用
から生じるピクセル品質の公知の劣化に関してピクセル
を補償し、このようにしてピクセルにおけるエラーの丸
め（ｒｏｕｎｄｉｎｇ）を導入する。
【００２７】ビットストリームは、次に２Ｄ逆離散的コ
サイン変換回路（ＩＤＣＴ）１１３０へ送られ、そこで
はビットストリームに対して逆離散的コサイン変換が行
われ、イントラフレーム、または予測フレームに関する
差、のための回復された８×８アレイのピクセルのビデ
オビットストリームを生じる。すなわち、２Ｄ逆離散的
コサイン変換回路（ＩＤＣＴ）１１３０は、ビットスト
リームを、周波数空間からディスプレイ空間内へ、これ
らの８×８アレイを用いてマップする。
サイン変換回路（ＩＤＣＴ）１１３０へ送られ、そこで
はビットストリームに対して逆離散的コサイン変換が行
われ、イントラフレーム、または予測フレームに関する
差、のための回復された８×８アレイのピクセルのビデ
オビットストリームを生じる。すなわち、２Ｄ逆離散的
コサイン変換回路（ＩＤＣＴ）１１３０は、ビットスト
リームを、周波数空間からディスプレイ空間内へ、これ
らの８×８アレイを用いてマップする。
【００２８】回復されたビデオアレイは、バッファ１１
３５へ送られ、このバッファは、４つの８×８アレイを
累積して１６×１６マクロブロックを形成し、モーショ
ン補償回路１１４０は、これを用いてフルフレームを再
構成する。モーション補償回路１１４０は、画像メモリ
１１６０内に記憶されている、運動ベクトルと、過去お
よび／または未来のフレームと、を用いて、これらのマ
クロブロックからＰフレームおよびＢフレームのフルフ
レームを再構成する。モーション補償回路１１４０はま
た、ハーフピクセル補間回路１１５０を用い、フレー
ム、またはフレームの部分、の再構成のために必要なフ
レームピクセルデータを供給する。完全に回復されかつ
補間されたビデオビットストリームは、もしそれがＩフ
レームまたはＰフレームの部分であれば、メモリインタ
フェース１０３０を経て画像メモリ１１６０内に記憶さ
れる。もしそれがＢフレームの部分であれば、制御論理
１０６０は、そのビットストリームをデシメーション
（ｄｅｃｉｍａｔｉｏｎ）論理１１７０へ送り、そこで
それは選択的にデシメートされ、次にメモリインタフェ
ース１０３０を経て画像メモリ１１６０内に記憶され
る。このようにして、本発明のデコーダ１０００は、Ｂ
フレームを記憶するために必要なメモリ１０２５の量を
低減する。すなわち、デシメーション論理１１７０は、
予め選択されたフレームの所定の部分を選択する回路で
ある。
３５へ送られ、このバッファは、４つの８×８アレイを
累積して１６×１６マクロブロックを形成し、モーショ
ン補償回路１１４０は、これを用いてフルフレームを再
構成する。モーション補償回路１１４０は、画像メモリ
１１６０内に記憶されている、運動ベクトルと、過去お
よび／または未来のフレームと、を用いて、これらのマ
クロブロックからＰフレームおよびＢフレームのフルフ
レームを再構成する。モーション補償回路１１４０はま
た、ハーフピクセル補間回路１１５０を用い、フレー
ム、またはフレームの部分、の再構成のために必要なフ
レームピクセルデータを供給する。完全に回復されかつ
補間されたビデオビットストリームは、もしそれがＩフ
レームまたはＰフレームの部分であれば、メモリインタ
フェース１０３０を経て画像メモリ１１６０内に記憶さ
れる。もしそれがＢフレームの部分であれば、制御論理
１０６０は、そのビットストリームをデシメーション
（ｄｅｃｉｍａｔｉｏｎ）論理１１７０へ送り、そこで
それは選択的にデシメートされ、次にメモリインタフェ
ース１０３０を経て画像メモリ１１６０内に記憶され
る。このようにして、本発明のデコーダ１０００は、Ｂ
フレームを記憶するために必要なメモリ１０２５の量を
低減する。すなわち、デシメーション論理１１７０は、
予め選択されたフレームの所定の部分を選択する回路で
ある。
【００２９】さらに詳述すると、デシメーション論理１
１７０は、２Ｄブロックの画像データを入力として受入
れ、水平および／または垂直方向におけるサイズを低減
し、Ｂフレームのために必要な記憶の量を低減する。こ
こでは、本発明のデコーダ１０００は、Ｂフレームのた
めの低減されたメモリ記憶に関して説明されるが、明ら
かにこの技術は、どのようなタイプのフレームに対して
も適用することができ、１つまたはそれ以上の他のタイ
プのフレームについての使用は、本発明の範囲内にある
ものと考えられる。垂直方向の低減のためには、デシメ
ーション論理１１７０は、画像データの１つおきの行を
消去しうる。これは、ある制御信号の適切な制御のもと
に、１つおきの行を捨てる行バッファを用いることによ
り、実現されうる。水平方向の低減のためには、デシメ
ーション論理１１７０は、画像データの行内の１つおき
のピクセルを消去しうる。これは、ある制御信号の適切
な制御のもとに、１つおきのピクセルを捨てる行バッフ
ァを用いることにより、実現されうる。
１７０は、２Ｄブロックの画像データを入力として受入
れ、水平および／または垂直方向におけるサイズを低減
し、Ｂフレームのために必要な記憶の量を低減する。こ
こでは、本発明のデコーダ１０００は、Ｂフレームのた
めの低減されたメモリ記憶に関して説明されるが、明ら
かにこの技術は、どのようなタイプのフレームに対して
も適用することができ、１つまたはそれ以上の他のタイ
プのフレームについての使用は、本発明の範囲内にある
ものと考えられる。垂直方向の低減のためには、デシメ
ーション論理１１７０は、画像データの１つおきの行を
消去しうる。これは、ある制御信号の適切な制御のもと
に、１つおきの行を捨てる行バッファを用いることによ
り、実現されうる。水平方向の低減のためには、デシメ
ーション論理１１７０は、画像データの行内の１つおき
のピクセルを消去しうる。これは、ある制御信号の適切
な制御のもとに、１つおきのピクセルを捨てる行バッフ
ァを用いることにより、実現されうる。
【００３０】ＩまたはＰフレームのプレイバックのため
には、制御論理１０６０は、適切な制御信号（図示せ
ず）により、画像メモリ１１６０内に記憶されているフ
レームが、ＣＣＩＲ−６０１ビデオデータストリームを
出力する変換回路または変換論理１１９０へ送られるこ
とを保証する。さらに詳述すると、その出力は、バイト
直列ＣＣＩＲ−６０１フォーマットによるものであり、
本発明のデコーダは、インタレース形または非インタレ
ース形アプリケーションをサポートする。フレームの開
始を指示する同期信号は、デコーダ１０００が出力信号
として発生することができ、または、外部ディスプレイ
装置がデコーダ１０００へ入力信号として供給すること
ができる。
には、制御論理１０６０は、適切な制御信号（図示せ
ず）により、画像メモリ１１６０内に記憶されているフ
レームが、ＣＣＩＲ−６０１ビデオデータストリームを
出力する変換回路または変換論理１１９０へ送られるこ
とを保証する。さらに詳述すると、その出力は、バイト
直列ＣＣＩＲ−６０１フォーマットによるものであり、
本発明のデコーダは、インタレース形または非インタレ
ース形アプリケーションをサポートする。フレームの開
始を指示する同期信号は、デコーダ１０００が出力信号
として発生することができ、または、外部ディスプレイ
装置がデコーダ１０００へ入力信号として供給すること
ができる。
【００３１】Ｂフレームのプレイバックのためには、画
像メモリ１１６０内に記憶されている部分フレームが、
デシメーションの回復を行う水平および垂直アップサン
プリング回路１１８０へ送られ、次にＣＣＩＲ−６０１
ビデオデータストリームを出力する変換回路１１９０へ
送られる。すなわち、水平および垂直アップサンプリン
グ回路１１８０は、前記予め選択されたフレームの選択
された部分を再構成するための回路である。
像メモリ１１６０内に記憶されている部分フレームが、
デシメーションの回復を行う水平および垂直アップサン
プリング回路１１８０へ送られ、次にＣＣＩＲ−６０１
ビデオデータストリームを出力する変換回路１１９０へ
送られる。すなわち、水平および垂直アップサンプリン
グ回路１１８０は、前記予め選択されたフレームの選択
された部分を再構成するための回路である。
【００３２】さらに詳述すると、水平および垂直アップ
サンプリング回路１１８０は、２Ｄブロックの画像デー
タを入力として受入れ、水平および／または垂直方向に
おけるサイズを、Ｂフレームのための原フレームサイズ
に回復させる。本発明のデコーダ１０００は、ここで
は、Ｂフレームのための低減されたメモリ記憶に関して
説明されるが、明らかにこの技術は、どのようなタイプ
のフレームに対しても適用することができ、１つまたは
それ以上の他のタイプのフレームについての使用は、本
発明の範囲内にあるものと考えられる。垂直方向の低減
に関しては、水平および垂直アップサンプリング回路１
１８０は、画像データの１つおきの行を追加しうる。水
平方向の低減に関しては、水平および垂直アップサンプ
リング回路１１８０は、画像データの行内に１つおきの
ピクセルを追加しうる。水平および垂直アップサンプリ
ング回路１１８０は、低減された画像をフルサイズに回
復させる。画像がどのようにデシメートされたかによ
り、このブロックは、以下のフィルタの一方または双方
により、逆アップサンプリング動作を行う：垂直方向
１：２アップサンプリングフィルタ、および水平方向
１：２アップサンプリングフィルタ。
サンプリング回路１１８０は、２Ｄブロックの画像デー
タを入力として受入れ、水平および／または垂直方向に
おけるサイズを、Ｂフレームのための原フレームサイズ
に回復させる。本発明のデコーダ１０００は、ここで
は、Ｂフレームのための低減されたメモリ記憶に関して
説明されるが、明らかにこの技術は、どのようなタイプ
のフレームに対しても適用することができ、１つまたは
それ以上の他のタイプのフレームについての使用は、本
発明の範囲内にあるものと考えられる。垂直方向の低減
に関しては、水平および垂直アップサンプリング回路１
１８０は、画像データの１つおきの行を追加しうる。水
平方向の低減に関しては、水平および垂直アップサンプ
リング回路１１８０は、画像データの行内に１つおきの
ピクセルを追加しうる。水平および垂直アップサンプリ
ング回路１１８０は、低減された画像をフルサイズに回
復させる。画像がどのようにデシメートされたかによ
り、このブロックは、以下のフィルタの一方または双方
により、逆アップサンプリング動作を行う：垂直方向
１：２アップサンプリングフィルタ、および水平方向
１：２アップサンプリングフィルタ。
【００３３】あるいは、水平および垂直アップサンプリ
ング論理１１８０および変換論理１１９０の順序は逆に
されるが、これもやはり本発明の範囲内に属する。制御
論理ブロック１０６０は、デコーダ１０００の諸成分の
全体的動作を制御して、上述のように動作させる。制御
論理ブロック１０６０は、入力として、クロック信号、
割込み信号、リセット信号、テスト信号、および、ホス
トプロセッサ（図示せず）から制御論理ブロック１０６
０のホストインタフェース（Ｉ／Ｆ）１０６２部分を経
ての制御信号のような他の制御入力信号、を受ける。
ング論理１１８０および変換論理１１９０の順序は逆に
されるが、これもやはり本発明の範囲内に属する。制御
論理ブロック１０６０は、デコーダ１０００の諸成分の
全体的動作を制御して、上述のように動作させる。制御
論理ブロック１０６０は、入力として、クロック信号、
割込み信号、リセット信号、テスト信号、および、ホス
トプロセッサ（図示せず）から制御論理ブロック１０６
０のホストインタフェース（Ｉ／Ｆ）１０６２部分を経
ての制御信号のような他の制御入力信号、を受ける。
【００３４】このようにして、本発明は、エンコードさ
れかつ圧縮されたデータストリームを受ける入力バッフ
ァと、該データストリームからヘッダ情報を除去するパ
ージング回路と、前記データストリームをデコードする
回路と、前記データストリームを圧縮解除する回路と、
予め選択されたフレームの所定部分を選択する回路と、
前記圧縮解除されたデータストリームおよび前記予め選
択されたフレームの選択された部分を記憶するメモリ
と、前記予め選択されたフレームの選択された部分を再
構成する回路と、を有するデコーダを提供することがわ
かる。
れかつ圧縮されたデータストリームを受ける入力バッフ
ァと、該データストリームからヘッダ情報を除去するパ
ージング回路と、前記データストリームをデコードする
回路と、前記データストリームを圧縮解除する回路と、
予め選択されたフレームの所定部分を選択する回路と、
前記圧縮解除されたデータストリームおよび前記予め選
択されたフレームの選択された部分を記憶するメモリ
と、前記予め選択されたフレームの選択された部分を再
構成する回路と、を有するデコーダを提供することがわ
かる。
【００３５】本発明は、予め選択されたフレームのため
のメモリの量を低減することを可能にする回路を提供す
ることもわかる。フレーム記憶のためのメモリの量を低
減することが適切でありうる時の１つの代表的な例は、
オンスクリーンディスプレイ（ｏｎ ｓｃｒｅｅｎ ｄ
ｉｓｐｌａｙ）（ＯＳＤ）が存在する時である。この場
合、制御論理１０６０は、ＯＳＤデータが存在している
ことを決定し、次にそのＯＳＤデータを記憶するメモリ
を解放するために、予め選択されたフレームをデシメー
トする。デシメーションの量は、ユーザが適切な信号を
制御論理１０６０へ供給することにより、前もって適切
に選択される。すなわち、このデシメーションは、メモ
リ要求を半分だけ低減する、水平または垂直方向に対し
てのみなされてもよいし、またはそれは、メモリ要求を
前に必要だった量の１／４に低減する、水平および垂直
方向の双方のデシメーションを含んでもよい。
のメモリの量を低減することを可能にする回路を提供す
ることもわかる。フレーム記憶のためのメモリの量を低
減することが適切でありうる時の１つの代表的な例は、
オンスクリーンディスプレイ（ｏｎ ｓｃｒｅｅｎ ｄ
ｉｓｐｌａｙ）（ＯＳＤ）が存在する時である。この場
合、制御論理１０６０は、ＯＳＤデータが存在している
ことを決定し、次にそのＯＳＤデータを記憶するメモリ
を解放するために、予め選択されたフレームをデシメー
トする。デシメーションの量は、ユーザが適切な信号を
制御論理１０６０へ供給することにより、前もって適切
に選択される。すなわち、このデシメーションは、メモ
リ要求を半分だけ低減する、水平または垂直方向に対し
てのみなされてもよいし、またはそれは、メモリ要求を
前に必要だった量の１／４に低減する、水平および垂直
方向の双方のデシメーションを含んでもよい。
【００３６】このようにして、本発明は、ビデオメモリ
の量が低減される必要があるかどうかを決定するステッ
プと、もしビデオメモリの量が低減される必要があれ
ば、フレームサイズを低減するため、前記ビデオ画像の
予め選択されたフレームをデシメートし、それにより前
記予め選択されたフレームを記憶するに要するメモリの
量を低減するステップと、により、ビデオ画像を記憶す
るためのメモリの量を低減する方法を提供することがわ
かる。
の量が低減される必要があるかどうかを決定するステッ
プと、もしビデオメモリの量が低減される必要があれ
ば、フレームサイズを低減するため、前記ビデオ画像の
予め選択されたフレームをデシメートし、それにより前
記予め選択されたフレームを記憶するに要するメモリの
量を低減するステップと、により、ビデオ画像を記憶す
るためのメモリの量を低減する方法を提供することがわ
かる。
【００３７】ここで図３を参照すると、エンコードされ
かつ圧縮されたデータストリームからヘッダ情報をパー
ズすることから成る、本発明の方法の最初のステップに
必要な図２の部分を示す、部分ブロック図が示されてい
る。図３は、ＦＩＦＯ１０５０と異なるものでもよく、
または同じものでもよい、追加のＦＩＦＯ１０５２を含
み、これはパーズされたデータストリームを受ける。第
１ステップは、エンコードされかつ圧縮されたデータス
トリームを受け、その後それがパーズされる。ヘッダ情
報は、データストリームがどのようにデコードされかつ
圧縮解除されるかを決定する制御論理により用いられる
ために適切に記憶される。
かつ圧縮されたデータストリームからヘッダ情報をパー
ズすることから成る、本発明の方法の最初のステップに
必要な図２の部分を示す、部分ブロック図が示されてい
る。図３は、ＦＩＦＯ１０５０と異なるものでもよく、
または同じものでもよい、追加のＦＩＦＯ１０５２を含
み、これはパーズされたデータストリームを受ける。第
１ステップは、エンコードされかつ圧縮されたデータス
トリームを受け、その後それがパーズされる。ヘッダ情
報は、データストリームがどのようにデコードされかつ
圧縮解除されるかを決定する制御論理により用いられる
ために適切に記憶される。
【００３８】ここで図４を参照すると、パーズされたデ
ータストリームをデコードしかつ圧縮解除することから
成る、本発明の方法の次のステップに必要な図２の部分
を示す、部分ブロック図が示されている。図４も、ＦＩ
ＦＯ１０５０と異なるものでもよく、または同じもので
もよい、追加のＦＩＦＯ１０５２を含む。
ータストリームをデコードしかつ圧縮解除することから
成る、本発明の方法の次のステップに必要な図２の部分
を示す、部分ブロック図が示されている。図４も、ＦＩ
ＦＯ１０５０と異なるものでもよく、または同じもので
もよい、追加のＦＩＦＯ１０５２を含む。
【００３９】ここで図５を参照すると、フレームサイズ
を低減するためにフレームを選択し、次にその低減され
たフレームサイズを記憶することから成る、本発明の方
法の次のステップに必要な図２の部分を示す、部分ブロ
ック図が示されている。
を低減するためにフレームを選択し、次にその低減され
たフレームサイズを記憶することから成る、本発明の方
法の次のステップに必要な図２の部分を示す、部分ブロ
ック図が示されている。
【００４０】ここで図６を参照すると、選択されたフレ
ームにおいてフレームサイズを低減する、すなわち選択
されたフレームをデシメートする、プロセス６０００を
示す、部分ブロック図が示されている。図６に示されて
いるように、フレームを表す複数の水平行ａないしｈが
あり、それぞれの行は複数のピクセルを含む。１つの場
合においては、１つおきの行ａ、ｃ、ｅ、ｇが保存さ
れ、もう１つの場合においては、１つおきの行ｂ、ｄ、
ｆ、ｈが保存される。フレームサイズのこの低減は、こ
のフレームのための記憶の量を半分だけ削減することが
わかる。
ームにおいてフレームサイズを低減する、すなわち選択
されたフレームをデシメートする、プロセス６０００を
示す、部分ブロック図が示されている。図６に示されて
いるように、フレームを表す複数の水平行ａないしｈが
あり、それぞれの行は複数のピクセルを含む。１つの場
合においては、１つおきの行ａ、ｃ、ｅ、ｇが保存さ
れ、もう１つの場合においては、１つおきの行ｂ、ｄ、
ｆ、ｈが保存される。フレームサイズのこの低減は、こ
のフレームのための記憶の量を半分だけ削減することが
わかる。
【００４１】ここで図７を参照すると、選択されたフレ
ームにおいてフレームサイズを低減する、すなわち選択
されたフレームをデシメートするプロセスを示す、部分
ブロック図が示されている。図７に示されているよう
に、ある水平行内には複数のピクセルａないしｈがあ
る。１つの場合においては、１つおきのピクセルａ、
ｃ、ｅ、ｇが保存され、もう１つの場合においては、１
つおきのピクセルｂ、ｄ、ｆ、ｈが保存される。フレー
ムサイズのこの低減は、このフレームのための記憶の量
を半分だけ削減することがわかる。しかし、行およびピ
クセル双方のデシメーションを用いれば、あるフレーム
のために必要とされる記憶の量は、本発明の方法が用い
られなかった時に必要とされる量の１／４に低減されう
る。
ームにおいてフレームサイズを低減する、すなわち選択
されたフレームをデシメートするプロセスを示す、部分
ブロック図が示されている。図７に示されているよう
に、ある水平行内には複数のピクセルａないしｈがあ
る。１つの場合においては、１つおきのピクセルａ、
ｃ、ｅ、ｇが保存され、もう１つの場合においては、１
つおきのピクセルｂ、ｄ、ｆ、ｈが保存される。フレー
ムサイズのこの低減は、このフレームのための記憶の量
を半分だけ削減することがわかる。しかし、行およびピ
クセル双方のデシメーションを用いれば、あるフレーム
のために必要とされる記憶の量は、本発明の方法が用い
られなかった時に必要とされる量の１／４に低減されう
る。
【００４２】ここで図８を参照すると、予め選択された
フレームにおいて記憶された、低減されたフレームサイ
ズを、ディスプレイのためにそれらの正規のフレームサ
イズに回復する、本発明の方法のステップに必要な図２
の部分を示す、部分ブロック図が示されている。
フレームにおいて記憶された、低減されたフレームサイ
ズを、ディスプレイのためにそれらの正規のフレームサ
イズに回復する、本発明の方法のステップに必要な図２
の部分を示す、部分ブロック図が示されている。
【００４３】ここで図９を参照すると、選択されたフレ
ームのためにフレームサイズを回復するプロセスを含
む、部分ブロック図が示されている。図９に示されてい
るように、複数の水平行があり、それぞれの行は複数の
ピクセルを含む。１つの場合８０００においては、図６
のデシメーションの後に保存された１つおきの行ａ、
ｃ、ｅ、ｇが拡張され、もう１つの場合８０１０におい
ては、図６のデシメーションの後に保存された１つおき
の行ｂ、ｄ、ｆ、ｈが拡張される。フレームサイズのこ
の回復は、このフレームを、その正規のサイズ８０４０
に復帰させることがわかる。図９には、平均化回路８０
３０のほかに、ピクセルバッファ８０２２および行バッ
ファ８０２０が示されている。平均化回路は、その入力
として、例えば、図６の行ａおよびｃ（これらに限らな
い）のような、２つの隣接するデシメートされた水平行
から２つの対応するピクセルの値を受け、次にそれぞれ
のピクセル対を平均して、ディスプレイの前に、前記２
つの隣接するデシメートされた水平行の間に挿入される
必要のある、例えば、図６の行ｂ（これに限らない）の
ような、失われた、すなわちデシメートされた、水平行
の対応するピクセルを導出する。このようにして、２つ
の隣接するデシメートされた水平行に沿っての全てのピ
クセルは平均されて、失われた、すなわちデシメートさ
れた、水平行のためのピクセルを発生する。
ームのためにフレームサイズを回復するプロセスを含
む、部分ブロック図が示されている。図９に示されてい
るように、複数の水平行があり、それぞれの行は複数の
ピクセルを含む。１つの場合８０００においては、図６
のデシメーションの後に保存された１つおきの行ａ、
ｃ、ｅ、ｇが拡張され、もう１つの場合８０１０におい
ては、図６のデシメーションの後に保存された１つおき
の行ｂ、ｄ、ｆ、ｈが拡張される。フレームサイズのこ
の回復は、このフレームを、その正規のサイズ８０４０
に復帰させることがわかる。図９には、平均化回路８０
３０のほかに、ピクセルバッファ８０２２および行バッ
ファ８０２０が示されている。平均化回路は、その入力
として、例えば、図６の行ａおよびｃ（これらに限らな
い）のような、２つの隣接するデシメートされた水平行
から２つの対応するピクセルの値を受け、次にそれぞれ
のピクセル対を平均して、ディスプレイの前に、前記２
つの隣接するデシメートされた水平行の間に挿入される
必要のある、例えば、図６の行ｂ（これに限らない）の
ような、失われた、すなわちデシメートされた、水平行
の対応するピクセルを導出する。このようにして、２つ
の隣接するデシメートされた水平行に沿っての全てのピ
クセルは平均されて、失われた、すなわちデシメートさ
れた、水平行のためのピクセルを発生する。
【００４４】ここで図１０を参照すると、選択されたフ
レームにおいてフレームサイズを回復するプロセスを示
す、部分ブロック図が示されている。図１０に示されて
いるように、ある水平行内には複数のピクセルが存在す
る。１つの場合８００２においては、図７のデシメーシ
ョンの後に保存された１つおきのピクセルａ、ｃ、ｅ、
ｇが拡張され、もう１つの場合８００４においては、図
７のデシメーションの後に保存された１つおきのピクセ
ルｂ、ｄ、ｆ、ｈが拡張される。フレームサイズのこの
拡張は、この行を、その正規のサイズ８０４２に復帰さ
せることがわかる。６タップのアップサンプリングフィ
ルタ８０２４は、次の方程式によって定義される。
レームにおいてフレームサイズを回復するプロセスを示
す、部分ブロック図が示されている。図１０に示されて
いるように、ある水平行内には複数のピクセルが存在す
る。１つの場合８００２においては、図７のデシメーシ
ョンの後に保存された１つおきのピクセルａ、ｃ、ｅ、
ｇが拡張され、もう１つの場合８００４においては、図
７のデシメーションの後に保存された１つおきのピクセ
ルｂ、ｄ、ｆ、ｈが拡張される。フレームサイズのこの
拡張は、この行を、その正規のサイズ８０４２に復帰さ
せることがわかる。６タップのアップサンプリングフィ
ルタ８０２４は、次の方程式によって定義される。
【００４５】
【数１】 ただし、Ｘn は再構成されているピクセルであり、Ｙn
は、Ｘn が配置されようとしている位置の周囲の利用可
能なピクセルである。
は、Ｘn が配置されようとしている位置の周囲の利用可
能なピクセルである。
【００４６】このアップサンプリングフィルタ８０２４
は、ディスプレイの前に水平行を、その正規の長さに回
復するために、デシメートされたピクセルを発生するの
に用いられる。本発明においては、明らかに他のタイプ
のアップサンプリングフィルタも用いられる。
は、ディスプレイの前に水平行を、その正規の長さに回
復するために、デシメートされたピクセルを発生するの
に用いられる。本発明においては、明らかに他のタイプ
のアップサンプリングフィルタも用いられる。
【００４７】このようにして、本発明は、エンコードさ
れかつ圧縮されたデータストリームを受けるステップ
と、該エンコードされかつ圧縮されたデータストリーム
から、ヘッダ情報をパーズするステップと、該パーズさ
れたデータストリームを、デコードしかつ圧縮解除する
ステップと、フレームサイズを低減するために、選択さ
れたフレームを選択的にデシメートするステップと、前
記低減されたフレームサイズを記憶するステップと、デ
ィスプレイの前に前記低減されたフレームサイズを正規
のフレームサイズに回復させるステップと、から成る、
ビデオデコーディングの方法を提供することがわかる。
れかつ圧縮されたデータストリームを受けるステップ
と、該エンコードされかつ圧縮されたデータストリーム
から、ヘッダ情報をパーズするステップと、該パーズさ
れたデータストリームを、デコードしかつ圧縮解除する
ステップと、フレームサイズを低減するために、選択さ
れたフレームを選択的にデシメートするステップと、前
記低減されたフレームサイズを記憶するステップと、デ
ィスプレイの前に前記低減されたフレームサイズを正規
のフレームサイズに回復させるステップと、から成る、
ビデオデコーディングの方法を提供することがわかる。
【００４８】しかし、行およびピクセル双方のデシメー
ションが用いられた時は、ディスプレイの前にフレーム
をその正規のサイズに回復するために、双方の回復プロ
セスを用いなければならない。
ションが用いられた時は、ディスプレイの前にフレーム
をその正規のサイズに回復するために、双方の回復プロ
セスを用いなければならない。
【００４９】デコードされかつ圧縮解除されるフレーム
のビデオデータのための、典型的なメモリ記憶量の例と
しては、以下のものが代表的である。 ＮＴＳＣ （フルフレーム） ５１８，４００バイト ＰＡＬ （フルフレーム） ６２２，０８０バイト ＮＴＳＣ （ハーフフレーム：例えば、水平または垂直方向いずれかのデシメ ーション） ２５９，２００バイト ＰＡＬ （ハーフフレーム） ３１１，０４０バイト ＮＴＳＣ （１／４フレーム：例えば、水平および垂直方向双方のデシメーシ ョン） １２９，６００バイト ＰＡＬ （１／４フレーム） １５５，５２０バイト
のビデオデータのための、典型的なメモリ記憶量の例と
しては、以下のものが代表的である。 ＮＴＳＣ （フルフレーム） ５１８，４００バイト ＰＡＬ （フルフレーム） ６２２，０８０バイト ＮＴＳＣ （ハーフフレーム：例えば、水平または垂直方向いずれかのデシメ ーション） ２５９，２００バイト ＰＡＬ （ハーフフレーム） ３１１，０４０バイト ＮＴＳＣ （１／４フレーム：例えば、水平および垂直方向双方のデシメーシ ョン） １２９，６００バイト ＰＡＬ （１／４フレーム） １５５，５２０バイト
【００５０】本発明を説明用の実施例に関して説明して
きたが、この説明は限定的な意味のものと解釈されるべ
きではない。説明用の実施例のさまざまな改変、および
本発明の他の実施例を作ることができ、それらは、この
説明を参照する時、当業者にとって明らかとなろう。従
って、添付の特許請求の範囲は、本発明のいかなるその
ような改変または実施例をも、本発明の真の範囲内に含
むように考慮されている。
きたが、この説明は限定的な意味のものと解釈されるべ
きではない。説明用の実施例のさまざまな改変、および
本発明の他の実施例を作ることができ、それらは、この
説明を参照する時、当業者にとって明らかとなろう。従
って、添付の特許請求の範囲は、本発明のいかなるその
ような改変または実施例をも、本発明の真の範囲内に含
むように考慮されている。
【００５１】以上の説明に関して更に以下の項を開示す
る。 （１）エンコードされかつ圧縮されたデータストリーム
を受ける入力バッファと、該データストリームからビデ
オヘッダ情報を除去するパージング回路と、前記データ
ストリームをデコードする回路と、前記データストリー
ムを圧縮解除する回路と、予め選択されたフレームの所
定部分を選択する回路と、前記圧縮解除されたデータス
トリームおよび前記予め選択されたフレームの選択され
た部分を記憶するメモリと、前記予め選択されたフレー
ムの選択された部分を再構成する回路と、を含む、ビデ
オデコーダ。
る。 （１）エンコードされかつ圧縮されたデータストリーム
を受ける入力バッファと、該データストリームからビデ
オヘッダ情報を除去するパージング回路と、前記データ
ストリームをデコードする回路と、前記データストリー
ムを圧縮解除する回路と、予め選択されたフレームの所
定部分を選択する回路と、前記圧縮解除されたデータス
トリームおよび前記予め選択されたフレームの選択され
た部分を記憶するメモリと、前記予め選択されたフレー
ムの選択された部分を再構成する回路と、を含む、ビデ
オデコーダ。
【００５２】（２）ビデオ画像を記憶するためのメモリ
の量を低減する方法であって、ビデオメモリの量が低減
される必要があるかどうかを決定するステップと、もし
ビデオメモリの量が低減される必要があれば、フレーム
サイズを低減するため前記ビデオ画像の予め選択された
フレームを、選択的にデシメートし、それにより前記予
め選択されたフレームを記憶するに要するメモリの量を
低減するステップと、を含む、前記方法。
の量を低減する方法であって、ビデオメモリの量が低減
される必要があるかどうかを決定するステップと、もし
ビデオメモリの量が低減される必要があれば、フレーム
サイズを低減するため前記ビデオ画像の予め選択された
フレームを、選択的にデシメートし、それにより前記予
め選択されたフレームを記憶するに要するメモリの量を
低減するステップと、を含む、前記方法。
【００５３】（３）前記決定するステップが、ＯＳＤデ
ータが存在するかどうかを決定するステップを含む、第
２項記載の方法。 （４）前記決定するステップが、プログラムメモリが必
要であるかどうかを決定するステップを含む、第２項記
載の方法。
ータが存在するかどうかを決定するステップを含む、第
２項記載の方法。 （４）前記決定するステップが、プログラムメモリが必
要であるかどうかを決定するステップを含む、第２項記
載の方法。
【００５４】（５）エンコードされかつ圧縮されたデー
タストリームを受ける入力バッファと、該データストリ
ームからビデオヘッダ情報を除去するパージング回路
と、前記データストリームをデコードする回路と、前記
データストリームを圧縮解除する回路と、予め選択され
たフレームの所定部分を選択する回路と、前記圧縮解除
されたデータストリームおよび前記予め選択されたフレ
ームの選択された部分を記憶するメモリと、前記予め選
択されたフレームの選択された部分を再構成する回路
と、を含む、集積回路。
タストリームを受ける入力バッファと、該データストリ
ームからビデオヘッダ情報を除去するパージング回路
と、前記データストリームをデコードする回路と、前記
データストリームを圧縮解除する回路と、予め選択され
たフレームの所定部分を選択する回路と、前記圧縮解除
されたデータストリームおよび前記予め選択されたフレ
ームの選択された部分を記憶するメモリと、前記予め選
択されたフレームの選択された部分を再構成する回路
と、を含む、集積回路。
【００５５】（６）エンコードされかつ圧縮されたデー
タストリームを受けるステップと、該エンコードされか
つ圧縮されたデータストリームから、ヘッダ情報をパー
ズするステップと、該パーズされたデータストリーム
を、デコードしかつ圧縮解除するステップと、フレーム
サイズを低減するために、選択されたフレームを選択的
にデシメートするステップと、前記低減されたフレーム
サイズを記憶するステップと、を含む、ビデオデコーデ
ィングの方法。
タストリームを受けるステップと、該エンコードされか
つ圧縮されたデータストリームから、ヘッダ情報をパー
ズするステップと、該パーズされたデータストリーム
を、デコードしかつ圧縮解除するステップと、フレーム
サイズを低減するために、選択されたフレームを選択的
にデシメートするステップと、前記低減されたフレーム
サイズを記憶するステップと、を含む、ビデオデコーデ
ィングの方法。
【００５６】（７）ディスプレイの前に、前記低減され
たフレームサイズを正規のフレームサイズに回復させる
ステップ、をさらに含む、第６項記載の方法。
たフレームサイズを正規のフレームサイズに回復させる
ステップ、をさらに含む、第６項記載の方法。
【００５７】（８）エンコードされかつ圧縮されたデー
タストリームを受ける入力バッファと、該データストリ
ームからビデオヘッダ情報を除去するパージング回路
と、前記データストリームをデコードする回路と、前記
データストリームを圧縮解除する回路と、予め選択され
たフレームの所定部分を選択する回路と、前記圧縮解除
されたデータストリームおよび前記予め選択されたフレ
ームの選択された部分を記憶するメモリと、前記予め選
択されたフレームの選択された部分を再構成する回路
と、を有するビデオデコーダが提供される。
タストリームを受ける入力バッファと、該データストリ
ームからビデオヘッダ情報を除去するパージング回路
と、前記データストリームをデコードする回路と、前記
データストリームを圧縮解除する回路と、予め選択され
たフレームの所定部分を選択する回路と、前記圧縮解除
されたデータストリームおよび前記予め選択されたフレ
ームの選択された部分を記憶するメモリと、前記予め選
択されたフレームの選択された部分を再構成する回路
と、を有するビデオデコーダが提供される。
【図１】ＭＰＥＧ規格のもとでの、圧縮および圧縮解除
プロセスのモデルを示す。
プロセスのモデルを示す。
【図２】本発明による改良されたＭＰＥＧビデオデコー
ダの実施例の簡単化された電気的ブロック図である。
ダの実施例の簡単化された電気的ブロック図である。
【図３】本発明の方法のあるステップにおいて必要な図
２の部分を示す部分ブロック図である。
２の部分を示す部分ブロック図である。
【図４】本発明の方法のあるステップにおいて必要な図
２の部分を示す部分ブロック図である。
２の部分を示す部分ブロック図である。
【図５】本発明の方法のあるステップにおいて必要な図
２の部分を示す部分ブロック図である。
２の部分を示す部分ブロック図である。
【図６】選択されたフレームにおいてフレームサイズを
低減するプロセスを示す部分ブロック図である。
低減するプロセスを示す部分ブロック図である。
【図７】選択されたフレームにおいてフレームサイズを
低減するプロセスを示す部分ブロック図である。
低減するプロセスを示す部分ブロック図である。
【図８】本発明の方法のあるステップにおいて必要な図
２の部分を示す部分ブロック図である。
２の部分を示す部分ブロック図である。
【図９】選択されたフレームにおいてフレームサイズを
回復するプロセスを示す部分ブロック図である。
回復するプロセスを示す部分ブロック図である。
【図１０】選択されたフレームにおいてフレームサイズ
を回復するプロセスを示す部分ブロック図である。
を回復するプロセスを示す部分ブロック図である。
１０００ ビデオデコーダ １０２５ メモリ １０５０ ＦＩＦＯ １０６０ 制御論理 １０９０ 可変長デコーダ １１２０ 逆量子化および不整合制御回路 １１７０ デシメーション論理 １１８０ 水平および垂直アップサンプリング回路
Claims (2)
- 【請求項１】 エンコードされかつ圧縮されたデータス
トリームを受ける入力バッファと、 該データストリームからビデオヘッダ情報を除去するパ
ージング回路と、 前記データストリームをデコードする回路と、 前記データストリームを圧縮解除する回路と、 予め選択されたフレームの所定部分を選択する回路と、 前記圧縮解除されたデータストリームおよび前記予め選
択されたフレームの選択された部分を記憶するメモリ
と、 前記予め選択されたフレームの選択された部分を再構成
する回路と、を含む、ビデオデコーダ。 - 【請求項２】 ビデオ画像を記憶するためのメモリの量
を低減する方法であって、 ビデオメモリの量が低減される必要があるかどうかを決
定するステップと、 もしビデオメモリの量が低減される必要があれば、フレ
ームサイズを低減するために前記ビデオ画像の予め選択
されたフレームを選択的にデシメートし、それにより前
記予め選択されたフレームを記憶するに要するメモリの
量を低減するステップと、を含む、前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US706161 | 1996-08-30 | ||
| US08/706,161 US6256348B1 (en) | 1996-08-30 | 1996-08-30 | Reduced memory MPEG video decoder circuits and methods |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098723A true JPH1098723A (ja) | 1998-04-14 |
Family
ID=24836455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9234940A Pending JPH1098723A (ja) | 1996-08-30 | 1997-08-29 | メモリの低減を実現するｍｐｅｇビデオデコーダ回路および方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6256348B1 (ja) |
| EP (1) | EP0827344A3 (ja) |
| JP (1) | JPH1098723A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298397B1 (ko) * | 1998-02-03 | 2001-08-07 | 구자홍 | 비디오디코딩시스템 |
| US6263019B1 (en) * | 1998-10-09 | 2001-07-17 | Matsushita Electric Industrial Co., Ltd. | Variable rate MPEG-2 video syntax processor |
| US7982740B2 (en) | 1998-11-09 | 2011-07-19 | Broadcom Corporation | Low resolution graphics mode support using window descriptors |
| US6189064B1 (en) | 1998-11-09 | 2001-02-13 | Broadcom Corporation | Graphics display system with unified memory architecture |
| US6853385B1 (en) * | 1999-11-09 | 2005-02-08 | Broadcom Corporation | Video, audio and graphics decode, composite and display system |
| US6661422B1 (en) * | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Video and graphics system with MPEG specific data transfer commands |
| US6768774B1 (en) | 1998-11-09 | 2004-07-27 | Broadcom Corporation | Video and graphics system with video scaling |
| US6871001B1 (en) * | 1999-03-23 | 2005-03-22 | Sanyo Electric Co., Ltd. | Video decoder |
| EP1496654B1 (en) * | 1999-05-25 | 2006-07-12 | Lucent Technologies Inc. | Method for telecommunications using internet protocol |
| JP4595150B2 (ja) | 1999-12-20 | 2010-12-08 | ソニー株式会社 | 符号化装置および方法、復号装置および方法、並びにプログラム格納媒体 |
| US20020186766A1 (en) * | 1999-12-29 | 2002-12-12 | Joseph Adelaide | Device for image encoding and decoding |
| US6954499B2 (en) * | 2000-03-15 | 2005-10-11 | Victor Company Of Japan, Ltd | Moving picture coding, coded-moving picture bitstream conversion and coded-moving picture bitstream multiplexing |
| GB0013273D0 (en) | 2000-06-01 | 2000-07-26 | Philips Electronics Nv | Video signal encoding and buffer management |
| US6438168B2 (en) * | 2000-06-27 | 2002-08-20 | Bamboo Media Casting, Inc. | Bandwidth scaling of a compressed video stream |
| JP3861698B2 (ja) * | 2002-01-23 | 2006-12-20 | ソニー株式会社 | 画像情報符号化装置及び方法、画像情報復号装置及び方法、並びにプログラム |
| US6937652B2 (en) * | 2002-04-19 | 2005-08-30 | Seiko Epson Corporation | Frame compression using radix approximation |
| JP4120301B2 (ja) * | 2002-04-25 | 2008-07-16 | ソニー株式会社 | 画像処理装置およびその方法 |
| JP2004104347A (ja) * | 2002-09-06 | 2004-04-02 | Ricoh Co Ltd | 画像処理装置、画像処理方法、プログラム及び記録媒体 |
| US8063916B2 (en) | 2003-10-22 | 2011-11-22 | Broadcom Corporation | Graphics layer reduction for video composition |
| US7366462B2 (en) * | 2003-10-24 | 2008-04-29 | Qualcomm Incorporated | Method and apparatus for seamlessly switching reception between multimedia streams in a wireless communication system |
| US9326004B2 (en) * | 2008-06-03 | 2016-04-26 | Broadcom Corporation | Reduced memory mode video decode |
| EP2460104A4 (en) * | 2009-07-27 | 2016-10-05 | Ibm | METHOD AND SYSTEM FOR TRANSFORMING LOGICAL DATA OBJECTS FOR STORAGE USE |
| US9693064B2 (en) * | 2011-09-30 | 2017-06-27 | Avago Technologies General Ip (Singapore) Pte. Ltd | Video coding infrastructure using adaptive prediction complexity reduction |
| US11770505B1 (en) * | 2022-02-04 | 2023-09-26 | Lytx, Inc. | Adaptive storage reduction of image and sensor data and intelligent video stream restoration |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262854A (en) * | 1992-02-21 | 1993-11-16 | Rca Thomson Licensing Corporation | Lower resolution HDTV receivers |
| US5614952A (en) * | 1994-10-11 | 1997-03-25 | Hitachi America, Ltd. | Digital video decoder for decoding digital high definition and/or digital standard definition television signals |
| US5398072A (en) * | 1993-10-25 | 1995-03-14 | Lsi Logic Corporation | Management of channel buffer in video decoders |
| US5644361A (en) * | 1994-11-30 | 1997-07-01 | National Semiconductor Corporation | Subsampled frame storage technique for reduced memory size |
| GB2296618B (en) * | 1994-12-30 | 2003-03-26 | Winbond Electronics Corp | System and method for digital video decoding |
| JP3694912B2 (ja) * | 1995-02-23 | 2005-09-14 | 株式会社日立製作所 | メモリ制御方法及び画像復号装置 |
| US5691768A (en) * | 1995-07-07 | 1997-11-25 | Lucent Technologies, Inc. | Multiple resolution, multi-stream video system using a single standard decoder |
| GB2306829A (en) * | 1995-10-20 | 1997-05-07 | Amstrad Plc | Digital video decoding apparatus |
| EP0778709B1 (en) * | 1995-12-04 | 2001-05-23 | STMicroelectronics S.r.l. | MPEG-2 decoding with a reduced RAM requisite by ADPCM recompression before storing MPEG decompressed data |
| US5777677A (en) * | 1996-02-09 | 1998-07-07 | International Business Machines Corporation | Approximate MPEG decoder with compressed reference frames |
| EP0793389B1 (en) * | 1996-02-27 | 2001-08-16 | STMicroelectronics S.r.l. | Memory reduction in the MPEG-2 main profile main level decoder |
| US5825424A (en) * | 1996-06-19 | 1998-10-20 | Thomson Consumer Electronics, Inc. | MPEG system which decompresses and recompresses image data before storing image data in a memory and in accordance with a resolution of a display device |
| US5818533A (en) * | 1996-08-08 | 1998-10-06 | Lsi Logic Corporation | Method and apparatus for decoding B frames in video codecs with minimal memory |
-
1996
- 1996-08-30 US US08/706,161 patent/US6256348B1/en not_active Expired - Lifetime
-
1997
- 1997-08-29 JP JP9234940A patent/JPH1098723A/ja active Pending
- 1997-09-01 EP EP97306709A patent/EP0827344A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0827344A2 (en) | 1998-03-04 |
| US6256348B1 (en) | 2001-07-03 |
| EP0827344A3 (en) | 2000-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6256348B1 (en) | Reduced memory MPEG video decoder circuits and methods | |
| US7295611B2 (en) | Methods and apparatus for decoding and displaying different resolution video signals | |
| US5818530A (en) | MPEG compatible decoder including a dual stage data reduction network | |
| US5825424A (en) | MPEG system which decompresses and recompresses image data before storing image data in a memory and in accordance with a resolution of a display device | |
| US6301304B1 (en) | Architecture and method for inverse quantization of discrete cosine transform coefficients in MPEG decoders | |
| JPH09252469A (ja) | ディジタル・ビデオ・シーケンスをデコードする方法および装置 | |
| JPH1084524A (ja) | Ｍｐｅｇ伸長データを保存する前で、必要に応じてサブサンプリング・アルゴリズム後における、ａｄｐｃｍ再圧縮によって減少したｒａｍ容量によるｍｐｅｇデコード方法及びそのデコーダ | |
| US20010016010A1 (en) | Apparatus for receiving digital moving picture | |
| JP3463291B2 (ja) | 圧縮ディジタル・ビデオ・シーケンスをデコードし表示する方法および装置 | |
| KR100323676B1 (ko) | 디지털 동영상 수신 장치 | |
| JPH08280022A (ja) | 符号化ビデオ信号の復号化方法及び装置 | |
| JP2898413B2 (ja) | 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法 | |
| JP2001119703A (ja) | 可変長予測符号化によるデジタルビデオイメージの圧縮 | |
| KR100323688B1 (ko) | 디지털 동영상 수신 장치 | |
| JPH07107464A (ja) | 画像符号化装置および復号化装置 | |
| Porter | Implementation of video compression for multimedia applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061101 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070803 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080212 |