[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH1092747A - Manufacture of amorphous gaas thin film and manufacture of amorphous gaas tft - Google Patents

Manufacture of amorphous gaas thin film and manufacture of amorphous gaas tft

Info

Publication number
JPH1092747A
JPH1092747A JP24371596A JP24371596A JPH1092747A JP H1092747 A JPH1092747 A JP H1092747A JP 24371596 A JP24371596 A JP 24371596A JP 24371596 A JP24371596 A JP 24371596A JP H1092747 A JPH1092747 A JP H1092747A
Authority
JP
Japan
Prior art keywords
substrate
thin film
amorphous gaas
amorphous
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24371596A
Other languages
Japanese (ja)
Inventor
Taiji Shimomoto
泰治 下元
Kazuhisa Taketoshi
和久 竹歳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP24371596A priority Critical patent/JPH1092747A/en
Publication of JPH1092747A publication Critical patent/JPH1092747A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To grow an amorphous GaAs thin film of a desirable composition for characteristics of a device. SOLUTION: A bell jar 6 is mounted on a plate 4 to form a vacuum vessel, in which a temperature controlling cylinder 16 is mounted on the plate 4. A board 8 for vapor deposition source provided with a vapor deposition source heater is set up in one opening part of the temperature controlling cylinder 16, and a substrate holding jig 10 provided with a substrate heater is set up in the other opening part, and a glass substrate 12 whose surface is mirror- polished is attached to the jig. A heater 18 for cylinder is wound on the outer surface of the temperature controlling cylinder 16, which is provided with a thermocouple 20 in addition. The temperature of the temperature controlling cylinder 16 is measured by the thermocouple 20, and the heater 18 for cylinder is so controlled as to keep temperature constant by a temperature controller. An evaporated vapor-depositing material is made to pass through the temperature controlling cylinder 16 so as to be vapor-deposited on the glass substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、非晶質GaAs薄
膜の製造方法および非晶質GaAsTFTの製造方法に
関し、特に液晶表示装置、太陽電池等の製造に用いられ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an amorphous GaAs thin film and a method for manufacturing an amorphous GaAs TFT, and more particularly, to a method for manufacturing a liquid crystal display device and a solar cell.

【0002】[0002]

【従来の技術】従来、非晶質GaAs薄膜を成長する方
法としては、GaおよびAsの組成比を特に制御しない
で成長する方法、フラッシュ法を用いてGaおよびAs
の組成比ができるだけずれないようにする方法、Ga用
ソースおよびAs用ソースを別々に用意して大がかりな
装置を用いてGaおよびAsの組成比を制御する方法等
があった。
2. Description of the Related Art Conventionally, as a method of growing an amorphous GaAs thin film, a method of growing without particularly controlling the composition ratio of Ga and As, and a method of growing Ga and As by using a flash method.
And a method of separately preparing a source for Ga and a source for As and controlling the composition ratio of Ga and As using a large-scale apparatus.

【0003】図17は、非晶質GaAs薄膜の従来の成
長方法に使用されている真空蒸着装置の構成図である。
蒸着台のプレート4上にベルジャ6が設置されて真空槽
を形成している。プレート4の中央部には真空槽内を排
気するための排気口が設けられ、真空排気系(図示せ
ず)に接続されている。真空槽内には、蒸着源加熱用ヒ
ータを有し蒸着する蒸着材料を載せる蒸着源用ボード8
と、これと対向する位置に基板加熱用ヒータを有する基
板ホールド治具10と、蒸着源用ボード8と基板ホール
ド治具10の間にあり蒸着源用ボード8から蒸発した蒸
発粒子の基板への蒸着を開閉により制御するシャッタ1
4とが配置されている。
FIG. 17 is a configuration diagram of a vacuum deposition apparatus used in a conventional method for growing an amorphous GaAs thin film.
A bell jar 6 is installed on a plate 4 of a vapor deposition table to form a vacuum chamber. An exhaust port for exhausting the inside of the vacuum chamber is provided at the center of the plate 4 and connected to a vacuum exhaust system (not shown). In the vacuum chamber, a deposition source board 8 having a deposition source heating heater and on which a deposition material to be deposited is placed.
And a substrate holding jig 10 having a substrate heating heater at a position opposed to the substrate holding jig 10, and between the evaporation source board 8 and the substrate holding jig 10, evaporating particles evaporated from the evaporation source board 8 to the substrate. Shutter 1 for controlling evaporation by opening and closing
4 are arranged.

【0004】この真空蒸着装置を用いて、真空排気系で
真空排気しながら、基板ホールド治具10に取り付けら
れたガラス基板14を基板加熱用ヒータに通電して所定
の温度に加熱すると共に、蒸着源加熱用ヒータに通電し
て蒸着材料を所定の温度に加熱して蒸着源用ボード8か
ら蒸発させ、シャッタ14を開閉してガラス基板12へ
の蒸着材料の蒸着を制御してガラス基板12上に膜を堆
積するのが通常の蒸着方法である。このとき基板加熱用
ヒータおよび蒸着源加熱用ヒータの通電電流、蒸着源用
ボード8の種類等は、蒸着する材料に応じて決められ
る。
Using this vacuum deposition apparatus, the glass substrate 14 attached to the substrate holding jig 10 is energized to a substrate heating heater to heat the glass substrate 14 to a predetermined temperature while evacuating by a vacuum evacuation system. The source heater is energized to heat the deposition material to a predetermined temperature and evaporate from the deposition source board 8, and the shutter 14 is opened and closed to control the deposition of the deposition material on the glass substrate 12 and to control the deposition on the glass substrate 12. Is a normal deposition method. At this time, the current supplied to the substrate heating heater and the evaporation source heating heater, the type of the evaporation source board 8, and the like are determined according to the material to be evaporated.

【0005】[0005]

【発明の解決使用しようとする課題】このような真空蒸
着装置を用いてAu、Alなどの単一の組成からなる材
料を蒸着する場合には、蒸着速度に視点を絞って通常の
蒸着方法で蒸着を行えばよく、所望の膜厚の薄膜を得る
ことができる。しかし、蒸着材料が複数の元素からなる
昇華タイプの材料であり、これらの元素の蒸気圧が大き
く異なるGaAsのような場合には、通常の蒸着方法で
は蒸着材料の元素の組成とは大きく異なる組成の膜が蒸
着されてしまう。
When a material having a single composition, such as Au or Al, is deposited using such a vacuum deposition apparatus, a normal deposition method is used, focusing on the deposition rate. Vapor deposition may be performed, and a thin film having a desired thickness can be obtained. However, when the evaporation material is a sublimation type material composed of a plurality of elements, such as GaAs in which the vapor pressures of these elements are significantly different, the composition of the elements of the evaporation material is significantly different from the composition of the elements of the evaporation material in a normal evaporation method. Film is deposited.

【0006】また、薄膜を用いて作製されるデバイスに
よっては、蒸着材料の組成とは意識的に変化させた組成
の薄膜を用いたい場合もある。このような場合、デバイ
スが必要とする組成の膜を簡便、且つ確実な方法により
作製することは、デバイス作製プロセスにおいては重要
な課題である。しかし、このようなことは通常の蒸着方
法では不可能である。
Further, depending on the device manufactured using the thin film, there is a case where it is desired to use a thin film having a composition consciously changed from the composition of the deposition material. In such a case, it is an important issue in a device manufacturing process to manufacture a film having a composition required by the device by a simple and reliable method. However, such a thing is impossible with a normal vapor deposition method.

【0007】そこで、本発明の目的は、デバイスの特性
に必要な組成の非晶質GaAs薄膜を簡易な方法で成長
できる非晶質GaAs薄膜の製造方法と、その非晶質G
aAs薄膜を用いた非晶質GaAsTFTの製造方法を
提供することにある。
Accordingly, an object of the present invention is to provide an amorphous GaAs thin film manufacturing method capable of growing an amorphous GaAs thin film having a composition necessary for device characteristics by a simple method, and an amorphous GaAs thin film.
An object of the present invention is to provide a method for manufacturing an amorphous GaAs TFT using an aAs thin film.

【0008】[0008]

【課題を解決するための手段】本発明に係わる非晶質G
aAs薄膜の製造方法は、蒸着源用ボードから蒸着材料
を蒸発させて基板上に蒸着し、非晶質GaAs薄膜を形
成する非晶質GaAs薄膜の製造方法において、加熱さ
れた蒸着源用ボードから蒸発した蒸着材料を基板上に導
く中空ガイド部材を蒸着源用ボードと基板の間に設置
し、中空ガイド部材の温度を、180℃以上300℃以
下の範囲に保持し、蒸着源用ボードの温度を、蒸着開始
後略10sec以内で1000℃近傍まで昇温し、基板
の温度を、205℃以下に保持し、蒸着源用ボードから
蒸発して中空ガイド部材内を通過した蒸着材料を基板上
に蒸着する。
SUMMARY OF THE INVENTION The present invention relates to an amorphous G
The method of manufacturing an aGaAs thin film is a method of manufacturing an amorphous GaAs thin film in which an evaporation material is evaporated from a deposition source board and evaporated on a substrate to form an amorphous GaAs thin film. A hollow guide member for guiding the evaporated deposition material onto the substrate is provided between the evaporation source board and the substrate, and the temperature of the hollow guide member is maintained in a range of 180 ° C or more and 300 ° C or less, and the temperature of the evaporation source board is maintained. Is heated to about 1000 ° C. within about 10 seconds after the start of vapor deposition, the temperature of the substrate is kept at 205 ° C. or less, and the vapor deposition material that has vaporized from the vapor deposition source board and passed through the hollow guide member is vapor-deposited on the substrate. I do.

【0009】このように蒸着源用ボードの温度プロファ
イルを制御して蒸着材料の温度を急上昇させるようにし
たので、蒸気圧の大きく異なるGaとAsが、蒸着源用
ボードから蒸発する際に分離するのを防止できる。ま
た、基板と蒸着源用ボードとの間をつなぐ通路に中空ガ
イド部材を設けたため、蒸着源用ボードから蒸発した蒸
着材料をほとんどを中空ガイド部材内に導入でき、且つ
導入した蒸発材料を基板表面の近傍に導くことができ
る。さらに、この中空ガイド部材は温度が制御され、且
つ蒸着源用ボードと基板の間の通路に設置されているた
め、蒸着源用ボードから蒸発した蒸発粒子が中空ガイド
部材の内壁と衝突する際に中空ガイド部材の内壁が反射
板となるので、蒸発粒子からなる蒸気は基板表面の近傍
に達するまでに衝突によって中空ガイド部材の温度とほ
ぼ同じ温度になる。したがって、付着係数を応用する
と、中空ガイド部材の内部のそれぞれの元素の蒸気圧を
制御できる。つまり、基板表面の近傍に達するGa、A
sの組成を制御できる。
Since the temperature of the vapor deposition material is rapidly increased by controlling the temperature profile of the vapor deposition source board as described above, Ga and As having greatly different vapor pressures are separated when evaporating from the vapor deposition source board. Can be prevented. Further, since the hollow guide member is provided in the passage connecting the substrate and the evaporation source board, most of the evaporation material evaporated from the evaporation source board can be introduced into the hollow guide member, and the introduced evaporation material can be transferred to the substrate surface. In the vicinity of Further, the temperature of the hollow guide member is controlled, and the hollow guide member is provided in the passage between the evaporation source board and the substrate. Therefore, when the evaporated particles evaporated from the evaporation source board collide with the inner wall of the hollow guide member, Since the inner wall of the hollow guide member serves as a reflecting plate, the temperature of the hollow guide member becomes substantially the same as the temperature of the hollow guide member due to the collision of the vapor composed of the evaporated particles before reaching the vicinity of the substrate surface. Therefore, by applying the adhesion coefficient, the vapor pressure of each element inside the hollow guide member can be controlled. That is, Ga, A reaching the vicinity of the substrate surface
The composition of s can be controlled.

【0010】本発明に係わる非晶質GaAs薄膜の製造
方法は、基板は、鏡面研磨されたガラス基板であり、且
つ基板上には100nm以上300nm以下のCaF2
膜が形成されていてもよい。
In the method of manufacturing an amorphous GaAs thin film according to the present invention, the substrate is a mirror-polished glass substrate, and the substrate has a CaF 2 of 100 nm or more and 300 nm or less.
A film may be formed.

【0011】このようにCaF2膜を形成すれば、基板
に対する堆積膜の接着性、密着性を良くできる。
By forming the CaF 2 film in this way, the adhesion and adhesion of the deposited film to the substrate can be improved.

【0012】本発明に係わる非晶質GaAs薄膜の製造
方法は、Gaに対するAsの組成比As/Gaが1.1
以上である非晶質GaAs薄膜を形成するようにしても
よい。
In the method of manufacturing an amorphous GaAs thin film according to the present invention, the composition ratio of As to Ga is As / Ga of 1.1.
The amorphous GaAs thin film described above may be formed.

【0013】このようにGaに対するAsの組成比As
/Gaが1.1以上にできれば、蒸着したGaAs薄膜
を高比抵抗にできる。
As described above, the composition ratio of As to Ga is As.
If / Ga can be 1.1 or more, the deposited GaAs thin film can have a high specific resistance.

【0014】本発明に係わる非晶質GaAs薄膜の製造
方法は、比抵抗が109Ω・cm以上であり、且つ電子
移動度が0.17cm2/V・sec以上0.45cm2
/V・sec以下である非晶質GaAs薄膜を形成する
ようにしてもよい。
The method for producing an amorphous GaAs thin film according to the present invention has a specific resistance of 10 9 Ω · cm or more and an electron mobility of 0.17 cm 2 / V · sec or more and 0.45 cm 2.
An amorphous GaAs thin film of not more than / V · sec may be formed.

【0015】このように比抵抗が109Ω・cm以上に
できれば、半絶縁性の非晶質aAs薄膜を形成できる。
また、電子移動度が0.17cm2/V・sec以上
0.45cm2/V・sec以下あれば、デバイスを製
造する薄膜に使用できる。
If the specific resistance can be increased to 10 9 Ω · cm or more, a semi-insulating amorphous aAs thin film can be formed.
If the electron mobility is 0.17 cm 2 / V · sec or more and 0.45 cm 2 / V · sec or less, it can be used for a thin film for manufacturing a device.

【0016】本発明に係わる非晶質GaAsTFTの製
造方法は、非晶質GaAsチャネル層の一面にゲート絶
縁膜を挟んでゲート電極が接して形成され、非晶質Ga
Asチャネル層の他面にソース電極およびドレイン電極
が接して形成される非晶質GaAsTFTを基板上に作
製する非晶質GaAsTFTの製造方法において、加熱
された蒸着源用ボードから蒸発した蒸着材料を基板上に
導く中空ガイド部材内の開口部に基板を設置し、中空ガ
イド部材の温度を、180℃以上300℃以下の範囲の
温度に保持し、蒸着源用ボードの温度を、蒸着開始後略
10sec以内で1000℃近傍まで昇温し、基板の温
度を、205℃以下に保持し、非晶質GaAsチャネル
層は、蒸着源用ボードから蒸発した蒸着材料を中空ガイ
ド部材内を通過させて基板上に蒸着して形成される。
According to the method of manufacturing an amorphous GaAs TFT according to the present invention, a gate electrode is formed on one surface of an amorphous GaAs channel layer with a gate insulating film interposed therebetween.
In a method for manufacturing an amorphous GaAs TFT in which a source electrode and a drain electrode are formed in contact with a source electrode and a drain electrode on the other surface of an As channel layer on a substrate, an evaporation material evaporated from a heated evaporation source board is removed. The substrate is placed in the opening in the hollow guide member leading to the substrate, the temperature of the hollow guide member is maintained at a temperature in the range of 180 ° C. or more and 300 ° C. or less, and the temperature of the evaporation source board is set to about 10 seconds after the start of evaporation. Within 1000 ° C., the temperature of the substrate is maintained at 205 ° C. or lower, and the amorphous GaAs channel layer passes the vaporized material evaporated from the vapor deposition source board through the hollow guide member to form a film on the substrate. Formed by evaporation.

【0017】このように非晶質GaAsチャネル層を形
成するので、Ga、Asの組成を制御できるから、種々
のデバイス特性を持った非晶質GaAsTFTを形成で
きる。
Since the amorphous GaAs channel layer is formed as described above, the composition of Ga and As can be controlled, so that an amorphous GaAs TFT having various device characteristics can be formed.

【0018】本発明に係わる非晶質GaAsTFTの製
造方法は、基板は、鏡面研磨されたガラス基板であり、
且つ基板表面には100nm以上300nm以下のCa
2膜が形成されていてもよい。
In the method of manufacturing an amorphous GaAs TFT according to the present invention, the substrate is a mirror-polished glass substrate,
In addition, 100 nm or more and 300 nm or less of Ca
An F 2 film may be formed.

【0019】このようにCaF2膜を形成すれば、基板
に対して接着性、密着性が良い非晶質GaAs薄膜等の
堆積膜を利用してTFTを形成できる。
By forming the CaF 2 film in this way, a TFT can be formed using a deposited film such as an amorphous GaAs thin film having good adhesion and adhesion to a substrate.

【0020】本発明に係わる非晶質GaAsTFTの製
造方法は、ゲート絶縁膜は、100nm以上300nm
以下の膜厚のMgF2膜であるようにしてもよい。
According to the method of manufacturing an amorphous GaAs TFT according to the present invention, the gate insulating film is formed to have a thickness of 100 nm to 300 nm.
The MgF 2 film having the following thickness may be used.

【0021】このようにゲート絶縁膜が膜厚が100n
m以上300nm以下のMgF2膜であるようにする
と、非晶質GaAs薄膜を用いて薄膜トランジスタとし
ての動作特性を得ることができると共に絶縁膜を介して
ゲート電極でTFTを制御するときの電圧が使用に好ま
しい程度の大きさにできる。
As described above, the gate insulating film has a thickness of 100 n.
When the thickness of the MgF 2 film is not less than m and not more than 300 nm, the operating characteristics of the thin film transistor can be obtained by using the amorphous GaAs thin film, and the voltage for controlling the TFT with the gate electrode through the insulating film is used. The size can be set to a preferable size.

【0022】本発明に係わる非晶質GaAsTFTの製
造方法は、非晶質GaAsチャネル層は、Gaに対する
Asの組成比As/Gaが1.1以上であるようにして
もよい。
In the method for manufacturing an amorphous GaAs TFT according to the present invention, the amorphous GaAs channel layer may have a composition ratio of As to Ga to Ga of As / Ga of 1.1 or more.

【0023】このように非晶質GaAs薄膜のGaに対
するAsの組成比As/Gaが1.1以上であるように
すると、高比抵抗のGaAs薄膜にTFTを形成でき
る。
As described above, when the composition ratio of As to Ga in the amorphous GaAs thin film is made to be not less than 1.1, a TFT can be formed on the GaAs thin film having a high specific resistance.

【0024】本発明に係わる非晶質GaAsTFTの製
造方法は、ゲート電極、ソース電極およびドレイン電極
は、AuGeにより形成され、非晶質GaAsチャネル
層は、比抵抗が109Ω・cm以上であり、且つ電子移
動度が0.17cm2/V・sec以上0.45cm2
V・sec以下であるようにしてもよい。
In the method of manufacturing an amorphous GaAs TFT according to the present invention, the gate electrode, the source electrode and the drain electrode are formed of AuGe, and the amorphous GaAs channel layer has a specific resistance of 10 9 Ω · cm or more. And an electron mobility of at least 0.17 cm 2 / V · sec and at least 0.45 cm 2 /
V · sec or less.

【0025】このように電極をAuGeで形成すれば、
GaAsに対してオーム性接触を容易にとることができ
る。非晶質GaAs薄膜が比抵抗109Ω・cmである
ようにすれば、半絶縁性膜なので素子分離が容易に行う
ことができ、またTFTの電流のON−OFF特性を大
きくできる。電子移動度が0.17cm2/V・sec
以上0.45cm2/V・sec以下あれば、TFTを
製造する薄膜に使用できる。
If the electrodes are formed of AuGe,
Ohmic contact with GaAs can be easily obtained. If the amorphous GaAs thin film has a specific resistance of 10 9 Ω · cm, the device can be easily separated because it is a semi-insulating film, and the ON-OFF characteristics of the TFT current can be increased. Electron mobility is 0.17 cm 2 / V · sec
When the thickness is 0.45 cm 2 / V · sec or less, it can be used for a thin film for manufacturing a TFT.

【0026】[0026]

【発明の実施の形態】以下添付図面を参照しながら本発
明の実施の形態について説明する。
Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0027】(第1の実施の形態)図1は、本発明の非
晶質GaAs薄膜の製造方法で使用する真空蒸着装置1
の構成図である。蒸着台のプレート4上にベルジャ6が
置かれて、真空槽が形成されている。プレート4の中央
部には真空層内を排気するための排気口が設けられ、排
気口は真空排気系(図示せず)に接続されている。真空
槽内には、中空ガイド部材として金属の温度制御用円筒
16が、排気口を円筒内側に見るようにしてプレート4
上に設置されている。この温度制御用円筒16の排気口
側にある一方の開口部の近傍には、蒸着源加熱用ヒータ
を有した蒸着源用ボード8が設置されていて、蒸着源用
ボード8には蒸着する蒸着材料が載せされている。蒸着
源用ボード8と対向する位置にある他方の開口部の近傍
には、基板加熱用ヒータを有する基板ホールド治具10
が設置されていて、鏡面研磨されたガラス基板12が鏡
面研磨された面を温度制御用円筒16の開口部に向けて
取り付けられている。そして、蒸着源用ボード8と基板
ホールド治具10の間の温度制御用円筒16内には、蒸
着源用ボード8から蒸発してくる蒸発粒子の通過を制御
するシャッタ14が配置されている。蒸着源用ボード8
は、Mo、W,Ti等で形成されていることが好まし
い。ただし、高純度のものが得られる高融点材料であっ
て、GaAs膜の特性に影響を与えない材料であればこ
れに限られない。
(First Embodiment) FIG. 1 shows a vacuum deposition apparatus 1 used in the method for producing an amorphous GaAs thin film of the present invention.
FIG. A bell jar 6 is placed on the plate 4 of the vapor deposition table to form a vacuum chamber. An exhaust port for exhausting the inside of the vacuum layer is provided at the center of the plate 4, and the exhaust port is connected to a vacuum exhaust system (not shown). In the vacuum chamber, a metal temperature control cylinder 16 is provided as a hollow guide member.
It is installed above. An evaporation source board 8 having an evaporation source heating heater is installed near one opening on the exhaust port side of the temperature control cylinder 16. Materials are loaded. A substrate holding jig 10 having a substrate heating heater is provided near the other opening at a position facing the deposition source board 8.
Is installed, and the mirror-polished glass substrate 12 is attached with the mirror-polished surface facing the opening of the temperature control cylinder 16. In the temperature control cylinder 16 between the evaporation source board 8 and the substrate holding jig 10, a shutter 14 for controlling the passage of the evaporated particles evaporated from the evaporation source board 8 is arranged. Evaporation source board 8
Is preferably made of Mo, W, Ti or the like. However, the material is not limited to this as long as it is a high-melting-point material that can be obtained with high purity and does not affect the characteristics of the GaAs film.

【0028】温度制御用円筒16の円筒外側面には、温
度制御手段として円筒用ヒータ18が巻かれていて、さ
らに温度測定手段として熱電対20が設けられている。
温度制御用円筒16の温度を熱電対20により測定し
て、この値により円筒用ヒータ18の温度を温度制御器
(図示せず)で一定に保つように制御している。温度制
御用円筒16は、厚さ0.5mmのTiにより形成され
ていることが好ましい。また、温度制御用円筒16の温
度を一定に保つために、熱伝導性がよい材料が好まし
い。ただし、純度の高いものが得られる高融点材料であ
って、GaAs膜の特性に影響を与えない材料であれば
これに限られない。円筒用ヒータ18は、シールド型ヒ
ータが好ましい。温度制御された中空ガイド部材の形状
としては、円筒が好ましい。蒸着粒子に対して反射板と
して作用して、GaとAsの付着係数を応用して基板表
面に達するGa、Asの組成を制御できるものであれ
ば、これに限られない。
A cylindrical heater 18 is wound around the outer surface of the temperature control cylinder 16 as temperature control means, and a thermocouple 20 is provided as temperature measurement means.
The temperature of the temperature control cylinder 16 is measured by a thermocouple 20, and the temperature is controlled so that the temperature of the cylinder heater 18 is kept constant by a temperature controller (not shown). The temperature control cylinder 16 is preferably formed of Ti having a thickness of 0.5 mm. In order to keep the temperature of the temperature control cylinder 16 constant, a material having good thermal conductivity is preferable. However, the material is not limited to this as long as it is a high-melting-point material from which a high purity can be obtained and does not affect the characteristics of the GaAs film. The cylindrical heater 18 is preferably a shield type heater. The shape of the temperature-controlled hollow guide member is preferably a cylinder. It is not limited to this as long as it acts as a reflector for the deposited particles and can control the composition of Ga and As reaching the substrate surface by applying the adhesion coefficient of Ga and As.

【0029】次に、この真空蒸着装置を用いて非晶質G
aAs薄膜を製作する方法について説明する。蒸着材料
であるGaAsを蒸着源用ボード8に充填し、鏡面研磨
されたガラス基板12を基板ホールド治具10に取り付
ける。基板12をほぼ190℃の温度に保持できるよう
に基板加熱用ヒータを設定する。昇温開始と同時に蒸着
源用ボード8の温度を急激に上昇させると共にシャッタ
14を開けると、蒸着源用ボード8から蒸発してきた蒸
発粒子が基板12上に蒸着されていく。また、ガラス基
板には、予めCaF2膜を堆積しておくことが好まし
い。CaF2膜が形成されていると、ガラス基板に対す
る堆積膜の接着性、密着性を良くできるからである。
Next, using this vacuum deposition apparatus, the amorphous G
A method for manufacturing an aAs thin film will be described. The evaporation source board 8 is filled with GaAs as an evaporation material, and the mirror-polished glass substrate 12 is attached to the substrate holding jig 10. The substrate heating heater is set so that the substrate 12 can be maintained at a temperature of approximately 190 ° C. When the temperature of the evaporation source board 8 is rapidly increased and the shutter 14 is opened simultaneously with the start of the temperature rise, the evaporated particles evaporated from the evaporation source board 8 are deposited on the substrate 12. Further, it is preferable that a CaF 2 film is deposited on the glass substrate in advance. This is because when the CaF 2 film is formed, the adhesion and adhesion of the deposited film to the glass substrate can be improved.

【0030】本実施の形態では、以下に示す条件でガラ
ス基板12に蒸着を行った。ガラス基板12の温度は、
190℃±15℃の範囲で制御して行った。基板温度を
制御するのは、基板温度が高いと非晶質薄膜にはならず
に多結晶薄膜になってしまうからである。基板12の温
度は、熱電対を用いて基板直上にて測定した。
In the present embodiment, vapor deposition was performed on the glass substrate 12 under the following conditions. The temperature of the glass substrate 12 is
The control was performed in the range of 190 ° C. ± 15 ° C. The reason why the substrate temperature is controlled is that when the substrate temperature is high, the substrate becomes a polycrystalline thin film instead of an amorphous thin film. The temperature of the substrate 12 was measured directly above the substrate using a thermocouple.

【0031】蒸着源用ボード8の温度制御は、例えば、
図2に示すように行うことが好ましい。図2は、蒸着源
用ボード8の温度プロファイルを示したものである。昇
温開始から10sec程度で1000℃近傍の温度まで
一気に上昇させる。そして、約1000℃に10sec
程度保って、この後に10sec程度での温度を降下さ
せている。さらに詳細に説明すれば、約500℃から1
000℃近傍に10sec程度で上昇させ、1000℃
近傍に10sec程度保持して、この後に約300℃ま
で10sec程度で降下させている。このように温度を
急上昇させているのは、GaとAsの蒸気圧が大きく異
なるために、蒸着源用ボード8から蒸着材料が蒸発する
際に両者が分離することをできるだけ防止するためであ
る。GaAsを分離させないためには約10secで1
000℃近傍まで上昇させる昇温速度で十分であった。
なお、蒸着源用ボード8から蒸着材料が蒸発する際にG
aとAsの分離が防止されれば、図2に示した温度プロ
ファイルに限られない。蒸着源用ボード8の温度は、熱
電対を用いてボード直下にて測定した。
The temperature of the evaporation source board 8 is controlled by, for example,
Preferably, this is performed as shown in FIG. FIG. 2 shows a temperature profile of the deposition source board 8. In about 10 seconds from the start of the temperature rise, the temperature is raised at a stretch to a temperature near 1000 ° C. Then, at about 1000 ° C for 10 seconds
After that, the temperature is lowered for about 10 sec. More specifically, from about 500 ° C. to 1
Raise the temperature to around 000 ° C in about 10 seconds,
It is held for about 10 seconds in the vicinity, and then lowered to about 300 ° C. in about 10 seconds. The reason why the temperature is rapidly increased in this manner is to prevent the vapor deposition material from evaporating from the vapor deposition source board 8 from separating as much as possible because the vapor pressures of Ga and As are greatly different. In order to keep GaAs from separating, 1
A heating rate of about 000 ° C. was sufficient.
When the evaporation material evaporates from the evaporation source board 8, G
If the separation of a and As is prevented, the temperature profile is not limited to the temperature profile shown in FIG. The temperature of the evaporation source board 8 was measured directly below the board using a thermocouple.

【0032】このように蒸着源用ボード8の温度を急激
に上昇させて蒸着源用ボード8から蒸着材料が蒸発する
際にGaとAsの分離を防止するようにしているので、
蒸発する際のGaとAsの組成比が制御できる。また、
蒸着源用ボード8と基板12の間に温度制御用円筒16
を置いているので、蒸着源用ボード8から蒸発した粒子
を温度制御用円筒16によって基板12の表面まで導く
ことができる。そして、蒸着源用ボード8から蒸発した
粒子はほとんど温度制御用円筒16内に導入されるの
で、温度制御用円筒16によって蒸発粒子の蒸気圧の制
御がなされる。さらに、蒸発粒子は蒸着源用ボード8か
ら基板12の表面に至る間に温度制御用円筒16の内壁
と衝突するので、蒸発粒子からなる蒸気の温度は温度制
御用円筒16の温度とほぼ同一になる。つまり、基板1
2の表面は、温度と蒸気圧が制御された蒸気に接するの
である。さらに、また、温度制御用円筒16の温度制御
して付着係数を応用するようにしたので、言い換えれば
付着係数の大きい材料を利用すると、基板表面に達する
Ga、Asの組成を制御できる。
As described above, the temperature of the vapor deposition source board 8 is rapidly increased to prevent separation of Ga and As when the vapor deposition material evaporates from the vapor deposition source board 8.
The composition ratio of Ga and As when evaporating can be controlled. Also,
Temperature control cylinder 16 between evaporation source board 8 and substrate 12
The particles evaporated from the evaporation source board 8 can be guided to the surface of the substrate 12 by the temperature control cylinder 16. Since the particles evaporated from the evaporation source board 8 are almost introduced into the temperature control cylinder 16, the vapor pressure of the evaporated particles is controlled by the temperature control cylinder 16. Further, the vaporized particles collide with the inner wall of the temperature control cylinder 16 during a period from the vapor deposition source board 8 to the surface of the substrate 12, so that the temperature of the vapor composed of the vaporized particles is substantially the same as the temperature of the temperature control cylinder 16. Become. That is, the substrate 1
The surface of 2 comes into contact with steam whose temperature and vapor pressure are controlled. Furthermore, since the adhesion coefficient is applied by controlling the temperature of the temperature control cylinder 16, the composition of Ga and As reaching the substrate surface can be controlled by using a material having a large adhesion coefficient.

【0033】このような条件の下に、温度制御用円筒1
6の温度を変化させて薄膜の特性を調べた。図3は、温
度制御用円筒16の温度と薄膜の比抵抗の関係を示した
特性図である。温度制御用円筒16の温度が約180℃
以上約300℃以下の範囲で107Ω・cm以上の高比
抵抗の薄膜が得られ、温度制御用円筒16の温度が約1
80℃以上約280℃以下の範囲で109Ω・cm以上
の高比抵抗の薄膜が得られた。
Under such conditions, the temperature control cylinder 1
The characteristics of the thin film were examined by changing the temperature of No. 6. FIG. 3 is a characteristic diagram showing the relationship between the temperature of the temperature control cylinder 16 and the specific resistance of the thin film. The temperature of the temperature control cylinder 16 is about 180 ° C
A thin film having a high specific resistance of 10 7 Ω · cm or more is obtained in the range of not less than about 300 ° C. and the temperature of the temperature control cylinder 16 is about 1 ° C.
A thin film having a high specific resistance of 10 9 Ω · cm or more was obtained in the range of 80 ° C. or more and about 280 ° C. or less.

【0034】また、図4は、温度制御用円筒16の温度
と薄膜のGaに対するAsの組成比As/Gaの関係を
示した特性図である。図4によれば、107Ω・cm以
上の高比抵抗の薄膜を得るためには、組成比As/Ga
≧1.1が好ましい。
FIG. 4 is a characteristic diagram showing the relationship between the temperature of the temperature control cylinder 16 and the composition ratio As / Ga of As to Ga in the thin film. According to FIG. 4, in order to obtain a thin film having a high specific resistance of 10 7 Ω · cm or more, a composition ratio of As / Ga
≧ 1.1 is preferred.

【0035】図5は、基板温度と非晶質GaAs薄膜の
電子移動度との関係を示した特性図である。薄膜の電子
移動度の振る舞いから、蒸着により得られた薄膜は基板
温度205℃を境に低温側では非晶質となり高温側では
多結晶となった。測定した結果から非晶質GaAs薄膜
の電子移動度は、0.17cm2/V・sec以上0.
45cm2/V・secの範囲であった。また、多結晶
GaAs薄膜の電子移動度は、125cm2/V・se
c以上180cm2/V・sec以下であった。なお、
電子線回折の強度プロファイルの結果から結晶サイズは
75オングストロームであった。X線回折像解析結果か
ら結晶膜の面間隔と回折強度は、GaAsのものと一致
した。
FIG. 5 is a characteristic diagram showing the relationship between the substrate temperature and the electron mobility of the amorphous GaAs thin film. From the behavior of the electron mobility of the thin film, the thin film obtained by vapor deposition became amorphous on the low temperature side and became polycrystalline on the high temperature side with a substrate temperature of 205 ° C. From the measurement results, the electron mobility of the amorphous GaAs thin film was 0.17 cm 2 / V · sec or more and 0.1 μm / V · sec.
The range was 45 cm 2 / V · sec. The electron mobility of the polycrystalline GaAs thin film is 125 cm 2 / V · se
c and 180 cm 2 / V · sec or less. In addition,
From the result of the intensity profile of the electron beam diffraction, the crystal size was 75 Å. From the results of the X-ray diffraction image analysis, the plane spacing and the diffraction intensity of the crystal film were identical to those of GaAs.

【0036】このようにして得られたGaAs薄膜にA
uGe電極を形成して、これらを電流計に接続してか
ら、GaAs薄膜に光を照射した。この結果、電流計が
大きく振れたので、良好な非晶質GaAs薄膜が得られ
たことが確認された。
The GaAs thin film thus obtained is coated with A
After forming uGe electrodes and connecting them to an ammeter, the GaAs thin film was irradiated with light. As a result, it was confirmed that a good amorphous GaAs thin film was obtained because the ammeter greatly fluctuated.

【0037】なお、得られた非晶質GaAs薄膜は、化
学量論のズレからN型半導体である。
The obtained amorphous GaAs thin film is an N-type semiconductor due to stoichiometric deviation.

【0038】さらに、得られたGaAs薄膜の構造を詳
細に特定するためにX線解析を行った。この結果を図6
および図7に示す。図6は、GaAs薄膜のX線回折の
干渉関数の特性図である。図7は、図6の干渉関数から
動径分布解析を行って得た動径分布関数(RDF)の特
性図であり、横軸には動径方向の距離を示している。動
径分布曲線のボンドピークを示す短距離秩序は、GaA
s薄膜の構造が図8に示したGaAs四面体分子の構造
であることを示している。図8によれば、一辺4オング
ストロームの正四面体の各頂点にAs原子があり、Ga
はその中心に存在し、Ga−Asの原子間距離は2.4
4オングストロームである。以上説明したように、構造
的にも非晶質GaAs薄膜であることが確認された。
Further, X-ray analysis was performed to specify the structure of the obtained GaAs thin film in detail. The result is shown in FIG.
And FIG. FIG. 6 is a characteristic diagram of an interference function of X-ray diffraction of a GaAs thin film. FIG. 7 is a characteristic diagram of a radial distribution function (RDF) obtained by performing a radial distribution analysis from the interference function of FIG. 6, and a horizontal axis indicates a distance in the radial direction. The short-range order showing the bond peak in the radial distribution curve is GaAs.
This shows that the structure of the s thin film is the structure of the GaAs tetrahedral molecule shown in FIG. According to FIG. 8, there is an As atom at each vertex of a tetrahedron having a side of 4 Å, and Ga
Exists at the center thereof, and the interatomic distance of Ga-As is 2.4.
4 Å. As described above, it was confirmed that the film was an amorphous GaAs thin film also in structure.

【0039】(第2の実施の形態)次に、第1の実施の
形態で成長した非晶質GaAs薄膜を用いた薄膜トラン
ジスタ(TFT)の製造方法について説明する。図9
は、本実施の形態の非晶質GaAsTFTの製造方法に
より製造されたTFTの平面図、図10はそのA−A’
線断面図である。なお、図9にあっては、ソース電極お
よびドレイン電極は最上層からは見えないが、ゲート電
極との相対的位置関係が明らかになるように破線で示し
た。
(Second Embodiment) Next, a method of manufacturing a thin film transistor (TFT) using an amorphous GaAs thin film grown in the first embodiment will be described. FIG.
Is a plan view of a TFT manufactured by the method of manufacturing an amorphous GaAs TFT according to the present embodiment, and FIG.
It is a line sectional view. In FIG. 9, the source electrode and the drain electrode are not visible from the uppermost layer, but are shown by broken lines so that the relative positional relationship with the gate electrode becomes clear.

【0040】TFTの構造は、図9によればソース電極
45とドレイン電極46がTFTのチャネル長Lの間隔
だけ離して対向して配置され、ソース電極45およびド
レイン電極46の対向する部分の電極幅がTFTのチャ
ネル幅Wとなる。ゲート電極53は、ソース電極45と
ドレイン電極46とが対向する間の領域に重なり部分を
持って設けられている。ゲート電極53の幅は、ソース
電極45およびドレイン電極46との重なり分だけチャ
ネル長Lよりも長い。図10に示すようにゲート電極5
3は、ソース電極45およびドレイン電極46とはMg
2薄膜により絶縁されている。そして、ゲート電極5
3に加えられる電圧により、ゲート絶縁膜であるMgF
2薄膜下のGaAs層の導電率が変調を受ける。
According to FIG. 9, the structure of the TFT is such that the source electrode 45 and the drain electrode 46 are opposed to each other with an interval of the channel length L of the TFT. The width becomes the channel width W of the TFT. The gate electrode 53 is provided with an overlapping portion in a region between the source electrode 45 and the drain electrode 46 facing each other. The width of gate electrode 53 is longer than channel length L by the amount of overlap with source electrode 45 and drain electrode 46. As shown in FIG.
3 is that the source electrode 45 and the drain electrode 46 are Mg
Insulated by the F 2 thin film. And the gate electrode 5
3, the gate insulating film MgF
2 The conductivity of the GaAs layer below the thin film is modulated.

【0041】以下、図11を用いて図9および図10に
示したTFTの製造方法を順を追って説明する。
Hereinafter, a method of manufacturing the TFT shown in FIGS. 9 and 10 will be described step by step with reference to FIG.

【0042】鏡面研磨されたガラス基板40を用い(図
11(a))、基板40上に蒸着法でCaF2膜42を
100nmから200nm堆積する(図11(b))。
次に、CaF2膜42上にソース電極およびドレイン電
極となるAuGe膜44をArroyの抵抗加熱蒸着法
で100nm堆積する(図11(c))。その後に、フ
ォトリソクラフィ技術を用いてAuGe膜44をパター
ニングして、ソース電極45およびドレイン電極46を
形成する。次に、第1の実施の形態で説明した方法によ
り、CaF2膜42、ソース電極45およびドレイン電
極46上に非晶質GaAs薄膜48を200nm堆積す
る(図11(d))。その後に、非晶質GaAs層48
上に、Arroyの抵抗加熱蒸着法によりゲート絶縁膜
となるMgF2膜50を100nm堆積する。続いて、
ゲート電極となるAuGe膜52をArroyの抵抗加
熱蒸着法で100nm堆積する(図11(e))。そし
て、フォトリソクラフィ技術を用いてAuGe膜52を
パターニングして、ゲート電極53を形成する(図1
0、図11(f))。
Using a mirror-polished glass substrate 40 (FIG. 11A), a CaF 2 film 42 is deposited on the substrate 40 by a vapor deposition method to have a thickness of 100 nm to 200 nm (FIG. 11B).
Next, an AuGe film 44 serving as a source electrode and a drain electrode is deposited to a thickness of 100 nm on the CaF 2 film 42 by Arroy's resistance heating evaporation method (FIG. 11C). After that, the AuGe film 44 is patterned using the photolithography technique to form the source electrode 45 and the drain electrode 46. Next, an amorphous GaAs thin film 48 is deposited to a thickness of 200 nm on the CaF 2 film 42, the source electrode 45, and the drain electrode 46 by the method described in the first embodiment (FIG. 11D). After that, the amorphous GaAs layer 48
An MgF 2 film 50 serving as a gate insulating film is deposited to a thickness of 100 nm by Arroy's resistance heating evaporation method. continue,
An AuGe film 52 serving as a gate electrode is deposited to a thickness of 100 nm by the resistance heating evaporation method of Arrowy (FIG. 11E). Then, the AuGe film 52 is patterned using a photolithography technique to form a gate electrode 53 (FIG. 1).
0, FIG. 11 (f)).

【0043】このようにすると、鏡面研磨されたガラス
基板40上に形成されたCaF2膜42上に非晶質Ga
As薄膜をチャネル層とする非晶質GaAsTFTが得
られる。すなわち、CaF2膜42上に形成されたAu
Geからなるソース電極45およびドレイン電極46
と、CaF2膜42、ソース電極45およびドレイン電
極46上に形成された非晶質GaAsチャネル層48
と、非晶質GaAsチャネル層48上に形成されたMg
2膜からなるゲート絶縁膜50と、ソース電極45お
よびドレイン電極46間のチャネル領域のゲート絶縁膜
50上に形成されたAuGeのゲート電極53とを備え
た非晶質GaAsTFTが製造できる(図10、図11
(f))。
Thus, the amorphous Ga film is formed on the CaF 2 film 42 formed on the mirror-polished glass substrate 40.
An amorphous GaAs TFT using an As thin film as a channel layer is obtained. That is, the Au formed on the CaF 2 film 42
Ge source electrode 45 and drain electrode 46
And an amorphous GaAs channel layer 48 formed on the CaF 2 film 42, the source electrode 45 and the drain electrode 46.
And Mg formed on the amorphous GaAs channel layer 48.
An amorphous GaAs TFT having a gate insulating film 50 made of an F 2 film and an AuGe gate electrode 53 formed on the gate insulating film 50 in a channel region between the source electrode 45 and the drain electrode 46 can be manufactured (FIG. 10, FIG. 11
(F)).

【0044】なお、ゲート絶縁膜としてMgF2膜を用
いると非晶質GaAs薄膜を用いて薄膜トランジスタと
しての動作特性が得られる。
When an MgF 2 film is used as a gate insulating film, an operating characteristic as a thin film transistor can be obtained by using an amorphous GaAs thin film.

【0045】以上説明したように本実施の形態によれ
ば、デバイス特性に合った組成の非晶質GaAs薄膜を
用いてTFTを製造できる。例えば、GaとAsの組成
を制御して、比抵抗が109Ω・cmである非晶質Ga
As薄膜を用いてTFTを製造できる。
As described above, according to this embodiment, a TFT can be manufactured using an amorphous GaAs thin film having a composition suitable for device characteristics. For example, by controlling the composition of Ga and As, amorphous Ga having a specific resistance of 10 9 Ω · cm
A TFT can be manufactured using an As thin film.

【0046】(第3の実施の形態)また、第1の実施の
形態で成長した非晶質GaAs薄膜を用いているが、第
2の実施の形態とは異なる構造のTFTの製造方法につ
いて説明する。図12は、本実施の形態の非晶質GaA
sTFTの製造方法により製造されたTFTの平面図で
あり、図13はそのB−B’線断面図である。なお、図
12にあっては、ゲート電極は最上層からは見えない
が、ソース電極およびドレイン電極との相対的位置関係
が明らかになるように破線で示した。
(Third Embodiment) A method of manufacturing a TFT having a structure different from that of the second embodiment, which uses the amorphous GaAs thin film grown in the first embodiment, will be described. I do. FIG. 12 shows the amorphous GaAs of the present embodiment.
FIG. 13 is a plan view of the TFT manufactured by the sTFT manufacturing method, and FIG. 13 is a cross-sectional view taken along the line BB ′. In FIG. 12, the gate electrode is not visible from the uppermost layer, but is shown by a broken line so that the relative positional relationship between the source electrode and the drain electrode becomes clear.

【0047】TFTの構造は、図12によればソース電
極71とドレイン電極72がTFTのチャネル長Lの間
隔だけ離して対向して配置され、ソース電極71および
ドレイン電極72の対向する部分の電極幅がTFTのチ
ャネル幅Wとなる。ゲート電極53は、ソース電極71
とドレイン電極72とが対向する間の領域に重なり部分
を持って設けられている。ゲート電極65の幅は、ソー
ス電極71およびドレイン電極72との重なり分だけチ
ャネル長Lよりも長い。図13に示すようにゲート電極
65は、ソース電極71およびドレイン電極72とはM
gF2薄膜により絶縁されている。そして、ゲート電極
65に加えられる電圧により、ゲート絶縁膜であるMg
2薄膜上のGaAs層の導電率が変調を受ける。
According to the structure of the TFT, according to FIG. 12, the source electrode 71 and the drain electrode 72 are arranged opposite to each other with a distance of the channel length L of the TFT, and the electrode of the portion where the source electrode 71 and the drain electrode 72 face each other. The width becomes the channel width W of the TFT. The gate electrode 53 is a source electrode 71
And the drain electrode 72 are provided with an overlapping portion in a region between them facing each other. The width of gate electrode 65 is longer than channel length L by the amount of overlap with source electrode 71 and drain electrode 72. As shown in FIG. 13, the gate electrode 65 is different from the source electrode 71 and the drain electrode 72 by M
Insulated by the gF 2 thin film. Then, the voltage applied to the gate electrode 65 causes the gate insulating film Mg
F 2 the conductivity of the GaAs layer on the thin film is subjected to modulation.

【0048】以下、図12および図13に示した非晶質
GaAsTFTの製造方法を順を追って説明する。
Hereinafter, a method of manufacturing the amorphous GaAs TFT shown in FIGS. 12 and 13 will be described step by step.

【0049】鏡面研磨されたガラス基板60を用い(図
14(a))、基板60上に蒸着法でCaF2膜62を
100nmから200nm堆積する(図14(b))。
次に、CaF2膜62上にゲート電極となるAuGe膜
64をArroyの抵抗加熱蒸着法で100nm堆積す
る(図14(c))。その後に、フォトリソクラフィ技
術を用いてAuGe膜64をパターニングして、ゲート
電極65を形成する(図14(d))。次に、Arro
yの抵抗加熱蒸着法によりゲート絶縁膜となるMgF2
膜66を100nm堆積する。この後に、第1の実施の
形態で説明した方法により、MgF2膜66上にGaA
s薄膜68を200nm堆積する。続けて、ソース電極
およびドレイン電極となるAuGe膜70をArroy
の抵抗加熱蒸着法でGaAs薄膜68上に100nm堆
積する(図14(e))。次に、フォトリソクラフィ技
術を用いてAuGe膜70をパターニングして、ソース
電極71およびドレイン電極72を形成する(図14
(f)、図13)。
Using a mirror-polished glass substrate 60 (FIG. 14A), a CaF 2 film 62 is deposited on the substrate 60 by an evaporation method from 100 nm to 200 nm (FIG. 14B).
Next, an AuGe film 64 serving as a gate electrode is deposited on the CaF 2 film 62 to a thickness of 100 nm by the resistance heating evaporation method of Arrowy (FIG. 14C). Thereafter, the AuGe film 64 is patterned using the photolithography technique to form the gate electrode 65 (FIG. 14D). Next, Aro
MgF 2 which becomes a gate insulating film by resistance heating evaporation method of y
A film 66 is deposited to a thickness of 100 nm. Thereafter, GaAs is formed on the MgF 2 film 66 by the method described in the first embodiment.
A 200 nm thin film 68 is deposited. Subsequently, the AuGe film 70 serving as a source electrode and a drain electrode is
Is deposited to a thickness of 100 nm on the GaAs thin film 68 by the resistance heating evaporation method shown in FIG. Next, the source electrode 71 and the drain electrode 72 are formed by patterning the AuGe film 70 using the photolithography technique (FIG. 14).
(F), FIG. 13).

【0050】このようにすると、鏡面研磨されたガラス
基板60上に形成されたCaF2膜62上に非晶質Ga
As薄膜をチャネル層とする非晶質GaAsTFTが得
られる。すなわち、CaF2膜62上に形成されたAu
Geからなるゲート電極65と、CaF2膜62、ゲー
ト電極65上に形成されたMgF2膜からなるゲート絶
縁膜66と、ゲート絶縁膜66上に形成された非晶質G
aAsチャネル層68と、ゲート電極65上にある非晶
質GaAsチャネル層68のチャネル部分を挟んで両側
に形成されたAuGeのソース電極45およびドレイン
電極46とを備えた非晶質GaAsTFTが製造できる
(図13、図14(f))。
In this manner, amorphous Ga is formed on the CaF 2 film 62 formed on the mirror-polished glass substrate 60.
An amorphous GaAs TFT using an As thin film as a channel layer is obtained. That is, the Au formed on the CaF 2 film 62
A gate electrode 65 made of Ge, a CaF 2 film 62, a gate insulating film 66 made of an MgF 2 film formed on the gate electrode 65, and an amorphous G film formed on the gate insulating film 66.
An amorphous GaAs TFT having an aAs channel layer 68 and an AuGe source electrode 45 and a drain electrode 46 formed on both sides of the channel portion of the amorphous GaAs channel layer 68 on the gate electrode 65 can be manufactured. (FIGS. 13 and 14 (f)).

【0051】以上説明したように本実施の形態によれ
ば、デバイス特性に合った組成の非晶質GaAs薄膜を
用いてTFTを製造できる。例えば、GaとAsの組成
を制御して、比抵抗が107Ω・cmである非晶質Ga
As薄膜を用いてTFTを製造できる。
As described above, according to this embodiment, a TFT can be manufactured using an amorphous GaAs thin film having a composition suitable for device characteristics. For example, by controlling the composition of Ga and As, amorphous Ga having a specific resistance of 10 7 Ω · cm
A TFT can be manufactured using an As thin film.

【0052】第2の実施の形態および第3の実施の形態
により説明した非晶質GaAsTFTのドレイン電流特
性を図15に示す。図15のドレイン電流特性は、図1
6に示したTFT80に対する等価接続回路で測定し
た。図16では、ソース電極87に対してドレイン電極
88に正の電圧を電圧源82により加えると共にゲート
電極89にはソース電極87に対して正および負の電圧
(ゲート電圧)を電圧源84により加えている。また、
ドレイン電極88と電圧源82の間には電流計86を配
置して、ドレイン電流を測定している。図15は、縦軸
はドレイン電流を、横軸はゲート電極に印加するゲート
電圧を示す。図16の結果によれば、ON−OFF電流
比の大きい、ノーマリオフ型のTFTが得られた。この
とき、チャネル長L=10μm、チャネル幅W=25μ
mのTFTを測定した。なお、図16において、ドレイ
ン電流はドレイン逆方向電流Irで規格化されている。
FIG. 15 shows the drain current characteristics of the amorphous GaAs TFT described in the second and third embodiments. The drain current characteristics of FIG.
The measurement was performed using an equivalent connection circuit for the TFT 80 shown in FIG. In FIG. 16, a positive voltage is applied to the drain electrode 88 with respect to the source electrode 87 by the voltage source 82, and a positive and negative voltage (gate voltage) is applied to the gate electrode 89 with respect to the source electrode 87 by the voltage source 84. ing. Also,
An ammeter 86 is arranged between the drain electrode 88 and the voltage source 82 to measure the drain current. In FIG. 15, the vertical axis indicates the drain current, and the horizontal axis indicates the gate voltage applied to the gate electrode. According to the result of FIG. 16, a normally-off type TFT having a large ON-OFF current ratio was obtained. At this time, the channel length L = 10 μm and the channel width W = 25 μ
m TFTs were measured. In FIG. 16, the drain current is normalized by the drain reverse current Ir.

【0053】また、第2の実施の形態および第3の実施
の形態により説明した非晶質GaAsTFTは、高比抵
抗GaAs薄膜を使用しているので、同一基板上に複数
のTFTを形成したときにも、それぞれのTFTを電気
的に分離する必要はない。このようにすると製造工程も
簡素であり、また基板表面も平坦にできる。ただし、蒸
着により形成したGaAs薄膜をエッチングして、島状
またはメサ状の領域内に1個のTFTを形成してもよ
い。このようにすると各TFTを分離できる。また,島
状またはメサ状の領域内に複数個のTFTを形成すれ
ば、回路動作上の一群のTFTをまとめることができ
る。
Since the amorphous GaAs TFT described in the second and third embodiments uses a high-resistivity GaAs thin film, a plurality of TFTs are formed on the same substrate. In addition, it is not necessary to electrically isolate each TFT. This simplifies the manufacturing process and makes the substrate surface flat. However, one TFT may be formed in an island-shaped or mesa-shaped region by etching a GaAs thin film formed by vapor deposition. By doing so, each TFT can be separated. Further, if a plurality of TFTs are formed in an island-shaped or mesa-shaped region, a group of TFTs for circuit operation can be integrated.

【0054】[0054]

【発明の効果】以上、詳細に説明したように本発明の非
晶質GaAs薄膜の製造方法によればデバイスの特性に
合う組成の非晶質GaAs薄膜を簡便な方法で成長でき
る。
As described in detail above, according to the method for manufacturing an amorphous GaAs thin film of the present invention, an amorphous GaAs thin film having a composition suitable for the device characteristics can be grown by a simple method.

【0055】そして、この非晶質GaAs薄膜を用い
て、ON−OFF電流比の大きいTFTを製造すること
ができる。
Then, a TFT having a large ON-OFF current ratio can be manufactured using this amorphous GaAs thin film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明の非晶質GaAs薄膜の蒸着に
使用する真空蒸着装置の構成図である。
FIG. 1 is a configuration diagram of a vacuum vapor deposition apparatus used for vapor deposition of an amorphous GaAs thin film of the present invention.

【図2】図2は、蒸着源用ボードの温度プロファイルで
ある。
FIG. 2 is a temperature profile of a deposition source board.

【図3】図3は、本発明の非晶質GaAs薄膜の製造方
法で堆積した膜の比抵抗の特性図である。
FIG. 3 is a characteristic diagram of a specific resistance of a film deposited by the method for producing an amorphous GaAs thin film of the present invention.

【図4】図4は、本発明の非晶質GaAs薄膜の製造方
法で堆積した膜のGaとAsの組成比の特性図である。
FIG. 4 is a characteristic diagram of the composition ratio of Ga and As of a film deposited by the method for producing an amorphous GaAs thin film of the present invention.

【図5】図5は、本発明の非晶質GaAs薄膜の製造方
法で堆積した膜の電子移動度と基板温度の関係を示した
特性図である。
FIG. 5 is a characteristic diagram showing the relationship between the electron mobility of a film deposited by the method for producing an amorphous GaAs thin film of the present invention and the substrate temperature.

【図6】図6は、本発明の非晶質GaAs薄膜の製造方
法で堆積した膜のX線による干渉関数の特性図である。
FIG. 6 is a characteristic diagram of an X-ray interference function of a film deposited by the method for producing an amorphous GaAs thin film of the present invention.

【図7】図7は、本発明の非晶質GaAs薄膜の製造方
法で堆積した膜のX線動径分布関数曲線の特性図であ
る。
FIG. 7 is a characteristic diagram of an X-ray radial distribution function curve of a film deposited by the method for producing an amorphous GaAs thin film of the present invention.

【図8】図8は、本発明の非晶質GaAs薄膜の製造方
法で堆積した膜のX線動径分布関数曲線から推定される
非晶質GaAsの構造を示す構造図である。
FIG. 8 is a structural diagram showing a structure of amorphous GaAs estimated from an X-ray radial distribution function curve of a film deposited by the method of manufacturing an amorphous GaAs thin film of the present invention.

【図9】図9は、非晶質GaAsTFTの平面図であ
る。
FIG. 9 is a plan view of an amorphous GaAs TFT.

【図10】図10は、図9のA−A’線断面図である。FIG. 10 is a sectional view taken along line A-A ′ of FIG. 9;

【図11】図11(a)から図11(f)は、本発明の
非晶質GaAsTFTの製造方法の工程断面図である。
FIGS. 11A to 11F are process cross-sectional views of a method for manufacturing an amorphous GaAs TFT according to the present invention.

【図12】図12は、非晶質GaAsTFTの平面図で
ある。
FIG. 12 is a plan view of an amorphous GaAs TFT.

【図13】図13は、図12のB−B’線断面図であ
る。
FIG. 13 is a sectional view taken along line BB ′ of FIG. 12;

【図14】図14(a)から図14(f)は、本発明の
別の非晶質GaAsTFTの製造方法の工程断面図であ
る。
FIGS. 14A to 14F are process cross-sectional views of another method of manufacturing an amorphous GaAs TFT according to the present invention.

【図15】図15は、本発明の非晶質GaAsTFTの
製造方法によって得られたTFTのドレイン電流特性図
である。
FIG. 15 is a drain current characteristic diagram of a TFT obtained by the method of manufacturing an amorphous GaAs TFT according to the present invention.

【図16】図16は、本発明の非晶質GaAsTFTの
ドレイン電流測定のための等価接続回路図である。
FIG. 16 is an equivalent connection circuit diagram for measuring a drain current of the amorphous GaAs TFT of the present invention.

【図17】図17は、従来の非晶質GaAs薄膜の蒸着
に使用する真空蒸着装置の構成図である。
FIG. 17 is a configuration diagram of a conventional vacuum vapor deposition apparatus used for vapor deposition of an amorphous GaAs thin film.

【符号の説明】[Explanation of symbols]

1…真空蒸着装置、4…プレート、6…ベルジャ、8…
蒸着源用ボード、10…基板ホールド治具、12…ガラ
ス基板、14…シャッタ、16…温度制御用円筒、18
…円筒用ヒータ、20…熱電対、40、60…ガラス基
板、42、62…CaF2膜、44、52、64、70
…AuGe膜、45、71…ソース電極、46、72…
ドレイン電極、48、68…非晶質GaAs膜、50、
66…MgF2膜、53、65…ゲート電極、80…T
FT
DESCRIPTION OF SYMBOLS 1 ... Vacuum vapor deposition apparatus, 4 ... Plate, 6 ... Bell jar, 8 ...
Deposition source board, 10: substrate holding jig, 12: glass substrate, 14: shutter, 16: temperature control cylinder, 18
... cylindrical heater, 20 ... thermocouple, 40, 60 ... glass substrate, 42, 62 ... CaF 2 film, 44,52,64,70
... AuGe film, 45, 71 ... Source electrode, 46, 72 ...
Drain electrode, 48, 68... Amorphous GaAs film, 50,
66: MgF 2 film, 53, 65: gate electrode, 80: T
FT

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 蒸着源用ボードから蒸着材料を蒸発させ
て基板上に蒸着し、非晶質GaAs薄膜を形成する非晶
質GaAs薄膜の製造方法において、 加熱された前記蒸着源用ボードから蒸発した前記蒸着材
料を前記基板上に導く中空ガイド部材を前記蒸着源用ボ
ードと前記基板の間に設置し、 前記中空ガイド部材の温度を、180℃以上300℃以
下の範囲に保持し、 前記蒸着源用ボードの温度を、蒸着開始後略10sec
以内で1000℃近傍まで昇温し、 前記基板の温度を、205℃以下に保持し、 前記蒸着源用ボードから蒸発して前記中空ガイド部材内
を通過した前記蒸着材料を前記基板上に蒸着することを
特徴とする非晶質GaAs薄膜の製造方法。
1. A method for producing an amorphous GaAs thin film, wherein an evaporation material is evaporated from a deposition source board to form an amorphous GaAs thin film on a substrate. A hollow guide member for guiding the deposited material onto the substrate is provided between the deposition source board and the substrate, and the temperature of the hollow guide member is maintained in a range of 180 ° C. or more and 300 ° C. or less. Maintain the temperature of the source board for about 10 seconds after the start of evaporation.
Within about 1000 ° C., the temperature of the substrate is kept at 205 ° C. or less, and the evaporation material evaporated from the evaporation source board and passed through the hollow guide member is evaporated on the substrate. A method for producing an amorphous GaAs thin film.
【請求項2】 前記基板は、鏡面研磨されたガラス基板
であり、且つ前記基板上には100nm以上300nm
以下のCaF2膜が形成されていることを特徴とする請
求項1に記載の非晶質GaAs薄膜の製造方法。
2. The substrate is a mirror-polished glass substrate, and has a thickness of 100 nm or more and 300 nm on the substrate.
The method for producing an amorphous GaAs thin film according to claim 1, wherein the following CaF 2 film is formed.
【請求項3】 Gaに対するAsの組成比As/Gaが
1.1以上である非晶質GaAs薄膜を形成することを
特徴とする請求項1に記載の非晶質GaAs薄膜の製造
方法。
3. The method for producing an amorphous GaAs thin film according to claim 1, wherein an amorphous GaAs thin film having an As / Ga composition ratio of As / Ga of 1.1 or more is formed.
【請求項4】 比抵抗が109Ω・cm以上であり、且
つ電子移動度が0.17cm2/V・sec以上0.4
5cm2/V・sec以下である非晶質GaAs薄膜を
形成することを特徴とする請求項1に記載の非晶質Ga
As薄膜の製造方法。
4. A specific resistance of at least 10 9 Ω · cm and an electron mobility of at least 0.17 cm 2 / V · sec.
2. The amorphous Ga according to claim 1, wherein an amorphous GaAs thin film having a thickness of 5 cm 2 / V · sec or less is formed.
Method for producing As thin film.
【請求項5】 非晶質GaAsチャネル層の一面にゲー
ト絶縁膜を挟んでゲート電極が接して形成され、前記非
晶質GaAsチャネル層の他面にソース電極およびドレ
イン電極が接して形成される非晶質GaAsTFTを基
板上に作製する非晶質GaAsTFTの製造方法におい
て、 加熱された蒸着源用ボードから蒸発した蒸着材料を前記
基板上に導く中空ガイド部材内の開口部に前記基板を設
置し、 前記中空ガイド部材の温度を、180℃以上300℃以
下の範囲の温度に保持し、 前記蒸着源用ボードの温度を、蒸着開始後略10sec
以内で1000℃近傍まで昇温し、 前記基板の温度を、205℃以下に保持し、 前記非晶質GaAsチャネル層は、前記蒸着源用ボード
から蒸発した前記蒸着材料を前記中空ガイド部材内を通
過させて前記基板上に蒸着して形成されることを特徴と
する非晶質GaAsTFTの製造方法。
5. A gate electrode is formed on one surface of the amorphous GaAs channel layer with a gate insulating film interposed therebetween, and a source electrode and a drain electrode are formed on the other surface of the amorphous GaAs channel layer. In a method of manufacturing an amorphous GaAs TFT for manufacturing an amorphous GaAs TFT on a substrate, the substrate is placed in an opening in a hollow guide member for guiding a vapor deposition material evaporated from a heated vapor deposition source board onto the substrate. Holding the temperature of the hollow guide member in the range of 180 ° C. or more and 300 ° C. or less, and keeping the temperature of the evaporation source board at about 10 seconds after the start of evaporation.
Within about 1000 ° C., the temperature of the substrate is kept at 205 ° C. or less, and the amorphous GaAs channel layer transfers the deposition material evaporated from the deposition source board through the hollow guide member. A method for manufacturing an amorphous GaAs TFT, wherein the amorphous GaAs TFT is formed by passing through and evaporating on the substrate.
【請求項6】 前記基板は、鏡面研磨されたガラス基板
であり、且つ前記基板表面には100nm以上300n
m以下のCaF2膜が形成されていることを特徴とする
請求項5に記載の非晶質GaAsTFTの製造方法。
6. The substrate is a mirror-polished glass substrate, and the substrate surface has a thickness of 100 nm or more and 300 nm or more.
6. The method for manufacturing an amorphous GaAs TFT according to claim 5, wherein a CaF 2 film of m or less is formed.
【請求項7】 前記ゲート絶縁膜は、100nm以上3
00nm以下の膜厚のMgF2膜であることを特徴とす
る請求項5に記載の非晶質GaAsTFTの製造方法。
7. The semiconductor device according to claim 1, wherein the gate insulating film has a thickness of 100 nm or more.
6. The method for manufacturing an amorphous GaAs TFT according to claim 5, wherein the MgF 2 film has a thickness of 00 nm or less.
【請求項8】 前記非晶質GaAsチャネル層は、Ga
に対するAsの組成比As/Gaが1.1以上であるこ
とを特徴とする請求項5に記載の非晶質GaAsTFT
の製造方法。
8. The method according to claim 1, wherein the amorphous GaAs channel layer is formed of Ga.
6. The amorphous GaAs TFT according to claim 5, wherein a composition ratio of As to Ga is not less than 1.1.
Manufacturing method.
【請求項9】 前記ゲート電極、前記ソース電極および
ドレイン電極は、AuGeにより形成され、 前記非晶質GaAsチャネル層は、比抵抗が109Ω・
cm以上であり、且つ電子移動度が0.17cm2/V
・sec以上0.45cm2/V・sec以下であるこ
とを特徴とする請求項5に記載の非晶質GaAsTFT
の製造方法。
9. The gate electrode, the source electrode, and the drain electrode are formed of AuGe, and the amorphous GaAs channel layer has a specific resistance of 10 9 Ω ·
cm or more and an electron mobility of 0.17 cm 2 / V
6. The amorphous GaAs TFT according to claim 5, wherein the thickness is not less than 0.45 cm 2 / V · sec.
Manufacturing method.
JP24371596A 1996-09-13 1996-09-13 Manufacture of amorphous gaas thin film and manufacture of amorphous gaas tft Pending JPH1092747A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24371596A JPH1092747A (en) 1996-09-13 1996-09-13 Manufacture of amorphous gaas thin film and manufacture of amorphous gaas tft

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24371596A JPH1092747A (en) 1996-09-13 1996-09-13 Manufacture of amorphous gaas thin film and manufacture of amorphous gaas tft

Publications (1)

Publication Number Publication Date
JPH1092747A true JPH1092747A (en) 1998-04-10

Family

ID=17107918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24371596A Pending JPH1092747A (en) 1996-09-13 1996-09-13 Manufacture of amorphous gaas thin film and manufacture of amorphous gaas tft

Country Status (1)

Country Link
JP (1) JPH1092747A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078135A (en) * 2001-09-05 2003-03-14 Nikko Materials Co Ltd Gate insulation film for semiconductor device and method for manufacturing the same
JP2011181929A (en) * 2010-03-02 2011-09-15 Samsung Electronics Co Ltd Thin film transistor and method of manufacturing the same
WO2012044980A2 (en) * 2010-10-01 2012-04-05 Applied Materials, Inc. Gallium arsenide based materials used in thin film transistor applications

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078135A (en) * 2001-09-05 2003-03-14 Nikko Materials Co Ltd Gate insulation film for semiconductor device and method for manufacturing the same
JP2011181929A (en) * 2010-03-02 2011-09-15 Samsung Electronics Co Ltd Thin film transistor and method of manufacturing the same
US8492770B2 (en) 2010-03-02 2013-07-23 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
WO2012044980A2 (en) * 2010-10-01 2012-04-05 Applied Materials, Inc. Gallium arsenide based materials used in thin film transistor applications
WO2012044980A3 (en) * 2010-10-01 2012-06-14 Applied Materials, Inc. Gallium arsenide based materials used in thin film transistor applications
JP2013543659A (en) * 2010-10-01 2013-12-05 アプライド マテリアルズ インコーポレイテッド Materials based on gallium arsenide used in thin film transistor applications
US8846437B2 (en) 2010-10-01 2014-09-30 Applied Materials, Inc. High efficiency thin film transistor device with gallium arsenide layer
US9780223B2 (en) 2010-10-01 2017-10-03 Applied Materials, Inc. Gallium arsenide based materials used in thin film transistor applications

Similar Documents

Publication Publication Date Title
US4662981A (en) Method and apparatus for forming crystalline films of compounds
US6524662B2 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
JPH0483871A (en) Method and apparatus for producing organic thin film
JPH1092747A (en) Manufacture of amorphous gaas thin film and manufacture of amorphous gaas tft
US20020100409A1 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
JPS6298774A (en) Manufacture of thin-film transistor
JPS5893222A (en) Preparation of semiconductor single crystal film
US4371882A (en) Process for preparing isolated junctions in thin-film semiconductors
JPH0831410B2 (en) Method for manufacturing semiconductor device
JPS61220414A (en) Apparatus for generating molecular beam
JPS631747B2 (en)
JP2688365B2 (en) Board holder
KR100466825B1 (en) Fabricating Technology for Thin Film Deposition system using pulsed Laser
JPH053731B2 (en)
JPS6272113A (en) Molecular beam crystal growth device
JPH026385A (en) Method for forming thin film and apparatus therefor
JPH0215520B2 (en)
JPS58165315A (en) Forming method of thin crystal film
JPS61141119A (en) Device for crystal growth by molecular beam
JP2759298B2 (en) Thin film formation method
JPH02149402A (en) Process and device for preparing oxide superconductor
JPS588151B2 (en) Manufacturing method of junction field effect transistor
JP2778137B2 (en) Thin film forming method and apparatus
JPH02293391A (en) Method for hot-wall epitaxial growth
JPS61263212A (en) Molecular beam epitaxy substrate holder