[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH1056582A - デジタル・テレビジョン信号のフロー調整 - Google Patents

デジタル・テレビジョン信号のフロー調整

Info

Publication number
JPH1056582A
JPH1056582A JP9153115A JP15311597A JPH1056582A JP H1056582 A JPH1056582 A JP H1056582A JP 9153115 A JP9153115 A JP 9153115A JP 15311597 A JP15311597 A JP 15311597A JP H1056582 A JPH1056582 A JP H1056582A
Authority
JP
Japan
Prior art keywords
signal
circuit
clock
memory
synchronization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9153115A
Other languages
English (en)
Inventor
Michel Imbert
アンベール ミシェル
Serge Volmier
ヴォルミエ セルジュ
Xavier Cauchy
コーシー グザヴィエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH1056582A publication Critical patent/JPH1056582A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
    • H04N7/56—Synchronising systems therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Color Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Processing Of Color Television Signals (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 【課題】 水平同期信号および垂直同期信号を発生する
ための時間基準として使用されるクロックをデータ・フ
ロー間の可能な不均衡と無関係にするデータ・フローを
調整する新しいシステムを提供することによって、従来
技術の回路の欠点を克服すること。 【解決手段】 読取りモードにおいて、ＭＰＥＧ規格に
従って圧縮されたビデオ・データ・フローを圧縮解除す
る回路のメモリ領域を圧縮されたデータ・フローのメモ
リ領域への書込み速度に対して調整する方法に関する。
圧縮解除回路は、カラー・テレビジョン規格に従ってコ
ード化する回路によって送出された画像を水平方向に同
期させる信号および垂直方向に同期させる信号の速度で
画像データのフローを送出する。この方法は、固定の周
波数を有し、メモリ領域を読み取りかつ水平同期信号お
よび垂直同期信号を発生するためのクロック信号を発生
するステップ、およびメモリ領域と関連するバッファ・
メモリの状態を示す信号に基づいて垂直同期信号をトリ
ガするエッジの発生をシフトするステップを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＰＥＧ規格に従
ってコード化されたデジタル・テレビジョン信号を標準
化されたアナログ・ビデオ信号（ＰＡＬ、ＳＥＣＡＭま
たはＮＴＳＣ）に変換する方法に関する。
【０００２】
【従来の技術】テレビジョン信号源は、ケーブル・ネッ
トワーク、衛星送信装置、ビデオ記憶デジタル・ディス
クなど、デジタル信号源であることがますます多くなっ
ている。そのような信号源は、デジタル信号を、標準化
されたアナログ信号を受信するように提供されたテレビ
の標準化された入力に適合させる変換装置を必要とす
る。
【０００３】デジタル・テレビジョン信号の送信では、
一般に、送信すべきデータの量を制限するために、送信
側でデータ圧縮が使用される。情報は、送信の前に、所
定の規格（ＭＰＥＧ）に従って圧縮される。この場合、
デジタル・データ・フローをアナログ・データ・フロー
に変換する前に、受信側で情報をインタフェース装置に
よって圧縮解除する必要がある。
【０００４】図１に、デジタル・テレビジョン信号を受
信し、これらの信号をアナログ・ビデオ信号に変換する
従来の回路の例をブロック図の形で示す。
【０００５】図１に示される回路は、その入力におい
て、特に、例えばケーブル・ネットワーク（図示せず）
によって伝送される複数のチャンネルの中から１つのチ
ャンネルを選択するチューナ１を含む。選択されたチャ
ンネルに対応するデジタル・テレビジョン信号は、特
に、デジタル・データ・フローから伝送速度に対応する
クロック周波数を抽出するいわゆる「収集」回路２に送
られる。回路２は、このデジタル・テレビジョン信号
を、ＭＰＥＧ規格に従ってコード化されたデータを圧縮
解除する圧縮解除回路３へ送出する。回路３は、画像Ｉ
のデジタル・フローをそれらの表示順に、ＰＡＬ、ＳＥ
ＣＡＭまたはＮＴＳＣ規格に従ってフローＩをコード化
するコード化ユニット４へ送出し、ビデオ信号のすべて
の成分、特に水平同期信号および垂直同期信号を読み出
す。ユニット４は、一般に、アナログ・ビデオ信号、例
えば、色差信号および輝度信号または複合ビデオ信号を
送出するデジタルアナログ変換器（図示せず）と関連す
る。
【０００６】そのような変換回路内で生じる問題は、例
えばテレビ（図示せず）の画像を正確に再生することが
できるように、伝送チャネルによって送出された入力デ
ータ・フローに対してビデオ・データ・フロー出力をユ
ニット４によって調整することである。
【０００７】このために、２つの位相ロック・ループ
（ＰＬＬ）クロック発生器５および６が一般に使用され
る。第１の発生器５は、伝送チャネルからのデータ・フ
ローに基づいてクロック信号Ｈ１を発生するようになさ
れている。この発生器５は、受信したデータを回復し、
かつ受信速度で回路３によって実施された圧縮解除を制
御するために、圧縮解除の前にシステムのクロック信号
を発生する。
【０００８】第２の発生器６は、圧縮解除の後でデータ
用のクロック信号Ｈ２を発生する。このクロック信号Ｈ
２は、コード化ユニット４によって使用されるととも
に、表示速度で圧縮解除回路３からデータを抽出するの
に使用される。
【０００９】圧縮解除回路３は、一般に、半テレビジョ
ン画像を含むフィールド・メモリ７を含む。これらの画
像は、クロックＨ１の速度でメモリ内にロードされ、次
いで圧縮解除アルゴリズムによって変調され、画像Ｉの
フローの形でユニット４へ伝送するためにクロックＨ２
の速度で読み取られる。２つのメモリ領域は、一般に、
読取りおよび書込みに交互に使用され、第１の領域は、
復号された画像を記憶するために書き込まれ、第２の領
域は、画像をユニット４に送るために読み取られる。メ
モリ７は、一般に、メモリ７の領域との間の読取りフロ
ーと書込みフローが不均衡な場合にデータ・フローを調
整するいわゆる「バッファ」メモリ８と関連する。メモ
リ７および８はコントローラ９と関連し、コントローラ
９の機能は、異なるメモリ７および８との間で読取り動
作および書込み動作を編成することである。
【００１０】コントローラ９は、メモリ７を読み取るた
めのクロックＨ２を制御し、したがってビデオ信号内に
含まれる同期信号を発生しかつこの同じクロックＨ２を
時間基準として使用するユニット４のタイム・ベース
（図示せず）を制御するバッファ・メモリ８の充填速度
を監視する。回路４からの水平同期信号Ｈおよび垂直同
期信号Ｖはまた、メモリ領域７の読取りを調整する回路
３に送られる。
【００１１】図１に示されるような従来技術の回路の欠
点は、２つのクロック発生位相ロック・ループを使用す
る必要があり、したがって回路のコストが増大すること
である。
【００１２】他の欠点は、フローを調整するために、読
取りクロックＨ２の信号がＰＬＬ６によって変調された
ときに、ユニット４によって送出された復号ビデオ信号
内に含まれる色差副搬送波も変調されることである。こ
れは、色差副搬送波が、それが時間基準として使用する
クロックＨ２に依存するためである。
【００１３】
【発明が解決しようとする課題】本発明は、水平同期信
号および垂直同期信号を発生するための時間基準として
使用されるクロックをデータ・フロー間の可能な不均衡
と無関係にするデータ・フローを調整する新しいシステ
ムを提供することによって、従来技術の回路の欠点を克
服することを目的とする。
【００１４】本発明はまた、単一のクロック位相ロック
・ループを含む調整システムを提供することを目的とす
る。
【００１５】
【課題を解決するための手段】これらの目的を達成する
ために、本発明は、読取りモードにおいて、ＭＰＥＧ規
格に従って圧縮されたビデオ・データ・フローを圧縮解
除する回路のメモリ領域を圧縮されたデータ・フローの
メモリ領域への書込み速度に対して調整する方法を提供
する。圧縮解除回路は、カラー・テレビジョン規格に従
ってコード化する回路によって送出された画像を水平方
向に同期させる信号および垂直方向に同期させる信号の
速度で画像データのフローを送出する。この方法は、固
定の周波数を有し、メモリ領域を読み取りかつ水平同期
信号および垂直同期信号を発生するためのクロック信号
を発生するステップ、およびメモリ領域と関連するバッ
ファ・メモリの状態を示す信号に基づいて垂直同期信号
をトリガするエッジの発生をシフトするステップを含
む。
【００１６】本発明の一実施形態によれば、シフトは水
平同期信号の周期の偶数倍に対応する。
【００１７】本発明の一実施形態によれば、シフトは水
平同期信号の２つの周期に対応する。
【００１８】本発明の一実施形態によれば、調整方法
は、バッファ・メモリの状態を示す信号が、このメモリ
が空であることを示したときに垂直同期信号を遅らせる
ステップ、およびバッファ・メモリの状態を示す信号
が、このメモリがいっぱいであることを示したときに垂
直同期信号を進めるステップを含む。
【００１９】本発明はまた、デジタル信号のフロー速度
によって制御される第１のクロック信号の速度でデジタ
ル・データのフローを受け取り、かつ読取りモードまた
は書込みモードに交互に割り当てられかつバッファ・メ
モリと関連するメモリ領域を含むＭＰＥＧ圧縮解除回
路、圧縮解除回路によって送出されるデジタル・データ
のフローをテレビ・スクリーンの走査の水平同期信号お
よび垂直同期信号の速度でコード化する回路、固定の周
波数を有し、メモリ領域の読取り用のクロックおよび同
期信号の発生器用の基準クロックを構成する第２のクロ
ック信号を発生する手段、およびバッファ・メモリの充
填速度を示す信号の状態に基づいて垂直同期信号の発生
をシフトする手段を含む、ＭＰＥＧ規格に従って圧縮さ
れたデジタル・テレビジョン信号を標準化されたアナロ
グ・ビデオ信号（ＰＡＬ、ＳＥＣＡＭ、ＮＴＳＣ）に変
換する回路に関する。
【００２０】本発明の一実施形態によれば、第２のクロ
ック信号は、その公称周波数が第１のクロック信号を発
生するのに使用される水晶の公称周波数と同じである水
晶発振器によって供給される。
【００２１】本発明の一実施形態によれば、同期信号発
生器は垂直同期信号の発生を水平同期信号の偶数個の周
期だけシフトする手段を含む。
【００２２】本発明の一実施形態によれば、垂直同期信
号のシフト周期は、水平同期信号の周期の２倍に対応す
る。
【００２３】本発明の上記目的、特徴および利点ならび
にその他について、添付の図面と関連して、以下の本発
明の特定の実施形態の非限定的説明において詳細に論じ
る。
【００２４】
【発明の実施の形態】図が見やすいように、同じ構成要
素は、異なる図面中で同じ参照番号によって示してあ
る。さらに図が見やすいように、本発明を理解するのに
必要な構成要素のみを図面中に示してある。
【００２５】本発明の特徴は、圧縮解除回路のメモリを
読み取るためのクロックとして使用され、かつアナログ
・ビデオ信号の水平同期および垂直同期用の信号を発生
するための基準クロックとして使用される所定のクロッ
ク信号Ｈ２’を発生することである。
【００２６】本発明によれば、ＭＰＥＧ規格に従ってコ
ード化されたデジタル信号を、ＰＡＬ、ＳＥＣＡＭまた
はＮＴＳＣカラー・テレビジョン規格に従ってコード化
された信号に変換する回路は、上述のように、チュー
ナ、収集回路、位相ロック・ループと関連する第１のク
ロック信号Ｈ１の発生器、ＭＰＥＧ規格に従ってコード
化されたデータを圧縮解除する回路１３、および標準化
されたビデオ信号を送出するコード化回路１４を含む。
図２には、圧縮解除回路１３およびコード化回路１４の
みが示されており、上述の他の構成要素は、図１と関連
して説明したものと同じである。
【００２７】本発明によれば、位相ロック・ループを具
備するクロック発生器６（図１）の代わりに、所定の周
波数を有する発振器（ＯＳＣ）１６が使用される。発振
器１６は、第２のクロック信号Ｈ２’を、メモリ７の領
域を読み取るためのクロックとして使用するために圧縮
解除回路１３へ送出するとともに、水平および垂直同期
信号発生器１０用の時間基準として使用するためにコー
ド化回路１４へ送出する。
【００２８】圧縮解除回路１３の動作は、読取りクロッ
クＨ２’が固定されている点を除いて、図１と関連して
説明した回路３の動作と同じである。
【００２９】コード化回路１４に関して、図１と関連し
て説明した回路４との唯一の差異は、水平および垂直同
期信号発生器１０である。
【００３０】図２に示されるような本発明による変換回
路の動作について、図３と関連して以下で説明する。
【００３１】図３Ａ、図３Ｃおよび図３Ｅ、および図３
Ｂ、図３Ｄおよび図３Ｆにそれぞれ、ＰＡＬ ＢＧ規格
に従う動作について、本発明による発生器１０によって
発生する同期信号の例、すなわちそれぞれ水平同期信号
Ｈおよび垂直同期信号Ｖをタイミング図の形で示す。
【００３２】本発明の特徴は、走査ビームの最後の線か
ら最初の線までの物理的戻りに対応する周期を使用し、
その間回路１４によって送出されるビデオ信号内にビデ
オ・データが存在しないことである。
【００３３】このいわゆる「フィールド・フライバッ
ク」周期は、垂直同期信号Ｖの立下りエッジによってト
リガされ、次のフィールド（信号Ｖの立上りエッジ）の
開始は、この立下りエッジの次にくる固定の標準化され
た周期（例えば、６つの線周期の同等物）の後で起こ
る。
【００３４】本発明によれば、この「フィールド・フラ
イバック」周期を使用して、圧縮解除回路１３のメモリ
７の領域との間の読取りフローと書込みフローの間の可
能なシフトを取り戻す。
【００３５】メモリ７の読取りは、回路１４によって発
生した水平同期信号および垂直同期信号によって制御さ
れ、これらの同期信号を発生するクロックＨ２’によっ
て監視される。したがって、これらの信号（Ｈ２’、
Ｈ、Ｖ）はすべて同期しており、回路１４は、圧縮解除
回路１３に対して、特に読取りに使用されるメモリ領域
（出力領域）に対してマスタ回路として動作する。した
がって、回路１４は、（ＰＡＬ、ＳＥＣＡＭまたはＮＴ
ＳＣコード化規格によって課せられる）それ自体の速度
で、それがコード化し、かつそれがこの同じ速度で送達
する複合ビデオ信号ＶＩＤＥＯを構成する水平同期信号
および垂直同期信号上に上書きするビデオ・データを制
御する。
【００３６】バッファ・メモリ８が正常に動作する限
り、すなわちこのメモリがいっぱいでもなく、空でもな
い限り、信号Ｖの立下りエッジ（図３Ｂ）は、立上りエ
ッジの次にくる標準化された本数（ＰＡＬおよびＳＥＣ
ＡＭの場合は３１２．５〜６２５本、ＮＴＳＣの場合は
２６２．５〜５２５本）の線（図３Ａ）の後で起こる。
表示はインタレース方式で実施され、半線に対応する時
刻は、信号Ｈのエッジに対して短い線によって示されて
いる。フィールド・フライバックＦＦは、点線によって
示されている。
【００３７】クロックＨ２’が伝送チャネルのフロー速
度によって決定されるクロックＨ１よりも速いと仮定す
ると、回路１３のバッファ・メモリ８はしばらくしてか
ら空になる。
【００３８】バッファ・メモリ８がクロックＨ２’とＨ
１の間のシフトのために空になると、回路１３は、この
状態を示す信号Ｔを発生器１０に送る。発生器１０は、
そのような信号を受信すると、垂直同期信号（図３Ｃお
よび図３Ｄ）を遅らせることによってメモリ７の読取り
の速度を遅らせる。本発明によれば、フィールドの線の
本数を増やすことによって垂直同期信号の立下りエッジ
の発生を標準化されたフィールドに対して遅らせる。し
かしながら、このシフトは、ビーム走査も、色差信号の
復号も妨害してはならず、表示はインタレース方式で実
施される。このために、垂直同期信号のエッジは、現在
フィールドの終了時に偶数本（例えば、２本）の走査線
の持続時間に対応する周期だけ遅れる。すなわち、その
立下りエッジは、ＰＡＬ規格（図３Ｄ）によれば線３１
４．５のところで起こり、ＮＴＳＣ規格によれば線２６
４．５のところで起こる。したがって、走査の場合、ビ
ームの垂直リコールは、標準化されたフィールド（図３
Ｂ）に対して１２８μ遅れて起こる。
【００３９】したがって、メモリ領域を読取りモードか
ら書込みモードへ、また書込みモードから読取りモード
へ切り替える前にデータを圧縮解除するために、２つの
線周期が回路１３に残される。
【００４０】反対に、クロック信号Ｈ２’の周波数がク
ロック信号Ｈ１の周波数よりも低いと、バッファ・メモ
リ８はオーバフローしやすく、したがってフローを均衡
させるために線を抑止しなければならない。したがっ
て、本発明によれば、発生器１０が、垂直同期信号Ｖを
２本の走査線に対応する持続時間だけ進める指示を与え
る信号Ｔを受信したとき、垂直同期信号Ｖが発生器１０
によって２本の走査線に対応する持続時間だけ進められ
る（図３Ｅおよび図３Ｆ）。したがって、ビームの垂直
リコールは、標準化された信号（図３Ｂ）の場合よりも
早く起こる。
【００４１】シフトは、図示のように、同じ画像の２つ
のフィールド間で、または２つの連続する画像に属する
２つのフィールド間でまんべんなく行われることに留意
されたい。
【００４２】また、本発明によって提供される２本の線
によるシフトは、テレビの画像表示を妨害しないことに
留意されたい。実際、カラー・テレビジョン規格は一般
に、フィールド戻りがテレビの画像の可視部分の外で実
施されることを規定しており、走査線の数は、画像のこ
の可視部分の線の数よりもかなり多い。画像の可視部分
は一般に、ＰＡＬおよびＳＥＣＡＭ規格によれば６２５
本のうち５８０本の線を示し、ＮＴＳＣ規格によれば５
２５本のうち４８５本の線を示す。
【００４３】さらに、フィールドにもたらされたいくつ
かの線の可能な遅延（図３Ｄ）は認知できないことに留
意されたい。実際、スクリーン残留磁気は、インタレー
ス表示を可能にするためにフィールドの持続時間よりも
大きいので明らかに十分である。
【００４４】提供される２本の線の周期は、クロックＨ
１とクロックＨ２’の可能な差異を補償するのに十分大
きい。実際、これらの２つのクロックは、その公称周波
数が等しい水晶から発生する。これらの周波数間の可能
な差異は一般に、約５０．１０-6ＰＰＭ（points per m
illion）である。最悪の場合、これは、１００〜１２０
の走査フィールドごとに、すなわち５〜６秒ごとに２本
の線を追加したり、除去することになる。
【００４５】バッファ・メモリの状態を示す信号Ｔの回
路１４への送信は、例えばワイヤ通信リンクによって
か、または一般に任意の変換回路内に備えられる回路１
３と回路１４に共通の制御バス（図示せず）を使用して
実施される。
【００４６】本発明によれば、水平および垂直同期信号
発生器１０は、信号Ｔの制御のもとで、フィールドの持
続時間を決定する従来の回路に対して修正される。同期
信号発生器は一般に、２分周器として使用されるＤフリ
ップフロップに基づく同期カウンタを含む。カウンタ出
力は、その出力が信号Ｖの立下りエッジをトリガする復
号ブロック内で結合される。本発明によれば、信号Ｖの
立下りエッジの遅れたトリガまたは進んだトリガを得る
ために追加の論理組合せが提供され、使用される組合せ
の選択は信号Ｔに基づいて実施される。
【００４７】本発明の利点は、従来の回路内に電圧制御
発振器（ＶＣＯ）、ループ・フィルタ、およびＶＣＯを
制御する信号を含む制御ループ６（図１）の使用が抑止
されることである。本発明によれば、この制御ループの
代わりに、圧縮解除回路１３とコード化回路１４の間の
バスまたはワイヤによる単純情報転送が行われる。
【００４８】本発明の他の利点は、複合ビデオ信号内に
含まれる色差副搬送波が固定の周波数に基づいて発生す
ることである。
【００４９】もちろん、本発明には、当業者なら容易に
思いつく様々な変更、修正および改善が加えられる。特
に、例として示されたシフト線の数は、線の数が、シフ
トが常にテレビの画面の可視部分の外にくるようなもの
であることを条件として、使用される発振器の周波数変
動公差に従って修正することができる。本発明による方
法の実際の実施および発振器１０の実際の実施は、上記
の機能上の指示によれば当業者の能力の範囲内で行える
ものである。
【００５０】そのような変更、修正および改善は、この
開示の一部となるものであり、本発明の精神および範囲
内に入るものとする。したがって、上記の説明は、例示
的なものにすぎず、限定的なものではない。本発明は、
首記の請求の範囲およびその同等物において規定された
場合のみ限定される。
【図面の簡単な説明】
【図１】上述の従来技術の状態および解決すべき問題を
示すようになされた図である。
【図２】本発明による適合回路の一実施形態を示すブロ
ック図である。
【図３】本発明によるフロー調整方法を示す図である。
【符号の説明】
１ チューナ ２ 収集回路 ３ 圧縮解除回路 ４ コード化ユニット ５ 位相ロック・ループ（ＰＬＬ）クロック発生器 ６ 位相ロック・ループ（ＰＬＬ）クロック発生器 ７ フィールド・メモリ ８ バッファ・メモリ ９ コントローラ １０ 水平および垂直同期信号発生器 １３ 圧縮解除回路 １４ コード化回路 １６ 発振器
フロントページの続き (72)発明者 セルジュ ヴォルミエ フランス国， 38920 クロル， アンパ ス ジャック ブレル， 362番地 (72)発明者 グザヴィエル コーシー フランス国， 38240 メラン， シュマ ン ドゥ レグリーズ， ８番地

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 読取りモードにおいて、ＭＰＥＧ規格に
    従って圧縮されたビデオ・データ・フローを圧縮解除す
    る回路（１３）のメモリ領域（７）を圧縮されたデータ
    ・フローのメモリ領域（７）への書込み速度に対して調
    整する方法において、圧縮解除回路（１３）が、カラー
    ・テレビジョン規格に従ってコード化する回路（１４）
    によって送出された画像を水平方向に同期させる信号
    （Ｈ）および垂直方向に同期させる信号（Ｖ）の速度で
    画像データ（Ｉ）のフローを送出し、 固定の周波数を有し、メモリ領域（７）を読み取りかつ
    水平同期信号（Ｈ）および垂直同期信号（Ｖ）を発生す
    るためのクロック信号（Ｈ２’）を発生するステップ
    と、 メモリ領域（７）と関連するバッファ・メモリ（８）の
    状態を示す信号（Ｔ）に基づいて垂直同期信号（Ｖ）を
    トリガするエッジの発生をシフトするステップとを含む
    方法。
  2. 【請求項２】 シフトが水平同期信号（Ｈ）の周期の偶
    数倍に対応する請求項１に記載の調整方法。
  3. 【請求項３】 シフトが水平同期信号（Ｈ）の２つの周
    期に対応する請求項２に記載の調整方法。
  4. 【請求項４】 バッファ・メモリ（８）の状態を示す信
    号（Ｔ）が、このメモリが空であることを示したときに
    垂直同期信号（Ｖ）を遅らせるステップ、およびバッフ
    ァ・メモリ（８）の状態を示す信号（Ｔ）が、このメモ
    リがいっぱいであることを示したときに垂直同期信号
    （Ｖ）を進めるステップを含む請求項１から３のいずれ
    か一項に記載の方法。
  5. 【請求項５】 デジタル信号のフロー速度によって制御
    される第１のクロック信号（Ｈ１）の速度でデジタル・
    データのフローを受け取り、かつ読取りモードまたは書
    込みモードに交互に割り当てられ、かつバッファ・メモ
    リ（８）と関連するメモリ領域（７）を含むＭＰＥＧ圧
    縮解除回路（１３）と、 圧縮解除回路（１３）によって送出されるデジタル・デ
    ータのフローをテレビ・スクリーンの走査の水平同期信
    号（Ｈ）および垂直同期信号（Ｖ）の速度でコード化す
    る回路（１４）と、 固定の周波数を有し、メモリ領域（７）の読取り用のク
    ロックおよび同期信号（Ｈ、Ｖ）の発生器（１０）用の
    基準クロックを構成する第２のクロック信号（Ｈ２’）
    を発生する手段と、 バッファ・メモリ（８）の充填速度を示す信号（ｔ）の
    状態に基づいて垂直同期信号（Ｖ）の発生をシフトする
    手段とを含む、ＭＰＥＧ規格に従って圧縮されたデジタ
    ル・テレビジョン信号を標準化されたアナログ・ビデオ
    信号（ＰＡＬ、ＳＥＣＡＭ、ＮＴＳＣ）に変換する回
    路。
  6. 【請求項６】 第２のクロック信号（Ｈ２’）が、その
    公称周波数が第１のクロック信号（Ｈ１）を発生するの
    に使用される水晶の公称周波数と同じである水晶発振器
    （１６）によって供給される請求項５に記載の変換回
    路。
  7. 【請求項７】 同期信号発生器（１０）が垂直同期信号
    （Ｖ）の発生を水平同期信号（Ｈ）の偶数個の周期だけ
    シフトする手段を含む請求項５または６に記載の変換回
    路。
  8. 【請求項８】 垂直同期信号（Ｖ）のシフト周期が水平
    同期信号（Ｈ）の周期の２倍に対応する請求項７に記載
    の変換回路。
JP9153115A 1996-05-29 1997-05-28 デジタル・テレビジョン信号のフロー調整 Withdrawn JPH1056582A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9606830A FR2749470B1 (fr) 1996-05-29 1996-05-29 Regulation de flux de signaux de television numeriques
FR9606830 1996-05-29

Publications (1)

Publication Number Publication Date
JPH1056582A true JPH1056582A (ja) 1998-02-24

Family

ID=9492674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9153115A Withdrawn JPH1056582A (ja) 1996-05-29 1997-05-28 デジタル・テレビジョン信号のフロー調整

Country Status (5)

Country Link
US (1) US6097446A (ja)
EP (1) EP0810782B1 (ja)
JP (1) JPH1056582A (ja)
DE (1) DE69707202T2 (ja)
FR (1) FR2749470B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7450178B2 (en) 2003-09-17 2008-11-11 Samsung Electronics Co., Ltd. Display synchronization signal generator in digital broadcast receiver

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545721B1 (en) * 2000-04-07 2003-04-08 Omneon Video Networks Video retiming through dynamic FIFO sizing
KR100595632B1 (ko) * 2003-12-17 2006-06-30 엘지전자 주식회사 휴대용 단말기의 디스플레이 제어 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929015B2 (ja) * 1975-02-13 1984-07-17 日本電気株式会社 複号速度制御装置
GB1571124A (en) * 1976-02-19 1980-07-09 Quantel Ltd Video synchroniser or time base corrector with velocity compensation
DE3543310A1 (de) * 1985-12-07 1987-06-11 Philips Patentverwaltung System zur uebertragung von digitalen bewegtbildsignalen
FR2693865B1 (fr) * 1992-07-17 1994-08-26 Thomson Csf Procédé et dispositif de synchronisation d'un décodeur connecté à un réseau de transmission asynchrone, notamment de type ATM.
US5463422A (en) * 1993-10-13 1995-10-31 Auravision Corporation Data processing technique for limiting the bandwidth of data to be stored in a buffer
US5398072A (en) * 1993-10-25 1995-03-14 Lsi Logic Corporation Management of channel buffer in video decoders
US5473385A (en) * 1994-06-07 1995-12-05 Tv/Com Technologies, Inc. Clock correction in a video data decoder using video synchronization signals
US5452010A (en) * 1994-07-18 1995-09-19 Tektronix, Inc. Synchronizing digital video inputs
EP0710033A3 (en) * 1994-10-28 1999-06-09 Matsushita Electric Industrial Co., Ltd. MPEG video decoder having a high bandwidth memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7450178B2 (en) 2003-09-17 2008-11-11 Samsung Electronics Co., Ltd. Display synchronization signal generator in digital broadcast receiver

Also Published As

Publication number Publication date
EP0810782B1 (fr) 2001-10-10
EP0810782A3 (fr) 1997-12-29
FR2749470B1 (fr) 1998-08-14
DE69707202D1 (de) 2001-11-15
FR2749470A1 (fr) 1997-12-05
US6097446A (en) 2000-08-01
EP0810782A2 (fr) 1997-12-03
DE69707202T2 (de) 2002-07-11

Similar Documents

Publication Publication Date Title
JP2608541B2 (ja) データ受信機
AU586190B2 (en) Frequency generation for multiplexed analog component color television encoding and decoding
JP3815854B2 (ja) ディジタルｐｌｌ回路およびｍｐｅｇデコーダ
KR100238287B1 (ko) 프레임 동기 장치 및 그 방법
CA2276767C (en) Hdtv video frame synchronizer that provides clean digital video without variable delay
US7253844B2 (en) Method and arrangement for synchronising on-screen display functions during analog signal reception
JPH1056582A (ja) デジタル・テレビジョン信号のフロー調整
KR970008462B1 (ko) 디지탈 텔레비젼 신호 전송 장치
US7071991B2 (en) Image decoding apparatus, semiconductor device, and image decoding method
US5245414A (en) Video signal synchronizer for a video signal in luminance and chrominance component form
JPH11187396A (ja) 画像復号化方法及び装置
JP3300103B2 (ja) 静止画送出装置および静止画受信表示装置
JP2514434B2 (ja) テレビジョン受像機
JP2911133B2 (ja) ハイビジョン受信機の時間圧縮装置
JP2000316140A (ja) 映像フォーマット変換回路
JP3129866B2 (ja) アスペクト比変換装置
JP2594153B2 (ja) Ｍｕｓｅ／ｎｔｓｃコンバータ
JP2711142B2 (ja) 時間伸長回路
JP2006191538A (ja) 圧縮ストリーム復号装置及び圧縮ストリーム復号方法
JP2590723B2 (ja) 映像信号のディジタル伝送システム
JPH0564157A (ja) テレビジヨン信号の変換方法とこの方法を実行する回路装置
JP2914268B2 (ja) 映像信号処理装置およびその処理方法
JP2511481B2 (ja) 画像通信装置
JPH04186983A (ja) ワイドテレビジョン受信機
JPH0430789B2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040803