JPH1052083A - Control circuit for drive of multiphase motor - Google Patents
Control circuit for drive of multiphase motorInfo
- Publication number
- JPH1052083A JPH1052083A JP8216828A JP21682896A JPH1052083A JP H1052083 A JPH1052083 A JP H1052083A JP 8216828 A JP8216828 A JP 8216828A JP 21682896 A JP21682896 A JP 21682896A JP H1052083 A JPH1052083 A JP H1052083A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- transistor
- phase
- drive
- power element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ACモータやブラ
シレスモータやインダクションモータなどの多相モータ
用駆動制御回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive control circuit for a polyphase motor such as an AC motor, a brushless motor and an induction motor.
【0002】[0002]
【従来の技術】ACモータやブラシレスモータやインダ
クションモータなどのモータにおいて三相を設けた多相
モータを駆動制御する場合、半導体スイッチ素子をハイ
サイド及びローサイドの各3個設けることが一般的であ
る。また、パワーMOS−FETを使用すると、オン時
低抵抗となる素子を入手することができるという利点が
あることから、両サイド共N−ch品を選択する場合が
あり、例えばブラシレスモータの駆動装置として、特開
平5−328782号に記載されているものがある。こ
の駆動制御回路では、ロータの位置をホール素子で検出
し、この検出信号を基に論理演算部が各出力バッファを
介して対応するFETをオン/オフさせてモータを駆動
するようにしている。なお、一般的にはゲートとソース
との間に耐圧保護素子が設けられている。2. Description of the Related Art When driving and controlling a multi-phase motor having three phases in a motor such as an AC motor, a brushless motor, or an induction motor, it is general to provide three semiconductor switch elements each for a high side and a low side. . In addition, when a power MOS-FET is used, there is an advantage that an element having a low resistance at the time of ON can be obtained. Therefore, an N-ch product may be selected on both sides. An example is disclosed in JP-A-5-328792. In this drive control circuit, the position of the rotor is detected by a Hall element, and based on this detection signal, the logic operation unit turns on / off the corresponding FET via each output buffer to drive the motor. Generally, a withstand voltage protection element is provided between the gate and the source.
【0003】[0003]
【発明が解決しようとする課題】上記回路におけるFE
Tにあっては、ホール素子の出力信号により対応する1
つがオンになるが、オフ状態のFETの駆動用出力バッ
ファの最終段のトランジスタを制御する中間トランジス
タがオンしている。そのため、電流が、オンしているF
ETからモータを通り、オフ状態のFETの駆動用出力
バッファに設けられている上記耐圧保護素子を介し、か
つその出力バッファの中間トランジスタを通って流れ
て、略無負荷時にモータが緩やかではあるが回転してし
まうという問題が発生する。FE in the above circuit
In the case of T, 1 corresponding to the output signal of the Hall element
One is turned on, but the intermediate transistor that controls the last transistor of the driving output buffer of the FET in the off state is turned on. Therefore, when the current is
The motor flows slowly from the ET through the motor, through the withstand voltage protection element provided in the drive output buffer of the FET in the OFF state, and through the intermediate transistor of the output buffer. The problem of rotation occurs.
【0004】[0004]
【課題を解決するための手段】このような課題を解決し
て、多相モータ駆動回路における略無負荷時のモータ回
転を防止することを実現するために、本発明に於いて
は、多相モータの各相毎に駆動電流を流すべく当該各相
毎に設けられたパワー素子と、前記各パワー素子を選択
的にオン/オフさせるべく各相毎に設けられたプリドラ
イバ回路とを有し、前記プリドライバ回路の対応する前
記パワー素子に対するオン/オフ信号ラインに、他のパ
ワー素子及び前記モータを介して回り込んでくる電流を
前記モータの無負荷電流以下に抑制するための回り込み
電流抑制用抵抗を設けたものとした。SUMMARY OF THE INVENTION In order to solve such a problem and to prevent the rotation of the motor at substantially no load in the multi-phase motor drive circuit, the present invention provides a multi-phase motor drive circuit. A power element provided for each phase for driving a drive current for each phase of the motor; and a pre-driver circuit provided for each phase for selectively turning on / off the power element. And a sneak current suppression for suppressing a current sneaking through another power element and the motor to an on / off signal line corresponding to the power element of the pre-driver circuit to a no-load current of the motor or less. For use.
【0005】[0005]
【発明の実施の形態】以下に添付の図面に示された具体
例に基づいて本発明の実施の形態について詳細に説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to specific examples shown in the accompanying drawings.
【0006】図1は、本発明が適用された三相モータ用
駆動制御回路の要部を示す図である。図には、本発明の
制御対象である多相モータの一例としての三相モータM
の各相毎に電源側及び接地側にそれぞれ配設された計6
個のパワー素子FET1・FET2・FET3・FET
4・FET5・FET6からなるパワー素子駆動回路1
と、パワー素子駆動回路1のハイサイドの各パワー素子
FET1・FET3・FET5を制御するハイサイドプ
リドライバ回路2と、パワー素子駆動回路1のローサイ
ドの各パワー素子FET2・FET4・FET6を制御
するローサイドプリドライバ回路3と、ハイサイドプリ
ドライバ回路2の電源電圧を制御して供給するためのチ
ャージポンプ回路4とが設けられている。FIG. 1 is a diagram showing a main part of a drive control circuit for a three-phase motor to which the present invention is applied. FIG. 1 shows a three-phase motor M as an example of a polyphase motor to be controlled by the present invention.
Total of 6 arranged on the power side and the ground side for each phase
Power elements FET1, FET2, FET3, FET
Power element drive circuit 1 composed of 4 • FET5 • FET6
And a high-side pre-driver circuit 2 for controlling the power elements FET1, FET3, and FET5 on the high side of the power element drive circuit 1, and a low-side for controlling the power elements FET2, FET4, and FET6 on the low side of the power element drive circuit 1. A pre-driver circuit 3 and a charge pump circuit 4 for controlling and supplying a power supply voltage of the high-side pre-driver circuit 2 are provided.
【0007】なお、各プリドライバ2・3は各相毎に同
一構造のものが設けられており、図ではその内の1相に
ついて代表して示している。また、電源としてのバッテ
リBTには24Vのものが用いられているが、上記チャ
ージポンプ回路4とローサイドプリドライバ回路3との
各電源電圧供給用として12Vレギュレータ5が設けら
れている。The pre-drivers 2 and 3 have the same structure for each phase, and one of the pre-drivers 2 and 3 is shown in FIG. Although a 24 V battery is used as the battery BT as a power supply, a 12 V regulator 5 is provided for supplying each power supply voltage of the charge pump circuit 4 and the low-side pre-driver circuit 3.
【0008】チャージポンプ回路4にはクロック回路4
aが設けられており、そのクロック回路4aから所定周
期(例えば10kHz)にてハイレベル(Hi)とローレ
ベル(Lo)との各出力が出力される。また、チャージ
ポンプ回路4には、4つのトランジスタQ1・Q2・Q
3・Q4が設けられており、上記クロック回路4aのH
i出力では、トランジスタQ1がオンすると共にトラン
ジスタQ3がオンし、トランジスタQ2がオンすると共
にトランジスタQ4がオフし、上記Lo出力では、トラ
ンジスタQ1がオフしてトランジスタQ3がオフし、ト
ランジスタQ2のオフによりトランジスタQ4がオンす
る。The charge pump circuit 4 includes a clock circuit 4
The clock circuit 4a outputs a high level (Hi) and a low level (Lo) at a predetermined cycle (for example, 10 kHz). The charge pump circuit 4 has four transistors Q1, Q2, Q
3.Q4 is provided, and H of the clock circuit 4a is provided.
At the i output, the transistor Q1 turns on and the transistor Q3 turns on, and the transistor Q2 turns on and the transistor Q4 turns off. At the Lo output, the transistor Q1 turns off and the transistor Q3 turns off, and the transistor Q2 turns off. The transistor Q4 turns on.
【0009】上記トランジスタQ3はバッテリBTの電
源ライン(24V)に接続されており、トランジスタQ
2は12Vレギュレータ5の出力(12V)ラインに接
続されている。12Vレギュレータ5の出力ラインとト
ランジスタQ4との間には、トランジスタQ3がオフで
トランジスタQ4がオンすると充電状態になり、トラン
ジスタQ1・Q2・Q3がオンでトランジスタQ4がオ
フすると放電状態になるコンデンサC1が接続されてい
る。このコンデンサC1の正側が、12Vレギュレータ
5の出力ラインに直列に接続されたダイオードD1・D
2の両者間のノードに接続されている。したがって、コ
ンデンサC1の放電電圧は、バッテリBTの電圧(24
V)に上乗せされて、ハイサイドプリドライバ回路2に
電源電圧として供給されるようになっている。The transistor Q3 is connected to the power supply line (24 V) of the battery BT,
2 is connected to the output (12V) line of the 12V regulator 5. Between the output line of the 12V regulator 5 and the transistor Q4, a capacitor C1 is charged when the transistor Q3 is turned off and the transistor Q4 is turned on, and discharged when the transistor Q1, Q2, Q3 is turned on and the transistor Q4 is turned off. Is connected. The positive side of the capacitor C1 is connected to diodes D1 and D1 connected in series to the output line of the 12V regulator 5.
2 is connected to a node between them. Therefore, the discharge voltage of the capacitor C1 is equal to the voltage of the battery BT (24
V) and is supplied to the high-side pre-driver circuit 2 as a power supply voltage.
【0010】ハイサイドプリドライバ回路2には、モー
タMに設けられた図示されない位置センサ(例えばホー
ルIC)による位置信号、正逆転や回生指令、及びトル
ク指令に基づくドライブ信号の入力によりオン/オフす
るトランジスタQ5が設けられている。そのトランジス
タQ5のオフ時にオンし、オン時にオフ状態になるトラ
ンジスタQ6が設けられていると共に、そのトランジス
タQ6のオン/オフによりオフ/オンするトランジスタ
Q7が設けられている。また、トランジスタQ7がオン
することにより、前記バッテリBTの電圧(24V)に
12Vレギュレータ5の出力(12V)を上乗せしてな
るハイサイドプリドライバ用電源電圧が、回り込み電流
抑制用抵抗としての抵抗R1及び抵抗R2を直列に介し
て、対応するパワー素子FET1のゲートに印加するよ
うになっている。The high-side pre-driver circuit 2 is turned on / off by input of a drive signal based on a position signal from a position sensor (for example, a Hall IC) (not shown) provided in the motor M, forward / reverse rotation, regenerative command, and torque command. A transistor Q5 is provided. A transistor Q6 that turns on when the transistor Q5 turns off and turns off when the transistor Q5 turns on is provided, and a transistor Q7 that turns off / on when the transistor Q6 turns on / off is provided. Further, when the transistor Q7 is turned on, the power supply voltage for the high side pre-driver, which is obtained by adding the output (12V) of the 12V regulator 5 to the voltage (24V) of the battery BT, becomes the resistor R1 as a sneak current suppressing resistor. And a resistor R2 connected in series to the gate of the corresponding power element FET1.
【0011】なお、上記トランジスタQ6の電源側(コ
レクタ)には、トランジスタ側に順方向接続されたダイ
オードD1及び抵抗R3を介して上記抵抗R1が接続さ
れている。また、抵抗R1とパワー素子FET1のゲー
トとの間には上記抵抗R2が設けられているが、その抵
抗R2と並列にかつ抵抗R1側に電流を流す向きに接続
されたダイオードD2が設けられている。ここで、抵抗
R1・R2及びダイオードD2はパワー素子FET1の
スイッチングコントロール用である。The resistor R1 is connected to the power supply side (collector) of the transistor Q6 via a diode D1 and a resistor R3 which are connected to the transistor side in the forward direction. The resistor R2 is provided between the resistor R1 and the gate of the power element FET1, and a diode D2 connected in parallel with the resistor R2 and in a direction in which a current flows to the resistor R1 is provided. I have. Here, the resistors R1 and R2 and the diode D2 are for switching control of the power element FET1.
【0012】また、パワー素子FET1のドレイン・ゲ
ート間にはサージ電圧対策用のツェナーダイオードZD
1及びダイオードD3が設けられていると共に、パワー
素子FET1のゲート・ソース間にはゲート耐圧保護用
に互いに相反する向きに直列に接続された各ツェナーダ
イオードZD2・ZD3が設けられている。A Zener diode ZD is provided between the drain and the gate of the power element FET1 to prevent surge voltage.
1 and a diode D3, and Zener diodes ZD2 and ZD3 connected in series in opposite directions for gate breakdown voltage protection between the gate and the source of the power element FET1.
【0013】ローサイドプリドライバ回路3にも、上記
と同様に位置センサによる位置信号、正逆転や回生指
令、及びトルク指令に基づくドライブ信号が入力してお
り、その入力信号によりオン/オフするトランジスタQ
8が設けられている。そして、上記トランジスタQ6と
同様のトランジスタQ9が設けられ、上記トランジスタ
Q7と同様のトランジスタQ10がそれぞれ設けられて
いる。また、上記ダイオードD1と同様のダイオードD
4が設けられ、抵抗R1と同様の抵抗R4が、抵抗R2
及びダイオードD2と同様の抵抗R5及びダイオードD
5がそれぞれ設けられている。Similarly to the above, the low-side pre-driver circuit 3 receives a position signal from the position sensor, a drive signal based on forward / reverse rotation, regenerative command and torque command, and a transistor Q which is turned on / off by the input signal.
8 are provided. Further, a transistor Q9 similar to the transistor Q6 is provided, and a transistor Q10 similar to the transistor Q7 is provided. A diode D1 similar to the diode D1 is used.
4 is provided, and a resistor R4 similar to the resistor R1 is connected to the resistor R2.
And a resistor R5 and a diode D similar to the diode D2.
5 are provided.
【0014】また、このローサイドプリドライバ回路3
により駆動制御されるパワー素子FET2のドレイン・
ゲート間にはサージ電圧対策用のツェナーダイオードZ
D4及びダイオードD6が設けられていると共に、FE
T2のゲート・ソース間にはゲート耐圧保護用にツェナ
ーダイオードZD5が設けられている。The low-side pre-driver circuit 3
The drain of the power element FET2 driven and controlled by
Zener diode Z between gates for surge voltage suppression
D4 and diode D6 are provided, and FE
A Zener diode ZD5 is provided between the gate and the source of T2 for gate withstand voltage protection.
【0015】このようにして構成された本回路にあって
は、ハイサイドプリドライバ回路2には、前記したよう
に電源電圧として、バッテリBTの電圧(24V)に1
2Vレギュレータ5の出力(12V)を上乗せしてなる
ハイサイドプリドライバ用電源電圧が供給されている。
そして、ハイレベルのドライブ信号が入力されるとトラ
ンジスタQ5がオンしてトランジスタQ6がオフし、ト
ランジスタQ7がオンすることにより、パワー素子FE
T1がオンする。また、ドライブ信号がローレベルにな
ると、トランジスタQ5がオフしてトランジスタQ6が
オンし、トランジスタQ7がオフすることにより、パワ
ー素子FET1がオフする。In this circuit configured as described above, the high-side pre-driver circuit 2 has a power supply voltage of 1 to the voltage (24 V) of the battery BT as described above.
A high-side pre-driver power supply voltage obtained by adding the output (12 V) of the 2 V regulator 5 is supplied.
When a high-level drive signal is input, the transistor Q5 is turned on, the transistor Q6 is turned off, and the transistor Q7 is turned on.
T1 turns on. When the drive signal goes low, the transistor Q5 turns off, the transistor Q6 turns on, and the transistor Q7 turns off, turning off the power element FET1.
【0016】なお、ローサイドプリドライバ3において
も、ドライブ信号の入力により上記と同様に動作する
が、このローサイドにあっては、PWM信号との論理を
とって制御される。The low-side pre-driver 3 operates in the same manner as described above when a drive signal is input. However, the low-side pre-driver 3 is controlled by taking the logic with the PWM signal.
【0017】従来の問題点であったローサイドPWM制
御におけるデューティ0%制御中におけるモータの回転
について示すと、ハイサイドのパワー素子に位置信号入
力による転流パターンが発生していることから、例えば
パワー素子FET3がオンしていると、電流が、FET
3からモータM、ツェナーダイオードZD2・ZD3を
介して、オン状態のトランジスタQ6を通るように流れ
ようとする。このラインで電流が流れると、デューティ
0%制御にかかわらず略無負荷時にモータMが回転して
しまう。The rotation of the motor during the 0% duty control in the low-side PWM control, which is a conventional problem, is described. For example, since a commutation pattern due to a position signal input is generated in the high-side power element, When the element FET3 is on, the current becomes
3 through the motor M and the zener diodes ZD2 and ZD3 to pass through the transistor Q6 in the ON state. If a current flows through this line, the motor M will rotate at substantially no load regardless of the duty 0% control.
【0018】それに対して、本発明による回路では、上
記ライン中に抵抗R1・R3を設けており、その抵抗R
1・R3の値を適切化することによりモータMの無負荷
電流が上記ラインを流れることを防止している。具体的
には、バッテリBTの最大電圧から、パワー素子FET
1(FET3・FET5)のオン電圧、ツェナーダイオ
ードZD3、ツェナーダイオードZD3の順電圧、ダイ
オードD2・D1の各順電圧、及びトランジスタQ5の
オン電圧の総和を差し引いた電圧を抵抗R1・R3の和
により除算して求められる電流値がモータMの無負荷電
流より小さくなるように、抵抗R1・R3の値を設定す
る。On the other hand, in the circuit according to the present invention, the resistors R1 and R3 are provided in
By optimizing the value of 1 · R3, the no-load current of the motor M is prevented from flowing through the line. Specifically, from the maximum voltage of the battery BT, the power element FET
1 (FET3, FET5), the Zener diode ZD3, the forward voltage of the Zener diode ZD3, the forward voltage of each of the diodes D2, D1, and the voltage obtained by subtracting the sum of the ON voltages of the transistor Q5 from the sum of the resistors R1 and R3. The values of the resistors R1 and R3 are set such that the current value obtained by the division is smaller than the no-load current of the motor M.
【0019】なお、ローサイドはPWM制御するのでゲ
ート抵抗を大きくするとスイッチング損失が問題となる
が、ハイサイドは回転数に応じた転流パターンでドライ
ブされるので、スイッチングスピードを遅くした場合に
FETの発熱やゲート電圧不足が問題とならなければ、
抵抗R1の値を大きくして、抵抗R3を無くしても良
い。また、本具体例では三相モータについて示したが、
三相モータに限定するものではなく、二相モータでも事
象が生じ、二相モータ以上の多相モータに適用可能であ
る。The PWM control on the low side causes a problem of switching loss if the gate resistance is increased. However, the high side is driven by a commutation pattern corresponding to the number of revolutions. If heat generation and insufficient gate voltage are not a problem,
The value of the resistor R1 may be increased to eliminate the resistor R3. Also, in this specific example, a three-phase motor has been described.
The present invention is not limited to a three-phase motor, but an event occurs in a two-phase motor, and the present invention can be applied to a multi-phase motor equal to or more than a two-phase motor.
【0020】[0020]
【発明の効果】このように本発明によれば、多相モータ
の制御においてPWM制御を行う場合のデューティ0%
制御において、プリドライバの対応するパワー素子に対
する信号ラインに、位置信号に応じてオン状態になる他
のパワー素子及びモータを介して電流が回り込んできて
も、その回り込み電流をモータの無負荷電流以下に抑制
するための回り込み電流抑制用抵抗を設けた簡単な回路
構成により、略無負荷時にモータが回転してしまうこと
を防止できる。As described above, according to the present invention, the duty of 0% when the PWM control is performed in the control of the polyphase motor is performed.
In the control, even if the current sneaks into the signal line for the corresponding power element of the pre-driver through the other power elements and the motor which are turned on in response to the position signal, the sneak current is applied to the no-load current of the motor. With a simple circuit configuration provided with a sneak current suppressing resistor for suppressing the following, it is possible to prevent the motor from rotating at substantially no load.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明に基づく三相モータ用駆動制御回路の要
部を示す図。FIG. 1 is a diagram showing a main part of a drive control circuit for a three-phase motor according to the present invention.
1 パワー素子駆動回路 2 ハイサイドプリドライバ回路 3 ローサイドプリドライバ回路 4 チャージポンプ回路 4a クロック回路 5 12Vレギュレータ DESCRIPTION OF SYMBOLS 1 Power element drive circuit 2 High side pre-driver circuit 3 Low side pre-driver circuit 4 Charge pump circuit 4a Clock circuit 5 12V regulator
Claims (1)
く当該各相毎に設けられたパワー素子と、前記各パワー
素子を選択的にオン/オフさせるべく各相毎に設けられ
たプリドライバ回路とを有し、 前記プリドライバ回路の対応する前記パワー素子に対す
るオン/オフ信号ラインに、他のパワー素子及び前記モ
ータを介して回り込んでくる電流を前記モータの無負荷
電流以下に抑制するための回り込み電流抑制用抵抗を設
けたことを特徴とする多相モータ用駆動制御回路。1. A power element provided for each phase of a multi-phase motor to supply a drive current to each phase, and a power element provided for each phase to selectively turn on / off each power element. A pre-driver circuit, and a current flowing around the on / off signal line for the corresponding power element of the pre-driver circuit via another power element and the motor is set to be equal to or less than a no-load current of the motor. A drive control circuit for a polyphase motor, comprising a sneak current suppressing resistor for suppressing the sneak current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8216828A JPH1052083A (en) | 1996-07-29 | 1996-07-29 | Control circuit for drive of multiphase motor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8216828A JPH1052083A (en) | 1996-07-29 | 1996-07-29 | Control circuit for drive of multiphase motor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1052083A true JPH1052083A (en) | 1998-02-20 |
Family
ID=16694538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8216828A Pending JPH1052083A (en) | 1996-07-29 | 1996-07-29 | Control circuit for drive of multiphase motor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1052083A (en) |
-
1996
- 1996-07-29 JP JP8216828A patent/JPH1052083A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6528968B2 (en) | Brushless-motor driver in PWM mode | |
JP3304129B2 (en) | Motor drive device and method | |
US6956751B2 (en) | Motor power supply | |
TWI383575B (en) | Winding switch of AC motor and its winding switching system | |
US7554276B2 (en) | Protection circuit for permanent magnet synchronous motor in field weakening operation | |
JP2009065485A (en) | Switching control device and motor drive device | |
JP7226533B2 (en) | electrical equipment | |
US6008602A (en) | Arrangement with an electronically commutated motor | |
JP4200351B2 (en) | Motor control device and control method thereof | |
JPH0759384A (en) | Inverter | |
JPH1052083A (en) | Control circuit for drive of multiphase motor | |
US5517402A (en) | Inverter circuit with an improved inverter driving circuit | |
JP7002619B1 (en) | Power converter | |
JP3327126B2 (en) | Voltage-driven transistor drive power supply | |
EP0964507B1 (en) | A control circuit for an electric motor without commutator | |
JPH09308288A (en) | Dc motor driving circuit | |
JP5508870B2 (en) | Motor control device | |
JP3241631B2 (en) | Power conversion circuit | |
WO2019159630A1 (en) | Control device, inverter device, and motor drive system | |
JP3672472B2 (en) | Motor drive circuit | |
JP2002136150A (en) | Invertor circuit | |
JP5268503B2 (en) | Motor drive circuit | |
Hascher et al. | Low cost and efficient control for brushless DC motors | |
CN118202570A (en) | Motor driving device | |
JP2002238287A (en) | Motor-driving apparatus |