[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH10326117A - Power switch and voltage control method using the switch - Google Patents

Power switch and voltage control method using the switch

Info

Publication number
JPH10326117A
JPH10326117A JP13310197A JP13310197A JPH10326117A JP H10326117 A JPH10326117 A JP H10326117A JP 13310197 A JP13310197 A JP 13310197A JP 13310197 A JP13310197 A JP 13310197A JP H10326117 A JPH10326117 A JP H10326117A
Authority
JP
Japan
Prior art keywords
voltage
power switch
effect transistor
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13310197A
Other languages
Japanese (ja)
Other versions
JP3259658B2 (en
Inventor
Yasuro Ikeda
康郎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niigata Fuji Xerox Manufacturing Co Ltd
Original Assignee
Niigata Fuji Xerox Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niigata Fuji Xerox Manufacturing Co Ltd filed Critical Niigata Fuji Xerox Manufacturing Co Ltd
Priority to JP13310197A priority Critical patent/JP3259658B2/en
Publication of JPH10326117A publication Critical patent/JPH10326117A/en
Application granted granted Critical
Publication of JP3259658B2 publication Critical patent/JP3259658B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Conversion In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the change of output voltage even in the case of the increase of output current of a power switch, and also to prevent occurrence of malfunctions even when the current consumption of a device increases to lower the power voltage level. SOLUTION: The output voltage level of a current detection circuit 2 rises in response to increase of the current value flowing to a power switch. Accordingly, the frequency of the output rectangular clock signal of a VCO 9 increases and also the output voltage level of a charge pump rises. Under such conditions, the gate voltage level of an N-channel MOSFET 4 rises and therefore the ON resistance of the MOSFET 4 reduces. As a result, the voltage drop caused between the input/output terminals 1 and 6 is suppressed as a whole for the power switch.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電源制御回路等に
おけるスイッチング素子としてNチャネルMOSFET
(Metal Oxide Semiconductor 形電界効果トランジス
タ)を応用したパワートランジスタに係り、特にチャー
ジポンプ内蔵型のパワースイッチおよびそれを用いた電
圧制御方法に関する。
The present invention relates to an N-channel MOSFET as a switching element in a power supply control circuit or the like.
More particularly, the present invention relates to a power switch incorporating a charge pump and a voltage control method using the same.

【0002】[0002]

【従来の技術】従来、この種チャージポンプ内蔵型パワ
ースイッチとして知られる一般的構造は、NチャネルM
OSFETのゲート電極に印加されるゲート電圧VG
値は、NチャネルMOSFETのゲート電圧・ソースド
レイン間オン抵抗特性(以下V G −RON特性という)の
飽和点よりも十分大きな値に設定され、NチャネルMO
SFETのソース・ドレイン間オン抵抗を一定値として
いる。
2. Description of the Related Art Conventionally, this kind of power with built-in charge pump
A common structure, known as a switch, is an N-channel M
Gate voltage V applied to the gate electrode of the OSFETG of
Values are gate voltage and source voltage of N-channel MOSFET.
On-resistance between rain (V G -RONCharacteristic)
The value is set to a value sufficiently larger than the saturation point, and the N-channel MO
SFET source-drain on-resistance is fixed
I have.

【0003】そのため、NチャネルMOSFETのソー
ス・ドレイン間を流れる電流が増すと、ソース・ドレイ
ン間の電圧降下が増大して、パワースイッチの出力電圧
を低下させるといった不具合がある。
Therefore, when the current flowing between the source and the drain of the N-channel MOSFET increases, there is a problem that the voltage drop between the source and the drain increases and the output voltage of the power switch decreases.

【0004】図12は、係るチャージポンプ内蔵型パワ
ースイッチの従来例を示している。NチャネルMOSF
ETをオン抵抗の非常に小さな領域で使用するために
は、ゲート電極とソース電極の両端子間にNチャネルM
OSFETの閥値電圧以上の電圧を印加する必要があ
る。電源電圧より閲値電圧が高い場合など、ゲート電圧
を外部から供給できない場合は、チャージポンプで昇圧
された信号をゲート端子に接続し、NチャネルMOSF
ETを動作させる方法が採られる。
FIG. 12 shows a conventional example of such a power switch with a built-in charge pump. N-channel MOSF
In order to use ET in a region where the on-resistance is very small, an N-channel M channel must be connected between both terminals of the gate electrode and the source electrode.
It is necessary to apply a voltage higher than the threshold voltage of the OSFET. When the gate voltage cannot be supplied from the outside such as when the reference voltage is higher than the power supply voltage, the signal boosted by the charge pump is connected to the gate terminal, and the N-channel MOSF
A method of operating the ET is employed.

【0005】すなわち、図12に示すように、入力端子
1と出力端子6の間に挿入されたNチャネルMOSFE
T4がスイッチング素子として、それら入出力端子1,
6間のスイッチの役割を果たしている。NチャネルMO
SFET4がオン動作を行う際、ゲート端子7に対し
て、チャージポンプ8から電源電圧より高い電圧のゲー
ト電圧VG を印加する必要がある。
That is, as shown in FIG. 12, an N-channel MOSFET inserted between an input terminal 1 and an output terminal 6 is provided.
T4 is a switching element, and the input / output terminals 1,
It plays the role of a switch between six. N-channel MO
SFET4 when performs ON operation, the gate terminal 7, it is necessary to apply a gate voltage V G higher than the power supply voltage the voltage from the charge pump 8.

【0006】そのようなスイッチ動作を行うために、制
御端子10がチャージポンプ8に接続されている。した
がって、制御端子10に入力される信号がアクティブレ
ベルの場合、チャージポンプ8が動作してNチャネルM
OSFET4の閥値電圧以上のゲート電圧VG をゲート
端子7に印加する。それにより、ドレイン端子3とソー
ス端子5との間の抵抗値が小さくなり、NチャネルMO
SFET4がスイッチ作用して導通状態となる。
In order to perform such a switching operation, a control terminal 10 is connected to a charge pump 8. Therefore, when the signal input to control terminal 10 is at the active level, charge pump 8 operates and N-channel M
The gate voltage V G of the above clique value voltage OSFET4 applied to the gate terminal 7. As a result, the resistance between the drain terminal 3 and the source terminal 5 decreases, and the N-channel MO
The SFET 4 operates as a switch and becomes conductive.

【0007】また、OSC19はチャージポンプ8に一
定周波数の昇圧動作用クロック信号を供給している。チ
ャージポンプ8は、この一定周波数のクロック信号に基
づいて一定値のゲート電圧をNチャネルMOSFET4
に供給している。
The OSC 19 supplies the charge pump 8 with a clock signal for boosting operation at a constant frequency. The charge pump 8 applies a constant gate voltage to the N-channel MOSFET 4 based on the constant frequency clock signal.
To supply.

【0008】電流リミツタ13は、電流検出用の固定抵
抗器11の両端電圧から電流値を検出し、過電流が流れ
た際にチャージポンプ8の動作を止め、過剰な電流が流
れた際、回路を遮断する働きをしている。
The current limiter 13 detects the current value from the voltage across the fixed resistor 11 for current detection, stops the operation of the charge pump 8 when an overcurrent flows, and sets a circuit when an excessive current flows. It works to cut off.

【0009】[0009]

【発明が解決しようとする課題】ところで、係る従来の
チャージポンプ内蔵型パワースイッチにあっては、解決
すべき次の問題が残されている。
However, the conventional power switch with a built-in charge pump has the following problems to be solved.

【0010】図12で示されたように、NチャネルMO
SFET4のソース・ドレイン間オン抵抗を、ソース・
ドレイン間の電流量に関係なく一定の値に設定してい
る。そのため、ソース・ドレイン間電流が増大すると、
ソース・ドレイン間の電圧降下が大きくなり、パワース
イッチの出力電圧が低下する。
[0010] As shown in FIG.
The source-drain on-resistance of SFET4 is
It is set to a constant value irrespective of the amount of current between drains. Therefore, when the source-drain current increases,
The voltage drop between the source and the drain increases, and the output voltage of the power switch decreases.

【0011】このような特性をもつ従来のパワースイッ
チを機器の電源制御回路等に使用すると、機器内の各デ
バイスの消費電流が増大した場合、それら各デバイスに
供給される電源電圧が低下するといった不都合がある。
When a conventional power switch having such characteristics is used for a power supply control circuit or the like of a device, if the current consumption of each device in the device increases, the power supply voltage supplied to each device decreases. There are inconveniences.

【0012】なお、NチャネルMOSFETのソース・
ドレイン間オン抵抗を一定値に設定した点は、次の理由
による。
Note that the source of the N-channel MOSFET is
The reason why the on-resistance between drains is set to a constant value is as follows.

【0013】NチャネルMOSFETをオン動作させる
際、ゲート端子に印加するゲート電圧VG の値が、Nチ
ャネルMOSFETのVG −RON特性の「オン状態」に
相当する一定値(例えば図5中のVG1)であることに対
応させている。
[0013] When for N-channel MOSFET ON operation, the value of the gate voltage V G applied to the gate terminal, a constant value corresponding to the "ON state" of V G -R ON characteristics of N-channel MOSFET (e.g. FIG. 5 V G1 ).

【0014】したがって、本発明の目的は、パワースイ
ッチの出力電流が増大した場合でも、出力電圧の変化を
小さく抑え、また機器の消費電流が増大して電源電圧が
低下したような場合でも、誤動作の発生などを防止でき
る所要のスイッチング素子機能を備えた特にチャージポ
ンプ内蔵型のパワースイッチと、これを用いた電圧制御
方法を提供することにある。
[0014] Therefore, an object of the present invention is to suppress a change in the output voltage even when the output current of the power switch is increased, and to prevent a malfunction even when the power consumption voltage is reduced due to an increase in the current consumption of the device. In particular, it is an object of the present invention to provide a power switch with a built-in charge pump, which has a required switching element function capable of preventing generation of a voltage, and a voltage control method using the power switch.

【0015】[0015]

【課題を解決するための手段】本発明のパワースイッチ
は、ゲート電極に電源電圧よりも高いゲート電圧が印加
されたときにスイッチ・オン動作するオン抵抗値の極め
て小さいNチャネル形等の電界効果トランジスタと、入
力端子および出力端子間を流れる回路電流値を検出し、
この回路電流値を前記電界効果トランジスタの両端間に
比例する電圧値に変換および増幅して出力する電流検出
回路と、この電流検出回路から電圧を供給され、この電
圧に正の相関をもつ周波数の矩形波クロック信号を生成
して出力する電圧制御発振回路と、この電圧制御発振回
路からのクロック信号が入力され、前記電界効果トラン
ジスタのソース・ドレイン間抵抗値がゲート電圧増大に
よって減少する電圧範囲の前記ゲート電圧を前記電界効
果トランジスタに印加するチャージポンプ回路と、を備
えている。
SUMMARY OF THE INVENTION A power switch of the present invention is an N-channel type or the like having an extremely small on-resistance, which performs a switch-on operation when a gate voltage higher than a power supply voltage is applied to a gate electrode. Detects the value of the circuit current flowing between the transistor and the input and output terminals,
A current detection circuit for converting and amplifying the circuit current value to a voltage value proportional to both ends of the field effect transistor, outputting the voltage, and a voltage supplied from the current detection circuit and having a frequency having a positive correlation with the voltage. A voltage-controlled oscillation circuit that generates and outputs a square-wave clock signal, and a clock signal from the voltage-controlled oscillation circuit, and a voltage range in which the source-drain resistance of the field-effect transistor decreases due to an increase in gate voltage. A charge pump circuit for applying the gate voltage to the field effect transistor.

【0016】この場合、前記電流検出回路を電圧検出手
段に代えて、入力端子および出力端子間の電圧すなわち
前記電界効果トランジスタの両端間の電圧を検出し、増
幅して出力するように構成することも可能である。
In this case, the current detection circuit is configured to detect a voltage between an input terminal and an output terminal, that is, a voltage between both ends of the field effect transistor, and amplify and output the voltage between the input terminal and the output terminal instead of the voltage detection means. Is also possible.

【0017】係るパワースイッチを用いた本発明の電圧
制御方法は、ゲート電極に電源電圧よりも高いゲート電
圧が印加されたときにスイッチ・オン動作するオン抵抗
値の極めて小さい電界効果トランジスタをスイッチング
素子として用い、スイッチ回路の入力端子および出力端
子間を流れる回路電流値を検出すると共に、この回路電
流値を前記電界効果トランジスタの両端間に比例した電
圧値に変換して増幅し、この電圧値に正の相関をもつ周
波数の矩形波クロック信号を受け取って、前記電界効果
トランジスタのソース・ドレイン間抵抗値がゲート電圧
増大によって減少する電圧範囲の前記ゲート電圧を前記
電界効果トランジスタに印加することにより、前記ソー
ス・ドレイン間の電圧降下を抑制する。
According to the voltage control method of the present invention using such a power switch, a field effect transistor having an extremely small on-resistance value that switches on when a gate voltage higher than a power supply voltage is applied to a gate electrode is used as a switching element. And a circuit current value flowing between the input terminal and the output terminal of the switch circuit is detected, and the circuit current value is converted to a voltage value proportional to both ends of the field-effect transistor and amplified. Receiving a square wave clock signal having a frequency having a positive correlation, and applying the gate voltage of the voltage range in which the source-drain resistance of the field-effect transistor decreases due to an increase in the gate voltage to the field-effect transistor, The voltage drop between the source and the drain is suppressed.

【0018】したがって、以上から、本発明のパワース
イッチを流れる電流は、電流検出回路によって検出され
る。この電流検出回路では、入力端子から入って出力端
子から流出する電流を電圧に変換する。その際、出力端
子以外への漏れ電流は極めて小さいために無視できる。
Therefore, from the above, the current flowing through the power switch of the present invention is detected by the current detection circuit. In this current detection circuit, a current flowing from an input terminal and flowing out of an output terminal is converted into a voltage. At this time, the leakage current to the terminals other than the output terminal can be ignored because it is extremely small.

【0019】また、この電流検出回路内においては、検
出した電流値に比例した電圧値を適当な大きさに増幅
し、パワースイッチの入出力間電流すなわちスイッチン
グ素子のNチャネルMOSFETのソース・ドレイン間
電流に比例した電圧を生成する。この生成電圧は、電流
検出回路内の電圧出力端子から出力され、電圧制御発振
回路に供給される。この電圧制御発振回路は、電圧出力
端子からの出力電圧に正の相関をもつ周波数の矩形波信
号を生成してチャージポンプ回路に供給する。
Further, in this current detection circuit, a voltage value proportional to the detected current value is amplified to an appropriate magnitude, and the current between the input and output of the power switch, that is, between the source and drain of the N-channel MOSFET of the switching element is amplified. Generates a voltage proportional to the current. This generated voltage is output from a voltage output terminal in the current detection circuit and is supplied to a voltage controlled oscillation circuit. This voltage controlled oscillation circuit generates a rectangular wave signal having a frequency having a positive correlation with the output voltage from the voltage output terminal, and supplies it to the charge pump circuit.

【0020】チャージポンプ回路では、入力される矩形
波の周波数に対応した出力電圧特性を有しており、ソー
ス・ドレイン間電流が増大して電圧制御発振回路からの
出力周波数が増加するに伴い、チャージポンプ出力電圧
すなわちNチャネルMOSFETのゲート電圧が増大す
る。
The charge pump circuit has an output voltage characteristic corresponding to the frequency of the input rectangular wave. As the source-drain current increases and the output frequency from the voltage controlled oscillation circuit increases, The charge pump output voltage, that is, the gate voltage of the N-channel MOSFET increases.

【0021】NチャネルMOSFETとしては、保有す
るオン抵抗特性によって、ソース・ドレイン間電流の増
大に伴って、NチャネルMOSFETのオン抵抗は低く
なり、ソース・ドレイン間の電圧降下すなわちパワース
イッチの出力電圧が低下するのを抑えることができる。
As the N-channel MOSFET has an on-resistance characteristic, the on-resistance of the N-channel MOSFET decreases with an increase in the current between the source and the drain, and the voltage drop between the source and the drain, that is, the output voltage of the power switch. Can be suppressed from decreasing.

【0022】[0022]

【発明の実施の形態】以下、本発明によるパワースイッ
チおよびこれを用いた電源電圧制御方法の実施の形態に
ついて、図面を参照して詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a power switch and a power supply voltage control method using the same according to the present invention will be described in detail with reference to the drawings.

【0023】図1のブロック図に示すように、本発明に
よるパワースイッチの最良の実施の形態は、次の各部よ
りなっている。
As shown in the block diagram of FIG. 1, the preferred embodiment of the power switch according to the present invention comprises the following units.

【0024】電流検出回路2を有し、ここではパワース
イッチとしての入出力端子1,6間を流れる電流値を電
圧値に変換する。また、スイッチング素子として働くパ
ワートランジスタであるNチャネルMOSFET4を有
し、これはパワースイッチ内でスイッチ動作するオン抵
抗値の極めて小さいものであり、ソース・ドレイン電極
の各端子3,5とゲート電極の端子7よりなっている。
また、電圧制御発振回路(以下、VCOという)9を有
し、ここでは入力電圧の上昇に伴い、周波数の増加する
矩形波信号を出力するようになっている。さらに、VC
O9から供給される矩形波信号の周波数増加に伴って出
力電圧が上昇する特性をもつチャージポンプ8が備わっ
ている。
A current detection circuit 2 is provided, which converts a current value flowing between the input / output terminals 1 and 6 as a power switch into a voltage value. It also has an N-channel MOSFET 4 which is a power transistor serving as a switching element, which has an extremely small on-resistance value for performing a switching operation in the power switch, and has terminals 3 and 5 of source / drain electrodes and a gate electrode. It consists of terminal 7.
It also has a voltage-controlled oscillation circuit (hereinafter, referred to as VCO) 9 which outputs a rectangular wave signal whose frequency increases with an increase in input voltage. Furthermore, VC
A charge pump 8 having a characteristic that the output voltage increases with an increase in the frequency of the rectangular wave signal supplied from O9 is provided.

【0025】入力端子1は電流検出回路2の入力端子l
INに接続され、出力端子lO とNチャネルMOSFET
4のドレイン端子3が接続されている。NチャネルMO
SFET4のソース端子5はパワースイッチの出力端子
6に接続されている。電流検出回路2の電圧出力端子V
O はVCO9の制御端子に接続されている。VCO9の
出力端子はチャージポンプ8の昇圧動作用クロック入力
端子に接続され、チャージポンプ8の電圧出力端子はN
チャネルMOSFET4のゲート端子7に接続されてい
る。パワースイッチの制御端子10はチャージポンプ8
の制御入力端子に接続されている。また、電流検出回路
2の過電流検出信号端子Limit から出力される過電流検
出信号は、チャージポンプ8の過電流検出信号入力端子
に接続されている。
The input terminal 1 is an input terminal l of the current detection circuit 2.
Connected to IN, an output terminal l O and N-channel MOSFET
4 are connected to the drain terminal 3. N-channel MO
The source terminal 5 of the SFET 4 is connected to the output terminal 6 of the power switch. Voltage output terminal V of current detection circuit 2
O is connected to the control terminal of the VCO 9. The output terminal of the VCO 9 is connected to the clock input terminal for boosting operation of the charge pump 8, and the voltage output terminal of the charge pump 8 is N
It is connected to the gate terminal 7 of the channel MOSFET 4. The control terminal 10 of the power switch is a charge pump 8
Is connected to the control input terminal of The overcurrent detection signal output from the overcurrent detection signal terminal Limit of the current detection circuit 2 is connected to the overcurrent detection signal input terminal of the charge pump 8.

【0026】以上の構成により、次のように動作および
作用する。図1〜図6の各図において、パワースイッチ
は、制御端子10に入力される制御信号が「オフ状態」
であれば、チャージポンプ8が昇圧動作を行わない。そ
のため、NチャネルMOSFET4のゲート電圧(ゲー
ト端子7の電圧)がMOSFETの閥値電圧未満とな
り、NチャネルMOSFET4のソース・ドレイン抵抗
が大きい状態(「オフ状態」)になる。その結果として
スイッチもまた「オフ状態」となる。
With the above configuration, the operation and operation are performed as follows. In each of FIGS. 1 to 6, the power switch has a control signal input to the control terminal 10 in an “off state”.
If so, the charge pump 8 does not perform the boosting operation. Therefore, the gate voltage of the N-channel MOSFET 4 (the voltage of the gate terminal 7) becomes lower than the threshold voltage of the MOSFET, and the source / drain resistance of the N-channel MOSFET 4 becomes large ("OFF state"). As a result, the switch is also in the “off state”.

【0027】制御信号10に入力される制御信号が「オ
ン状態」になると、チャージポンプ8が昇圧動作を行
い、電源電圧より高く、NチャネルMOSFET4に対
してこれがほぼ槻略オン状態になるゲート電圧を供給す
る。それにより、NチャネルMOSFET4のソース・
ドレイン抵抗値が100ミリオーム程度まで抵下し、パ
ワースイッチとして「オン動作」を行う。
When the control signal input to the control signal 10 is turned on, the charge pump 8 performs a boosting operation, and is higher than the power supply voltage. Supply. Thereby, the source of the N-channel MOSFET 4 is
The drain resistance drops to about 100 mOhm, and the power switch performs an "ON operation".

【0028】パワースイッチの入出力端子1,6間を流
れる電流は、電流検出回路2によって検出される。電流
検出回路2では、入力端子IINから流入し、出力端子I
O から流出する電流を電圧に変換する。この際、出力端
子IO 以外への漏れ電流は極めて小さいため無視するこ
とができる。
The current flowing between the input / output terminals 1 and 6 of the power switch is detected by a current detection circuit 2. In the current detection circuit 2, the current flows from the input terminal I IN and the output terminal I IN
Converts the current flowing out of O to voltage. At this time, since the leakage current to portions other than the output terminal IO is extremely small, it can be ignored.

【0029】また、この電流検出回路2内では、検出し
た電流量に比例した電圧を適当な大きさに増幅し、パワ
ースイッチの入出力間電流、つまりNチャネルMOSF
ET4のソース・ドレイン間に比例した電圧を生成して
いる。この電圧は、電流検出回路2の電圧出力端子VO
から出力され、VCO9に供給される。
In the current detection circuit 2, a voltage proportional to the detected current amount is amplified to an appropriate magnitude, and a current between the input and output of the power switch, that is, an N-channel MOSFET is amplified.
A voltage proportional to the source and drain of ET4 is generated. This voltage is a voltage output terminal V O of the current detection circuit 2.
And is supplied to the VCO 9.

【0030】図3中、符号14で示す特性のように、V
CO9は、その電圧に正の相関をもつ周波数の矩形波信
号を生成してチャージポンプ回路8に供給する。
In FIG. 3, as indicated by the characteristic indicated by reference numeral 14, V
The CO 9 generates a rectangular wave signal having a frequency having a positive correlation with the voltage and supplies the signal to the charge pump circuit 8.

【0031】また、図4中の符号15で示すように、チ
ャージポンプ回路8は、入力される矩形波の周波数に対
し出力電圧特性を有している。したがって、ソース・ド
レイン間電流が増加し、VCO9の出力周波数が増加す
るに伴い、チャージポンプ回路8の出力電圧すなわちN
チャネルMOSFET4のゲート電圧VG が増加する。
As shown by reference numeral 15 in FIG. 4, the charge pump circuit 8 has an output voltage characteristic with respect to the frequency of the input rectangular wave. Therefore, as the source-drain current increases and the output frequency of the VCO 9 increases, the output voltage of the charge pump circuit 8, that is, N
Gate voltage V G of the channel MOSFET4 increases.

【0032】図5中の符号16で示すように、Nチャネ
ルMOSFET4がオン抵抗特性をもっているため、ソ
ースドレイン間の電流が増加するに伴い、NチャネルM
OSFET4のオン抵抗が低くなる。そのため、ソース
ドレイン間の電圧降下すなわちパワースイッチの出力電
圧の低下を抑えることができる。
As indicated by reference numeral 16 in FIG. 5, the N-channel MOSFET 4 has an on-resistance characteristic.
The on-resistance of the OSFET 4 decreases. Therefore, a voltage drop between the source and the drain, that is, a decrease in the output voltage of the power switch can be suppressed.

【0033】その結果、図6に示すように、本実施の形
態のパワースイッチの電流電圧特性18は、従来例の電
流電圧特性17に比べて、ソース・ドレイン間電流が増
加しても出力電圧の低下が少なくなる。
As a result, as shown in FIG. 6, the current-voltage characteristic 18 of the power switch of the present embodiment is different from the current-voltage characteristic 17 of the prior art in that the output voltage is higher even if the source-drain current increases. Is less reduced.

【0034】なお、電流検出回路2が過電流を検出した
場合は、出力信号Limitをアクティブにしてチャージポ
ンプ回路8の動作を停止させ、パワースイッチに過電流
が流れるのを防止することができる。
When the current detection circuit 2 detects an overcurrent, the operation of the charge pump circuit 8 is stopped by activating the output signal Limit to prevent the overcurrent from flowing to the power switch.

【0035】[0035]

【実施例】図2を参照すると、本実施例は、ゲートカッ
トオフ電圧が5Vで、ソースゲート間電圧が8Vの場
合、約50ミリオーム、ソースゲート間電圧が12Vの
場合約30ミリオームのオン抵抗値を有するパワースイ
ッチ内においてスイッチの役割をするNチャネルMOS
FET4を有し、パワースイッチの入出力端子1,6間
を流れる電流値を電圧値に変換する抵抗値約10ミリオ
ームの固定固定抵抗器11を有し、増幅率100程度の
入力端子が高インピーダンスな演算増幅器12を有し、
入力電圧の上昇とともに周波数の増加する矩形波信号を
出力する電圧制御発振回路(VCO)9を有し、そして
入力矩形波信号の周波数増加とともに出力電圧が上昇す
る特性を有するチャージポンプ回路8を有している。
Referring to FIG. 2, this embodiment has an on-resistance of about 50 mOhm when the gate cut-off voltage is 5 V and the source-gate voltage is 8 V, and about 30 mOhm when the source-gate voltage is 12 V. N-channel MOS acting as switch in power switch having value
It has an FET 4 and a fixed resistor 11 having a resistance of about 10 milliohms for converting a current flowing between the input and output terminals 1 and 6 of the power switch into a voltage. An input terminal having an amplification factor of about 100 has a high impedance. Operational amplifier 12,
It has a voltage controlled oscillator (VCO) 9 for outputting a rectangular wave signal whose frequency increases as the input voltage increases, and a charge pump circuit 8 having a characteristic that the output voltage increases as the frequency of the input rectangular wave signal increases. doing.

【0036】入力端子1は電流検出用の固定抵抗器11
のマイナス端子に接続され、他方の端子はNチャネルM
OSFET4のドレイン端子3に接続されている。Nチ
ャネルMOSFET4のソース端子5はパワースイッチ
の出力端子6に接続されている。固定抵抗器11の両端
は、演算増幅器12の2つの入力端子にそれぞれ接続さ
れている。演算増幅器12の出力端子はVCO9の制御
端子に接続されている。VCO9の出力端子はチャージ
ポンプ8の昇圧動作用クロック入力端子に接続され、チ
ャージポンプ8の電圧出力端子はNチャネルMOSFE
T4のゲート端子7に接続されている。パワースイッチ
の制御端子10はチャージポンプ8の制御入力端子に接
続されている。また、固定抵抗器11の両端は電流リミ
ツタ13の2カ所の入力端子に接続されており、電流リ
ミツタ13の過電流検出信号端子から出力される過電流
検出信号は、チャージポンプ8の過電流検出信号入力端
子に接続されている。
The input terminal 1 is a fixed resistor 11 for detecting current.
, And the other terminal is an N-channel M
It is connected to the drain terminal 3 of the OSFET 4. The source terminal 5 of the N-channel MOSFET 4 is connected to the output terminal 6 of the power switch. Both ends of the fixed resistor 11 are connected to two input terminals of the operational amplifier 12, respectively. An output terminal of the operational amplifier 12 is connected to a control terminal of the VCO 9. The output terminal of the VCO 9 is connected to the clock input terminal for boost operation of the charge pump 8, and the voltage output terminal of the charge pump 8 is an N-channel MOSFET.
It is connected to the gate terminal 7 of T4. The control terminal 10 of the power switch is connected to the control input terminal of the charge pump 8. Both ends of the fixed resistor 11 are connected to two input terminals of the current limiter 13, and the overcurrent detection signal output from the overcurrent detection signal terminal of the current limiter 13 Connected to signal input terminal.

【0037】以上の構成により、本実施例では次のよう
に動作および作用する。図2に示すパワースイッチは、
制御端子10に入力される制御信号がTTLレベルの
“L”状態(「オフ状態」)の場合は、チャージポンプ
8が昇圧動作を行わないため、NチャネルMOSFET
4のゲート電圧(ゲート端子7の電圧)がほとんどゼロ
ボルトとなり、NチャネルMOSFET4のカットオフ
電圧(5V)以下となるため、NチャネルMOSFET
4のソースドレイン抵抗は、100キロオーム以上とな
り、パワースイッチとしても「オフ状態」となる。
With the above configuration, the present embodiment operates and operates as follows. The power switch shown in FIG.
When the control signal input to the control terminal 10 is in the “L” state (“off state”) of the TTL level, the charge pump 8 does not perform the boosting operation, so that the N-channel MOSFET
4 becomes almost zero volts and is equal to or lower than the cut-off voltage (5 V) of the N-channel MOSFET 4, so that the N-channel MOSFET
The source / drain resistance of No. 4 is 100 kΩ or more, and the power switch is in the “off state”.

【0038】制御信号10に入力される制御信号がTT
Lレベルの“H”状態(「オン状態」)になると、チャ
ージポンプ8が昇圧動作を行い、枚略10Vという、電
滞電圧5Vより高い、ゲート電圧をNチャネルMOSF
ET4のゲート端子7に供給するため、NチャネルMO
SFET4のソースドレイン抵抗値が50ミリオーム程
度まで低下し、パワースイッチとして「オン動作」を行
う。
The control signal input to the control signal 10 is TT
When the L level goes to the “H” state (“ON state”), the charge pump 8 performs a step-up operation, and the gate voltage is increased to approximately 10 V, which is higher than the stagnant voltage of 5 V, and the gate voltage is reduced to N channel MOSF.
In order to supply to the gate terminal 7 of ET4, an N-channel MO
The source / drain resistance value of the SFET 4 decreases to about 50 mOhm, and the power switch performs "ON operation".

【0039】パワースイッチの入出力端子1,6間を流
れる電流は、NチャネルM08FET4と直列に接続し
た固定抵抗11での電圧降下として検出される。本実施
例での抵抗値は10ミリオームのため、1アンペアの電
流が流れると10ミリボルトの電圧降下が発生する。
The current flowing between the input / output terminals 1 and 6 of the power switch is detected as a voltage drop across the fixed resistor 11 connected in series with the N-channel M08 FET4. Since the resistance value in this embodiment is 10 milliohms, a voltage drop of 10 millivolts occurs when a current of 1 amp flows.

【0040】なお、この場合、電流リミツタ13や演算
増幅器12の入力端子は高インピーダンスであるため、
これらに流れる電流は無視できる。
In this case, since the input terminals of the current limiter 13 and the operational amplifier 12 have high impedance,
The current flowing through them is negligible.

【0041】次に、固定抵抗11の電圧降下として検出
されたNチャネルMOSFET4のソースドレイ3ン電
流に比例した電圧は、演算増幅器12で約100倍に増
幅される。本発明のパワースイッチに1アンペアの電流
が流れると約1Vの電圧がVCO9に供給される。
Next, the voltage proportional to the source drain current of the N-channel MOSFET 4 detected as the voltage drop of the fixed resistor 11 is amplified by the operational amplifier 12 about 100 times. When a current of 1 amp flows through the power switch of the present invention, a voltage of about 1 V is supplied to the VCO 9.

【0042】図8の特性図において、本実施例のVCO
9は符号20のように入力電圧に対し指数関数的に増加
する周波数fの矩形波信号を発振し、例えば、パワース
イッチに1Aの電流が流れた場合VCO出力周波数は約
40KHzとなる。次に、VCO9から発振された該矩
形波信号はチャージポンプ8の昇圧動作用クロック入力
端子に供給される。チャージポンプ8は、入力される矩
形波の周波数fに対して、図10の21のような出力電
圧特性を有している。したがって、パワースイッチに流
れる電流が0.1Aの場合、VCO9の入力電圧は0.
1V、VCO9の出力周波数は約10KHz、チャージ
ポンプ8の出力電圧は約8Vとなる。また、パワースイ
ッチに流れる電流が2Aの場合、VCO9の入力電圧は
2V、VCO9の出力周波数は約100KHz、チャー
ジポンプ8の出力電圧は約12Vとなる。このように本
実施例のパワースイッチでは、パワースイッチを流れる
電流が0.1Aから2Aへ増加するとNチャネルMOS
FET4のゲート電圧VGが8Vから12Vへと増加す
る。
In the characteristic diagram of FIG. 8, the VCO of this embodiment
Numeral 9 oscillates a rectangular wave signal having a frequency f that increases exponentially with respect to the input voltage as indicated by reference numeral 20. For example, when a current of 1 A flows through the power switch, the VCO output frequency is about 40 KHz. Next, the rectangular wave signal oscillated from the VCO 9 is supplied to a clock input terminal for boost operation of the charge pump 8. The charge pump 8 has an output voltage characteristic as indicated by 21 in FIG. 10 with respect to the frequency f of the input rectangular wave. Therefore, when the current flowing through the power switch is 0.1 A, the input voltage of the VCO 9 is 0.1 V.
The output frequency of the VCO 9 is about 10 KHz, and the output voltage of the charge pump 8 is about 8 V. When the current flowing through the power switch is 2 A, the input voltage of the VCO 9 is 2 V, the output frequency of the VCO 9 is about 100 KHz, and the output voltage of the charge pump 8 is about 12 V. Thus, in the power switch of this embodiment, when the current flowing through the power switch increases from 0.1 A to 2 A, the N-channel MOS
The gate voltage VG of the FET 4 increases from 8V to 12V.

【0043】ここで、NチャネルMOSFET4は、図
10中の符号22ようなオン抵抗特性を有してるため、
前述のようにパワースイッチに流れる電流が0.1Aか
ら2Aに増加し、ゲート電圧VG が8Vから12Vに上
昇するにつれて、NチャネルMOSFET4のオン抵抗
は、50ミリオームから30ミリオームまで低下する。
このNチャネルMOSFET4のオン抵抗の低下によ
り、NチャネルMOSFET4のソース・ドレイン間の
電圧降下は抑制され、パワースイッチ全体での電圧降下
も抑制される。
Here, the N-channel MOSFET 4 has an on-resistance characteristic as indicated by reference numeral 22 in FIG.
As the current flowing in the power switch as described above is increased to 2A from 0.1 A, the gate voltage V G rises to 12V 8V, the on-resistance of N-channel MOSFET4 is reduced from 50 milliohms to 30 milliohms.
Due to the decrease in the on-resistance of the N-channel MOSFET 4, the voltage drop between the source and the drain of the N-channel MOSFET 4 is suppressed, and the voltage drop in the entire power switch is also suppressed.

【0044】結果的に、本実施例のパワースイッチの出
力電流一出力電圧特性は図11中の符号23のようにな
る。NチャネルMOSFET4のオン抵抗値が一定の場
合の電流電圧特性24に比較して、本実施例の電流電圧
特性23は、パワースイッチを流れる電流が増加しても
出力電圧の低下が少ないことを表わしている。
As a result, the output current-output voltage characteristic of the power switch according to the present embodiment is as indicated by reference numeral 23 in FIG. Compared to the current-voltage characteristic 24 in the case where the on-resistance value of the N-channel MOSFET 4 is constant, the current-voltage characteristic 23 of the present embodiment indicates that the output voltage does not decrease much even if the current flowing through the power switch increases. ing.

【0045】なお、図2で示された電流リミツタ13
は、固定抵抗器11の両端の電位差を監視しており、パ
ワースイッチに流れる電流量が規定値(本実施例では
2.5A)を超過して過電流となった場合、出力信号を
アクティブにしてチャージポンプ8の動作を停止させ、
パワースイッチに過電流が流れるのを防止している。
The current limiter 13 shown in FIG.
Monitors the potential difference between both ends of the fixed resistor 11, and activates the output signal when the amount of current flowing through the power switch exceeds a specified value (2.5 A in this embodiment) and becomes an overcurrent. To stop the operation of the charge pump 8,
This prevents overcurrent from flowing through the power switch.

【0046】一方、図7は、第2の実施の形態を示して
いる。
FIG. 7 shows a second embodiment.

【0047】この場合、パワースイッチ内のスイッチ動
作を行うオン抵抗値の極めて小さいNチャネルMOSF
ET4と、該NチャネルMOSFET4の両端の電圧を
検出する演算増幅器12と、入力電圧の上昇とともに周
波数の増加する矩形波信号を出力する電圧制御発振回路
(VCO)9と、入力矩形波信号の周波数増加とともに
出力電圧が上昇する特性を有するチャージポンプ8で構
成される。
In this case, an N-channel MOSF having an extremely small on-resistance for performing a switching operation in the power switch is provided.
ET4, an operational amplifier 12 for detecting a voltage between both ends of the N-channel MOSFET 4, a voltage controlled oscillator (VCO) 9 for outputting a square wave signal whose frequency increases with an increase in the input voltage, and a frequency of the input square wave signal It comprises a charge pump 8 having the characteristic that the output voltage increases with the increase.

【0048】入力端子1は電流リミツタ13の電流入力
端子に接続され、電流リミツタ13の電流出力端子はN
チャネルMOSFET4のドレイン端子3と接続されて
いる。NチャネルMOSFET4のソース端子5はパワ
ースイッチの出力端子6に接続されている。演算増幅器
12の入力端子の一方は入力端子1に接続され、他方
は、出力端子6に接続されている。演算増幅器12の出
力端子はVC09の制御電圧入力端子に接続されてい
る。VCO9の出力端子はチャージポンプ8の昇圧動作
用クロック入力端子に接続されている。チャージポンプ
8の電圧出力端子はNチャネルMOSFET4のゲート
端子7に接続されている。パワースイッチの制御端子1
0はチャージポンプ8の制御入力端子に接続されてい
る。また、電流リミツタ13の過電流検出信号端子Limi
t から出力される過電流検出信号は、チャージポンプ8
の過電流検出信号入力端子に接続されている。
The input terminal 1 is connected to the current input terminal of the current limiter 13, and the current output terminal of the current limiter 13 is N
It is connected to the drain terminal 3 of the channel MOSFET 4. The source terminal 5 of the N-channel MOSFET 4 is connected to the output terminal 6 of the power switch. One of the input terminals of the operational amplifier 12 is connected to the input terminal 1, and the other is connected to the output terminal 6. The output terminal of the operational amplifier 12 is connected to the control voltage input terminal of VC09. An output terminal of the VCO 9 is connected to a clock input terminal for boost operation of the charge pump 8. The voltage output terminal of the charge pump 8 is connected to the gate terminal 7 of the N-channel MOSFET 4. Power switch control terminal 1
0 is connected to the control input terminal of the charge pump 8. Also, an overcurrent detection signal terminal Limi of the current limiter 13
The overcurrent detection signal output from the t
Is connected to the overcurrent detection signal input terminal.

【0049】以上の構成により、第2の実施の形態にお
いては、次のように動作および作用する。
With the above-described configuration, the second embodiment operates and operates as follows.

【0050】図2のパワースイッチは、制御端子10に
入力される制御信号が「オフ状態」の場合は、チャージ
ポンプ8が昇圧動作を行わないため、NチャネルMOS
FET4のゲート電圧(ゲート端子7の電圧)がMOS
FETの閥値電圧未満となり、NチャネルMOSFET
4のソース・ドレイン抵抗が大きい状態(「オフ状
態」)になるため、スイッチとしても「オフ状態」とな
る。
In the power switch shown in FIG. 2, when the control signal input to the control terminal 10 is in the "OFF state", the charge pump 8 does not perform the boosting operation.
The gate voltage of FET4 (the voltage of gate terminal 7) is MOS
N-channel MOSFET below the threshold voltage of FET
Since the source / drain resistance of No. 4 is large ("off state"), the switch is also "off state".

【0051】制御信号10に入力される制御信号が「オ
ン状態」になると、チャージポンプ8が昇圧動作を行
い、電源電圧より高く、NチャネルMOSFET4にN
チャネルMOSFET4が槻略オン状態になるゲート電
圧を供給するため、NチャネルM0SFET4のソース
・ドレイン抵抗値が100ミリオーム程度まで低下し、
パワースイッチとして「オン動作」を行う。
When the control signal input to the control signal 10 is turned on, the charge pump 8 performs a boosting operation and is higher than the power supply voltage.
In order to supply the gate voltage at which the channel MOSFET 4 is almost turned on, the source / drain resistance of the N-channel MOSFET 4 drops to about 100 mOhm,
Perform "ON operation" as a power switch.

【0052】入力端子1と出力端子6に接続された演算
増幅器12は、入力端子1と出力端子6の間の電位差を
検出している。この入出力端子間電圧VI −VO は、主
にNチャネルMOSFET4のオン抵抗による電圧降下
であり、電流リミツタ13は、その内部抵抗が非常に小
さく作られているため無視できる。演算増幅器13で検
出された入出力端子間電圧は、演算増幅器内で適当な大
きさに増幅され、VCO9に供給される。VCO9は、
図3中の符号14のように、該電圧に正の相関を持つ周
波数の矩形波信号を生成し、該矩形波信号をチャージポ
ンプ回路8に供給する。チャージポンプ回路8は、入力
される矩形波の周波数に対して図4中の符号15のよう
な出力電圧特性を有している。
The operational amplifier 12 connected to the input terminal 1 and the output terminal 6 detects a potential difference between the input terminal 1 and the output terminal 6. The output terminal voltage V I -V O is predominantly a voltage drop due to the on resistance of the N-channel MOSFET 4, current Rimitsuta 13 is negligible since the internal resistance is made very small. The voltage between the input and output terminals detected by the operational amplifier 13 is amplified to an appropriate magnitude in the operational amplifier and supplied to the VCO 9. VCO 9
As shown by reference numeral 14 in FIG. 3, a rectangular wave signal having a frequency having a positive correlation with the voltage is generated, and the rectangular wave signal is supplied to the charge pump circuit 8. The charge pump circuit 8 has an output voltage characteristic as indicated by reference numeral 15 in FIG. 4 with respect to the frequency of the input rectangular wave.

【0053】したがって、パワースイッチの入出力間電
圧VI −VO が増加するにつれて、VCO9に入力され
る電圧が上昇し、チャージポンプ8に入力される矩形波
信号の周波数も増加する。すると、チャージポンプ8の
出力電圧、つまり、NチャネルMOSFET4のゲート
電圧VG も増加することとなる。
Therefore, as the input / output voltage V I -V O of the power switch increases, the voltage input to the VCO 9 increases, and the frequency of the rectangular wave signal input to the charge pump 8 also increases. Then, the output voltage of the charge pump 8, i.e., so that also increases the gate voltage V G of the N-channel MOSFET 4.

【0054】ここで、NチャネルMOSFET4は、図
5中の符号16のようなオン抵抗特性を有しているた
め、パワースイッチの入出力間電流が増加し、入出力電
圧VI−VO が増加するにつれてNチャネルMOSFE
Tのオン抵抗が低くなり、NチャネルMOSFET4の
ソース・ドレイン間の電圧降下がそれだけ抑制される。
Since the N-channel MOSFET 4 has an on-resistance characteristic as indicated by reference numeral 16 in FIG. 5, the current between the input and output of the power switch increases, and the input / output voltage V I -V O is reduced. N channel MOSFE as it increases
The ON resistance of T is reduced, and the voltage drop between the source and the drain of the N-channel MOSFET 4 is suppressed accordingly.

【0055】結果的に、図6に示すように、本発明のパ
ワースイッチの電流−電圧特性18は、従来例の電流電
圧特性17に比べて、ソースドレイン間電流が増加して
も出力電圧の低下が少なくなる。
As a result, as shown in FIG. 6, the current-voltage characteristic 18 of the power switch of the present invention is different from the current-voltage characteristic 17 of the prior art in that the output voltage of the power switch increases even if the source-drain current increases. The drop is less.

【0056】なお、電流リミツタ13は、過電流を検出
した場合、出力信号Limitをアクティブにしてチャージ
ポンプ回路8の動作を停止させ、パワースイッチに過電
流が流れるのを防止している。
When an overcurrent is detected, the current limiter 13 activates the output signal Limit to stop the operation of the charge pump circuit 8, thereby preventing the overcurrent from flowing to the power switch.

【0057】[0057]

【発明の効果】以上説明したように、本発明によるチャ
ージポンプ内蔵型パワースイッチは、パワースイッチに
流れる電流量が増加した場合の電圧降下を抑制できるこ
とである。これにより、本発明のパワースイッチを使用
した機器において、消費電流が大きく変動した場合に
も、該機器内のデバイスに供給される電源電圧の変動が
小さくする事ができ、電源電圧変動による誤動作を防止
することができる。
As described above, the power switch with a built-in charge pump according to the present invention can suppress a voltage drop when the amount of current flowing through the power switch increases. As a result, in a device using the power switch of the present invention, even when the current consumption fluctuates greatly, the fluctuation of the power supply voltage supplied to the devices in the device can be reduced, and malfunction due to the power supply voltage fluctuation can be prevented. Can be prevented.

【0058】その理由は、本発明のパワースイッチは、
電圧降下の原因となっている内部NチャネルMOSFE
Tのオン抵抗を、パワースイッチに流れる電流の増加と
ともに、減少させることができる構造となっているため
である。
The reason is that the power switch of the present invention
Internal N-channel MOSFE causing voltage drop
This is because the ON resistance of T can be reduced as the current flowing through the power switch increases.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるチャージポンプ内蔵型パワースイ
ッチの第1の実施の形態を示すブロック図である
FIG. 1 is a block diagram showing a first embodiment of a power switch with a built-in charge pump according to the present invention.

【図2】第1の実施例を示すブロック図である。FIG. 2 is a block diagram showing a first embodiment.

【図3】第1の実施の形態のVCOのVCO発振周波数
特性を表すグラフである。
FIG. 3 is a graph showing VCO oscillation frequency characteristics of the VCO according to the first embodiment.

【図4】第1の実施の形態のチャージポンプのチャージ
ポンプ出力電圧特性を示すグラフである。
FIG. 4 is a graph showing a charge pump output voltage characteristic of the charge pump according to the first embodiment.

【図5】第1の実施の形態のNチャネルMOSFETの
オン抵抗特性を示すグラフである。
FIG. 5 is a graph showing on-resistance characteristics of the N-channel MOSFET according to the first embodiment.

【図6】第1の実施の形態のチャージポンプ内蔵型パワ
ースイッチの電流電圧特性を示すグラフである。
FIG. 6 is a graph showing current-voltage characteristics of the power switch with a built-in charge pump according to the first embodiment;

【図7】本発明による第2の実施の形態を示すブロック
図である。
FIG. 7 is a block diagram showing a second embodiment according to the present invention.

【図8】第1の実施例のVCOのVCO発振周波数特性
を示すグラフである。
FIG. 8 is a graph showing VCO oscillation frequency characteristics of the VCO of the first embodiment.

【図9】第1の実施例のチャージポンプのチャージポン
プ出力電圧特性を示すすグラフである。
FIG. 9 is a graph showing a charge pump output voltage characteristic of the charge pump of the first embodiment.

【図10】第1の実施例のNチャネルMOSFETのオ
ン抵抗特性を示すグラフである。
FIG. 10 is a graph showing on-resistance characteristics of the N-channel MOSFET of the first embodiment.

【図11】第1の実施例のチャージポンプ内蔵型パワー
スイッチの電流電圧特性を示すグラフである。
FIG. 11 is a graph showing current-voltage characteristics of the power switch with a built-in charge pump according to the first embodiment.

【図12】従来のチャージポンプ内蔵型パワースイッチ
を示すブロック図である。
FIG. 12 is a block diagram showing a conventional power switch with a built-in charge pump.

【符号の説明】[Explanation of symbols]

1 入力端子 2 電流検出回路 3 ドレイン端子 4 NチャネルMOSFET 5 ソース端子 6 出力端子 7 ゲート端子 8 チャージポンプ回路 9 VCO lO 制御端子 11 固定抵抗器 12 演算増幅器 13 電流リミツタ 14 VCO発振周波数特性 15 チャージポンプ出力電圧特性 16 NチャネルMOSFETオン抵抗特性 17 従来例の電流電圧特性 18 電流電圧特性 19 0SC 20 第1の実施例のVCO発振周波数特性 21 第1の実施例のチャージポンプ出力電圧特性 22 第1の実施例のNチャネルMOSFETオン抵抗
特性 23 第1の実施例の電流電圧特性 24 従来例の電流電圧特性
REFERENCE SIGNS LIST 1 input terminal 2 current detection circuit 3 drain terminal 4 N-channel MOSFET 5 source terminal 6 output terminal 7 gate terminal 8 charge pump circuit 9 VCO 10 control terminal 11 fixed resistor 12 operational amplifier 13 current limiter 14 VCO oscillation frequency characteristic 15 charge pump Output voltage characteristic 16 N-channel MOSFET on-resistance characteristic 17 Current-voltage characteristic of conventional example 18 Current-voltage characteristic 19 0SC 20 VCO oscillation frequency characteristic of first example 21 Charge pump output voltage characteristic of first example 22 First N-channel MOSFET on-resistance characteristics of the embodiment 23 Current-voltage characteristics of the first embodiment 24 Current-voltage characteristics of the conventional example

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】ゲート電極に電源電圧よりも高いゲート電
圧が印加されたときにスイッチ・オン動作するオン抵抗
値の極めて小さい電界効果トランジスタと、 入力端子および出力端子間を流れる回路電流値を検出
し、この回路電流値を前記電界効果トランジスタの両端
間に比例する電圧値に変換および増幅して出力する電流
検出回路と、 この電流検出回路から電圧を供給され、この電圧に正の
相関をもつ周波数の矩形波クロック信号を生成して出力
する電圧制御発振回路と、 この電圧制御発振回路からのクロック信号が入力され、
前記電界効果トランジスタのソース・ドレイン間抵抗値
がゲート電圧増大によって減少する電圧範囲の前記ゲー
ト電圧を前記電界効果トランジスタに印加するチャージ
ポンプ回路と、を備えていることを特徴とするパワース
イッチ。
1. A field effect transistor having an extremely low on-resistance value that is turned on when a gate voltage higher than a power supply voltage is applied to a gate electrode, and a circuit current value flowing between an input terminal and an output terminal is detected. A current detection circuit for converting and amplifying the circuit current value to a voltage value proportional to both ends of the field-effect transistor and outputting the voltage; and a voltage supplied from the current detection circuit, and having a positive correlation with the voltage. A voltage-controlled oscillation circuit that generates and outputs a square-wave clock signal having a frequency; and a clock signal from the voltage-controlled oscillation circuit,
A charge pump circuit for applying the gate voltage to the field effect transistor in a voltage range in which the source-drain resistance of the field effect transistor decreases as the gate voltage increases.
【請求項2】前記電流検出回路は、前記回路電流値を電
圧値に変換する固定抵抗器と、その電圧値を所要の増幅
率で増幅する高インピーダンス特性の演算増幅器とから
なっていることを特徴とする請求項1に記載のパワース
イッチ。
2. The method according to claim 1, wherein the current detection circuit comprises a fixed resistor for converting the circuit current value to a voltage value, and an operational amplifier having a high impedance characteristic for amplifying the voltage value at a required amplification factor. The power switch according to claim 1, wherein:
【請求項3】前記固定抵抗器に並列に接続されて、この
固定抵抗器の入出力両端の電位差を監視して前記回路電
流値が規定値を超えて過電流となったとき、前記チャー
ジポンプ回路の動作をオフにするオフ信号を出力する過
電流防止用の電流リミッタを有していることを特徴とす
る請求項2に記載のパワースイッチ。
3. The charge pump is connected in parallel with the fixed resistor and monitors a potential difference between input and output terminals of the fixed resistor. When the circuit current value exceeds a specified value and becomes overcurrent, the charge pump 3. The power switch according to claim 2, further comprising a current limiter for preventing an overcurrent that outputs an off signal for turning off the operation of the circuit.
【請求項4】前記電界効果トランジスタが、Nチャネル
MOS形であることを特徴とする請求項1〜3のいずれ
かに記載のパワースイッチ。
4. The power switch according to claim 1, wherein said field effect transistor is an N-channel MOS type.
【請求項5】ゲート電極に電源電圧よりも高いゲート電
圧が印加されたときにスイッチ・オン動作するオン抵抗
値の極めて小さい電界効果トランジスタと、 前記入力端子および出力端子間の電圧すなわち前記電界
効果トランジスタの両端間の電圧を検出し、増幅して出
力する電圧検出手段と、 この電圧検出手段から電圧を供給され、この電圧に正の
相関をもつ周波数の矩形波クロック信号を生成して出力
する電圧制御発振回路と、 この電圧制御発振回路からのクロック信号が入力され、
前記電界効果トランジスタのソース・ドレイン間抵抗値
がゲート電圧増大によって減少する電圧範囲の前記ゲー
ト電圧を前記電界効果トランジスタに印加するチャージ
ポンプ回路と、を備えていることを特徴とするパワース
イッチ。
5. A field-effect transistor having an extremely small on-resistance value that is turned on when a gate voltage higher than a power supply voltage is applied to a gate electrode, and a voltage between the input terminal and the output terminal, that is, the field effect. Voltage detecting means for detecting, amplifying and outputting a voltage between both ends of the transistor; and a voltage supplied from the voltage detecting means, and generating and outputting a square wave clock signal having a frequency having a positive correlation with the voltage. A voltage-controlled oscillation circuit, and a clock signal from the voltage-controlled oscillation circuit,
A charge pump circuit for applying the gate voltage to the field effect transistor in a voltage range in which the source-drain resistance of the field effect transistor decreases as the gate voltage increases.
【請求項6】前記電圧検出手段が、所要の増幅率を有し
て入力端子が高インピーダンス特性の演算増幅器である
ことを特徴とする請求項5に記載のパワースイッチ。
6. The power switch according to claim 5, wherein said voltage detection means is an operational amplifier having a required amplification factor and an input terminal having a high impedance characteristic.
【請求項7】前記電界効果トランジスタが、Nチャネル
MOS形であることを特徴とする請求項5または6に記
載のパワースイッチ。
7. The power switch according to claim 5, wherein said field effect transistor is an N-channel MOS type.
【請求項8】ゲート電極に電源電圧よりも高いゲート電
圧が印加されたときにスイッチ・オン動作するオン抵抗
値の極めて小さい電界効果トランジスタをスイッチング
素子として用い、 スイッチ回路の入力端子および出力端子間を流れる回路
電流値を検出すると共に、この回路電流値を前記電界効
果トランジスタの両端間に比例した電圧値に変換して増
幅し、 この電圧値に正の相関をもつ周波数の矩形波クロック信
号を受け取って、前記電界効果トランジスタのソース・
ドレイン間抵抗値がゲート電圧増大によって減少する電
圧範囲の前記ゲート電圧を前記電界効果トランジスタに
印加することにより、前記ソース・ドレイン間の電圧降
下を抑制する、ことを特徴とするパワースイッチを用い
た電圧制御方法。
8. A switching circuit comprising: a field effect transistor having an extremely small on-resistance value which is turned on when a gate voltage higher than a power supply voltage is applied to a gate electrode; And amplifies the circuit current value by converting the circuit current value into a voltage value proportional to both ends of the field effect transistor, and a square wave clock signal having a frequency having a positive correlation with the voltage value. Receiving the source of the field effect transistor
By applying a gate voltage in a voltage range in which a drain-to-drain resistance value decreases with an increase in a gate voltage to the field-effect transistor to suppress a voltage drop between the source and the drain, a power switch is used. Voltage control method.
【請求項9】前記回路電流値を固定抵抗器によって電圧
値に変換し、この電圧値を演算増幅器によって増幅する
ことを特徴とする請求項8に記載のパワースイッチを用
いた電圧制御方法。
9. The voltage control method using a power switch according to claim 8, wherein the circuit current value is converted into a voltage value by a fixed resistor, and the voltage value is amplified by an operational amplifier.
【請求項10】前記電界効果トランジスタの出力電圧の
低下は、出力電流との相関において前記回路電流値が増
大した場合でも、オン抵抗値一定の場合の電流−電圧特
性と比較して最小に抑えられることを特徴とする請求項
8または9に記載のパワースイッチを用いた電圧制御方
法。
10. A decrease in output voltage of the field-effect transistor is minimized even when the circuit current value increases in correlation with an output current, as compared with a current-voltage characteristic when an on-resistance value is constant. A voltage control method using a power switch according to claim 8 or 9,
【請求項11】前記電界効果トランジスタが、Nチャネ
ルMOS形であることを特徴とする請求項8〜10のい
ずれかに記載のパワースイッチを用いた電圧制御方法。
11. The voltage control method using a power switch according to claim 8, wherein said field effect transistor is an N-channel MOS type.
JP13310197A 1997-05-23 1997-05-23 Power switch and voltage control method using the same Expired - Fee Related JP3259658B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13310197A JP3259658B2 (en) 1997-05-23 1997-05-23 Power switch and voltage control method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13310197A JP3259658B2 (en) 1997-05-23 1997-05-23 Power switch and voltage control method using the same

Publications (2)

Publication Number Publication Date
JPH10326117A true JPH10326117A (en) 1998-12-08
JP3259658B2 JP3259658B2 (en) 2002-02-25

Family

ID=15096853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13310197A Expired - Fee Related JP3259658B2 (en) 1997-05-23 1997-05-23 Power switch and voltage control method using the same

Country Status (1)

Country Link
JP (1) JP3259658B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117439013A (en) * 2023-11-29 2024-01-23 无锡力芯微电子股份有限公司 Load switch chip with rapid overvoltage response

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117439013A (en) * 2023-11-29 2024-01-23 无锡力芯微电子股份有限公司 Load switch chip with rapid overvoltage response

Also Published As

Publication number Publication date
JP3259658B2 (en) 2002-02-25

Similar Documents

Publication Publication Date Title
US7420356B2 (en) Current direction detection circuit and switching regulator having the same
US6046577A (en) Low-dropout voltage regulator incorporating a current efficient transient response boost circuit
US5892400A (en) Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator
US6768370B2 (en) Internal voltage step-down circuit
US6346834B1 (en) Power on reset circuit
US20070139839A1 (en) Overcurrent detection circuit and switching circuit
US7005881B2 (en) Current sensing for power MOSFET operable in linear and saturated regions
KR980004970A (en) Internal power supply circuit
US5892389A (en) Method and circuit for current limiting of DC-DC regulators
JPH057931B2 (en)
US5510735A (en) Comparator circuit for generating a control signal corresponding to a difference voltage between a battery voltage and a power supply voltage
JP2020166384A (en) Power supply circuit
JP2003114727A (en) Electric power source circuit
US6163468A (en) Start up circuits and bias generators
JP3259658B2 (en) Power switch and voltage control method using the same
JP3543509B2 (en) Voltage stabilization circuit
KR20040079821A (en) Bias voltage generating circuit and differential amplifier
US6603295B2 (en) Circuit configuration for the generation of a reference voltage
JP2002156281A (en) Infrared detecting device
KR970007378A (en) Supply Voltage Detection Circuit of Semiconductor Memory Device
KR20050026921A (en) Current shutdown circuit for active bias circuit having process variation compensation
JP2871309B2 (en) Power supply voltage detection circuit
US11082018B2 (en) Circuit employing MOSFETs and corresponding method
JPH03131916A (en) Constant voltage circuit
CN117492508A (en) LDO circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20071214

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20081214

LAPS Cancellation because of no payment of annual fees