[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH10312743A - 電子放出素子、電子源基板および画像形成装置の製造方法 - Google Patents

電子放出素子、電子源基板および画像形成装置の製造方法

Info

Publication number
JPH10312743A
JPH10312743A JP13446797A JP13446797A JPH10312743A JP H10312743 A JPH10312743 A JP H10312743A JP 13446797 A JP13446797 A JP 13446797A JP 13446797 A JP13446797 A JP 13446797A JP H10312743 A JPH10312743 A JP H10312743A
Authority
JP
Japan
Prior art keywords
electron
thin film
conductive thin
manufacturing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13446797A
Other languages
English (en)
Inventor
Seiji Mishima
誠治 三島
Kazuya Shigeoka
和也 重岡
Mitsutoshi Hasegawa
光利 長谷川
Kazuhiro Mitsumichi
和宏 三道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP13446797A priority Critical patent/JPH10312743A/ja
Publication of JPH10312743A publication Critical patent/JPH10312743A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 低コストで且つ容易に大面積に膜厚の一様な
素子電極を形成し均一な表面伝導型電子放出素子および
それを有する電子源基板、画像形成装置の製造方法を提
供する。 【解決手段】 対向する素子電極間を連絡する導電性薄
膜に電子放出部を有する電子放出素子の製造方法におい
て、素子電極形成材料を含む溶液で構成される液滴を絶
縁基板上の所定の位置に付与する工程と、該素子電極間
に、導電性薄膜形成材料を含む液滴を付与する工程と、
これらの液滴を同時に焼成して、素子電極および導電性
薄膜を形成する工程と、該導電性薄膜の一部に電子放出
部を形成する工程とを有することを特徴とする電子放出
素子の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子放出素子、電
子源基板および画像形成装置の製造方法に関する。
【0002】
【従来の技術】従来より電子放出素子には大別して熱電
子放出素子と冷陰極電子放出素子を用いた2種類のもの
が知られている。冷陰極電子放出素子には電界放出型
(以下、「FE型」という。)金属/絶縁層/金属型
(以下、「MIM型」という。)や表面伝導型電子放出素
子等がある。FE型の例としては[W.P.Dyke
&W.W.Doran:“Field Emissio
n”,Advance inElectron Phy
sics,8,89(1956)]あるいは[C.A.
Spindt:“Physical Properti
es of thin−film field emi
ssion cathodes withmolybd
eniumcones”,J.Appl.Phys.,
47,5248(1976)]等に開示されたものが知
られている。
【0003】MIM型では[C.A.Mead:“Op
eration of Tunnel−Emissio
n Devices”,J.Appl.Phys.,3
2,646(1961)]等に開示されたものが知られ
ている。表面伝導型電子放出素子型の例としては、
[M.I.Elinson:Radio Eng.El
ectron Phys.,10,1290(196
5)]等に開示されたものがある。
【0004】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に膜面に平行に電流を流すことによ
り、電子放出が生ずる。この表面伝導型電子放出素子と
しては、前記エリンソン等によるSnO2 薄膜を用いた
もの、Au薄膜によるもの[G.Dittmer:Th
in Solid Films,9,317(197
2)]、In2 3 /SnO2 薄膜によるもの[M.H
artwell andC.G.Fonstad:IE
EE Trans.ED Conf.,519(197
5)]、カーボン薄膜によるもの[荒木久他:真空、第
26巻、第1号、22頁(1983)]等が報告されて
いる。
【0005】これらの表面伝導型電子放出素子の典型的
な例として前述のM.ハートウェルの素子構成を図14
に模式的に示す。同図において1は基板である。4は導
電性薄膜で、H型形状のパターンにスパッタで形成され
た金属酸化物薄膜等からなり、後述の通電フォーミング
と呼ばれる通電処理により電子放出部5が形成される。
尚、図中の素子電極間隔Lは0.5〜1mm、W´は
0.1mmで設定されている。なお、電子放出部5の位
置および形状は、不確定なため模式的に表わしてある。
【0006】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜4を予め通電
フォーミングと呼ばれる通電処理によって電子放出部5
を形成するのが一般的であった。即ち、通電フォーミン
グとは前記導電性薄膜4両端に直流電圧あるいは非常に
ゆっくりとした昇電圧、例えば1V/分程度を印加通電
し、導電性薄膜を局所的に破壊、変形もしくは変質せし
め、電気的に高抵抗な状態にした電子放出部5を形成す
ることである。尚、電子放出部5は導電性薄膜4の一部
に亀裂が発生しその亀裂付近から電子放出が行われる。
前記通電フォーミング処理をした表面伝導型電子放出素
子は、上述導電性薄膜4に電圧を印加し、素子に電流を
流すことにより上述の電子放出部5より電子を放出せし
めるものである。上述の表面伝導型放出素子は構造が単
純で製造も容易であることから、大面積にわたって多数
の素子を配列形成できる利点がある。そこでこの特徴を
生かせるような色々な応用が研究されている。例えば、
荷電ビーム源、画像表示装置等の表示装置があげられ
る。
【0007】図15は、特開平2−56822号に開示
されている電子放出素子の構成を示す。同図において1
は基板、2および3は素子電極、4は導電性薄膜、5は
電子放出部である。この電子放出素子基板の製造方法と
しては、様々な方法があるが、例えば基板1に一般的な
真空蒸着技術や、フォトリソグラフィ技術により素子電
極2、3を形成する。次いで導電性薄膜4は分散塗布法
によって形成する。その後、素子電極2、3に電圧を印
加し通電処理を施すことによって電子放出部5を形成す
る。
【0008】
【発明が解決しようとする課題】しかしながら、上記の
ような構成の表面伝導型電子放出素子を製造する従来の
方法は、半導体プロセスを主とする方法によるため、工
程数が多く、現行の技術では大面積に電子放出素子を形
成することが困難であって、特殊かつ高価な製造装置を
必要とし、生産コストが高いといった欠点があった。そ
こで本出願人らは、表面伝導型電子放出素子およびそれ
を有する電子源基板、画像形成装置、およびそれらの製
造方法として金属含有溶液を液滴の状態で基板上に付与
して素子電極を形成し、その素子を絶縁基板上にマトリ
ックス状に配列した電子源基板を検討している。
【0009】この検討の結果、電子源基板の作製手順
が、以下の(1)〜(4)の順番で行われる場合に以下
のような問題点を見出した。 (1)素子電極となる導電性物質を含む液滴を、インク
ジェット方式にて基板に付与する。 (2)基板全体を焼成し、付与された液滴に含まれる溶
媒を蒸発させ、素子電極を作製する。 (3)列方向配線、絶縁層、行方向配線を印刷工程もし
くはフォトリソグラフィ工程にて作製する。 (4)電子放出部が形成される導電性薄膜を導電性薄膜
の構成元素を含む液滴をインクジェット方式にて基板に
付与した後、焼成することによって作製する。
【0010】このような手法においては、高温(300
〜600℃)の工程を素子電極、導電膜を作製する際に
経験するため、基板の変形が増したり、作製コストの増
大につながっていた。それを防ぐために導電膜を真空蒸
着とフォトリソグラフィ法の組み合わせで作製すること
も提案されているが、この方法は作製コスト、歩留まり
の双方で大型基板作製には不適である。
【0011】さらに、素子電極の表面は、電子放出部が
形成される導電性薄膜との間に良好な接合を確保するた
めに表面状態を可能な限り均一かつ清浄な状態にしてい
く必要があるが、素子電極を作製した後の行配線、絶縁
層、列配線を作製していく過程でそれが損なわれること
があり、基板作成における歩留まりの低下を招いてい
た。
【0012】そこで本発明の目的は、低コストで且つ容
易に大面積に膜厚の一様な素子電極を形成し均一な表面
伝導型電子放出素子およびそれを有する電子源基板、画
像形成装置の製造方法を提供するものである。
【0013】
【課題を解決するための手段および作用】上記目的を達
成すべくなされた本発明の電子放出素子基板の製造方法
は、上述した課題を解決するために鋭意検討を行って成
されたものである。すなわち、本発明は、対向する素子
電極間を連絡する導電性薄膜に電子放出部を有する電子
放出素子の製造方法において、素子電極形成材料を含む
溶液で構成される液滴を絶縁基板上の所定の位置に付与
する工程と、該素子電極間に、導電性薄膜形成材料を含
む液滴を付与する工程と、これらの液滴を同時に焼成し
て、前記素子電極および前記導電性薄膜を形成する工程
と、該導電性薄膜の一部に電子放出部を形成する工程と
を有することを特徴としている。通常、素子電極形成材
料または導電性薄膜形成材料を含む溶液とは、それぞれ
素子電極形成材料を含む有機金属の溶液、または導電性
薄膜形成材料を含む有機金属の溶液である。
【0014】この、素子電極形成材料を含む溶液の液滴
は、インクジェット方式で付与されることが望ましく、
このインクジェット方式は熱的エネルギーの付与により
気泡を発生させ液滴を吐出させる方式であることがより
好ましい。また、本発明により製造される一対の素子電
極のギャップ幅、および素子電極のそれぞれの幅は液滴
を付与するピッチによって制御でき、一対の素子電極の
それぞれの幅はノズル列のノズルの数によっても制御で
き、その膜厚は液滴の量および/または数によって制御
することができる。また、上述の方法により一対の素子
電極を形成する工程ならびにそれらに配線する工程と該
一対の素子電極間を連絡する導電性薄膜を形成する工程
と該導電性薄膜に通電処理を行って電子放出部を形成し
て電子放出素子を製造できる。
【0015】本発明において、これらの素子電極形成材
料を含む有機金属の溶液および導電性薄膜形成材料を含
む有機金属の溶液は、上述のように同時に焼成されるた
め、それぞれの含有金属への熱分解温度は、実質的に同
じであることが好ましい。
【0016】また、上述の方法により複数個の一対の素
子電極を形成する工程ならびにそれらを配線によって接
続する工程と該一対の素子電極間を連絡する導電性薄膜
を形成する工程と該導電性薄膜に通電処理を行って電子
放出部を形成して複数個の電子放出素子を形成した電子
源を製造できる。
【0017】また、上述の方法により複数個の一対の素
子電極を形成する工程ならびにそれらを配線によって接
続する工程と該一対の素子電極間を連絡する導電性薄膜
を形成する工程と該電子源となるリアプレートと螢光膜
を有するフェースプレートとを相互に対向するように支
持枠を介して接合させる工程と該導電性薄膜に通電処理
を行って電子放出部を形成して複数個の電子放出素子を
形成し電子源とする工程を行い表示パネルとすることが
できる。
【0018】また、上述の方法により複数個の一対の素
子電極を形成する工程ならびにそれらを配線によって接
続する工程と該一対の素子電極間を連絡する導電性薄膜
を形成する工程と該電子源となるリアプレートと蛍光膜
を有するフェースプレートとを相互に対向するように支
持枠を介して接合させる工程と該導電性薄膜に通電処理
を行って電子放出部を形成して複数個の電子放出素子を
形成し電子源とする工程を行い表示パネルとする工程と
該表示パネルに少なくとも駆動回路を接続させることを
特徴とする画像形成装置を製造することができる。
【0019】
【発明の実施の形態】以下、図面を参照しながら本発明
を説明する。平面型表面伝導型電子放出素子について図
6で説明する。図6は、本発明の一実施例に係わる平面
型表面伝導型電子放出素子の基本的な構成を示す模式的
平面図、A−A’断面図である。図6において1は基
板、2と3は素子電極、4は導電性薄膜、5は電子放出
部である。
【0020】基板1としては、石英ガラス、Na等の不
純物含有量を低減させたガラス、青板ガラス、スパッタ
法等によりSiO2 を堆積させたガラス基板およびアル
ミナ等のセラミックス基板等を用いることができる。対
向する素子電極2、3の材料としては、一般的な導電材
料を用いられ、例えばNi、Cr、Au、Mo、W、P
t、Ti、Al、Cu、Pd等の金属或は合金、Pd、
As、Ag、Au、RuO2 、Pd−Ag等の金属或は
金属酸化物とガラス等から構成される印刷導体、In2
3 −SnO2 等の透明導電体およびポリシリコン等の
半導体材料等から選択することができる。
【0021】素子電極2、3間の間隔L1は好ましくは
数百Åないし百μmである。また素子電極2、3間に印
加する電圧は低い方が望ましく、再現良く作成すること
が要求されるため、好ましい素子電極間隔L1は数μm
ないし数十μmである。素子電極2、3の幅W1は電極
の抵抗値および電子放出特性から、数μmないし数百μ
mであり、また素子電極2、3の膜厚dは、数百Åない
し数μmが好ましい。さらに好ましくは素子電極の形
状、間隔は導電性薄膜4の膜厚分布によって適宜設定さ
れる。
【0022】電子放出部を含む部位である導電性薄膜4
は、良好な電子放出特性を得るために微粒子で構成され
た微粒子膜が特に好ましく、その膜厚は、素子電極2、
3および後述する通電フォーミング条件等によって適宜
設定されるが、好ましくは数Åないし数千Åで、特に好
ましくは10Åないし500Åである。そのシート抵抗
値は、103 〜107 Ω/□である。
【0023】導電性薄膜4を構成する材料は、Pd、P
t、Ru、Ag、Au、Ti、In、Cu、Cr、F
e、Zn、Sn、Ta、W、Pb等の金属、PdO、S
nO2、In23 、PbO、Sb23 等の酸化物、H
fB2 、ZrB2 、LaB6 、CeB6 、YB4 、Gd
4 等の硼化物、TiC、ZrC、HfC、TaC、S
iC、WC等の炭化物、TiN、ΖrN、HfN等の窒
化物、Si、Ge等の半導体、カーボン等があげられ
る。
【0024】ここで述べる微粒子膜とは複数の微粒子が
集合した膜であり、その微細構造として、微粒子が個々
に分散配置した状態のみならず、微粒子が互いに隣接、
あるいは重なり合った状態(島状も含む)の膜を指して
おり、微粒子の粒径は、数Åから数千Åであり、好まし
くは10Åから200Åである。
【0025】図1(a〜g)は、それぞれ本発明に係る
電子源基板の製造方法を示す平面図およびそれらのA−
A’断面図、図3は本発明の製造方法により作製される
表面伝導型電子放出素子の一例を示す平面図およびA−
A’断面図である。図1および図3において、1は基
板、2,3は素子電極、4は導電性薄膜、5は電子放出
部、6は絶縁膜、7は液滴付与装置、8は液滴である。
また、図1の10および11はそれぞれX方向配線およ
びY方向配線、21は液滴付与装置、8は液滴である。
【0026】液滴付与装置7としては、任意の液滴を形
成できる装置であればどのような装置でもかまわない
が、特に十数ngから数十ng程度の範囲で制御が可能
で、且つ数十ng程度以上の微少量の液滴が容易に形成
できるインクジェット方式の装置等を用いることができ
る。
【0027】このインクジェット装置の具体例を図1
6、図17に示す。図16は、バブルジェット方式のイ
ンクジェット装置を示し、同図において、221は基
板、222は熱発生部、223は支持基板、224は液
流路、225は第1ノズル、226は第2ノズル、22
7はインク流路間隔壁、228、229はインク液室、
2210、2211はインク液の供給口、2212は天
井板をそれぞれ示す。
【0028】また、図17はピエゾジェット方式のイン
クジェット装置を示し、同図において、231はガラス
製第1ノズル、232はガラス製第2ノズル、233は
円筒型ピエゾ、234はフィルター、235、236は
インク液供給チューブ、237は電気信号入力端子をそ
れぞれ示す。なお、図16、17において、ノズルを2
本で示したが、これに限るものではない。また、液滴の
材料としては、液滴が形成できる状態であればどのよう
な状態でもかまわないが、水、溶剤等に前述の金属等を
分散、溶解した、溶液、有機金属溶液等がある。
【0029】以下、本発明に係る電子放出素子を形成し
て電子源基板を作成する方法について詳細に説明する。
まずはじめに、絶縁性基板1を有機溶剤等で充分洗浄し
乾燥させた後、列方向配線10(図1(a))、絶縁膜
6(図1(b))ともう一方の素子電極と接続する行方
向配線11(図1(c))、を順次形成する。
【0030】次に上記基板に液滴付与装置7を用いて素
子電極2、3を形成する材料を含有した溶液の液滴8を
それぞれが行方向配線10または列方向配線11と接続
するように順次付与し(図1(d))、液的に含まれる
溶媒を蒸発させる。この際に100℃程度で短時間の熱
処理を加えてもよい。
【0031】さらに液滴付与装置21を用い、導電性薄
膜を形成する材料を含有した溶液の液滴22を付与し
(図1(e))、300〜400℃で焼成することによ
って素子電極2,3および導電性薄膜4をそれぞれ形成
する(図1(f))。
【0032】電子放出部5は導電性薄膜4の一部に形成
された高抵抗の亀裂であり、通電フォーミング等により
形成される。また亀裂内には数Åないし数百Åの粒径の
導電性微粒子を有することもある。この導電性微粒子は
導電性薄膜4を構成する物質の少なくとも一部の元素を
含んでいる。また、電子放出部5およびその近傍の導電
性薄膜4は、炭素あるいは炭素化合物を有することもあ
る。
【0033】通電フォーミングは素子電極2,3間に不
図示の電源より通電を行ない、導電性薄膜4を局所的に
破壊、変形もしくは変質せしめ、構造を変化させた部位
を形成させるものである。この局所的に構造変化させた
部位を電子放出部5と呼ぶ(図1(g))。通電フォー
ミングの電圧波形の例を図7に示す。電圧波形は、パレ
ス波形が好ましく、パルス波高値が一定の電圧パルスを
連続的に印加する場合(図7(a))とパルス波高値を
増加させながら、電圧パルスを印加する場合(図7
(b))について説明する。
【0034】図7(a)におけるT1およびT2は電圧
波形のパルス幅とパルス間隔であり、T1を1μ秒〜1
0m秒、T2を10μ秒〜100m秒とし、三角波の波
高値(通電フォーミング時のピーク電圧)は表面伝導型
電子放出素子形態に応じて適宜選択し、適当な真空度、
例えば10-5Torr程度の真空雰囲気下で、数秒から
数十分間電圧を印加する。なお、素子電極間に印加する
波形は三角波に限定されるものではなく、矩形波など所
望の波形を採用することができる。図7(b)における
T1およびT2は、図7(a)と同様であり、三角波の
波高値(通電フォーミング時のピーク電圧)は、例えば
0.1V/ステップ程度づつ増加させ適当な真空雰囲気
下で印加する。
【0035】なお、この場合の通電フォーミング処理は
パルス間隔T2中に、導電性薄膜4を局所的に破壊、変
形しない程度の電圧、例えば0.1V程度の電圧で素子
電流を測定して抵抗値を求め、その抵抗値が例えば1M
Ω以上の抵抗を示した時に通電フォーミング終了とす
る。
【0036】次に通電フォーミングを終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。活性化工程
とは、例えば10-4〜10-5Torr程度の真空度で、
通電フォーミングと同様、パルス波高値が一定の電圧パ
ルスを繰り返し印加する処理のことであり、真空中に存
在する有機物質に起因する炭素あるいは炭素化合物を導
電性薄膜上に堆積させ、素子上を流れる電流を測定した
素子電流、および素子から放出される電流を測定した放
出電流を著しく変化させる処理である。活性化工程は素
子電流、放出電流を測定しながら、例えば放出電流が飽
和した時点で終了する。また印加する電圧パルスは動作
駆動電圧(完成した電子放出素子を動作させるときの電
圧)で行うことが好ましい。
【0037】なお、ここで炭素あるいは炭素化合物とは
グラファイト(単、多結晶双方を指す)、非晶質カーボ
ン(非晶質カーボンと多結晶グラファイトの混合物を指
す)であり、その膜厚は500Å以下が好ましく、より
好ましくは300Å以下である。
【0038】こうして作成した電子放出素子をフォーミ
ング工程および活性化処理工程における真空度よりも高
い真空度の雰囲気下において動作駆動させるのが良い。
またさらに高い真空度の雰囲気下で、80℃〜150℃
の加熱後動作駆動させることが望ましい。なお、フォー
ミング工程および活性化処理工程における真空度よりも
高い真空度とは、例えば約10-6Torr以上の真空度
であり、より好ましくは超高真空系であり、新たに炭素
あるいは炭素化合物が導電性薄膜上にほとんど堆積しな
い真空度である。こうすることによって素子電流、放出
電流を安定化させることが可能になる。
【0039】次に本発明の画像形成装置の製造方法につ
いて述べる。画像形成装置に用いられる電子源基板は複
数の表面伝導型電子放出素子を基板上に配列することに
より形成される。表面伝導型電子放出素子の配列の方式
には表面伝導型電子放出素子を並列に配置し、個々の素
子の両端を配線で接続するはしご型配置(以下はしご型
配置電子源基板と呼ぶ)や、表面伝導型電子放出素子の
一対の素子電極にそれぞれX方向配線、Y方向配線を接
続した単純マトリクス配置(以下マトリクス型配置電子
源基板と呼ぶ)が挙げられる。なお、はしご型配置電子
源基板を有する画像形成装置には電子放出素子からの電
子の飛翔を制御する電極である制御電極(グリッド電
極)を必要とする。図5は、図3の表面伝導型電子放出
素子を用いたマトリクス型配置電子源基板の一例を示す
平面図およびそのA−A’断面図である。
【0040】以下、本発明に係る電子源の構成につい
て、図8を用いて説明する。図8において、71は電子
源基板、72はX方向配線、73はY方向配線である。
74は表面伝導型電子放出素子、75は結線である。
【0041】同図において電子源基板71に用いる基板
は前述したガラス基板等であり、用途に応じて形状が適
宜設定される。m本のX方向配線72は、Dx1、Dx
2、..Dxmからなり、Y方向配線73は、Dy1、
Dy2..Dynのn本の配線よりなる。配線は、真空
蒸着法、印刷法、スパッタ法等を用いて形成された導電
性金属等で構成することができ、また、多数の表面伝導
型電子放出素子にほぼ均等な電圧が供給されるように配
線の材料、膜厚、配線幅が適宜設計される。これらm本
のX方向配線72とn本のY方向配線73との間は不図
示の層間絶縁層により電気的に分離されてマトリクス配
線を構成する(m、nは共に正の整数)。
【0042】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特にX方向配線
72とY方向配線73の交差部の電位差に耐え得るよう
に膜厚、材料、製法が設定される。X方向配線72とY
方向配線73は、それぞれ外部端子として引き出され
る。さらに表面伝導型電子放出素子74がm本のX方向
配線72とn本のY方向配線73と結線75によって電
気的に接続されている。
【0043】表面伝導型電子放出素子は基板あるいは不
図示の層間絶縁層上のどちらに形成してもよい。また、
詳しくは後述するが、前記X方向配線72には、X方向
に配列する表面伝導型放出素子74の行を入力信号に応
じて走査するための不図示の走査信号印加手段と電気的
に接続されている。
【0044】一方、Y方向配線73にはY方向に配列す
る表面伝導型放出素子74の各列を入力信号に応じて、
変調するための変調信号を印加するための不図示の変調
信号発生手段と電気的に接続されている。
【0045】さらに表面伝導型電子放出素子の各素子に
印加される駆動電圧は、当該素子に印加される走査信号
と変調信号の差電圧として供給されるものである。上記
構成において、単純なマトリクス配線だけで個別の素子
を選択して独立に駆動可能になる。
【0046】次に、以上のようにして作成したマトリク
ス型配置電子源基板を用いた画像形成装置について、図
9と図10および図11を用いて説明する。図9は画像
形成装置の表示パネルの基本構成図であり、図10は、
図9の画像形成装置に使用される蛍光膜の模式図であ
る。図11はNTSC法のテレビ信号に応じて表示を行
なうための駆動回路のブロック図を示し、その駆動回路
を含む画像形成装置を表わす。図9において81は表面
伝導型電子放出素子を複数配した電子源基板、91は電
子源基板81を固定したリアプレート、96はガラス基
板93の内面に蛍光膜94とメタルバック95等が形成
されたフェースプレートである。92は支持枠であり、
リアプレート91、支持枠92およびフェースプレート
96をフリットガラス等を塗布し、大気中あるいは窒素
中で400〜500℃で10分以上焼成することで封着
して外囲器98を構成する。
【0047】図9において、5は図1における電子放出
部に相当する。82、83は、表面伝導型電子放出素子
の一対の素子電極と接続されたX方向配線およびY方向
配線である。外囲器98は、上述の如くフェースプレー
ト96、支持枠92、リアプレート91で構成される。
リアプレート91は主に電源基板81の強度を補強する
目的で設けられるため、電子源基板81自体で十分な強
度を持つ場合は別体のリアプレート91は不要であり、
電子源基板81に直接支持枠92を封着し、フェースプ
レート96、支持枠92および電子源基板81にて外囲
器98を構成しても良い。またさらには、フェースプレ
ート96、リアプレート91間に、スペーサーとよばれ
る耐大気圧支持部材を設置することで大気圧に対して十
分な強度をもつ外囲器98を構成することもできる。図
10において、102は蛍光体である。蛍光膜94(図
9)はモノクロームの場合は蛍光体102のみから構成
することができる。カラーの蛍光膜の場合は蛍光体の配
列によってブラックストライプあるいはブラックマトリ
クスなどと呼ばれる黒色導電材101と蛍光体102と
で構成される。ブラックストライプ、ブラックマトリク
スを設ける目的は、カラー表示の場合、必要となる三原
色蛍光体の各蛍光体102間の塗り分け部を黒くするこ
とで混色等を目立たなくすることと蛍光膜94における
外光反射によるコントラストの低下を抑制することであ
る。ブラックストライプの材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、光の透
過および反射が少ない材料であればこれに限るものでは
ない。ガラス基板に蛍光体を塗布する方法はモノクロー
ム、カラーによらず沈澱法、印刷法等が用いられる。
【0048】また蛍光膜94(図9)の内面側には通常
メタルバック95が設けられる。メタルバックを設ける
目的は蛍光体の発光のうち内面側への光をフェースプレ
ート96側へ鏡面反射させることにより輝度を向上させ
ること、電子ビーム加速電圧を印加するための電極とし
て作用させること、外囲器内で発生した負イオンの衝突
によるダメージからの蛍光体の保護等である。メタルバ
ックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処
理(通常、「フィルミング」と呼ばれる。)を行い、そ
の後Alを真空蒸着等を用いて堆積させることで作製で
きる。フェースプレート96には、更に蛍光膜94の導
電性を高めるため蛍光膜94の外面側に透明電極(不図
示)を設けてもよい。前述の封着を行う際、カラーの場
合は各色蛍光体と表面伝導型電子放出素子とを対応させ
なくてはならず十分な位置合わせを行なう必要がある。
【0049】外囲器98は不図示の排気管を通じ、10
-7Torr程度の真空度にされ、封止が行なわれる。ま
た外囲器98の封止後の真空度を維持するためにゲッタ
ー処理を行なう場合もある。これは、外囲器98の封止
を行う直前あるいは封止後に抵抗加熱あるいは高周波加
熱等を用いた加熱法により、外囲器98内の所定の位置
(不図示)に配置されたゲッターを加熱し、蒸着膜を形
成する処理である。ゲッターは通常Ba等が主成分であ
り、該蒸着膜の吸着作用により、たとえば1×10-5
いし1×10-7Torrの真空度を維持するものであ
る。なお、表面伝導型電子放出素子のフォーミング以降
の工程は適宜設定される。
【0050】次に、マトリクス型配置電子源基板を用い
て構成した画像形成装置に、NTSC方式のテレビ信号
に基づきテレビジョン表示を行うための駆動回路の概略
構成を図11のブロック図を用いて説明する。図11に
おいて、111は画像表示表示パネル、112は走査回
路、113は制御回路、114はシフトレジスタであ
る。115はラインメモリ、116は同期信号分離回
路、117は変調信号発生器、VxおよびVaは直流電
圧源である。
【0051】以下、各部の機能を説明する。まず表示パ
ネル111は、端子Dox1ないしDoxmおよび端子
Doy1ないしDoynおよび高圧端子Hvを介して外
部の電気回路と接続している。このうち端子Dox1な
いしDoxmには前記表示パネル内に設けられている電
子源、即ち、m行n列の行列状にマトリクス配線された
表面伝導型電子放出素子群を一行(n素子)ずつ順次駆
動してゆくための走査信号が印加される。
【0052】−方、端子Doy1ないしDoynには前
記走査信号により選択された一行の表面伝導型電子放出
素子の各素子の出力電子ビームを制御する為の変調信号
が印加される。高圧端子Hvには、直流電圧源Vaよ
り、例えば10K[V]の直流電圧が供給されるが、こ
れは表面伝導型電子放出素子から放出される電子ビーム
に蛍光体を励起するのに十分なエネルギーを付与するた
めの加速電圧である。次に走査回路112について説明
する。同回路は、内部にm個のスイッチング素子を備え
たものである(図中、S1ないしSmで模式的に示して
いる)。各スイッチング素子は、直流電圧源Vxの出力
電圧もしくは0[V](グランドレベル)のいずれか一
方を選択し、それを表示パネル111の端子Dox1な
いしDoxmと電気的に接続するものである。S1ない
しSmの各スイッチング素子は制御回路113が出力す
る制御信号Tscanに基づいて動作するものであり、
実際には例えばFETのようなスイッチング素子を組み
合わせることにより構成することが可能である。
【0053】なお、直流電圧源Vxは、前記表面伝導型
電子放出素子の特性(電子放出しきい値電圧)に基づき
走査されていない素子に印加される駆動電圧が電子放出
しきい値電圧以下となるような一定電圧を出力するよう
設定されている。
【0054】制御回路113は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる働きをもつものである。次に説明する同
期信号分離回路116より送られる同期信号Tsync
に基づいて各部に対してTscan、TsftおよびT
mryの各制御信号を発生する。
【0055】同期信号分離回路116は外部から入力さ
れるNTSC法のテレビ信号から同期信号成分と輝度信
号成分とを分離するための回路で周波数分離(フィルタ
ー)回路を用いれば構成できるものである。同期信号分
離回路116により分離された同期信号は良く知られる
ように垂直同期信号と水平同期信号よりなるが、ここで
は説明の便宜上Tsync信号として図示した。一方、
前記テレビ信号から分離された画像の輝度信号成分を便
宜上DATA信号と表わすが同信号はシフトレジスタ1
14に入力される。
【0056】シフトレジスタ114は、時系列的にシリ
アルに入力される前記DATA信号を画像の1ライン毎
にシリアル/パラレル変換するためのもので前記制御回
路113より送られる制御信号Tsftに基づいて動作
する(即ち、制御信号Tsftは、シフトレジスタ11
4のシフトクロックであるということもできる。)。シ
リアル/パラレル変換された画像1ライン分(表面伝導
型電子放出素子n素子分の駆動データに相当する)のデ
ータは、Id1ないしIdnのn個の並列信号として前
記シフトレジスタ114より出力される。
【0057】ラインメモリ115は画像1ライン分のデ
ータを必要時間の間だけ記憶するための記憶装置であ
り、制御回路113より送られる制御信号Tmryに従
って適宜Id1ないしIdnの内容を記憶する。記憶さ
れた内容はId1ないしIdnとして出力され変調信号
発生器117に入力される。
【0058】変調信号発生器117は、前記画像データ
Id1ないしIdnの各々に応じて表面伝導型電子放出
素子の各々を適切に駆動変調するための信号源であり、
その出力信号は端子Doy1ないしDoynを通じて表
示パネル111内の表面伝導型電子放出素子に印加され
る。
【0059】本発明に関わる表面伝導型電子放出素子は
放出電流に対して以下の基本特性を有している。即ち、
電子放出には明確なしきい値電圧(Vth)があり、V
th以上の電圧を印加された時のみ電子放出が生じる。
また、電子放出しきい値以上の電圧に対しては素子への
印加電圧の変化に応じて放出電流も変化してゆく。な
お、電子放出素子の材料や構成、製造方法を変えること
により電子放出しきい値の値や印加電圧に対する放出電
流の変化の度合が変わる場合もあるが、いずれにしても
以下のようなことがいえる。
【0060】即ち、本素子にパルス状の電圧を印加する
場合、例えば電子放出閾値以下の電圧を印加しても電子
放出は生じないが、電子放出閾値以上の電圧を印加する
場合には電子ビームが出力される。その際、第一にはパ
ルスの波高値を変化させる事により出力電子ビームの強
度を制御することが可能である。第二には、パルスの幅
を変化させることにより出力される電子ビームの電荷の
総量を制御する事が可能である。
【0061】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式および
パルス幅変調方式等があげられ、電圧変調方式を実施す
るには、変調信号発生器117として、一定長さの電圧
パルスを発生し、入力されるデータに応じて適宜パルス
の波高値を変調するような電圧変調方式の回路を用い
る。またパルス幅変調方式を実施するには、変調信号発
生器117として、一定の波高値の電圧パルスを発生
し、入力されるデータに応じて適宜電圧パルスの幅を変
調するようなパルス幅変調方式の回路を用いるものであ
る。
【0062】以上に説明した一連の動作により本発明に
係る画像表示装置は表示パネル111を用いてテレビジ
ョンの表示を行なうことができる。なお、上記説明中特
に記載しなかったがシフトレジスタ114やラインメモ
リ115はデジタル信号式のものでもアナログ信号式の
ものでも差し支えなく、要は画像信号のシリアル/パラ
レル変換や記憶が所定の速度で行なわれれば良い。デジ
タル信号式を用いる場合には同期信号分離回路116の
出力信号DATAをデジタル信号化する必要があるが、
これは116の出力部にA/D変換器を備えれば可能で
ある。また、これと関連してラインメモリ115の出力
信号がデジタル信号かアナログ信号かにより、変調信号
発生器117に用いられる回路が若干異なったものとな
る。
【0063】まず、デジタル信号の場合について述べ
る。電圧変調方式において変調信号発生器117には、
例えば良く知られるD/A変換回路を用い、必要に応じ
て増幅回路などを付け加えればよい。またパルス幅変調
方式の場合、変調信号発生器117は、例えば高速の発
振器および発振器の出力する波数を計数する計数器(カ
ウンタ)および計数器の出力値と前記メモリの出力値を
比較する比較器(コンパレータ)を組み合せた回路を用
いることにより構成できる。必要に応じて比較器の出力
するパルス幅変調された変調信号を表面伝導型電子放出
素子の駆動電圧にまで電圧増幅するための増幅器を付け
加えてもよい。
【0064】次にアナログ信号の場合について述べる。
電圧変調方式においては変調信号発生器117には、例
えばよく知られるオペアンプなどを用いた増幅回路を用
いればよく、必要に応じてレベルシフト回路などを付け
加えてもよい。またパルス幅変調方式の場合には、例え
ばよく知られる電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧まで電圧増幅するための増幅器を付け加えてもよい。
【0065】このような構成をとり得る本発明に係る画
像表示装置において、各表面伝導型電子放出素子に、容
器外端子Dox1ないしDoxm、Doy1ないしDo
ynを通じて、電圧を印加することにより電子放出さ
せ、高圧端子Hvを通じて、メタルバック95、あるい
は透明電極(不図示)に高圧を印加し、電子ビームを加
速し、蛍光膜94に衝突させ、励起・発光させることで
画像を表示することができる。
【0066】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述の内容に
限られるものではなく、画像形成装置の用途に適するよ
う適宜選択する。また、入力信号例として、NTSC方
式をあげたが、これに限るものでなく、PALやSEC
AM方式などの諸方式でもよく、これよりも、多数の走
査線からなるTV信号(例えば、MUSE法をはじめと
する高品位TV)方式でもよい。
【0067】次に、はしご型配置電子源基板および画像
形成装置について図12および図13を用いて説明す
る。図12は、はしご型配置電子源基板の一例を示す模
式図である。図12において、121は電子源基板、1
22は表面伝導型電子放出素子、123のDx1〜Dx
10は、前記表面伝導型電子放出素子122に接続する
共通配線である。表面伝導型電子放出素子122は、基
板121上に、X方向に並列に複数個配されている(こ
れを素子行と呼ぶ)。この素子行が複数個配置したもの
が、はしご型配置電子源基板である。各素子行の共通配
線123間に適宜駆動電圧を印加することで、各素子行
を独立に駆動させることができる。即ち、電子ビームを
放出させる素子行には、電子放出しきい値以上の電圧
を、電子ビームを放出させない素子行には、電子放出し
きい値以下の電圧を印加すればよい。また、各素子行間
の共通配線Dx2〜Dx9を、Dx2とDx3、Dx4
とDx5のように互いに隣接する配線同士を一本に接続
して、同一配線とするようにしても良い。
【0068】図13は、はしご型配置の電子源を備えた
画像形成装置の構造を示すための図である。136はグ
リッド電極、132は電子が通過するため空孔、133
はDox1,Dox2,...Doxmよりなる容器外
端子である。134は、グリッド電極136と接続され
たG1、G2、....Gnからなる容器外端子、13
5は前述のように各素子行間の共通配線を同一配線とし
た電子源基板である。図13においては、図8、図9と
同一の符号は同一の部材を示す。前述の単純マトリクス
配置の画像形成装置(図9)との違いは、電子源基板9
1とフェースプレート96の間にグリッド電極136を
備えているか否かである。
【0069】グリッド電極136は、表面伝導型電子放
出素子から放出された電子ビームを変調するためのもの
であり、はしご型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して1個ずつ円形の開口132が設けられてい
る。グリッドの形状や設置位置は図13に示したものに
限定されるものではない。例えば、開口としてメッシュ
状に多数の通過口を設けることもできる。
【0070】容器外端子133およびグリッド容器外端
子134は、不図示の制御回路と電気的に接続されてい
る。本例の画像形成装置では、素子行を1列ずつ順次駆
動(走査)していくのと同期してグリッド電極列に画像
1ライン分の変調信号を同時に印加する。これにより、
各電子ビームの蛍光体への照射を制御し、画像を1ライ
ンずつ表示することができる。
【0071】(実施例1)マトリクス状配線および素子
電極を、前述したような図1に示される方法で形成し、
多数の表面伝導型電子放出素子を有する電子源基板を以
下1〜4の手順に従って作製した。図1は本発明におけ
る電子源基板の製造方法を示す図である。図3(a)は
本実施例によって作製した電子源基板上の表面伝導型電
子放出素子の平面図、図3(b)は図3(a)のA−
A’断面図である。
【0072】手順1 絶縁基板1として石英基板を用い、これを有機溶剤等に
より充分に洗浄後、120℃で乾燥させた。該基板1上
に真空成膜技術およびフォトリソグラフィ技術を用いて
NiからなるX方向配線10を形成した(図1
(a))。このとき配線の幅を300μm、その厚さを
500Åとした。さらに真空成膜技術とフォトリソグラ
フィ技術およびエッチング技術を用いて絶縁膜6をX方
向配線10上に形成した(図1(b))。絶縁膜6の厚
さは5000Åとした。そして、真空成膜技術およびフ
ォトリソグラフィ技術を用いてAuからなるY方向配線
11を形成した(図1(e))。配線の幅は200μ
m、厚さは5000Åとした。
【0073】手順2 該基板上に有機白金含有溶液(酢酸白金−モノエタノー
ルアミン錯体1.14wt%(白金成分量0.4wt
%)、イソプロピルアルコール20wt%、 水77.8
1wt%、エチレングリコール1wt%、ポリビニルア
ルコール(PVA)0.05wt%) を、液滴付与装置
7として圧電素子を用いたインクジェット噴射装置を用
いて、隣接する液滴が重なり合うようにX方向配線に添
って複数付与し、素子電極2をX方向配線10に接続す
るように形成した。続いて、この素子電極2から120
μmずらした位置に、隣接する液滴が重なり合うように
X方向配線と平行にずらして複数付与し、Y方向配線1
1と接続するように素子電極3を形成し、これをlmm
ピッチでX方向、Y方向に移動して同様にして形成した
後、100℃で5分間の加熱処理を行った(図1
(d))。隣接液滴間の中心距離D1(図3)は70μ
mで1ノズルからの1つの液滴量は60ngに制御し、
基板に着弾した時のドット径D2(図3)は100μm
だった。
【0074】手順3 次に該基板1上に、導電性薄膜を形成するために有機パ
ラジウム含有溶液(酢酸パラジウム−モノエタノールア
ミン錯体0.66wt%(パラジウム成分量0.15w
t%)、イソプロピルアルコール15wt%、水83.
29wt%、エチレングリコール1wt%、PVA0.
05wt%)を上記液滴付与装置7の一つのノズルを用
いて液滴を付与した。さらに350℃で10分間の加熱
処理を行って、Ptからなる素子電極2、3、および素
子電極2、 3にまたがるように膜厚100Åの酸化パラ
ジウム(PdO)微粒子からなる微粒子膜を形成し導電
性薄膜4とした(図1(f))。素子電極2、3はギャ
ップ間隔をL1=20μm、電極の幅をW1=310μ
m、 その厚さがd=300Åに制御してある。この際、
素子電極の原料となる有機白金錯体と、導電性薄膜の原
料となる有機パラジウム錯体の熱分解温度がともに30
0℃前後と近いため、一度の熱工程にてこの両者を同時
に形成することができる。手順4 さらに電極対2・3の間に電圧を印加し、導電性薄膜4
を通電処理(通電フォーミング)することにより、電子
放出部5を形成し(図1(g))、引き続き活性化工程
を行なった。こうして作製された電子源基板を用いて、
図9に示すようにフェースプレート96、支持枠92、
リアプレート91とで外囲器98を形成し、封止を行っ
て表示パネル、さらには図11に示すようなNTSC方
式のテレビ信号に基づきテレビジョン表示を行うための
駆動回路を有する画像形成装置を作製した。
【0075】本実施例の製造方法により以上の如く作製
した電子放出素子はなんら問題のない良好な特性をしめ
したばかりか、素子電極および導電性薄膜を作製する際
の350℃の高温工程を一回にしているために、作製時
のコストの減少および作製時間の短縮を計ることができ
た。また、X、 Y方向配線を作製した後に素子電極2、
3および導電性薄膜をインクジェット方式にて作製して
いるので、素子電極の表面は作製時のまま清浄に保つこ
とができ、導電性薄膜との接合が基板内で均一かつ良好
に実現され、フォーミング処理の際、導電性薄膜に均一
に電流が流れ、亀裂が一様に形成され、また電子放出素
子にも均一に電流が流れ素子特性のばらつきは少なく、
良好な画像形成装置を歩留まりよく得ることができた。
【0076】(実施例2)実施例1と同様の方法で、素
子電極を形成する液滴が基板上に形成するドットパター
ンD2よりも配列ピッチD1の小さい複数ノズル列を有
する液滴付与装置を用いて素子電極を作製している。そ
の作製方法を図2に示す。実施例1と同じ方法で行方向
配線、 絶縁層、 列方向配線 (不図示) を形成した後、 実
施例1と同じ有機白金含有溶液をノズルN4、N5、N
6およびN7を用いてノズルから同時に一滴づつ付与し
素子電極2を行方向配線と接続するように形成した後、
続いてこの素子電極2から120μmずらした位置にノ
ズルN4、N5、N6およびN7を用いてノズルから同
時に液滴を一滴づつ付与し、素子電極3を列方向配線と
接続するように作製した。その後、実施例1と同じ手法
にて電子源基板を作製し、フェースプレート96、支持
枠92、リアプレート91とで外囲器98を形成し、封
止を行って表示パネル、さらには図11に示すようなN
TSC方式のテレビ信号に基づきテレビジョン表示を行
うための駆動回路を有する画像形成装置を作製した。そ
の結果、実施例1と比してより平坦かつ均一な素子電極
を作製することができ、さらに良好な画像形成装置を得
ることができた。
【0077】(実施例3)本実施例は、図2におけるノ
ズルN3を、電極2では使用せず、電極3では使用した
以外は、実施例2と同様の方法で、素子電極が図4
(b)で示すような形状の表面伝導型電子放出素子を作
製して電子源基板を得た。得られた電子源基板を用い
て、実施例1と同様の方法でフェースプレート96、支
持枠92、 リアプレート91とで外囲器98を形成し、
封止を行って表示パネル、さらには図11に示すような
NTSC方式のテレビ信号に基づきテレビジョン表示を
行うための駆動回路を有する画像形成装置を作製した。
その結果、実施例1と同様の良好な画像形成装置を得る
ことができた。すなわち、本発明の製造方法によれば所
望のノズルを用いて所望の液滴数を所望のピッチで付与
することにより、所望の膜厚・ギャップ幅の一対の素子
電極が得られることがわかった。
【0078】(実施例4)本実施例では、図5(a)に
示される基板上のマトリクス状配線をスクリーン印刷法
で形成した以外は実施例1と同様に表面伝導型電子放出
素子を作製して電子源基板を得た。得られた電子源基板
を用いて、実施例1と同様の方法でフェースプレート9
6、支持枠92、リアプレート91とで外囲器98を形
成し、封止を行って表示パネル、さらには図11に示す
ようなNTSC方式のテレビ信号に基づきテレビジョン
表示を行うための駆動回路を有する画像形成装置を作製
した。その結果、実施例1と同様の良好な画像形成装置
を得ることができた。
【0079】スクリーン印刷法は、その作製プロセスに
おいてインクに含まれる有機材料によって基板表面を著
しく汚染するため、素子電極表面を清浄に保つことが比
較的困難であり、従来の作製法では特別な洗浄工程を必
要としてきたが、本発明によりそのような洗浄工程を経
ることなく素子電極、配線および素子を形成するのにフ
ォトリソグラフィ技術を使わない製造方法で画像形成装
置を作製したことにより、薄膜プロセスに比ベコストが
低く、また製造歩留まりが大変向上した。
【0080】(実施例5)本実施例に係る電子源基板
は、素子電極形成材料と導電性薄膜形成材料を、ともに
パラジウムとした以外は実施例1と同様に作製した。素
子電極、導電性薄膜ともに有機パラジウム含有溶液(酢
酸パラジウム−モノエタノールアミン錯体0.66wt
%(パラジウム成分量0.15wt%)、イソプロピル
アルコール15wt%、水83.29wt%、エチレン
グリコール1wt%、PVA0.05wt%)を用いて
いる。この場合、素子電極を形成する際に付与する液滴
の量よりも、導電性薄膜を形成する際に付与する液滴を
少なくすることにより膜厚に差を持たせている。このよ
うに作製することにより、電子放出部となる亀裂は (素
子電極部でなく) 導電性薄膜部に作製することができ
る。 得られた電子源基板を用いて、実施例1と同様の方
法でフェースプレート96、支持枠92、 リアプレート
91とで外囲器98を形成し、封止を行って表示パネ
ル、さらには図11に示すようなNTSC方式のテレビ
信号に基づきテレビジョン表示を行うための駆動回路を
有する画像形成装置を作製した。
【0081】その結果、素子電極形成材料溶液中の含有
成分の違いにもかかわらず、実施例1と同様の良好な画
像形成装置を得ることができた。また、素子電極と導電
性薄膜とを同じ材料より作製しているので、作製時の熱
分解工程の温度はまったく同じにすることができた。
【0082】(実施例6)本実施例に係る電子源基板
は、素子電極形成材料と、導電性薄膜形成材料をともに
白金とした以外は実施例1と同様に作製した。素子電
極、導電性薄膜ともに有機白金含有溶液(酢酸白金−モ
ノエタノールアミン錯体1.14wt%( 白金成分量
0.4wt%)、イソプロピルアルコール20wt%、
水77.81wt%、エチレングリコール1wt%、P
VA0.05wt%)を用いている。この場合、素子電
極を形成する際に付与する液滴の量よりも、導電性薄膜
を形成する際に付与する液滴を少なくすることにより膜
厚に差を持たせている。このように作製することによ
り、電子放出部となる亀裂は(素子電極部でなく)導電
性薄膜部に作製することができる。得られた電子源基板
を用いて、実施例1と同様の方法でフェースプレート9
6、支持枠92、リアプレート91とで外囲器98を形
成し、封止を行って表示パネル、さらには図11に示す
ようなNTSC方式のテレビ信号に基づきテレビジョン
表示を行うための駆動回路を有する画像形成装置を作製
した。
【0083】その結果、導電性薄膜材料溶液中の含有成
分の違いにもかかわらず、実施例1と同様の良好な画像
形成装置を得ることができた。また、素子電極と導電性
薄膜とを同じ材料より作製しているので、作製時の熱分
解工程の温度はまったく同じにすることができた。
【0084】
【発明の効果】以上説明したように、本発明によれば、
電子放出素子、電子源および画像形成装置を製造する際
に、電子放出素子の素子電極と導電性薄膜を同時に焼成
しているため、従来の作製方法と比して工程数を減ずる
ことができ、コストの低減を計ることができる。また、
素子電極の表面を作製工程を通じて清浄な状態で保つこ
とができるので、導電性薄膜との接合を均一にすること
ができ、プロセス全体の歩留まりを大きく上げることが
できる。さらに素子電極を作成する際に、フォトリソグ
ラフィ技術を用いないため、コストを低減できるという
効果がある。
【図面の簡単な説明】
【図1】 本発明に係わる電子源基板の製造方法の一例
を示す平面図および断面図である。
【図2】 本発明に係わる表面伝導型電子放出素子の製
造方法の一例を示す平面図および断面図である。
【図3】 本発明の製造方法により作製される表面伝導
型電子放出素子の一例を示す平面図および断面図であ
る。
【図4】 本発明の製造方法により作製される素子電極
の例を示す平面図である。
【図5】 本発明のマトリクス型配置の電子源基板の一
例を示す平面図および断面図である。
【図6】 本発明に係わる平面型表面伝導型電子放出素
子の基本的な構成を示す模式的平面図、および断面図で
ある。
【図7】 本発明の表面伝導型電子放出素子の製造に際
して採用できる通電フォーミング処理における電圧波形
の一例を示す模式図である。
【図8】 単純マトリクス配置の電子源を表わす模式図
である。
【図9】 単純マトリクス配置の電子源を用いた画像形
成装置の概略構成図である。
【図10】 蛍光膜のパターン図である。
【図11】 画像形成装置にNTSC法のテレビ信号に
応じて表示を行なうための駆動回路の一例を示すブロッ
ク図である。
【図12】 梯子型配置の電子源基板を表わす模式図で
ある。
【図13】 梯子型配置の電子源を用いた画像形成装置
の概略構成図である。
【図14】 従来の電子放出素子の一例を示す模式的平
面図である。
【図15】 従来の電子放出素子の他の例を示す模式的
斜視図である。
【図16】 本発明に用いられるバブルジェット方式の
インクジェット装置の一例である。
【図17】 本発明に用いられるピエゾジェット方式の
インクジェット装置の一例である。
【符号の説明】
1:基板、2,3:素子電極、4:導電性薄膜、5:電
子放出部、7:液滴、8:液滴付与装置、10,72,
82:X方向配線(列方向配線)、11,73,83:
Y方向配線(行方向配線)、71,81:電子源基板、
74:表面伝導型電子放出素子、75:結線、91:リ
アプレート、92:支持枠、93:ガラス基板、94:
蛍光膜、95:メタルバック、96:フェースプレー
ト、97:高圧端子、98:外囲器、101:黒色部
材、102:蛍光体、111:表示パネル、112:走
査回路、113:制御回路、114:シフトレジスタ、
115:ラインメモリ、116:同期信号分離回路、1
17:変調信号発生器、Vx、Va:直流電圧源、12
1,135:電子源基板、122,131:電子放出素
子、123:(Dxl〜Dx10)前記電子放出素子を
配線するための共通配線、136:グリッド電極、13
2:電子が通過するための開孔、133:(Dox1,
Dox2,...Doxm)容器外端子、134:(G
1、G2、・・・・・・・・・、Gn)グリッド電極1
36と接続された容器外端子、211:基板、222:
熱発生部、223:支持板、224:液流路、225:
第1ノズル、226:第2ノズル、227:インク流路
間隔壁、228,229:インク液体室、2210,2
211:インク液体の供給口、2212:天井板、 23
1:第1ノズル、232:第2ノズル、233:円筒形
ピエゾ、234:フィルター、235,236:インク
供給液体チューブ、237:電気信号入力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三道 和宏 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 対向する素子電極間を連絡する導電性薄
    膜に電子放出部を有する電子放出素子の製造方法におい
    て、 素子電極形成材料を含む溶液で構成される液滴を絶縁基
    板上の所定の位置に付与する工程と、 該素子電極間に、導電性薄膜形成材料を含む液滴を付与
    する工程と、 これらの液滴を同時に焼成して、前記素子電極および前
    記導電性薄膜を形成する工程と、 該導電性薄膜の一部に前記電子放出部を形成する工程と
    を有することを特徴とする電子放出素子の製造方法。
  2. 【請求項2】 前記素子電極を形成する溶液が前記素子
    電極形成材料を含む有機金属の溶液であり、前記導電性
    薄膜を形成する溶液が前記導電性薄膜形成材料を含む有
    機金属の溶液であることを特徴とする請求項1に記載の
    電子放出素子の製造方法。
  3. 【請求項3】 前記素子電極形成材料を含む有機金属
    と、前記導電性薄膜形成材料を含む有機金属の、各々の
    含有金属への熱分解温度が実質的に同じであることを特
    徴とする請求項2に記載の電子放出素子の製造方法。
  4. 【請求項4】 前記素子電極形成材料と前記導電性薄膜
    形成材料が同じ物質で形成され、前記素子電極の膜厚が
    前記導電性薄膜の膜厚よりも厚くなるようにこれらの材
    料の液滴を付与することを特徴とする請求項1〜3に記
    載の電子放出素子の製造方法。
  5. 【請求項5】 前記一対の素子電極の電極間ギャップ幅
    (L1)および各々の電極の対向する部分の幅(W1)
    を、液滴を付与するピッチによって制御することを特徴
    とする請求項1〜4に記載の電子放出素子の製造方法。
  6. 【請求項6】 前記素子電極形成材料を含む液滴の付与
    が、一列に配列された複数のノズルにより同時に行わ
    れ、このノズルの数により前記素子電極の対向する部分
    の幅(W1)を制御することを特徴とする請求項1〜4
    に記載の電子放出素子の製造方法。
  7. 【請求項7】 前記素子電極の膜厚を、前記液滴の量お
    よび/または数によって制御することを特徴とする請求
    項1〜6に記載の電子放出素子の製造方法。
  8. 【請求項8】 前記液滴付与をインクジェット方式によ
    り行うことを特徴とする請求項1〜7に記載の電子放出
    素子の製造方法。
  9. 【請求項9】 前記インクジェット方式が、熱エネルギ
    ーによって溶液内に気泡を形成させて、この溶液を液滴
    として吐出することを特徴とする請求項8に記載の電子
    放出素子の製造方法。
  10. 【請求項10】 前記電子放出素子が表面伝導型である
    ことを特徴とする請求項1〜9に記載の電子放出素子の
    製造方法。
  11. 【請求項11】 絶縁基板上に電子放出素子が複数配列
    され、該電子放出素子の配線および該素子への電圧印加
    端子が形成された電子源基板を製造する方法において、 絶縁層を介して行列状に配置された列方向配線および行
    方向配線を作成する工程の後に、 素子電極形成材料を含む溶液で構成される液滴を該列方
    向配線または該行方向配線に接触するように前記基板に
    付与する工程と、 該素子電極間を連絡するように、導電性薄膜形成材料を
    含む液滴を基板に付与する工程と、 これらの液滴を同時に焼成して、素子電極および導電性
    薄膜を形成する工程と、 該導電性薄膜の一部に前記電子放出部を形成する工程と
    を有することを特徴とする電子源基板の製造方法。
  12. 【請求項12】 前記素子電極を形成する溶液が前記素
    子電極形成材料を含む有機金属の溶液であり、前記導電
    性薄膜を形成する溶液が前記導電性薄膜形成材料を含む
    有機金属の溶液であることを特徴とする請求項11に記
    載の電子源基板の製造方法。
  13. 【請求項13】 前記素子電極形成材料を含む有機金属
    と、前記導電性薄膜形成材料を含む有機金属の、各々の
    含有金属への熱分解温度が実質的に同じであることを特
    徴とする請求項12に記載の電子源基板の製造方法。
  14. 【請求項14】 前記素子電極形成材料と前記導電性薄
    膜形成材料が同じ物質で形成され、前記素子電極の膜厚
    が前記導電性薄膜の膜厚よりも厚くなるようにこれらの
    材料の液滴を付与することを特徴とする請求項11〜1
    3に記載の電子源基板の製造方法。
  15. 【請求項15】 前記一対の素子電極の電極間ギャップ
    幅(L1)および各々の電極の対向する部分の幅(W
    1)を、液滴を付与するピッチによって制御することを
    特徴とする請求項11〜14に記載の電子源基板の製造
    方法。
  16. 【請求項16】 前記素子電極形成材料を含む液滴の付
    与が、一列に配列された複数のノズルにより同時に行わ
    れ、このノズルの数により前記素子電極の対向する部分
    の幅(W1)を制御することを特徴とする請求項11〜
    14に記載の電子源基板の製造方法。
  17. 【請求項17】 前記素子電極の膜厚を、前記液滴の量
    および/または数によって制御することを特徴とする請
    求項11〜16に記載の電子源基板の製造方法。
  18. 【請求項18】 前記液滴付与をインクジェット方式に
    より行うことを特徴とする請求項11〜17に記載の電
    子源基板の製造方法。
  19. 【請求項19】 前記インクジェット方式が、熱エネル
    ギーによって溶液内に気泡を形成させて、この溶液を液
    滴として吐出する方式であることを特徴とする請求項1
    8に記載の電子源基板の製造方法。
  20. 【請求項20】 前記電子放出素子が表面伝導型である
    ことを特徴とする請求項11〜19に記載の電子源基板
    の製造方法。
  21. 【請求項21】 電子源基板と、該電子源基板から放出
    される電子を受けて発光する発光体と、外部信号に基い
    て該電子源基板へ印加する電圧を制御する駆動回路とを
    具備する画像形成装置の製造方法であって、該電子源基
    板を請求項11〜20のいずれかに記載の方法で製造す
    ることを特徴とする画像形成装置の製造方法。
JP13446797A 1997-05-09 1997-05-09 電子放出素子、電子源基板および画像形成装置の製造方法 Pending JPH10312743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13446797A JPH10312743A (ja) 1997-05-09 1997-05-09 電子放出素子、電子源基板および画像形成装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13446797A JPH10312743A (ja) 1997-05-09 1997-05-09 電子放出素子、電子源基板および画像形成装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10312743A true JPH10312743A (ja) 1998-11-24

Family

ID=15129011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13446797A Pending JPH10312743A (ja) 1997-05-09 1997-05-09 電子放出素子、電子源基板および画像形成装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10312743A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000268716A (ja) * 1999-03-18 2000-09-29 Nec Corp プラズマディスプレイパネルの製造装置とその製造方法
JP2004335849A (ja) * 2003-05-09 2004-11-25 Seiko Epson Corp 膜パターンの形成方法、膜パターンの形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
US7582333B2 (en) 2003-03-11 2009-09-01 Seiko Epson Corporation Pattern forming method, pattern forming apparatus, method of manufacturing device, conductive film wiring, electro-optical device, and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000268716A (ja) * 1999-03-18 2000-09-29 Nec Corp プラズマディスプレイパネルの製造装置とその製造方法
US7582333B2 (en) 2003-03-11 2009-09-01 Seiko Epson Corporation Pattern forming method, pattern forming apparatus, method of manufacturing device, conductive film wiring, electro-optical device, and electronic apparatus
JP2004335849A (ja) * 2003-05-09 2004-11-25 Seiko Epson Corp 膜パターンの形成方法、膜パターンの形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Similar Documents

Publication Publication Date Title
US5952775A (en) Image-forming apparatus having vent tubes
KR100395602B1 (ko) 전자 방출 디바이스의 제조 방법, 전자원의 제조 방법, 및 화상 형성 장치의 제조 방법
JP3234730B2 (ja) 電子放出素子および電子源基板の製造方法
JPH10283917A (ja) 電子放出素子の製造方法、電子放出素子、電子源基板、画像形成装置、および液滴付与装置
JPH10312743A (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JP3302256B2 (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JP3397520B2 (ja) 電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法
JP3423524B2 (ja) 電子放出素子の製造方法
JP3159909B2 (ja) 細粒化フリットガラスの塗布方法及び細粒化フリットガラスを用いた画像表示装置
JP3416376B2 (ja) 表面伝導型電子放出素子の製造方法並びにそれを用いた電子源基板および画像形成装置の製造方法
JP3302255B2 (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JP3428806B2 (ja) 電子放出素子、電子源基板、および画像形成装置の製造方法
JP3302250B2 (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置の製造方法
JP3242083B2 (ja) 表示パネルおよび画像形成装置の製造方法
JP3566427B2 (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法
JP3302249B2 (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JP3397564B2 (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置の製造方法
JPH08273530A (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JPH09244545A (ja) 平板型画像形成装置における表示パネルの固定方法及び固定装置
JPH09129163A (ja) 画像形成装置
JP3416377B2 (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JPH11312460A (ja) 電子放出素子並びに電子放出素子、電子源基板及び画像形成装置の製造方法
JPH08273533A (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP2000082390A (ja) 電子放出素子の製造方法
JPH11317148A (ja) 電子放出素子及びその製造方法