JPH10303699A

JPH10303699A - Ｇｍ−Ｃフィルタ回路

Info

Publication number: JPH10303699A
Application number: JP4079398A
Authority: JP
Inventors: Toshio Adachi; 敏男安達
Original assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Current assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Priority date: 1997-02-26
Filing date: 1998-02-23
Publication date: 1998-11-13

Abstract

(57)【要約】【課題】所要の回路規模を縮小させ、しかも、フィル
タの精度を向上させたＧｍ−Ｃフィルタ回路を提供す
る。【解決手段】Ｇｍ−Ｃフィルタ（ＢＰＦ）１０を調整
するために、参照信号入力端子２１に理想帯域通過フィ
ルタの中心周波数の信号を与える。乗算器３２とＬＰＦ
３３と比較器３４から成る位相比較器１１は位相遅れ
（進み）としての信号を出力端子に出力する。すると、
アップ／ダウンカウンタ１２は、位相遅れ（進み）信号
出力に基づいてカウンタ１２の計数値を１つ増加（減
少）させる。微調整バイアス電流発生回路１３はアップ
／ダウンカウンタ１２の計数出力２７によって出力電流
が決定される。各バイアス端子に供給されるバイアス電
流によって各ＧｍアンプのＧｍ値が制御されることで、
Ｇｍ−Ｃフィルタ１０の中心周波数が制御される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィルタ精度の優
れたＧｍ−Ｃフィルタ回路に関するものである。

【０００２】

【従来の技術】Ｇｍ−Ｃフィルタは、スイッチトキャパ
シタフィルタ等のサンプリング系フィルタと異なって時
間連続系フィルタであるため、高速化が容易であるとい
う特長があり、近年注目されている。

【０００３】従来から知られているＧｍ−Ｃフィルタの
一例を図１１に示す。図１１において５０はＧｍアンプ
と容量から構成されるＧｍ−Ｃフィルタ、５１はＧｍア
ンプと容量から構成されるＧｍ−Ｃ型低域通過フィル
タ、５２は位相比較器、５３は低域通過フィルタ、５４
および５５は比較器（コンパレータ）である。そして、
これらの各素子５１〜５５によりＰＬＬ回路５６が構成
される。

【０００４】図１２は、図１１に示したＰＬＬ回路５６
の具体的な回路構成を示す。図１２において６１〜６４
はＧｍアンプ、６５および６６は容量である。これらの
各素子６１〜６６を有するＧｍ−Ｃフィルタ５１は、入
力端子を６７、出力端子を６８としたとき、低域通過フ
ィルタ特性を有すると同時に、図１３に示すような低域
では位相シフトが０°、高域では位相シフトが１８０
°、カットオフ周波数ｆ_c のところでは位相シフトが９
０°となる位相特性を有する。すなわち、入力信号の周
波数がカットオフ周波数ｆ_c に一致している場合には、
フィルタ入力信号およびフィルタ出力信号がそれぞれコ
ンパレータ５５，５４を通過し、さらに位相比較器５２
として機能する排他論理和回路（ＥＸＯＲ）を通過する
ことにより、周波数が入力信号の２倍でかつ高レベル論
理と低レベル論理のそれぞれの期間が等しくなる、いわ
ゆるデューティ比５０％の出力信号となる。このときに
は、位相比較器５２から出力された信号を低域通過フィ
ルタとしても機能する積分器５３（ＬＰＦ）を通して
も、積分器５３の直流出力レベルに変動はなく、位相ロ
ック状態が実現できる。

【０００５】仮に、図１２に示した各素子６１〜６６で
構成されるフィルタのカットオフ周波数ｆ_c ′が設計値
ｆ_c より小さいときには、図１４からも判るように、位
相遅れは設計値（＝９０°）よりも大きくなる。この結
果として、位相比較器５２の出力信号は高レベル論理の
期間が低レベル論理期間よりも短くなるため、積分器５
３の出力レベルを下げる方向に動作する。そして、積分
器５３の出力レベルが下がったときに発生されるバイア
ス電圧は、すべてのＧｍアンプ６１〜６４のＧｍ値を上
げるようになっている。特にＧｍアンプ６２および６３
のＧｍ値は、Ｇｍ−Ｃフィルタ５１のカットオフ周波数
を決定しているので、このＧｍ値増加に伴いカットオフ
周波数も増加することになる。かくして、積分器５３の
出力レベルはフィルタ５１のカットオフ周波数が設計値
に等しくなる方向にシフトし、最終的に位相比較器５２
の出力信号のデューティ比が５０％になったとき、すな
わちフィルタ５１のカットオフ周波数が設計値に等しく
なったとき（ｆ_c ′＝ｆ_c）に、積分器出力は一定レベ
ルに落ちつく。また、フィルタ５１のカットオフ周波数
が設計値より大きいときにも、同様に動作して、最終的
にはフィルタ５１のカットオフ周波数が設計値と等しく
なり、積分器出力が一定レベルに落ちつく。

【０００６】一方、図１１のＧｍ−Ｃフィルタ５０が仮
にＰＬＬ回路５６内で用いられている低域通過Ｇｍ−Ｃ
フィルタ５１と全く同じ構成であり、かつ、そこで用い
られているＧｍアンプのＧｍ値および容量値も同じであ
るならば、フィルタ５０とフィルタ５１の特性は同一に
なる。しかしながら、実際に構成されているＧｍアンプ
のＧｍ値はＭＯＳＦＥＴの素子間ばらつきに起因して設
計値通りに実現できないため、フィルタ間で誤差が生ず
る。

【０００７】ここで、フィルタ５０の回路構成を図１５
に示す。図１５に示した回路構成は、図１２のＧｍ−Ｃ
フィルタ５１と全く同じである。また、フィルタ５０の
カットオフ周波数はＧｍアンプ９２と９３のＧｍ値の相
乗平均に比例する。同様に、フィルタ５１（図１２参
照）のカットオフ周波数はＧｍアンプ６２と６３のＧｍ
値の相乗平均に比例する。仮に、フィルタ５１（図１２
参照）のＧｍアンプ６２，６３のＧｍ値の相乗平均値
が、フィルタ５０（図１５参照）のＧｍアンプ９２，９
３のＧｍ値の相乗平均に比べて１％ほど大きいならば、
フィルタ５１のカットオフ周波数はフィルタ５０に比べ
１％ほど高くなる。

【０００８】このようにＧｍアンプを全く同じに設計し
たとしても、プロセスの問題でＧｍ値間に誤差が発生す
るため、フィルタ５０（図１５参照）の特性がフィルタ
５１（図１２参照）の特性と完全に一致しない。しか
も、この誤差はＬＳＩにおいて頻繁に用いられているＳ
ＣＦ（スイッチト・キャパシタ・フィルタ）に比べて大
きいため、実用に供することが困難であった。

【０００９】

【発明が解決しようとする課題】このような点を解消す
る方法として、適応フィルタによる補正手法を用いてフ
ィルタに要求されている特性に合わせ込む方法が知られ
ている。この適応フィルタによる補正手法として、例え
ばＫＡＲＥＮＡ．ＫＯＺＭＡらによるＩＥＥＥ，ＣＩ
ＲＣＵＩＴＳＡＮＤＳＹＳＴＥＭＳ１９９１年１
１月号，１２４１ページ掲載の方法が知られている。

【００１０】図１６は、上記適応フィルタによる手法を
用いたＧｍ−Ｃフィルタ回路の構成を示す。本図におい
て１２１は理想入力信号源、１２２はＧｍ−Ｃフィル
タ、１２３〜１２６は勾配フィルタ、１２７は理想出力
信号源、１２８〜１３１は乗算器、１３２〜１３５は累
加算器としての機能を果たす積分器、１３６は減算器で
ある。

【００１１】ここで、勾配フィルタ１２３〜１２６はフ
ィルタの各係数を補正するために必要な勾配係数（各ブ
ロック中に記載してある）を発生することを目的として
用いられており、その入力信号としてはＧｍ−Ｃフィル
タ１２２のある定められた出力を用いている。また、各
勾配フィルタの回路構成は基本的にはＧｍ−Ｃフィルタ
と同一となっている。

【００１２】Ｇｍ−Ｃフィルタ１２２の変数を更新する
ためには、Ｇｍ−Ｃフィルタ１２２に信号を入力させ、
その出力を理想出力信号と比較して誤差信号εが零とな
るように動作させる。

【００１３】しかしながら、このような動作を行うため
の回路を構成した場合には、回路規模が極めて大きくな
るという問題点があった。

【００１４】よって本発明の目的は、上述の点に鑑み、
所要の回路規模を縮小させ、しかも、フィルタの精度を
向上させたＧｍ−Ｃフィルタ回路を提供することにあ
る。

【００１５】

【課題を解決するための手段】かかる目的を達成するた
めに、本発明に係るＧｍ−Ｃフィルタ回路は、Ｇｍ値を
制御するための制御端子を備えたＧｍアンプと容量とを
有する帯域通過型Ｇｍ−Ｃフィルタと、前記Ｇｍ−Ｃフ
ィルタに入力される参照信号と、該Ｇｍ−Ｃフィルタか
ら出力される信号との間の位相関係を比較するために、
乗算器と該乗算器の出力を平均化する平均化手段とを備
えた位相比較手段と、前記位相比較手段から出力される
比較信号基づいて、前記Ｇｍ値を制御するための制御信
号を前記制御端子に供給する制御信号生成手段とを具備
したものである。

【００１６】ここで、前記Ｇｍ−Ｃフィルタの特性調整
を行った後に、補正用のバイアス信号を前記制御信号生
成手段に加える構成を採ることもできる（図７参照）。
すなわち、参照信号の周波数の誤差を補正するため、そ
の誤差に見合う分だけ一定の補正値を加算または減算し
てＧｍ−Ｃフィルタの制御端子に供給するのが好適であ
る。

【００１７】また、前記Ｇｍ−Ｃフィルタの特性調整を
行うに先立って、該フィルタの粗調整を行うことも可能
である（図９参照）。

【００１８】さらに加えて、前記Ｇｍ−Ｃフィルタに入
力されている前記参照信号を処理用入力信号に切り換え
ると共に、前記Ｇｍ−Ｃフィルタからの出力信号を前記
位相比較手段に入力することなく所定の出力端へ導く切
換手段を備えた構成とすることができる。

【００１９】上述した本発明によれば、Ｇｍ−Ｃフィル
タの位相特性がその理想中心周波数において理想フィル
タのものと等しくなるように中心周波数を調整制御する
ことで、フィルタの周波数特性の精度を向上させること
ができる。

【００２０】

【発明の実施の形態】以下、図１〜図１０を参照して、
本発明の実施の形態を説明する。

【００２１】実施の形態１図１は、本発明を適用したＧｍ−Ｃフィルタ回路のブロ
ック図を示す。図１において、１０はＧｍアンプおよび
容量からなるＧｍ−Ｃフィルタ、１１はＧｍ−Ｃフィル
タ１０の入力信号２１とＧｍ−Ｃフィルタ１０の出力信
号２４の位相を比較するための位相比較器である。この
位相比較器１１において、３２はＧｍ−Ｃフィルタ１０
の入力信号とＧｍ−Ｃフィルタ１０の出力信号を乗算す
るための乗算器、３３は乗算器３２の出力の平均値を生
成するための低域通過フィルタ（ＬＰＦ）、３４はＬＰ
Ｆ３３の出力と基準信号レベルＶｒｅｆを比較するため
の比較器であって、全体として位相比較器として動作す
る。すなわち、この位相比較器１１によって、Ｇｍ−Ｃ
フィルタ１０の入力信号と出力信号の位相の平均値と、
基準位相との比較情報を得ることができる。１２は位相
比較器１１の出力の極性に応じてカウント数値がアップ
またはダウンするアップ／ダウンカウンタである。すな
わち、位相比較器１１の出力が正ならばカウントアップ
し、また負ならばカウントダウンするように動作する。

【００２２】１３はアップ／ダウンカウンタ１２の出力
信号２７に応じて出力電流値（バイアス電流値）３０が
決まる微調整バイアス電流発生回路、１４はＧｍ−Ｃフ
ィルタ１０の周波数特性を自己調整（フィードバック制
御）するために必要な基準バイアス電流Ｉ_PLL を発生す
るバイアス電流発生回路（ＰＬＬ回路）、１５はバイア
ス電流発生回路１４と微調整バイアス電流発生回路１３
の各出力電流２９（Ｉ_PLL ），３０（Ｉ_TUNE）を加算す
るための加算器である。そして、加算器１５の出力電流
３１（Ｉ_FIL ）を、Ｇｍ−Ｃフィルタ１０の周波数特性
を調整するためのバイアス端子に供給する。

【００２３】２０はフィルタ１０の入力信号を導入する
入力端子、２１はフィルタ１０の周波数特性を自己調整
するための参照信号を導入する参照信号入力端子、１６
および１７はＧｍ−Ｃフィルタ１０に入力する信号を切
り換えるためのスイッチ、２２はフィルタ１０の出力信
号を出力する出力端子、１８および１９はフィルタ１０
の出力信号を出力端子に出すか又は位相比較器１１に出
すかを切り換えるためのスイッチ、２８はバイアス電流
発生回路１４に入力するための基準クロック信号を印加
する端子である。

【００２４】次に、図１に示したＧｍ−Ｃフィルタの動
作について説明する。

【００２５】帯域通過フィルタ（Ｇｍ−Ｃフィルタ）１
０の周波数特性を図２に示す。ここで、図２（Ａ）は周
波数・ゲイン特性を示す。図２（Ｂ）は周波数・位相特
性であり、図に示すように、位相は中心周波数ｆ_o のと
ころで零となる性質がある。すなわち、入力信号周波数
が帯域通過フィルタ（以下、ＢＰＦと称する）の中心周
波数ｆ_o と等しい場合には、出力信号の位相は入力信号
と一致している。

【００２６】先ず、Ｇｍ−Ｃフィルタ（ＢＰＦ）１０の
調整のために参照信号入力端子２１に与えるトレーニン
グ信号として、理想帯域通過フィルタの中心周波数に対
して図２（Ａ）のように位相が９０°ずれるような周波
数ｆ₁ またはｆ₂ の信号を選ぶ。本実施の形態では中心
周波数のものより位相が９０°遅れるような周波数ｆ₂
を選択する。このときスイッチ１７および１９はオン、
１６および１８はオフにする。仮に、ＢＰＦ１０の中心
周波数が理想値よりも小さい場合には、出力位相は理想
値よりも遅れることになる。すなわち、位相が９０°よ
り大きくなる。

【００２７】図３は、位相遅れと、位相比較器１１のＬ
ＰＦ３３の出力状態との関係について示す。すなわち、
乗算器３２に入力される２信号の位相が完全に等しいと
きはＬＰＦ３３の出力は最大値Ｖ_max を、位相が反転す
なわち１８０°のときは出力は最小値Ｖ_min を、位相が
９０°のときは中間値Ｖ_m を示す。比較器３４の基準信
号レベルＶ_ref として中間値Ｖ_m を選ぶと、位相が−９
０°から９０°の範囲では“Ｈ”レベルを、また位相が
９０°から２７０°の範囲では“Ｌ”レベルを示す。本
例では位相が遅れているため、出力は“Ｌ”になる。

【００２８】アップダウンカウンタ１２は、比較器３４
の出力“Ｌ”または“Ｈ”に基づいてカウンタの計数を
１つ増加させるか、または減少させる。例えば、カウン
タ１２の初期値が“０”であるとすると、この場合、カ
ウンタ１２の出力は“１”になる。

【００２９】微調整バイアス電流発生回路１３はカウン
タ１２の出力によって出力電流が決まる。例えば、カウ
ンタの出力が“Ｎ”であるとすると、出力電流Ｉ_TUNEは
次式で与えられる。

【００３０】

【数１】Ｉ_TUNE＝Ｎ×Ｉ_ref …（１）ここで、Ｉ_ref はバイアス電流発生回路１４で生成され
た電流に比例した微小基準電流、Ｎはカウンタ１２の計
数値である。すなわち、Ｎは最小値Ｎ_min から最大値Ｎ
_max の範囲の整数値でＮ_min ＝−Ｎ_max となる。加算器
１５の出力電流３１（Ｉ_FIL ）は、バイアス電流発生回
路１４の出力電流Ｉ_PLL と微調整バイアス電流発生回路
１３の出力電流Ｉ_TUNEを加算しているので、出力バイア
ス電流Ｉ_FIL は次式で与えられる。

【００３１】

【数２】Ｉ_FIL ＝Ｉ_PLL ＋Ｉ_TUNE …（２）この場合、Ｉ_TUNEは位相遅れによって増加するので、出
力バイアス電流Ｉ_FILも同様に増加してくる。かくし
て、出力バイアス電流Ｉ_FIL によってＧｍ−Ｃフィルタ
１０の周波数特性が制御される。

【００３２】いま、Ｇｍ−Ｃフィルタ１０は、バイアス
電流Ｉ_FIL の増加によって中心周波数が増加するように
設計されているものとする。すると、このような動作に
よってＧｍ−Ｃフィルタ１０の位相遅れが小さくなる。
こうしたカウンタ動作を繰り返すことによって、最終的
に参照入力信号周波数においてＧｍ−Ｃフィルタ１０の
位相は９０°になるようになり、結果として中心周波数
は最終的に理想フィルタのものと一致する。

【００３３】また仮に、Ｇｍ−Ｃフィルタ（ＢＰＦ）１
０の中心周波数が理想値よりも大きい場合には、出力位
相は理想値である９０°よりも進むことになる。従っ
て、比較器３４の出力は“Ｈ”になる。アップ／ダウン
カウンタ１２は比較器３４の出力が“Ｈ”レベルである
ため、１だけ減少する。例えば、カウンタ１２の初期値
が“０”であるとすると、カウンタ１２の出力は“−
１”になる。

【００３４】この結果、カウンタ１２の出力は小さくな
り、カウンタ１２の出力に基づいて決まる微調整バイア
ス電流発生回路１３の出力電流Ｉ_TUNEも小さくなり、さ
らに加算器１５の出力電流Ｉ_FIL も小さくなる。

【００３５】この出力電流Ｉ_FIL の減少により、Ｇｍ−
Ｃフィルタ１０の中心周波数が減少することになる。

【００３６】アップ／ダウンカウンタ１２が同様の動作
を繰り返すことで、Ｇｍ−Ｃフィルタ１０の入出力位相
差が参照入力信号周波数において零になるようになり、
結果として、中心周波数は最終的に理想フィルタのもの
と一致する。

【００３７】図４は、図１に示したＧｍ−Ｃフィルタ１
０の回路構成を示す。ここで３７〜４０はＧｍアンプ、
４１および４２は容量であり、これら３７〜４２の要素
によってＧｍ−Ｃフィルタ１０が構成される。そして、
加算器１５からの出力バイアス電流Ｉ_FIL はＧｍアンプ
のそれぞれのＧｍ値制御用バイアス端子に供給される。
各バイアス端子に供給されるバイアス電流によって各Ｇ
ｍアンプのＧｍ値が制御されることで、Ｇｍ−Ｃフィル
タ１０のカットオフ周波数が制御されることになる。な
お、ＭＯＳＦＥＴ４３はカレントミラー回路の一要素で
あって、電流値Ｉ₁ を電圧値に変換する（Ｉ₁ に比例し
た電流Ｉ₂ は、ＭＯＳＦＥＴ４４に流れる：図５参
照）。

【００３８】図５は、図４に示した各Ｇｍアンプの詳細
な回路構成を示す。ここで、４４は図４のＭＯＳＦＥＴ
４３と対をなしてカレントミラー回路を構成するＭＯＳ
ＦＥＴであり、バイアス電流制御回路で形成された電流
源として働き、この電流値Ｉ₂ によって各Ｇｍアンプの
Ｇｍ値が決められる。具体的にはＧｍ値は、次式で与え
られる。

【００３９】

【数３】Ｇｍ＝２（Ｉ₂ Ｋ）^0.5 …（３）従って、電流Ｉ₁ すなわち加算器１５からのバイアス電
流Ｉ_FIL が増加するとＧｍ値が増加して、結果として中
心周波数が高くなる。

【００４０】また、４５および４６は正ならびに負信号
をゲートに受ける入力ＭＯＳＦＥＴ、４７および４８は
ロード用ＭＯＳＦＥＴであって各ゲート端子には同相信
号調整用の信号が印加される。

【００４１】なお、本発明は図５に示したＧｍアンプの
構成にのみ適用されるものではなく、その他の一般的な
Ｇｍアンプにも適用し得ることは勿論である。

【００４２】また、図１においては、加算器１５に入力
する信号として電流（バイアス電流）を用いたが、電流
電圧変換回路を備えることによって、電圧同士の加算を
行うことも可能である。

【００４３】図６は、図１に示した比較器３４の他の回
路構成を示す。すなわち、比較器３４として図６に示す
ように２個の比較器７０，７１を用いることができる。
図６において、７０および７１は比較器、７２は論理回
路、７３は入力信号端子、７４は基準信号Ｖ_mHを入力す
る基準信号入力端子、７５は他方の基準信号Ｖ_mLを入力
する基準信号入力端子、７６および７７は出力端子であ
る。図示した比較器３４は、ＬＰＦ３３の出力がＶ_mHよ
り大きいとき出力１が“Ｈ”、ＬＰＦ３３の出力がＶ_mL
より小さいとき出力２が“Ｈ”、ＬＰＦ３３の出力がＶ
_mLとＶ_mHの中間の場合、出力１および２は共に“Ｌ”に
なるようにしてある。このことにより、アップ／ダウン
カウンタ１２は、比較器の出力１が“Ｈ”のときカウン
トダウン、出力２が“Ｈ”のときカウントアップ、出力
１および２が共に“Ｌ”のときカウンタは動作しないよ
うにすることができる。こうすると、Ｇｍ−Ｃフィルタ
１０の調整がある程度なされて周波数精度がある範囲内
にあるときは、カウンタ１２は動作しないので、回路の
不要な動作を抑止できると共に、本信号を利用して、調
整動作を終了させることもできる。

【００４４】実施の形態２上述した調整のための参照信号周波数は、理想帯域通過
フィルタの中心周波数に対して図２（Ａ）のように位相
が９０°ずれるような周波数ｆ₁ またはｆ₂ を選ぶべき
である。しかし、測定装置として任意の周波数を生成す
ることは容易であるが、一般にシステム内に存在するク
ロックから正確な周波数ｆ₂ を生成することは困難であ
る。仮に、調整に用いられる周波数がｆ₃ であるとする
と、調整後のフィルタの中心周波数は理想値に対してｆ
₃ −ｆ₂ だけずれることになる。この場合、図７に示す
ような回路を用いると、正確な参照周波数信号ｆ₂ がな
くても正確な特性のフィルタを得ることができる。

【００４５】図７に示した回路構成は、補正用バイアス
電流源７８と、Ｇｍ−Ｃフィルタの調整後にバイアス電
流源７８の電流が加算または減算されるためのスイッチ
７９があること以外、図１と同じである。図７において
も補正のための動作は図１と全く同じであり、Ｇｍ−Ｃ
フィルタの周波数の調整後スイッチが１７，１９から１
６，１８に切り替わると同時に、またはＧｍ−Ｃフィル
タの切り替え時定数を考慮して、少し早めにスイッチ７
９をオンすることにより、参照周波数における誤差を補
正することができる。

【００４６】実施の形態３図１に示したフィルタ回路を正常に動作させるために、
補正前の周波数の位相誤差としては図８から±１８０°
であることが要求される。この範囲を越えると比較器３
４の符号が変わってしまい、正常値に調整できなくな
る。例えば、図８において調整前の位相が９０°＋１８
０°より大きいときには、調整後の位相がＡ点（９０
°）でなく別の安定点であるＢ点（４５０°）になって
しまい、補正後の周波数が理想値と大幅に異なってしま
うという問題がある。このため、図１のフィルタ回路が
正常に動作するためには、調整前に周波数の精度がある
範囲以内にある必要がある。

【００４７】この問題を回避する方法について、図９の
フィルタ回路を用いて説明する。

【００４８】図９においては、粗補正用回路８０が電流
Ｉ_PLL1を生成していること以外、図１の回路と同じであ
る。すなわち、本調整の前に粗補正回路８０によってフ
ィルタ特性をあらかじめあらっぽく修正（粗調整）して
位相が確実に９０°±１８０°に含まれるようにしてお
き、図１で述べた方法で補正する。

【００４９】粗補正回路８０の具体的な回路例を図１０
に示す。図１０において、２９は入力電流端子、８１は
出力電流端子である。８２〜８６の各トランジスタはカ
レントミラー回路を構成しており、８７〜８９はカレン
トミラーによって生成された電流を出力選択するための
スイッチである。これらスイッチ８７〜８９の制御は外
部からの調整信号によってなされるほか、ウエハの出荷
検査時にメタルヒューズの手法によってなされる。

【００５０】このように、予め粗補正して位相誤差をあ
る設定範囲に押さえ込んでから、図１の方法で補正する
ことにより、誤動作することなく調整を行うことが可能
になる。

【００５１】なお、図１の位相比較器１１において比較
器３４を備えない場合には、位相情報がＬＰＦ３３の出
力信号レベルに含まれているので、アップ／ダウンカウ
ンタ１２の替わりにアナログ信号を処理する演算器を用
い、ＬＰＦ３３の出力信号レベルによって微調整バイア
ス信号を発生することもできる。

【００５２】

【発明の効果】以上説明した通り、本発明ではＧｍアン
プのＧｍ値を制御することによりＧｍ−Ｃフィルタの周
波数特性を自己調整することとしているので、周波数特
性精度の優れたフィルタを実現することができる。すな
わち、周波数特性精度の優れたフィルタを実現するにあ
たり、従来は、相対精度を向上するためにＭＯＳＦＥＴ
のチャネル長ならびにチャネル幅の大きいものが必要と
され、これによりチップサイズが大きくなっていたが、
本発明を実施することで全体としてチップサイズが小さ
くなりかつ精度の良いフィルタを得ることが可能にな
る。

【００５３】さらに、カウンタ回路などの動作周波数を
低くすることが可能であるため、アナログ回路にとって
誤動作を引き起こし易いデジタルノイズを低減できると
いう効果も得られる。

【図面の簡単な説明】

【図１】本発明を適用したＧｍ−Ｃフィルタを示す回路
図である。

【図２】図１に示したＧｍ−Ｃフィルタが有するゲイン
および位相特性を示す図である。

【図３】位相比較器の出力特性を示す図である。

【図４】図１に示したＧｍ−Ｃフィルタの具体的な回路
例を示す図である。

【図５】図４に示した各Ｇｍアンプの回路図である。

【図６】位相比較器の回路例を示す図である。

【図７】本発明を適用した他のＧｍ−Ｃフィルタを示す
図である。

【図８】位相比較器の出力特性を示す図である。

【図９】本発明を適用した他のＧｍ−Ｃフィルタを示す
回路図である。

【図１０】図９に示した粗補正回路の一例を示す図であ
る。

【図１１】従来から知られているＧｍ−Ｃフィルタの一
例を示すブロック図である。

【図１２】図１１に示したＰＬＬ回路５６をより具体的
に示した図である。

【図１３】図１２に示したＧｍ−Ｃフィルタ５１の位相
特性を示す図である。

【図１４】図１２に示したＧｍ−Ｃフィルタ５１の位相
特性を示す図である。

【図１５】図１１に示したＧｍ−Ｃフィルタ５０の詳細
な回路図である。

【図１６】従来の適応フィルタを用いたＧｍ−Ｃフィル
タの一例を示す図である。

【符号の説明】

１０Ｇｍ−Ｃフィルタ１１位相比較器１２アップ／ダウンカウンタ１３微調整バイアス電流発生回路１４バイアス電流発生回路１５加算器３２乗算器３３ＬＰＦ３４比較器

Claims

【特許請求の範囲】

【請求項１】Ｇｍ値を制御するための制御端子を備え
たＧｍアンプと容量とを有する帯域通過型Ｇｍ−Ｃフィ
ルタと、前記Ｇｍ−Ｃフィルタに入力される参照信号と、該Ｇｍ
−Ｃフィルタから出力される信号との間の位相関係を比
較するために、乗算器と該乗算器の出力を平均化する平
均化手段とを備えた位相比較手段と、前記位相比較手段から出力される比較信号基づいて、前
記Ｇｍ値を制御するための制御信号を前記制御端子に供
給する制御信号生成手段とを具備したことを特徴とする
Ｇｍ−Ｃフィルタ回路。
【請求項２】請求項１において、前記Ｇｍ−Ｃフィル
タの特性調整を行った後に、補正用のバイアス信号を前
記制御信号生成手段に加えることを特徴とするＧｍ−Ｃ
フィルタ回路。
【請求項３】請求項１において、前記Ｇｍ−Ｃフィル
タの特性調整を行うに先立って、該フィルタの粗調整を
行うことを特徴とするＧｍ−Ｃフィルタ回路。
【請求項４】請求項１において、さらに加えて、前記
Ｇｍ−Ｃフィルタに入力されている前記参照信号を処理
用入力信号に切り換えると共に、前記Ｇｍ−Ｃフィルタ
からの出力信号を前記位相比較手段に入力することなく
所定の出力端へ導く切換手段を備えたことを特徴とする
Ｇｍ−Ｃフィルタ回路。