JPH10290563A

JPH10290563A - 半導体装置の電圧発生回路

Info

Publication number: JPH10290563A
Application number: JP10712597A
Authority: JP
Inventors: Yasuhiro Korogi; 泰宏興梠
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-02-12
Filing date: 1997-04-24
Publication date: 1998-10-27

Abstract

(57)【要約】【課題】半導体装置の電圧発生回路においてチャージ
ポンプ容量の電流リークを検出する。【解決手段】半導体装置の電圧発生回路において、チ
ャージポンプ容量の電流リークを検出するため、種々の
回路構成をとる。たとえば、リーク検出テスト時にチャ
ージポンプ用のドライバーを全部または個々に作動させ
る。ドライバーも全部または選択的に作動させる。ま
た、チャージポンプ容量のポンプアップノードをすべて
または選択的に接地レベルにし、そのレベルの変化から
電流リークを検出する。あるいは、チャージポンプを駆
動するドライバーの電源のインピーダンスを高めて、電
流リークを検出する。ドライバーも全部または選択的に
作動させる。また、チャージポンプをラダー状にヒュー
ズを介して結線し、不良箇所の切り離しを可能にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チャージポンプ技
術を利用する半導体装置の電圧発生回路に関する。

【０００２】

【従来の技術】半導体集積回路において、電圧発生回路
（チャージポンプ回路）は、外部から供給される電源電
圧より高電圧を発生し、半導体集積回路の内部の回路に
供給する。たとえば、図１３は、フラッシュメモリにお
いて、書き込み、消去、読み出しの際にコントロールゲ
ート、ドレーン、ソース、ウェルに印加される電圧を示
す。これらの種々の電圧は、メモリの内部で発生され
る。電圧発生回路では、ポンプ容量を駆動すること（ポ
ンプアップ動作）により電荷の移動を行う。電圧発生回
路には、所望の出力電圧を得るために検出回路と制御回
路が設けられる。検出回路は、チャージポンプの出力電
圧Ｖppを検出し、あらかじめ設定された基準電圧と比較
し、比較結果を電圧検出信号として出力する。制御回路
は、この電圧検出信号を基にチャージポンプの動作を制
御する。具体的には、検出電圧が基準電圧より高い場合
は、所望電圧に達したので、オシレータを停止状態にす
る。これにより、チャージポンプは、ポンプアップ動作
を止め、出力電圧はこれ以上上昇しない。しかし、検出
電圧が基準電圧より低い場合は、所望電圧に達していな
いので、チャージポンプは、さらにポンプアップ動作を
続け出力電圧をさらに上昇させる。

【０００３】

【発明が解決しようとする課題】フラッシュメモリのチ
ャージポンプの特性については、種々の因子が考慮され
ねばならない。フラッシュメモリにおいては、書き込み
／消去などの動作時にチャージポンプで発生した高電圧
を直接メモリセルに印加する必要がある。また、メモリ
セル特性は電圧条件に大きく左右されるため、チャージ
ポンプは安定した電圧を供給する必要がある。図１４
は、メモリセルのしきい値を、書き込み時における種々
のドレーン電圧Ｖdにおいて書き込み時間ｔに対して示
し、図１５は、メモリセルのしきい値を、消去時におけ
る種々のゲート電圧Ｖgにおいて消去時間ｔに対して示
す。図１４と図１５において、書き込み時間ｔは対数目
盛で表示されている。これらの図からわかるように、安
定したドレーン電圧やゲート電圧を供給しないとセルし
きい値が大きく変動する。図１６は、書き込み、消去、
読み出しが、しきい値により大きく影響を受けることを
示し、安定な電圧の供給が必要であることを示す。加え
て、書き込み／消去を行なう場合、書き込み／消去のパ
ターンなどによってチャージポンプの負荷の変動は避け
られない。また、電源電圧の変動や動作温度などの環境
条件による特性変動も考慮しなければならない。さらに
は、製造のばらつきなどの要因も加味されることにな
る。このため、チャージポンプの特性は、あらゆる動作
状態において負荷が最も重くなる場合に対して充分な能
力が得られるように決定しなければならない。チャージ
ポンプの性能の向上を図るには、ポンプの容量を大きく
することが必要であり、回路のレイアウト面積の増加は
避けられない。一般的に、ポンプ容量はＭＯＳトランジ
スタのゲート容量を用いる場合が多いが、他の構造にお
いてもポンプ容量とレイアウト面積は密接に関連する。
このため、製造中の異物、パターン欠陥などによりポン
プ容量から電流がリークし、容量として正常に機能しな
い確率が高まり、歩留まりが低下する。このように、ポ
ンプ容量に電流リークが生じた場合、チャージポンプの
出力は低下し、所望の電圧を発生することが困難にな
る。しかし、従来の電圧発生回路は、良／不良を判定す
る場合、チャージポンプを動作させ、出力電圧をモニタ
する、または、書き込み／消去を行なうなどのテストし
か行っておらず、また、長いテスト時間を要するという
問題点があった。

【０００４】本発明の目的は、チャージポンプ容量の電
流リークを検出し、良／不良を容易に判定できる半導体
装置の電圧発生回路を提供することである。本発明の他
の目的は、チャージポンプ容量の電流リーク箇所を特定
し、半導体装置の救済を可能とする半導体装置の電圧発
生回路を提供することである。

【０００５】

【課題を解決するための手段】本発明に係る半導体装置
の電圧発生回路は、それぞれ電荷を蓄積する容量を備
え、容量が並列に接続される複数のチャージポンプと、
それぞれ対応するチャージポンプに電荷を供給する複数
のドライバーと、チャージポンプの出力電圧を検出し基
準値と比較し、出力電圧が基準値より低い場合にドライ
バーに電荷供給を続けさせる第１検出手段と、電流リー
ク検出テスト時に前記のチャージポンプまたはドライバ
ーを選択的に（全選択も含む）動作させて電流リーク検
出テストの対象となる容量を選択する選択回路と、電流
リーク検出テストの対象であるチャージポンプの容量の
電流リークを検出する第２検出手段とを備える。好まし
くは、前記の選択手段は、電流リーク検出テスト時にチ
ャージポンプの容量の複数のポンプアップノードを共通
ノードとし前記の第２検出手段に出力し、第２検出手段
は、共通ノードの電圧を基に電流リークを検出する。ま
た、好ましくは、前記の選択手段は、電流リーク検出テ
スト時に任意のチャージポンプの容量のポンプアップノ
ードを前記の第２検出手段に出力し、第２検出手段は、
任意のチャージポンプ容量の共通ノードの電圧を基に電
流リークを検出する。また、好ましくは、電流リーク検
出テスト時にドライバー用電源のインピーダンスを高く
させるバイアス回路を、前記のドライバー用電源と前記
のドライバーの間に備え、前記の第２検出手段は、バイ
アス回路の出力電圧より電流リークを検出する。また、
好ましくは、前記の選択手段は、全ドライバーを作動さ
せる。また、好ましくは、前記の選択手段は、任意のド
ライバーを作動させる。また、好ましくは、前記の複数
のチャージポンプは、並列に接続され、各段のチャージ
ポンプの入出力がラダー状にヒューズを介して結線され
る。

【０００６】

【発明の実施の形態】以下、添付の図面を参照して、本
発明の実施の形態を説明する。実施の形態１図１は、本発明の実施の形態１の半導体装置のためのチ
ャージポンプ技術を用いた電圧発生回路を示す。この電
圧発生回路においては、全チャージポンプ容量に電流リ
ーク箇所があるか否かが判定される。この回路におい
て、オシレータ(ＯＳＣ)１０はチャージポンプ用のクロ
ック信号φを発生する。第０、第１、第２および第３の
クロックドライバー(ＤＲ₀)１２、(ＤＲ₁)１４、(Ｄ
Ｒ₂)１６、(ＤＲ₃)１８はクロックパルスΦから相補の
クロック信号Φ(bar)、Φ(true)、Φ(bar)、Φ(true)を
発生する。図２は、第１と第３のクロックドライバー１
４、１８を示し、クロックドライバーは、２個のインバ
ータ６０、６２の直列接続からなる。図３は、第０と第
２のクロックドライバー１２、１６の回路を示し、クロ
ックドライバーは、第１と第２のインバータ７０、７４
と１個のＮＯＲゲート７２からなる。クロックパルスφ
は、第１のインバータ７０に入力され、第１のインバー
タ７０の出力とテストイネーブル信号ＴＥとがＮＯＲゲ
ート７２に入力される。ＮＯＲゲート７２の出力は第２
のインバータ７４に入力される。

【０００７】クロックドライバー１２〜１８により発生
された相補のクロック信号は、それぞれ、第０、第１、
第２および第３のチャージポンプ(ＣＰ₀)２０、(ＣＰ₁)
２２、(ＣＰ₂)２４、(ＣＰ₃)２６に入力される。これら
の４段のチャージポンプ２０〜２６は直列に接続され
る。図４は、チャージポンプ２０〜２６の回路を示す。
クロックドライバー１２、１４、１６、１８からの信号
は、それぞれ、対応するチャージポンプ２０、２２、２
４、２６のチャージポンプ容量(Ｃ)８０に入力される。
容量８０は、ＮＭＯＳトランジスタ８２を介して共通ノ
ードＶＳに接続され、このＮＭＯＳトランジスタ８２の
ゲートはテストイネーブル信号ＴＥに接続される。ま
た、チャージポンプ容量８０は、第２のＮＭＯＳトラン
ジスタ８４を介してＯＵＴ端子に接続される。ＮＭＯＳ
トランジスタ８２は整流素子として機能する。通常はＭ
ＮＯＳトランジスタ８２のＶＳ側とゲートは電源と接続
されており、ポンプアップノードのレベルが下がった場
合、ＮＭＯＳトランジスタ８２を介してポンプアップノ
ードを充電し、また、ポンプアップノードが電源電圧を
越した場合には、ＶＳに電流が流れないようにする。ま
た、ＮＭＯＳトランジスタ８４は、ポンプアップ動作に
よりＯＵＴ側の電位がＩＮ側より高くなった場合、電流
が逆流しＯＵＴ側の電位が下がるのを阻止する整流素子
である。

【０００８】各チャージポンプ２０〜２６は、ＩＮ端子
において前段のチャージポンプＯＵＴ端子から出力信号
を入力し、ＯＵＴ端子において後段のチャージポンプの
ＩＮ端子に出力する。なお、初段のチャージポンプ２０
のＩＮ端子は、たとえば電源電圧が印加されている。最
終段のチャージポンプ２６からの出力電圧Ｖ_ppは、容量
Ｃ_Lと抵抗Ｒ_Lにより表される負荷に供給（消費）され
る。また、テストイネーブル信号ＴＥは、インバータ２
８を介して、共通ノードＶＳに接続される。通常は、共
通ノードはインバータ２８により接地レベルであるが、
電流リークがあると、その影響によりレベルが高くな
る。オシレータ１０は、停止中にはφ＝Ｈとなり、Φ(t
rue)＝Ｈ、Φ(bar)＝Ｌとなるが、テスト時（ＴＥ＝
Ｈ）にはφ＝Ｈのとき、Φ(true)＝Ｈ、Φ(bar)＝Ｈと
なり、全チャージポンプ２０〜２６の容量８０に同時に
Ｈレベルが入力される。したがって、共通のノードのレ
ベルにより全チャージポンプ容量に電流リーク箇所があ
るか否かが判定される。

【０００９】検出回路は、最終段のチャージポンプ２６
から十分な出力電圧Ｖ_ppが発生されたか否かを検出す
る。検出回路は、出力電圧Ｖ_ppとＧＮＤの間で抵抗分割
をする抵抗３０、３２と、抵抗分割により得られた電圧
Ｖ_Rを予め設定された第１基準電圧Ｖ_ref1と比較する第
１コンパレータ３４とからなる。第１コンパレータ３０
が出力する電圧検出信号Ｖ_detは、Ｖ_R＞Ｖ_ref1である場
合、Ｈレベルとなり、Ｖ_R＜Ｖ_ref1である場合、Ｌレベ
ルとなる。チャージポンプ制御回路は、電圧検出信号Ｖ
_detを受けてチャージポンプの動作を制御する。すなわ
ち、電圧検出信号Ｖ_detは次にインバータ３６により反
転され、チャージポンプイネーブル信号ＣＰＥとともに
ＮＡＮＤゲート３８に入力される。ＮＡＮＤゲート３８
の出力は、オシレータ１０に入力される。ＣＰＥ＝Ｈレ
ベルかつＶ_det＝Ｌレベルの場合にのみ、すなわちポン
プアップが行われる時であり、出力電圧Ｖ_Rが基準電圧
Ｖ_ref1より低い場合に、オシレータ１０の発振は続く。

【００１０】電流リークの検出のために、さらに次に説
明する回路が設けられる。共通ノードＶＳと第２基準電
圧Ｖ_ref2とは、第２コンパレータ４０に入力され比較さ
れる。すなわち、テスト時（ＴＥ＝Ｈ）に、インバータ
２８により共通ノードＶＳを介しポンプアップノードを
接地レベルとし、第２コンパレータ４０へも入力する。
第２コンパレータ４０の出力は、ＰＭＯＳトランジスタ
４２とＮＭＯＳトランジスタ４４とが並列に接続された
回路に入力され、その出力は、２つのインバータの直列
接続からなるバッファ回路４８をへて外部端子に接続さ
れる。ＰＭＯＳトランジスタのゲート４２には、テスト
信号ＴＥが入力され、ＮＭＯＳトランジスタ４４のゲー
トには、テスト信号がインバータ４６を介して接続され
る。なお、読み出し回路５０の出力も、同様にＰＭＯＳ
トランジスタ５２とＮＭＯＳトランジスタ５４とが並列
に接続された回路に入力され、その出力は、上述のバッ
ファ回路４８をへて外部端子に接続される。すなわち、
外部端子は、テスト時には、電流リークの検出結果を出
力し、通常動作時には、メモリ情報を出力する。

【００１１】以上に説明した電圧発生回路の通常動作
（ＣＰＥ＝Ｈ、ＴＥ＝Ｌ）は、従来と同様である。電流
リークがないとすると、共通ノードＶＳの電圧は、Ｈレ
ベルである。検出回路において、第１コンパレータ３４
により出力電圧Ｖ_ppが所定値に達したかが判定される。
具体的には、第１コンパレータ３４が出力する電圧検出
信号Ｖ_detは、Ｖ_R＞Ｖ_ref1である場合、出力電圧Ｖ_ppは
所定値に達したので、オシレータ１０を停止状態にす
る。これによりチャージポンプ２０〜２６はポンプアッ
プ動作を止め、出力電圧Ｖ_ppは、これ以後上昇しない。
一方、Ｖ_R＜Ｖ_ref1である場合、出力電圧Ｖ_ppは所定値
に達していないので、オシレータ１０は動作状態にし、
チャージポンプ２０〜２６はポンプアップ動作を続け、
クロックドライバー１２〜１８からのクロック信号によ
りポンプ容量８０が駆動され、出力電圧Ｖ_ppは、さらに
上昇する。実際には、チャージポンプ２０〜２６が出力
電圧を供給すべき回路での電力消費（チャージポンプに
とっての負荷）があるため、電圧発生回路は動作／停止
を繰りかえすことになる。

【００１２】次に、テスト時（ＣＰＥ＝Ｈ、ＴＥ＝Ｈ）
の動作について説明する。テストイネーブル信号ＴＥに
よりオシレータ１０の出力φはＨレベルとなり、全相補
クロックΦ(true/bar)は同時にＨレベルとなる。全ポン
プアップノードは、ＮＭＯＳトランジスタ８２を介し共
通ノードＶＳに接続される。共通ノードＶＳと、第２基
準電圧Ｖ_ref2は第２のコンパレータ４０に入力され比較
される。いずれかのチャージポンプの容量８０に所定以
上のリークが生じた場合、共通ノードの電圧が変化し第
２基準電圧Ｖ_ref2より高くなって、第２のコンパレータ
４０の出力はＨレベルになる。具体的には、電流リーク
が生じると、クロックドライバー１２〜１８のＰＭＯＳ
トランジスタ→容量８０→ポンプアップノード→チャー
ジポンプ内のＮＭＯＳトランジスタ８４→テストイネー
ブル信号ＴＥが入力されるバッファを構成するＮＭＯＳ
トランジスタ８２へとリーク電流が流れ、ノードＶＳの
レベルを持ち上げる。容量８０に電流リークがない場合
は、バッファを構成するＮＭＯＳトランジスタ８２によ
り、ノードＶＳでは接地レベル（Ｌレベル）が維持され
る。第２コンパレータ４０の出力は、外部端子で検出で
き、チャージポンプ容量部の電流リークの有無が判定で
きる。

【００１３】実施の形態２図５は、実施の形態２の電圧発生回路を示す。この実施
の形態の電圧発生回路においても、実施の形態１と同様
に、全チャージポンプ容量に電流リーク箇所があるか否
かが判定されるが、電流リークの検出方法が異なる。こ
の回路において、図１と同じ参照番号を付したものは、
同一または実質的に同じものを示し、説明を省略する。
第１と第３のクロックドライバー１１４、１１８の回路
は図２に示されたものと同じであり、第０と第２のクロ
ックドライバー１１２、１１６の回路は図３に示された
ものと同じであり、電源への接続のみが異なる。実施の
形態１の電圧発生回路（図１）では共通ノードでの接地
電圧ＶＳにより電流リークが検出されるが、この実施の
形態の電圧発生回路では、テスト時にバイアス回路１５
８によりクロックドライバー電源１１２〜１１８のイン
ピーダンスを可変として、電流供給能力を小さくし、こ
のクロックドライバー電源の電圧により電流リークを検
出する。バイアス回路１５８は、テスト信号ＴＥにより
制御されテスト時にインピーダンスが高められる。すな
わち、電源１５６が、バイアス回路１５８を介して、４
個の相補のクロックΦのクロックドライバー(ＤＲ₀〜Ｄ
Ｒ₃)１１２〜１１８に電圧Ｖ_ccを供給するとともに、第
２のコンパレータ４０にも入力され第２基準電圧Ｖ_ref2
と比較される。すなわち、相補のクロックΦ(true/bar)
の電源インピーダンスをバイアス回路１５８により変化
し（テスト時のインピーダンスを高くし）、かつ、電圧
値Ｖ_ccを第２コンパレータ４０へも入力する。バイアス
レベルＢＩＡＳは、通常読み出し時には電源インピーダ
ンスを低くなるように設定する。バイアス回路１５８
は、たとえば、ゲートにバイアスレベルが入力されたＰ
ＭＯＳトランジスタからなる。こうして、電源１５６の
電流供給能力をバイアス回路１５８によりテスト時に小
さくするので、リーク電流の影響を受けやすくなり、チ
ャージポンプ容量部の電流リークの検出が容易におこな
える。テスト時（ＣＰＥ＝Ｈ、ＴＥ＝Ｈ）には、クロッ
クドライバー１１２〜１１８の出力する相補のクロック
Φ(true/bar)を全て選択（Ｈレベル）とし、全ポンプア
ップノードを共通の接地レベルとする。いずれかのチャ
ージポンプ容量８０に所定量以上のリーク電流が生じた
場合、第２コンパレータ４０の出力はＬレベルとなり、
チャージポンプ容量部の電流リークが検出される。こう
して、不良判定が容易に行える。

【００１４】実施の形態３以下に説明する４つの実施の形態では、電流リークが発
生した場合にチャージポンプの電流リーク箇所を特定す
る。これらの実施の形態では、並列構成のチャージポン
プで各段のポンプ入出力をラダー状にヒューズを介して
結線する。故障箇所が特定されると、ヒューズ位置でト
リミングをすることにより、その箇所を切り離すことが
できる。図６は、実施の形態３の電圧発生回路を示す。
この回路では、複数のポンプアップノードの中から選択
的に接地レベル設定可能とする。個々のチャージポンプ
をテストするためのテストイネーブル信号ＴＥ_i(ｉ＝
０，１，…，７)はテストイネーブル信号ＴＥから発生
される。

【００１５】図６に示す回路において、オシレータ(Ｏ
ＳＣ)２１０はクロック信号φを発生する。第０、第
１、第２、第３、第４、第５、第６および第７のクロッ
クドライバー(ＤＲ₀)２１２、(ＤＲ₁)２１４、(ＤＲ₂)
２１６、(ＤＲ₃)２１８、(ＤＲ₄)２１３、(ＤＲ₅)２１
５、(ＤＲ₆)２１７、(ＤＲ₇)２１９は、それぞれ、クロ
ックパルスφから相補のクロック信号Φ(bar)、Φ(tru
e)、Φ(bar)、Φ(true)、Φ(bar)、Φ(true)、Φ(ba
r)、Φ(true)を発生する。第１、第３、第５および第７
のクロックドライバー２１４、２１８、２１５、２１９
は、図２に示された回路からなる。第０、第２、第４、
第６のクロックドライバー２１２、２１６、２１３、２
１７は図３に示された回路からなる。オシレータ２１０
は、停止中にはφ＝Ｈとなり、Φ(true)＝Ｈ、Φ(bar)
＝Ｌとなるが、テスト時（ＴＥ＝Ｈ）にはφ＝Ｈのと
き、Φ(true)＝Ｈ、Φ(bar)＝Ｈとなり、全クロックド
ライバーが同時に選択される。図７は、第０〜第７のチ
ャージポンプ２２０〜２２７の回路を示す。この回路
は、実施の形態１の電圧発生回路（図４）と実質的に同
じであり、異なる点は、テストイネーブル信号ＴＥの代
わりに選択的テストイネーブル信号ＴＥ_iが用いられる
ことである。テストイネーブル信号ＴＥと選択信号ＳＥ
ＬＥＣＴは、ＮＡＮＤゲート２２８に入力され、テスト
イネーブル信号ＴＥ_iを発生し、信号ＴＥ_iは、対応する
チャージポンプＣＰ_i（ｉ＝０〜７）に入力される。８
本の信号ＴＥ_iのうち１つのみがＨレベルになる。な
お、図６において、チャージポンプ２２０〜２２７のＴ
Ｅ_i入力と、クロックドライバー２１４、２１８、２１
５、２１９へのＴＥ入力は、図示を簡単にするため省略
した。

【００１６】８個のチャージポンプ２２０〜２２７は、
実施の形態１および２とは異なり、並列にラダー状にヒ
ューズを介して接続される。（なお、図６において、１
４個のヒューズは、ヒューズ記号で示す。）４段のチャ
ージポンプ２２０、２２２、２２４、２２６は、ＩＮ端
子において前段のチャージポンプのＯＵＴ端子からの信
号を入力し、ＯＵＴ端子から後段のチャージポンプのＩ
Ｎ端子に出力する。同様に、これと並列に設けられる４
段のチャージポンプ２２１、２２３、２２５、２２７
は、ＩＮ端子において前段のチャージポンプの出力信号
を入力し、ＯＵＴ端子において後段のチャージポンプに
出力する。１つのチャージポンプのＯＵＴ端子とその次
の段のチャージポンプのＩＮ端子の間は、２個のヒュー
ズを介して接続されるとともに、２つのヒューズの間の
結合線は、平行して配置される２つのチャージポンプの
対応する結合線とも結合される。たとえば、チャージポ
ンプ２２０のＯＵＴ端子は、第１のヒューズ、結合線、
第２のヒューズを介して、次段のチャージポンプ２２２
のＩＮ端子に接続されるが、さらに、第１のヒューズ、
結合線、もう１つの第２のヒューズを介して、並列する
次段のチャージポンプ２２３のＩＮ端子に接続される。
同様に、チャージポンプ２２１のＯＵＴ端子は、第１の
ヒューズ、結合線、第２のヒューズを介して、次段のチ
ャージポンプ２２３のＩＮ端子に接続されるが、さら
に、第１のヒューズ、結合線、もう１つの第２のヒュー
ズを介して、並列する次段のチャージポンプ２２２のＩ
Ｎ端子に接続される。なお、初段のチャージポンプ２２
０、２２１のＩＮ端子は、たとえば電源電圧が印加され
ている。最終段のチャージポンプ２２６、２２７のＯＵ
Ｔ端子は結合され、チャージポンプ容量からの出力電圧
Ｖ_ppは、容量Ｃ_Lと抵抗Ｒ_Lにより表される負荷に供給
（消費）される。

【００１７】検出回路は、最終段のチャージポンプ２２
６、２２７から十分な出力電圧Ｖ_ppが発生されたか否か
を検出する。検出回路は、出力電圧Ｖ_ppとＧＮＤの間で
抵抗分割をする抵抗２３０、２３２と、抵抗分割により
得られた電圧ＶＲを予め設定された第１基準電圧Ｖ_ref1
と比較する第１コンパレータ２３４とからなる。第１コ
ンパレータ２３４が出力する電圧検出信号Ｖ_detは、Ｖ_R
＞Ｖ_ref1である場合、Ｈレベルとなり、Ｖ_R＜Ｖ_ref1で
ある場合、Ｌレベルとなる。チャージポンプ制御回路
は、電圧検出信号Ｖ_detを受けてチャージポンプの動作
を制御する。すなわち、電圧検出信号Ｖ_detは次にイン
バータ２３６により反転され、チャージポンプイネーブ
ル信号ＣＰＥとともにＮＡＮＤゲート２３８に入力され
る。ＮＡＮＤゲート２３８の出力は、オシレータ２１０
に入力される。ＣＰＥ＝ＨレベルかつＶ_det＝Ｌレベル
の場合にのみ、すなわちチャージポンプ動作が行われる
時であり、出力電圧Ｖ_Rが基準電圧Ｖ_ref1より低い場合
に、オシレータ２１０の発振は続く。

【００１８】さらに、電流リーク検出のために、次に説
明する回路が設けられる。ＮＡＮＤゲート２２９の出力
ＴＥ_iは、共通ノードＶＳに接続されるほか、第２基準
電圧Ｖ_ref2とともに、第２コンパレータ２４０に入力さ
れ比較される。すなわち、ポンプアップノードを接地レ
ベルとし、第２コンパレータ２４０の入力を兼ねる。第
２コンパレータ２４０の出力は、ＰＭＯＳトランジスタ
２４２とＮＭＯＳトランジスタ２４４とが並列に接続さ
れた回路に入力され、その出力は、２つのインバータの
直接接続からなるバッファ回路２４８を介して外部端子
に接続される。ＰＭＯＳトランジスタのゲートには、テ
スト信号ＴＥが入力され、ＮＭＯＳトランジスタ２４４
のゲートには、テスト信号がインバータ２４６を介して
接続される。また、読み出し回路２５０の出力も、同様
にＰＭＯＳトランジスタ２５２とＮＭＯＳトランジスタ
２５４とが並列に接続された回路に入力され、その出力
は、上述のバッファ回路２４８をへて外部端子に接続さ
れる。すなわち、外部端子は、テスト時には、電流リー
クの検出結果を出力し、通常動作時には、メモリ情報を
出力する。

【００１９】この電圧発生回路の通常動作（ＣＰＥ＝
Ｈ、ＴＥ＝Ｌ）は、従来と同様であり、共通ノードＶＳ
の電圧は、Ｈレベルである。検出回路において、出力電
圧Ｖ_ｐｐが所定値に達したかが判定される。具体的に
は、第１コンパレータ２３４が出力する電圧検出信号Ｖ
_ｄｅｔは、Ｖ_R＞Ｖ_ref1である場合、出力電圧Ｖ_ppは所
定値に達したので、オシレータ２１０を停止状態にす
る。これによりチャージポンプはポンプアップ動作を止
め、出力電圧Ｖ_ppは、これ以後上昇しない。一方、Ｖ_R
＜Ｖ_ref1である場合、出力電圧Ｖ_ppは所定値に達してい
ないので、オシレータ２１０は動作状態にし、チャージ
ポンプはポンプアップ動作を続け、クロックドライバー
２１２〜２１９からのクロック信号によりチャージポン
プ２２０〜２２７の容量８０が駆動され、出力電圧Ｖ_pp
は、さらに上昇する。実際には、チャージポンプが供給
すべき回路での電力消費（チャージポンプにとっての負
荷）があるため、電圧発生回路は動作／停止を繰りかえ
すことになる。

【００２０】次に、テスト時（ＣＰＥ＝Ｈ、ＴＥ＝Ｈ）
の動作について説明する。クロックドライバー２１２〜
２１９の出力する相補クロックΦ(true/bar)は同時にＨ
レベルとなるので、チャージポンプ用のドライバ２１２
〜２１９は全部選択することになる。一方、選択信号Ｓ
ＥＬＥＣＴにより、個々のポンプアップノードを選択す
る信号ＴＥ_iが発生される。例えばＴＥ₀によりチャージ
ポンプ(ＣＰ₀)２２０を選択する。これにより、選択さ
れたチャージポンプ２２０のポンプアップノードは、Ｎ
ＭＯＳトランジスタ８２を介し共通ノードＶＳに接続さ
れる。すなわち、選択されたポンプアップノードを接地
レベルとし、かつ、共通のコンパレータ入力とする。
（この場合、他のチャージポンプは選択されていな
い。）共通ノードＶＳと、第２基準電圧Ｖ_ref2は第２コ
ンパレータ２４０に入力され比較される。選択されたチ
ャージポンプ２２０の容量８０に所定以上のリークが生
じた場合、共通ノードの電圧が変化し第２基準電圧Ｖ
_ref2より高くなって、第２コンパレータ２４０の出力は
Ｈレベルになる。こうして、不良箇所の特定が行える。
容量８０にリークがない場合は、バッファを構成するＮ
ＭＯＳトランジスタ８２により、ノードＶＳは接地レベ
ル（Ｌ）が維持される。第２コンパレータ２４０の出力
は、外部端子で検出でき、選択されたチャージポンプで
の電流リークの有無が判定できる。選択信号ＳＥＬＥＣ
Ｔによりチャージポンプ２２０〜２２７を順次選択する
ことにより、各チャージポンプについて電流リークの有
無が判定できる。

【００２１】電流リークが検出された場合、チャージポ
ンプ２２０〜２２７を並列構成で各段のポンプ入出力を
ラダー状にヒューズを介して結線しているので、ヒュー
ズに対するレーザブロー（トリミング）により不良箇所
をチャージポンプから切り離すことができる。電流リー
クがあるポンプ容量と対になる段のチャージポンプは、
他の段の１／２のポンプアップ電荷量となる（昇圧レベ
ル１／２）が、不良箇所の昇圧分が減るだけであって、
電圧発生回路の動作／停止周期の変動範囲である。した
がって、電流リークが発生しても、不良箇所を切り離す
ことにより不良救済が可能になる。また、不良ポンプの
クロック入力部をレーザブローにより切り離すので、む
だな電力消費を抑えることが可能である。

【００２２】実施の形態４図８は、実施の形態４の電圧発生回路を示す。この回路
も、実施の形態３と同様に、並列構成のチャージポンプ
で各段のポンプ入出力をラダー状にヒューズを介して結
線する。この回路において、図６に示した実施の形態３
と同じ参照番号を付したものは、同一または実質的に同
じものを示し、説明を省略する。第０、第１、第２、第
３、第４、第５、第６および第７のクロックドライバー
(ＤＲ₀)３１２、(ＤＲ₁)３１４、(ＤＲ₂)３１６、(ＤＲ
₃)３１８、(ＤＲ₄)３１３、(ＤＲ₅)３１５、(ＤＲ₆)３
１７、(ＤＲ₇)３１９は、それぞれ、クロックパルスφ
から相補のクロック信号Φ(bar)、Φ(true)、Φ(bar)、
Φ(true)、Φ(bar)、Φ(true)、Φ(bar)、Φ(true)を発
生する。第１、第３、第５および第７のクロックドライ
バー３１４、３１８、３１５、３１９は、図２に示され
た回路からなる。第０、第２、第４、第６のクロックド
ライバー３１２、３１６、３１３、３１７は図３に示さ
れた回路からなる。オシレータ２１０は、停止中にはφ
＝Ｈとなり、Φ(true)＝Ｈ、Φ(bar)＝Ｌとなるが、テ
スト時（ＴＥ＝Ｈ）にはφ＝Ｈのとき、Φ(true)＝Ｈ、
Φ(bar)＝Ｈとなり、全クロックドライバーが同時に選
択される。第０〜第７のチャージポンプ３２０〜３２７
は図７に示された回路からなる。実施の形態３と同様
に、テストイネーブル信号ＴＥと選択信号ＳＥＬＥＣＴ
は、ＮＡＮＤゲート２２９に入力され、テストイネーブ
ル信号ＴＥ_iを発生し、各信号ＴＥ_iが対応するチャージ
ポンプＣＰ_i（ｉ＝０〜７）に入力される。８本の信号
ＴＥ_iのうち１つのみがＨレベルになる。なお、図８に
おいて、チャージポンプ２２０〜２２７のＴＥ_i入力
と、クロックドライバー２１４、２１８、２１５、２１
９へのＴＥ入力は、図示を簡単にするため省略した。

【００２３】この実施の形態の電圧発生回路において
も、電流リークが発生した場合にチャージポンプの電流
リーク箇所を特定するが、電流リークの検出方法が異な
る。実施の形態３の電圧発生回路（図６）では共通ノー
ドの電圧により電流リークが検出されるが、この実施の
形態の電圧発生回路では、実施の形態２と同様に、バイ
アス回路によりクロックドライバー３１２〜３１９の電
源３５６のインピーダンスを可変として、電流供給能力
を小さくし、このクロックドライバー電源の電圧により
電流リークを検出する。すなわち、電源（Ｖ_cc）３５６
が、バイアス回路３５８を介して、８個の相補のクロッ
クΦのクロックドライバー３１２〜３１９の電源として
用いられるとともに、第２のコンパレータ２４０にも入
力され第２基準電圧Ｖ_ref2と比較される。すなわち、相
補のクロックΦ(true/bar)の電源インピーダンスをバイ
アス回路３５８により変化し（テスト時のインピーダン
スを高くし）、かつ第２コンパレータ２４０の入力とす
る。バイアスレベルは、通常読み出し時には電源インピ
ーダンスを低くなるように設定する。バイアス回路３５
８は、たとえば、ゲートにバイアスレベルが入力された
ＰＭＯＳトランジスタからなる。こうして、電源３５６
の電流供給能力をバイアス回路３５８により小さくする
ので、電流リークの影響を受けやすくなり、チャージポ
ンプ容量部の電流リークの検出が容易におこなえる。

【００２４】次に、テスト時（ＣＰＥ＝Ｈ、ＴＥ＝Ｈ）
の動作について説明する。テスト時には、テストイネー
ブル信号ＴＥにより全相補クロックΦ(true/bar)は同時
にＨレベルとなるので、チャージポンプ用のドライバを
全部選択することになる。一方、選択信号ＳＥＬＥＣＴ
により、個々のポンプアップノードを選択する信号ＴＥ
_iが発生される。例えばＴＥ₀によりチャージポンプＣＰ
₀を選択する。これにより、選択されたチャージポンプ
ＣＰ₀のポンプアップノードは、ＮＭＯＳトランジスタ
を介し共通ノードＶＳに接続される。すなわち、選択さ
れたポンプアップノードを接地レベルとする。（この場
合、他のチャージポンプは選択されていない。）相補の
クロックΦ(true/bar)の電源インピーダンスをバイアス
回路３５８により変化し（テスト時のインピーダンスを
高くし）、かつ、第２基準電圧Ｖ_ref2と第２コンパレー
タ２４０に入力され比較される。選択されたチャージポ
ンプＣＰ₀の容量８０に所定以上のリーク電流が生じた
場合、クロックドライバの電源電位が低下し第２基準電
圧Ｖ_ref2より低くなって、第２コンパレータ２４０の出
力はＬレベルになり、電流リークが検出される。こうし
て、不良箇所の特定が容易に行える。第２コンパレータ
２４０の出力は、外部端子で検出でき、選択されたチャ
ージポンプでの電流リークの有無が容易に判定できる。
選択信号ＳＥＬＥＣＴによりチャージポンプを選択する
ことにより、各チャージポンプについて電流リークの有
無が判定できる。選択信号ＳＥＬＥＣＴによりチャージ
ポンプ２２０〜２２７を順次選択することにより、各チ
ャージポンプについて容量部の電流リークの有無が判定
できる。

【００２５】また、実施の形態４と同様に、並列構成の
チャージポンプＣＰで各段のポンプ入出力をラダー状に
ヒューズを介して結線しているので、実施の形態３と同
様に、ヒューズに対するレーザブローにより不良箇所を
チャージポンプから切り離すことができる。すなわち、
電流リークが発生しても、不良救済が可能になる。ま
た、不良ポンプのクロック入力部をレーザブローにより
切り離すことにより、むだな電力消費を抑えることが可
能である。

【００２６】実施の形態５図９は、実施の形態５の電圧発生回路を示す。この回路
も、実施の形態３と同様に、並列構成のチャージポンプ
で各段のポンプ入出力をラダー状にヒューズを介して結
線する。この回路において、図６に示した実施の形態３
と同じ参照番号を付したものは、同一または実質的に同
じものを示し、説明を省略する。この回路では、相補の
クロックΦ(true/bar)すなわち複数のポンプアップノー
ドの中から選択的にＨレベル可能として（チャージポン
プ用の任意のドライバを選択して）、全ポンプアップノ
ードを接地レベルかつ共通コンパレータ入力とする。さ
らに、並列構成のチャージポンプで各段のポンプ入出力
をラダー状にヒューズを介して結線する。

【００２７】図９に示す回路において、テストイネーブ
ル信号ＴＥと選択信号ＳＥＬＥＣＴは、ＮＡＮＤゲート
に入力され、選択テストイネーブル信号ＴＥ_iを発生
し、各信号ＴＥ_iが対応するチャージポンプＣＰ_iに入力
される（ｉ＝０〜７）。８本の信号ＴＥ_iのうち１つの
みがＨレベルになる。第０、第１、第２、第３、第４、
第５、第６および第７のクロックドライバー(ＤＲ₀)４
１２、(ＤＲ₁)４１４、(ＤＲ₂)４１６、(ＤＲ₃)４１
８、(ＤＲ₄)４１３、(ＤＲ₅)４１５、(ＤＲ₆)４１７、
(ＤＲ₇)４１９は、それぞれ、クロックパルスφから相
補のクロック信号Φ(bar)、Φ(true)、Φ(bar)、Φ(tru
e)、Φ(bar)、Φ(true)、Φ(bar)、Φ(true)を発生す
る。第１、第３、第５および第７のクロックドライバー
４１４、４１８、４１５、４１９は、図１０に示された
回路からなり、ＮＡＮＤゲート４６０とインバータ４６
２の直列接続からなる。ＮＡＮＤゲート４６０には、ク
ロック信号φと選択テストイネーブル信号ＴＥ_iが入力
される。第０、第２、第４、第６のクロックドライバー
４１２、４１６、４１３、４１７は図１１に示された回
路からなり、第１と第２のインバータ４７０、４７４と
１個のＮＯＲゲート４７２からなる。ＮＯＲゲート４７
２には、第１のインバータ４７０の出力と選択テストイ
ネーブル信号ＴＥ_iが入力され、ＮＯＲゲート４７２の
出力は、第２のインバータ４７４に入力される。したが
って、クロックドライバー４１２〜４１９は、選択テス
トイネーブル信号ＴＥ_iにより個別に選択される。オシ
レータＯＳＣは、停止中にはφ＝Ｈとなり、Φ(true)＝
Ｈ、Φ(bar)＝Ｌとなるが、テスト時（ＴＥ＝Ｈ）に
は、信号ＴＥ_iに応じたドライバーの出力のみが、φ＝
Ｈのとき、Φ(true)／Φ(bar)＝Ｈとなる。チャージポ
ンプ４２０〜４２７は、図４に示される回路からなる。
テストイネーブル信号はインバータ４２８により反転さ
れ、チャージポンプ４２０〜４２７に接続されるととも
に、第２コンパレータ２４０に入力される。チャージポ
ンプ４２０〜４２７の接続は、実施の形態３および４と
同様に、ラダー状に接続される。ここでは、詳細な説明
を省略する。また、検出回路とリーク検出のための回路
の構成と動作も実施の形態３の場合と同様である。

【００２８】次に、テスト時（ＣＰＥ＝Ｈ、ＴＥ＝Ｈ）
の動作について説明する。選択信号ＳＥＬＥＣＴによ
り、個々のポンプアップノードを選択する信号ＴＥ_iが
発生される。選択テストイネーブル信号ＴＥ_iより相補
クロックΦ(true/bar)は選択的にＨレベルとなるので、
チャージポンプ用のクロックドライバーを１つだけ選択
することになる。例えばＴＥ₀によりクロックドライバ
ー４１２を選択する。これにより、選択されたクロック
ドライバー４１２に対応するチャージポンプ４２０のポ
ンプアップノードは、ＮＭＯＳトランジスタを介し共通
ノードＶＳに接続される。すなわち、選択されたポンプ
アップノードを接地レベルとし、かつ、共通のコンパレ
ータ入力とする。（この場合、他のドライバーは選択さ
れていない。）共通ノードＶＳと、第２基準電圧Ｖ_ref2
は第２コンパレータ２４０に入力され比較される。選択
されたドライバーに対応するチャージポンプ４２０の容
量８０に所定以上のリーク電流が生じた場合、共通ノー
ドの電圧が変化し第２基準電圧Ｖ_ref2より高くなって、
第２コンパレータ２４０の出力はＨレベルになる。こう
して、不良箇所の特定が行える。容量８０に電流リーク
がない場合は、バッファを構成するＮＭＯＳトランジス
タにより、ノードＶＳは接地レベル（Ｌ）が維持され
る。第２コンパレータ２４０の出力は、外部端子で検出
でき、選択されたチャージポンプでの電流リークの有無
が判定できる。選択信号ＳＥＬＥＣＴによりクロックド
ライバー４１２〜４１９を順次選択することにより、各
チャージポンプについて容量部の電流リークの有無が個
別的に判定できる。

【００２９】並列構成のチャージポンプ４２０〜４２７
で各段のポンプ入出力をラダー状にヒューズを介して結
線しているので、実施の形態３および４と同様に、ヒュ
ーズに対するレーザブローにより不良箇所をチャージポ
ンプから切り離すことができる。すなわち、電流リーク
が発生しても、不良救済が可能になる。また、不良ポン
プのクロック入力部をレーザブローにより切り離すこと
により、むだな電力消費を抑えることが可能である。

【００３０】実施の形態６図１２は、実施の形態６の電圧発生回路を示す。この回
路も、実施の形態３〜５と同様に、並列構成のチャージ
ポンプで各段のポンプ入出力をラダー状にヒューズを介
して結線する。この回路において、図９に示した実施の
形態５と同じ参照番号を付したものは、同一または実質
的に同じものを示し、説明を省略する。第０、第１、第
２、第３、第４、第５、第６および第７のクロックドラ
イバー(ＤＲ₀)５１２、(ＤＲ₁)５１４、(ＤＲ₂)５１
６、(ＤＲ₃)５１８、(ＤＲ₄)５１３、(ＤＲ₅)５１５、
(ＤＲ₆)５１７、(ＤＲ₇)５１９は、それぞれ、クロック
パルスφから相補のクロック信号Φ(bar)、Φ(true)、
Φ(bar)、Φ(true)、Φ(bar)、Φ(true)、Φ(bar)、Φ
(true)を発生する。第１、第３、第５および第７のクロ
ックドライバー５１４、５１８、５１５、５１９は、図
１０に示された回路からなる。第０、第２、第４、第６
のクロックドライバー５１２、５１６、５１３、５１７
は図１１に示された回路からなる。オシレータ２１０
は、停止中にはφ＝Ｈとなり、Φ(true)＝Ｈ、Φ(bar)
＝Ｌとなるが、テスト時（ＴＥ＝Ｈ）にはφ＝Ｈのと
き、Φ(true)＝Ｈ、Φ(bar)＝Ｈとなり、全クロックド
ライバーが同時に選択される。第０〜第７のチャージポ
ンプ３２０〜３２７は図７に示された回路からなる。実
施の形態５と同様に、テストイネーブル信号ＴＥと選択
信号ＳＥＬＥＣＴは、ＮＡＮＤゲート２２９に入力さ
れ、テストイネーブル信号ＴＥ_iを発生し、各信号ＴＥ_i
が対応するチャージポンプＣＰ_i（ｉ＝０〜７）に入力
される。８本の信号ＴＥ_iのうち１つのみがＨレベルに
なる。

【００３１】この実施の形態の電圧発生回路において
も、電流リークが発生した場合にチャージポンプ容量部
のリーク箇所を特定するが、電流リークの検出方法が異
なる。実施の形態５の電圧発生回路（図９）では共通ノ
ードの電圧によりリークが検出されるが、この実施の形
態の電圧発生回路では、実施の形態４と同様に、バイア
ス回路３５８によりクロックドライバー５１２〜５１９
の電源３５６のインピーダンスを可変として、電流供給
能力を小さくし、このクロックドライバー電源の電圧に
より電流リークを検出する。すなわち、電源（Ｖ_cc）３
５６が、バイアス回路３５８を介して、８個の相補のク
ロックΦのクロックドライバー５１２〜５１９の電源と
して用いられるとともに、第２のコンパレータ２４０に
も入力され第２基準電圧Ｖ_ref2と比較される。すなわ
ち、相補のクロックΦ(true/bar)の電源インピーダンス
をバイアス回路３５６により変化し（テスト時のインピ
ーダンスを高くし）、かつ第２コンパレータ２４０の入
力とする。バイアスレベルは、通常読み出し時には電源
インピーダンスを低くなるように設定する。こうして、
電源３５６の電流供給能力をバイアス回路３５８により
小さくするので、電流リークの影響を受けやすくなり、
電流リークの検出が容易におこなえる。

【００３２】次に、テスト時（ＣＰＥ＝Ｈ、ＴＥ＝Ｈ）
の動作について説明する。テスト時には、ＳＥＬＥＣＴ
信号により選択テストイネーブル信号ＴＥ_iによりクロ
ックドライバー５１２〜５１９を選択的に作動させる。
（この場合、他のクロックドライバーは選択されていな
い。）クロックドライバーの電源インピーダンスをバイ
アス回路３５８により変化し（テスト時のインピーダン
スを高くし）、かつ、第２基準電圧Ｖ_ref2と第２コンパ
レータ２４０に入力され比較される。選択されたクロッ
クドライバーに対応するいずれかのチャージポンプ４２
０〜４２７の容量８０に所定以上のリークが生じた場
合、クロックドライバーの電源電圧が低下し第２基準電
圧Ｖ_ref2より低くなって、第２コンパレータ２４０の出
力はＬレベルになり、電流リークが検出される。こうし
て、不良箇所の特定が容易に行える。第２コンパレータ
２４０の出力は、外部端子で検出でき、選択されたチャ
ージポンプでの電流リークの有無が容易に判定できる。
選択信号ＳＥＬＥＣＴによりチャージポンプ２２０〜２
２７を順次選択することにより、各チャージポンプにつ
いて電流リークの有無が判定できる。また、実施の形態
４と同様に、並列構成のチャージポンプＣＰで各段のポ
ンプ入出力をラダー状にヒューズを介して結線している
ので、実施の形態３と同様に、ヒューズに対するレーザ
ブローにより不良箇所をチャージポンプから切り離すこ
とができる。すなわち、電流リークが発生しても、不良
救済が可能になる。また、不良ポンプのクロック入力部
をレーザブローにより切り離すことにより、むだな電力
消費を抑えることが可能である。

【００３３】

【発明の効果】この発明は、以上に説明したように構成
されているので、以下に示すような効果を奏する。本発
明に係る半導体装置の電圧発生回路は、それぞれ電荷を
蓄積する容量を備え、容量が並列に接続される複数のチ
ャージポンプと、それぞれ対応するチャージポンプに電
荷を供給する複数のドライバーと、チャージポンプの出
力電圧を検出し基準値と比較し、出力電圧が基準値より
低い場合にドライバーに電荷供給を続けさせる第１検出
手段と、電流リーク検出テスト時に前記のチャージポン
プまたはドライバーを選択的に（全選択も含む）動作さ
せて電流リーク検出テストの対象となる容量を選択する
選択回路と、電流リーク検出テストの対象であるチャー
ジポンプの容量の電流リークを検出する第２検出手段と
を備え、選択回路によりテスト対象の容量を選択し、第
２検出回路により選択されたチャージポンプ容量の電流
リークを検出するので、チャージポンプ容量の電流リー
クを容易に検出できる。第２検出手段が電流リークを検
出しない場合は、全チャージポンプ容量に電流リーク箇
所が存在しないことが容易にわかる。また、いずれかの
チャージポンプ容量に電流リークが生じた場合に、第２
検出手段により不良判定が容易に行える。また、前記の
選択手段は、電流リーク検出テスト時にチャージポンプ
の容量の複数のポンプアップノードを共通ノードとし前
記の第２検出手段に出力し、第２検出手段は、共通ノー
ドの電圧を基に電流リークを検出するので、選択回路に
よりチャージポンプ容量の複数のポンプアップノードを
共通にして、その電圧から電流リークを検出できる。共
通ノードの電圧は電流リークの影響を受けるので、いず
れかのチャージポンプ容量に電流リークが生じたか否か
が容易に判定できる。また、前記の選択手段は、電流リ
ーク検出テスト時に任意のチャージポンプの容量のポン
プアップノードを前記の第２検出手段に出力し、第２検
出手段は、任意のチャージポンプ容量の共通ノードの電
圧を基に電流リークを検出するので、選択されたチャー
ジポンプ容量に電流リークが生じた場合、不良箇所が特
定できる。選択回路により任意のチャージポンプ容量の
ポンプアップノードの電圧から電流リークを検出するの
で、選択されたチャージポンプ容量に電流リークがある
ことを容易に検出でき、不良箇所が特定できる。また、
好ましくは、電流リーク検出テスト時にドライバー用電
源のインピーダンスを高くさせるバイアス回路を、前記
のドライバー用電源と前記のドライバーの間に備え、前
記の第２検出手段は、バイアス回路の出力電圧より電流
リークを検出するので、バイアス回路によりドライバー
への電流供給が制限されて電流リークの影響を受けやす
くなる。こうして、電流リーク検出テスト時にドライバ
ー用電源のインピーダンスを高めることにより、電源の
電圧値からいずれかのチャージポンプ容量の電流リーク
を容易に検出でき、不良判定が容易に行える。また、前
記の選択手段は全ドライバーを作動させるので、これに
より全チャージポンプが作動されて電流リークを検出す
る。いずれかのチャージポンプ容量に電流リークが生じ
たことを容易に検出でき、不良判定が容易に行える。ま
た、前記の選択手段は、任意のドライバーを作動させる
ので、作動されるドライバーに対応するチャージポンプ
に電荷が移動され、容量に電流リークが生じるか否かが
判定できる。これにより、任意のチャージポンプ容量に
電流リークがあることを容易に検出でき、不良箇所の特
定が行える。また、並列構成のチャージポンプで各段の
チャージポンプの入出力をラダー状にヒューズを介して
結線するので、電流リークが発生しても、不良箇所を特
定して、電流リークに関連するチャージポンプを切り離
すことにより、不良救済が可能になる。また、不良箇所
におけるむだな電力消費を抑えることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の電圧発生回路のブロ
ック図である。

【図２】本発明の実施の形態１の電圧発生回路におけ
るドライバーＤＲ(true)の回路図である。

【図３】本発明の実施の形態１の電圧発生回路におけ
るドライバーＤＲ(bar)の回路図である。

【図４】本発明の実施の形態１の電圧発生回路におけ
るチャージポンプの回路図である。

【図５】本発明の実施の形態２の電圧発生回路のブロ
ック図である。

【図６】本発明の実施の形態３の電圧発生回路のブロ
ック図である。

【図７】本発明の実施の形態３の電圧発生回路におけ
るチャージポンプの回路図である。

【図８】本発明の実施の形態４の電圧発生回路のブロ
ック図である。

【図９】本発明の実施の形態５の電圧発生回路のブロ
ック図である。

【図１０】本発明の実施の形態５の電圧発生回路にお
けるドライバーＤＲ(true)の回路図である。

【図１１】本発明の実施の形態５の電圧発生回路にお
けるドライバーＤＲ(bar)の回路図である。

【図１２】本発明の実施の形態６の電圧発生回路のブ
ロック図である。

【図１３】フラッシュメモリ内で発生される電圧の例
を示す図である。

【図１４】書き込みにおけるセルしきい値の書き込み
時間依存性の１例のグラフである。

【図１５】消去におけるセルしきい値の消去時間依存
性の１例のグラフである。

【図１６】メモリにおける書き込み、読み出し、消去
とセルしきい値の関係の１例を示すグラフである。

【符号の説明】

１０オシレータ、１２、１４、１６、１８ドライ
バー、２０、２２、２４、２６チャージポンプ、
２８インバータ、３０、３２、３４、３６、３８
第１検出手段、２８、４０第２検出手段、４０
第２コンパレータ、８０チャージポンプの容量、
８２、８４ＮＭＯＳトランジスタ、１１２、１１
４、１１６、１１８ドライバー、１５６ドライバ
ー用電源、１５８バッファ回路、２１０オシレー
タ、２１２〜２１９ドライバー、２２０〜２２７
チャージポンプ、２２９ＮＡＮＤゲート、２３
０、２３２、２３４、２３６、２３８第１検出手段、
２２９、２４０第２検出手段、２４０第２コンパ
レータ、３１２〜３１９ドライバー、３２０〜３
２７チャージポンプ、３５６ドライバー用電源、
３５８バッファ回路、４１２〜４１９ドライバ
ー、４２０〜４２７チャージポンプ、４２８イ
ンバータ、５１２〜５１９ドライバー、ＣＰＥ
チャージポンプイネーブル信号、ＳＥＬＥＣＴ選択
信号、ＴＥテスト信号、ＴＥ_i選択テスト信号、
ＶＳ共通接地ノード。

Claims

【特許請求の範囲】

【請求項１】それぞれ電荷を蓄積する容量を備え、容
量が並列に接続される複数のチャージポンプと、それぞれ対応するチャージポンプに電荷を供給する複数
のドライバーと、チャージポンプの出力電圧を検出し基準値と比較し、出
力電圧が基準値より低い場合にドライバーに電荷供給を
続けさせる第１検出手段と、電流リーク検出テスト時に前記のチャージポンプまたは
ドライバーを選択的に動作させて電流リーク検出テスト
の対象となる容量を選択する選択回路と、電流リーク検出テストの対象であるチャージポンプの容
量の電流リークを検出する第２検出手段とを備える半導
体装置の電圧発生回路。
【請求項２】請求項１に記載された電圧発生回路にお
いて、前記の選択手段は、電流リーク検出テスト時にチャージ
ポンプの容量の複数のポンプアップノードを共通ノード
とし前記の第２検出手段に出力し、第２検出手段は、共
通ノードの電圧を基に電流リークを検出することを特徴
とする半導体装置の電圧発生回路。
【請求項３】請求項１に記載された半導体装置の電圧
発生回路において、前記の選択手段は、電流リーク検出テスト時に任意のチ
ャージポンプの容量のポンプアップノードを前記の第２
検出手段に出力し、第２検出手段は、任意のチャージポ
ンプ容量のポンプアップノードの電圧を基に電流リーク
を検出することを特徴とする半導体装置の電圧発生回
路。
【請求項４】請求項１に記載された半導体装置の電圧
発生回路において、電流リーク検出テスト時にドライバー用電源のインピー
ダンスを高くさせるバイアス回路を、前記のドライバー
用電源と前記のドライバーの間に備え、前記の第２検出
手段は、バイアス回路の出力電圧より電流リークを検出
することを特徴とする半導体装置の電圧発生回路。
【請求項５】請求項１から４のいずれかに記載された
半導体装置の電圧発生回路において、前記の選択手段は、全ドライバーを作動させることを特
徴とする半導体装置の電圧発生回路。
【請求項６】請求項１から４のいずれかに記載された
半導体装置の電圧発生回路において、前記の選択手段は、任意のドライバーを作動させること
を特徴とする半導体装置の電圧発生回路。
【請求項７】請求項１、３または６に記載された半導
体装置の電圧発生回路において、前記の複数のチャージポンプは、複数段が並列に接続さ
れ、各段のチャージポンプの入出力がラダー状にヒュー
ズを介して結線されることを特徴とする半導体装置の電
圧発生回路。