JPH10284615A - Semiconductor device and manufacture therefor - Google Patents
Semiconductor device and manufacture thereforInfo
- Publication number
- JPH10284615A JPH10284615A JP9106642A JP10664297A JPH10284615A JP H10284615 A JPH10284615 A JP H10284615A JP 9106642 A JP9106642 A JP 9106642A JP 10664297 A JP10664297 A JP 10664297A JP H10284615 A JPH10284615 A JP H10284615A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- forming
- region
- breakdown voltage
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、詳細には、素子分離領域によりシリ
コン基板が複数の素子形成領域に分割されて各素子形成
領域に膜厚の異なる酸化膜を形成する半導体装置及びそ
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a method of manufacturing a semiconductor device. And a method of manufacturing the same.
【0002】[0002]
【従来の技術】従来の半導体装置において、例えば、入
出力保護回路部や高電圧が印加されるトランジスタなど
では、チャネル層とゲート電極との間を絶縁するゲート
酸化膜が薄いとゲート酸化膜に電界集中が起こって、ゲ
ート酸化膜の絶縁破壊が生じ易くなるため、ゲート酸化
膜の膜厚を厚くしていた。他方、低電圧が印加されるト
ランジスタなどでは、素子を高速化するという要求に対
してゲート酸化膜を薄くする必要があった。2. Description of the Related Art In a conventional semiconductor device, for example, in an input / output protection circuit section or a transistor to which a high voltage is applied, if a gate oxide film for insulating between a channel layer and a gate electrode is thin, the gate oxide film is formed. Since the electric field concentration occurs and the dielectric breakdown of the gate oxide film easily occurs, the thickness of the gate oxide film is increased. On the other hand, in a transistor or the like to which a low voltage is applied, it is necessary to reduce the thickness of a gate oxide film in response to a demand for speeding up the element.
【0003】このため、同一基板内で高電圧が印加され
るトランジスタ(以下、高耐圧トランジスタともいう)
は、ゲート酸化膜の膜厚を厚くし、低電圧が印加される
トランジスタ(以下、低耐圧トランジスタともいう)で
は、ゲート酸化膜の膜厚を薄くするという構造がとられ
ていた。For this reason, a transistor to which a high voltage is applied within the same substrate (hereinafter also referred to as a high breakdown voltage transistor)
In a transistor to which a low voltage is applied (hereinafter, also referred to as a low breakdown voltage transistor), the thickness of the gate oxide film is made thinner.
【0004】このように、同一基板上にゲート酸化膜厚
の異なるトランジスタを製造する方法としては、例え
ば、特開平2−51266号公報に記載されるよう
に、第1の熱酸化によりゲート酸化膜を形成した後、特
定領域のゲート酸化膜を除去し、その後、第2の熱酸化
により再度ゲート酸化膜が形成される。この方法による
と、上記の特定領域では、第2の熱酸化で形成された薄
い酸化膜をゲート酸化膜とするトランジスタ(低耐圧ト
ランジスタ)が得られ、それ以外の部分では、第1及び
第2の熱酸化で形成された厚い酸化膜をゲート酸化膜と
するトランジスタ(高耐圧トランジスタ)が得られる。As described above, as a method of manufacturing transistors having different gate oxide thicknesses on the same substrate, for example, as described in JP-A-2-51266, a gate oxide film is formed by first thermal oxidation. Is formed, the gate oxide film in the specific region is removed, and then the gate oxide film is formed again by the second thermal oxidation. According to this method, in the specific region, a transistor (low-breakdown-voltage transistor) having a thin oxide film formed by the second thermal oxidation as a gate oxide film is obtained, and in the other portions, the first and second transistors are formed. A transistor (high breakdown voltage transistor) having a thick oxide film formed by thermal oxidation as a gate oxide film can be obtained.
【0005】また、特開平6−302813号公報に
記載された半導体装置の製造方法では、シリコン基板に
アンモニアガスを導入して特定部分に窒化物を形成した
後、酸化処理を行うと、窒化物が形成された部分は酸化
膜の成長速度が遅く、そうでない部分は酸化の成長速度
が早くなる。このように、窒化物による酸化膜の成長速
度の違いを利用することによって、ゲート酸化膜の膜厚
を変えることが行われていた。In the method of manufacturing a semiconductor device described in Japanese Patent Application Laid-Open No. Hei 6-302813, after an ammonia gas is introduced into a silicon substrate to form a nitride at a specific portion, an oxidation process is performed. The growth rate of the oxide film is low in the portion where the oxide film is formed, and the growth speed of oxidation is high in the portion where the oxide film is not formed. As described above, the thickness of the gate oxide film is changed by utilizing the difference in the growth rate of the oxide film due to the nitride.
【0006】さらに、特開平3−116968号公報
に記載された半導体装置の製造方法では、シリコン基板
全体にゲート前酸化膜を形成した後、特定部分を除く領
域に窒化硅素膜を形成する。そして、第1の熱酸化を行
ってゲート酸化膜を形成し、上記の窒化硅素膜を除去し
た後、第2の熱酸化を行って再度ゲート酸化膜を形成す
るようにする。このため、最初に窒化硅素膜で覆われて
いなかった領域には厚い酸化膜が形成され、窒化硅素膜
で覆われていた領域には薄い酸化膜が形成されていた。Further, in the method of manufacturing a semiconductor device described in Japanese Patent Application Laid-Open No. 3-116968, after a pre-gate oxide film is formed on the entire silicon substrate, a silicon nitride film is formed in a region excluding a specific portion. Then, a first thermal oxidation is performed to form a gate oxide film. After the silicon nitride film is removed, a second thermal oxidation is performed to form a gate oxide film again. For this reason, a thick oxide film was formed in a region that was not initially covered with the silicon nitride film, and a thin oxide film was formed in a region that was not covered with the silicon nitride film.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置の製造方法にあっては、前述した
、の場合のように、処理時間のかかる熱酸化処理を
2回行う必要があるため、製造時間が長くなるととも
に、製造プロセスが複雑化するという不都合があった。However, in such a conventional method for manufacturing a semiconductor device, it is necessary to perform twice the thermal oxidation treatment which requires a long processing time as in the above-described case. In addition, there have been disadvantages that the manufacturing time becomes longer and the manufacturing process becomes complicated.
【0008】また、前述したの場合は、ゲート酸化膜
中に窒化物が取り込まれている。この窒化物は、電子ト
ラップを引き起こし易いため、窒化物を含む膜をゲート
酸化として使用すると閾値が変化し易くなり、トランジ
スタとしての信頼性が低下するという不都合があった。In the case described above, the nitride is taken in the gate oxide film. Since the nitride easily causes an electron trap, when a film containing the nitride is used as the gate oxide, the threshold value is easily changed, and there is a disadvantage that the reliability of the transistor is reduced.
【0009】さらに、前述したの場合は、製造中に形
成された窒化膜上の酸化膜の除去、及び窒化膜下のゲー
ト前酸化膜を除去する際に、先に形成された酸化膜を2
回エッチングする必要がある。このように、エッチング
を複数回行って薄い酸化膜を形成する場合は、均一な膜
厚の酸化膜を得るのが非常に難しいため、素子特性にバ
ラツキが生じて、歩留りが悪化するという不都合があっ
た。Further, in the case described above, when removing the oxide film on the nitride film formed during manufacturing and removing the pre-gate oxide film under the nitride film, the previously formed oxide film is removed by two times.
Need to be etched twice. As described above, when a thin oxide film is formed by performing etching a plurality of times, it is very difficult to obtain an oxide film having a uniform film thickness, so that there is a disadvantage that device characteristics are varied and yield is deteriorated. there were.
【0010】そこで、請求項1記載の発明は、低耐圧素
子の素子形成領域ではシリコン基板をそのまま熱酸化し
て、高耐圧素子の素子形成領域では酸素イオンを注入し
たシリコン基板を熱酸化することにより、それぞれの素
子形成領域に膜厚の異なる酸化膜を短時間で簡易に形成
し、閾値等の変化の少ない信頼性の高い酸化膜を均一に
形成することのできる半導体装置を提供することを目的
としている。Therefore, according to the present invention, the silicon substrate is thermally oxidized as it is in the element formation region of the low breakdown voltage element, and the silicon substrate implanted with oxygen ions is thermally oxidized in the element formation region of the high breakdown voltage element. Accordingly, it is possible to provide a semiconductor device which can easily form oxide films having different thicknesses in respective element formation regions in a short time and can uniformly form a highly reliable oxide film with little change in threshold value or the like. The purpose is.
【0011】請求項2記載の発明は、低耐圧素子を形成
する素子形成領域ではシリコン基板をそのまま熱酸化
し、高耐圧素子を形成する素子形成領域では酸素イオン
を注入してから熱酸化処理することにより、それぞれの
素子形成領域に膜厚の異なる酸化膜が短時間で簡易に形
成され、閾値等の変化の少ない信頼性の高い酸化膜を均
一に形成することのできる半導体装置の製造方法を提供
することを目的としている。According to a second aspect of the present invention, a silicon substrate is thermally oxidized as it is in an element formation region where a low breakdown voltage element is formed, and a thermal oxidation treatment is performed after oxygen ions are implanted in an element formation region where a high breakdown voltage element is formed. Accordingly, a method for manufacturing a semiconductor device capable of uniformly forming oxide films having different thicknesses in respective element formation regions in a short time and capable of uniformly forming a highly reliable oxide film with little change in threshold value or the like. It is intended to provide.
【0012】請求項3記載の発明は、低耐圧素子の素子
形成領域内よりも高耐圧素子の素子形成領域内の酸素イ
オンの注入量の方を多くしたことことにより、それぞれ
の素子形成領域に膜厚の異なる酸化膜を制御性良く形成
することのできる半導体装置の製造方法を提供すること
を目的としている。According to a third aspect of the present invention, the amount of implanted oxygen ions in the element formation region of the high breakdown voltage element is made larger than that in the element formation region of the low breakdown voltage element. It is an object of the present invention to provide a method for manufacturing a semiconductor device in which oxide films having different thicknesses can be formed with good controllability.
【0013】請求項4記載の発明は、低耐圧トランジス
タを形成する素子形成領域ではシリコン基板をそのまま
熱酸化して薄膜酸化膜を形成し、高耐圧トランジスタを
形成する素子形成領域では酸素イオンを注入したシリコ
ン基板を熱酸化して厚膜酸化膜を形成することにより、
それぞれの素子形成領域に膜厚の異なる酸化膜を短時間
で簡易に形成され、閾値等の変化の少ない信頼性の高い
酸化膜を均一に形成することのできる半導体装置の製造
方法を提供することを目的としている。According to a fourth aspect of the present invention, in a device forming region for forming a low breakdown voltage transistor, a silicon substrate is directly thermally oxidized to form a thin oxide film, and oxygen ions are implanted in a device forming region for forming a high breakdown voltage transistor. By thermally oxidizing the silicon substrate to form a thick oxide film,
Provided is a method of manufacturing a semiconductor device in which oxide films having different thicknesses can be easily formed in respective element formation regions in a short time and a highly reliable oxide film having little change in threshold value or the like can be uniformly formed. It is an object.
【0014】[0014]
【課題を解決するための手段】請求項1記載の発明の半
導体装置は、シリコン基板が素子分離領域により複数の
素子形成領域に分割され、高耐圧素子が形成される素子
形成領域と低耐圧素子が形成される素子形成領域とを少
なくとも1つずつ有する半導体装置において、前記低耐
圧素子が形成される素子形成領域のシリコン基板を熱酸
化して得られるチャネル層上の第1酸化膜と、前記高耐
圧素子が形成される素子形成領域の所定領域に酸素イオ
ンが注入されたシリコン基板を熱酸化して得られるチャ
ネル層上の第2酸化膜と、前記第1酸化膜上に導電性膜
をパターニングした第1電極と、前記第2酸化膜上に導
電性膜をパターニングした第2電極と、を備えたことに
より上記目的を達成している。According to a first aspect of the present invention, there is provided a semiconductor device in which a silicon substrate is divided into a plurality of element formation regions by element isolation regions, and an element formation region in which a high breakdown voltage element is formed and a low breakdown voltage element. A first oxide film on a channel layer obtained by thermally oxidizing a silicon substrate in an element formation region in which the low breakdown voltage element is formed; A second oxide film on a channel layer obtained by thermally oxidizing a silicon substrate into which oxygen ions have been implanted into a predetermined region of an element formation region where a high breakdown voltage element is formed; and a conductive film on the first oxide film. The above object is achieved by providing a first electrode patterned and a second electrode patterned with a conductive film on the second oxide film.
【0015】ここで、第2酸化膜は、酸素イオンが注入
されたシリコン基板を熱酸化して得られる酸化膜である
ため、酸素イオンが注入されていないシリコン基板を熱
酸化した第1酸化膜と比べると酸化膜の成長速度も速
く、酸化膜の厚さを厚くすることができる。Since the second oxide film is an oxide film obtained by thermally oxidizing a silicon substrate into which oxygen ions have been implanted, the first oxide film is obtained by thermally oxidizing a silicon substrate into which oxygen ions have not been implanted. The growth rate of the oxide film is faster than that of the first embodiment, and the thickness of the oxide film can be increased.
【0016】上記構成によれば、低耐圧素子が形成され
る素子形成領域の第1酸化膜は、シリコン基板を熱酸化
し、高耐圧素子が形成される素子形成領域の第2酸化膜
は、酸素イオンが注入されたシリコン基板を熱酸化して
得られ、その第1酸化膜上に第1電極が、第2酸化膜上
に第2電極が形成される。これにより、酸化膜の厚さが
異なる高耐圧素子と低耐圧素子を短い時間で簡易に形成
することができるとともに、膜厚がそれぞれ均一であっ
て、酸化膜に閾値等の変化要因となる材料を使用してい
ないため、信頼性の高い素子とすることができる。According to the above structure, the first oxide film in the element formation region where the low breakdown voltage element is formed thermally oxidizes the silicon substrate, and the second oxide film in the element formation region where the high breakdown voltage element is formed is It is obtained by thermally oxidizing a silicon substrate into which oxygen ions have been implanted, and a first electrode is formed on a first oxide film and a second electrode is formed on a second oxide film. This makes it possible to easily form a high breakdown voltage element and a low breakdown voltage element having different oxide film thicknesses in a short time, and to form a material having a uniform thickness and causing the oxide film to have a change factor such as a threshold value. Since the element is not used, a highly reliable element can be obtained.
【0017】請求項2記載の発明の半導体製造方法は、
シリコン基板に素子分離領域を形成して複数の素子形成
領域に分割し、高耐圧素子と低耐圧素子とを形成する半
導体装置の製造方法において、前記低耐圧素子を形成す
る素子形成領域内の所定領域に不純物イオンを注入して
第1チャネル層を形成する工程と、前記高耐圧素子を形
成する素子形成領域内の所定領域に不純物イオンを注入
して第2チャネル層を形成する工程と、前記高耐圧素子
を形成する素子形成領域内の所定領域に酸素イオンを注
入する工程と、前記シリコン基板を熱酸化処理して前記
第1チャネル層上に薄膜酸化膜を形成するとともに、前
記第2チャネル層上に厚膜酸化膜を形成する工程と、を
含むことにより上記目的を達成している。According to a second aspect of the present invention, there is provided a semiconductor manufacturing method comprising:
In a method of manufacturing a semiconductor device in which an element isolation region is formed on a silicon substrate and divided into a plurality of element formation regions to form a high breakdown voltage element and a low breakdown voltage element, a predetermined region in the element formation region where the low breakdown voltage element is formed is formed. Implanting impurity ions into a region to form a first channel layer; implanting impurity ions into a predetermined region in an element forming region for forming the high breakdown voltage element to form a second channel layer; Implanting oxygen ions into a predetermined region in a device forming region for forming a high breakdown voltage device; thermally oxidizing the silicon substrate to form a thin oxide film on the first channel layer; The above object is achieved by including a step of forming a thick oxide film on the layer.
【0018】上記方法によれば、低耐圧素子の素子形成
領域に不純物イオンを注入して第1チャネル層を形成
し、高耐圧素子の素子形成領域に不純物イオンを注入し
て第2チャネル層を形成するとともに、酸素イオンを注
入した後、シリコン基板を熱酸化することにより、第1
チャネル層上に薄膜酸化膜を、第2チャネル層上に厚膜
酸化膜が形成される。このように、各チャネル層上に厚
さの異なる酸化膜を1回の熱酸化処理を行うだけで均一
に形成することができ、製造工程が簡略化されて、短時
間での製造が可能となる。また、酸化膜の製造工程中に
閾値等の変化要因となる、例えば窒化物等を使用しない
ため、信頼性の高い素子を形成することができる。According to the above method, the first channel layer is formed by implanting impurity ions into the element formation region of the low breakdown voltage element, and the second channel layer is implanted by implanting impurity ions into the element formation region of the high breakdown voltage element. After being formed and implanted with oxygen ions, the silicon substrate is thermally oxidized to form the first
A thin oxide film is formed on the channel layer, and a thick oxide film is formed on the second channel layer. As described above, oxide films having different thicknesses can be uniformly formed on each channel layer by performing only one thermal oxidation process, so that the manufacturing process can be simplified and the manufacturing can be performed in a short time. Become. In addition, since a nitride or the like which causes a change in a threshold value or the like during the manufacturing process of the oxide film is not used, a highly reliable element can be formed.
【0019】請求項3記載の発明の半導体装置の製造方
法は、前記第1チャネル層の形成後、前記低耐圧素子を
形成する素子形成領域内の所定領域に酸素イオンを注入
する工程をさらに備え、前記低耐圧素子を形成する素子
形成領域内への酸素イオン注入量よりも前記高耐圧素子
を形成する素子形成領域内への酸素イオン注入量を多く
したことにより、上記目的を達成している。The method of manufacturing a semiconductor device according to the invention according to claim 3, further comprising a step of implanting oxygen ions into a predetermined region in an element formation region for forming the low breakdown voltage element after forming the first channel layer. The above object is achieved by increasing the amount of oxygen ions implanted into the element formation region where the high breakdown voltage element is formed, compared to the amount of oxygen ions implanted into the element formation region where the low breakdown voltage element is formed. .
【0020】上記方法によれば、請求項2記載の発明に
おける第1チャネル層の形成工程の後、低耐圧素子の素
子形成領域に酸素イオンを注入する工程を付加し、低耐
圧素子の素子形成領域への酸素イオン注入量よりも高耐
圧素子の素子形成領域への酸素イオン注入量を多くする
ことにより、第1チャネル層上に薄膜酸化膜を、第2チ
ャネル層上に厚膜酸化膜を形成することができる。この
ように、低耐圧素子の素子形成領域と高耐圧素子の素子
形成領域の両方に酸素イオン注入が行われるが、酸素イ
オンの注入量に差を設けることで、1回の熱酸化処理で
厚さの異なる酸化膜をそれぞれ均一な厚さで形成するこ
とができる。特に、イオン注入量を変えるだけで各領域
に形成される酸化膜の厚さを制御することができるた
め、酸化膜厚の制御性を向上させることができる。According to the above method, after the step of forming the first channel layer according to the second aspect of the present invention, a step of implanting oxygen ions into the element formation region of the low withstand voltage element is added. By increasing the amount of oxygen ions implanted into the element formation region of the high-breakdown-voltage element over the amount of oxygen ions implanted into the region, a thin oxide film is formed on the first channel layer and a thick oxide film is formed on the second channel layer Can be formed. As described above, oxygen ions are implanted into both the element formation region of the low-breakdown-voltage element and the element formation region of the high-breakdown-voltage element. Oxide films having different thicknesses can be formed with a uniform thickness. In particular, since the thickness of the oxide film formed in each region can be controlled only by changing the ion implantation amount, the controllability of the oxide film thickness can be improved.
【0021】請求項4記載の発明の半導体装置の製造方
法は、シリコン基板の所定位置にロコス酸化膜を形成し
て複数の素子形成領域に分割し、シリコン基板表面を第
1の熱酸化処理により各素子形成領域上に所定膜厚の熱
酸化膜を形成する工程と、前記素子形成領域のうち前記
熱酸化膜を介して所定領域のみに不純物イオンを注入し
て第1チャネル層を形成する工程と、前記素子形成領域
のうち前記第1チャネル層が形成された領域とは異なる
所定領域に前記熱酸化膜を介して不純物イオンを注入し
て第2チャネル層を形成するとともに、同一領域に酸素
イオンを注入する工程と、前記熱酸化膜を除去した後、
第2の熱酸化処理を行って前記第1チャネル層上に薄膜
酸化膜を形成するとともに、前記第2チャネル層上に厚
膜酸化膜を形成する工程と、前記薄膜酸化膜と前記厚膜
酸化膜上の所定領域に導電性膜をパターニングして電極
を形成する工程と、を含み、前記薄膜酸化膜が形成され
た素子形成領域に高耐圧トランジスタ、前記厚膜酸化膜
が形成された素子形成領域に低耐圧トランジスタを形成
することにより、上記目的を達成する。According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein a LOCOS oxide film is formed at a predetermined position on a silicon substrate, divided into a plurality of element formation regions, and the surface of the silicon substrate is subjected to a first thermal oxidation process. Forming a thermal oxide film having a predetermined thickness on each element forming region; and implanting impurity ions only into a predetermined region of the element forming region via the thermal oxide film to form a first channel layer And implanting impurity ions through the thermal oxide film into a predetermined region of the element formation region different from the region where the first channel layer is formed to form a second channel layer, and oxygen in the same region. After the step of implanting ions and removing the thermal oxide film,
Forming a thin oxide film on the first channel layer by performing a second thermal oxidation process, and forming a thick oxide film on the second channel layer; Forming an electrode by patterning a conductive film in a predetermined region on the film, forming a high-breakdown-voltage transistor in the element formation region in which the thin-film oxide film is formed, and forming an element in which the thick-film oxide film is formed. The above object is achieved by forming a low breakdown voltage transistor in a region.
【0022】上記方法によれば、シリコン基板をロコス
酸化膜により複数の素子形成領域に分割し、シリコン基
板表面を保護する熱酸化膜を形成した後、素子形成領域
のうちの所定領域に熱酸化膜を介して不純物イオンを注
入して第1チャネル層を形成し、第1チャネル層が形成
された領域とは異なる所定領域に熱酸化膜を介して不純
物イオンを注入して第2チャネル層を形成するととも
に、同一領域に酸素イオンを注入する。そして、前記熱
酸化膜を除去した後、第2の熱酸化処理を行うことによ
り、第1チャネル層上に薄膜酸化膜が、第2チャネル層
上に厚膜酸化膜が形成され、その薄膜酸化膜と厚膜酸化
膜上に電極を形成して、高耐圧トランジスタと低耐圧ト
ランジスタが形成される。このように、各チャネル層上
に厚さの異なる酸化膜を1回の熱酸化処理を行うだけで
均一に形成することが可能となり、同一基板上に高耐圧
トランジスタと低耐圧トランジスタを簡略化された製造
工程で、短時間で製造することが可能になるとともに、
閾値等が変化し難い、信頼性の高いトランジスタを形成
することができる。According to the above method, the silicon substrate is divided into a plurality of element formation regions by the LOCOS oxide film, and a thermal oxide film for protecting the surface of the silicon substrate is formed. Impurity ions are implanted through the film to form a first channel layer, and impurity ions are implanted through a thermal oxide film into a predetermined region different from the region where the first channel layer is formed to form a second channel layer. At the same time, oxygen ions are implanted into the same region. After removing the thermal oxide film, a second thermal oxidation process is performed to form a thin oxide film on the first channel layer and a thick oxide film on the second channel layer. By forming electrodes on the film and the thick oxide film, a high breakdown voltage transistor and a low breakdown voltage transistor are formed. As described above, it is possible to uniformly form oxide films having different thicknesses on each channel layer by performing only one thermal oxidation process, and to simplify a high breakdown voltage transistor and a low breakdown voltage transistor on the same substrate. Production process in a short time,
A highly reliable transistor in which a threshold value or the like does not easily change can be formed.
【0023】[0023]
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. It should be noted that the embodiments described below are preferred embodiments of the present invention, and therefore, various technically preferable limitations are added. However, the scope of the present invention is not limited to the following description. The embodiments are not limited to these embodiments unless otherwise specified.
【0024】図1〜図7は、本発明の半導体装置の製造
方法の一実施形態を説明する工程断面図である。本実施
形態では、複数の素子形成領域に分割されたシリコン基
板12上に、ゲート酸化膜厚の厚い高耐圧トランジスタ
とゲート酸化膜厚の薄い低耐圧トランジスタとを形成す
るものである。1 to 7 are process cross-sectional views illustrating one embodiment of a method of manufacturing a semiconductor device according to the present invention. In the present embodiment, a high breakdown voltage transistor having a thick gate oxide film and a low breakdown voltage transistor having a thin gate oxide film are formed on the silicon substrate 12 divided into a plurality of element formation regions.
【0025】次に、図1〜図7を用いて本実施形態に係
る半導体装置の製造工程をその作用とともに説明する。Next, the manufacturing process of the semiconductor device according to the present embodiment will be described with reference to FIGS.
【0026】シリコン基板上に高耐圧トランジスタと低
耐圧トランジスタとを同一工程で形成する場合は、ま
ず、各素子形成領域を分離する素子分離領域が形成され
る。本実施形態では、素子分離領域を形成するにあたっ
て、ロコス(LOCOS:Local Oxidation of Silico
n)法を用いている。このロコス法は、シリコン基板1
2の一部を選択的に熱酸化することにより、素子分離領
域を形成する技術である。その具体的な工程としては、
図1に示されるように、シリコン基板12上に耐酸化性
の被膜である不図示の窒化シリコン膜(Si3 N4 )を
成膜して、素子分離領域としての素子分離絶縁膜(Si
O2 )14a、14b、14cを形成する領域の窒化シ
リコン膜をエッチング除去してシリコン基板12を露出
させ、高温(1000°C以上)の水蒸気中で選択的に
熱酸化することにより、厚い熱酸化膜からなる素子分離
絶縁膜(SiO2 )14a、14b、14cが形成され
る。このように、素子分離絶縁膜(SiO2 )14a、
14b、14cにより、シリコン基板10上の各素子形
成領域16a、16bが分離される。そして、水素と酸
素とを混合させたH2 /O2 雰囲気中で、800°Cの
温度で、15分間熱酸化処理を行うことにより、素子形
成領域16a、16bのシリコン基板表面を保護する犠
牲酸化膜18を150オングストローム形成する。When forming a high breakdown voltage transistor and a low breakdown voltage transistor on a silicon substrate in the same step, first, an element isolation region for isolating each element formation region is formed. In this embodiment, in forming the element isolation region, LOCOS (Local Oxidation of Silico) is used.
n) method is used. This LOCOS method uses a silicon substrate 1
This is a technique of forming an element isolation region by selectively thermally oxidizing a part of the element 2. The specific steps include:
As shown in FIG. 1, a silicon nitride film (Si 3 N 4 ) (not shown), which is an oxidation-resistant film, is formed on a silicon substrate 12 to form an element isolation insulating film (Si) as an element isolation region.
O 2 ) The silicon nitride film in the regions where 14a, 14b, and 14c are to be formed is removed by etching to expose the silicon substrate 12, and selectively thermally oxidized in high-temperature (1000 ° C. or higher) water vapor to obtain a thick heat. Element isolation insulating films (SiO 2 ) 14a, 14b, 14c made of an oxide film are formed. Thus, the element isolation insulating film (SiO 2 ) 14a,
The element formation regions 16a and 16b on the silicon substrate 10 are separated by 14b and 14c. Then, in a H 2 / O 2 atmosphere in which hydrogen and oxygen are mixed, a thermal oxidation treatment is performed at a temperature of 800 ° C. for 15 minutes to thereby protect the silicon substrate surfaces of the element formation regions 16a and 16b. Oxide film 18 is formed to 150 Å.
【0027】次いで、図2に示されるように、低耐圧ト
ランジスタを形成する素子形成領域16bの側が開口す
るように、フォトレジスト20をパターニング形成す
る。そして、そのフォトレジスト20が形成されていな
い素子形成領域(例えば、16bなど)に対しては、第
1チャネル層としてのチャネル層19bにおける閾値を
調整するために、ここではボロンイオン(B)を加速電
圧15KeV、注入量2e12/cm2 の条件でイオン
注入がなされる(図中の×印は、シリコン基板12中の
ボロンイオンの注入位置を示している)。Next, as shown in FIG. 2, a photoresist 20 is patterned and formed so that the element forming region 16b for forming the low breakdown voltage transistor is opened. Then, in order to adjust the threshold value in the channel layer 19b as the first channel layer, boron ions (B) are applied here to the element forming region (for example, 16b) where the photoresist 20 is not formed. Ion implantation is performed under the conditions of an acceleration voltage of 15 KeV and an implantation amount of 2e12 / cm 2 (a cross mark in the figure indicates a boron ion implantation position in the silicon substrate 12).
【0028】次いで、図3に示されるように、図2にお
けるフォトレジスト20を除去した後、今度は高耐圧ト
ランジスタを形成する素子形成領域16aの側が開口す
るように、フォトレジスト22をパターニング形成す
る。そして、フォトレジスト22が形成されていない素
子形成領域(16a)の第2チャネル層としてのチャネ
ル層19aに対して、閾値の調整を行うためのボロンイ
オン(B)を上記と同様の条件(加速電圧15KeV、
注入量2e12/cm2 )でイオン注入する。Then, as shown in FIG. 3, after removing the photoresist 20 in FIG. 2, a photoresist 22 is formed by patterning so that an element forming region 16a for forming a high breakdown voltage transistor is opened. . Then, boron ions (B) for adjusting the threshold are applied to the channel layer 19a as the second channel layer of the element formation region (16a) where the photoresist 22 is not formed under the same conditions (accelerating) as described above. Voltage 15 KeV,
Ion implantation is performed at an implantation dose of 2e12 / cm 2 ).
【0029】次いで、図4に示されるように、フォトレ
ジスト22をそのままにして、酸素イオンを加速電圧2
0〜80KeV、注入量1〜2e18/cm2 の条件
で、高耐圧トランジスタを形成する素子形成領域16a
にイオン注入する。この工程は、本発明における特徴的
な製造工程であり、同一条件で熱酸化を行っても、酸素
イオン注入の有無により、シリコン基板12中に酸素イ
オンが注入されていない領域(素子形成領域16b)よ
りも、酸素イオンが注入された領域(素子形成領域16
a)の方が熱酸化膜の成長速度が速いことを利用して、
1回の熱酸化処理により膜厚の異なる酸化膜を均一に形
成することができる。これは、酸素イオンが導入された
領域(素子形成領域16a)では、熱酸化処理が行われ
ると酸素(O2 )と硅素(Si)の反応が進み、より多
くの二酸化硅素(SiO2 )が生成されて、厚い酸化膜
を形成することができることによる。従って、膜厚の異
なる酸化膜を形成するには、単に酸素イオンの注入の有
無だけではなく、酸素イオンの注入量を変えても、同様
に行うことができる。Next, as shown in FIG. 4, while keeping the photoresist 22 as it is,
Under the conditions of 0 to 80 KeV and an implantation amount of 1 to 2e18 / cm 2 , an element formation region 16a for forming a high breakdown voltage transistor
Ion implantation. This step is a characteristic manufacturing step of the present invention. Even if thermal oxidation is performed under the same conditions, a region where oxygen ions are not implanted into the silicon substrate 12 (the element formation region 16b ) Than the region into which oxygen ions have been implanted (the element formation region 16).
Using the fact that the growth rate of the thermal oxide film is faster in a),
Oxide films having different thicknesses can be formed uniformly by one thermal oxidation treatment. This is because, in a region into which oxygen ions are introduced (element formation region 16a), when thermal oxidation is performed, a reaction between oxygen (O 2 ) and silicon (Si) proceeds, and more silicon dioxide (SiO 2 ) is produced. This is because a thick oxide film can be formed to be formed. Therefore, formation of oxide films having different film thicknesses can be performed not only with or without oxygen ion implantation but also by changing the amount of oxygen ion implantation.
【0030】再び図4に戻って、フォトレジスト22を
除去し、シリコン基板12の各素子形成領域16a、1
6bの表面に形成された犠牲酸化膜18をフッ酸(H
F)溶液で除去する。このようにして、犠牲酸化膜18
を除去した後の状態を示したのが図5である。Referring back to FIG. 4, the photoresist 22 is removed, and the element forming regions 16a,
The sacrificial oxide film 18 formed on the surface of
F) Remove with solution. Thus, the sacrificial oxide film 18
FIG. 5 shows a state after the removal of.
【0031】この図5の状態で、シリコン基板12の表
面をH2 /O2 雰囲気中で、800°Cの温度で、15
分間熱酸化処理することにより、図6に示されるよう
に、低耐圧トランジスタを形成する素子形成領域16b
には150オングストロームの薄いゲート酸化膜24b
が形成され、高耐圧トランジスタを形成する素子形成領
域16aには300オングストロームの厚いゲート酸化
膜24aが形成される。上述したゲート酸化膜24b
は、シリコン基板12の表面をそのまま熱酸化するため
均一な膜厚となり、また、ゲート酸化膜24aは、酸素
イオンが注入されたシリコン基板12を熱酸化したもの
であるが、酸素イオンが均一に注入されていれば均一な
膜厚が得られる。In the state of FIG. 5, the surface of the silicon substrate 12 is heated at 800 ° C. in an H 2 / O 2 atmosphere at a temperature of 15 ° C.
As shown in FIG. 6, by performing the thermal oxidation treatment for one minute, the element formation region 16b for forming the low breakdown voltage transistor is formed.
150 Å thin gate oxide film 24 b
Is formed, and a thick gate oxide film 24a of 300 Å is formed in the element forming region 16a where the high breakdown voltage transistor is to be formed. The above-described gate oxide film 24b
Is formed by thermally oxidizing the surface of the silicon substrate 12 as it is, and has a uniform thickness. The gate oxide film 24a is obtained by thermally oxidizing the silicon substrate 12 into which oxygen ions have been implanted. If implanted, a uniform film thickness can be obtained.
【0032】次いで、上述したゲート酸化膜24a、2
4b上に、化学気相成長(CVD:Chemical Vapour De
position)により多結晶シリコン26を3500オング
ストロームの厚さに堆積させ、その上に後述するゲート
電極を形成するためのレジストパターン28a、28b
を形成し、これをエッチングマスクとして前記多結晶シ
リコン26をドライエッチングして、トランジスタのゲ
ート電極30a、30bを形成した後、レジストパター
ン28a、28bを除去して、図7に示されるような素
子構造を得ることができる。Next, the gate oxide films 24a,
4b, a chemical vapor deposition (CVD)
position) to deposit polycrystalline silicon 26 to a thickness of 3500 angstroms, on which resist patterns 28a and 28b for forming a gate electrode to be described later are formed.
Is formed, and the polycrystalline silicon 26 is dry-etched using this as an etching mask to form gate electrodes 30a and 30b of the transistor. Then, the resist patterns 28a and 28b are removed to form an element as shown in FIG. Structure can be obtained.
【0033】この図7以降のトランジスタの製造工程
は、本発明と直接関係がなく、従来の製造工程と同様で
あるため詳細な説明を省略するが、ゲート電極30a、
30bをマスクとしてセルフアライメント(自己整合)
により不純物イオンを注入して不図示のソース/ドレイ
ン領域をそれぞれ形成し、素子形成領域16aにはMO
S(Metal Oxide Semiconductor )型の高耐圧トランジ
スタが、素子形成領域16bにはMOS型の低耐圧トラ
ンジスタが形成される。Since the manufacturing process of the transistor after FIG. 7 is not directly related to the present invention and is similar to the conventional manufacturing process, detailed description is omitted, but the gate electrode 30a,
Self-alignment (self-alignment) using 30b as a mask
Impurity ions are implanted to form source / drain regions, not shown, respectively.
An S (Metal Oxide Semiconductor) type high voltage transistor is formed, and a MOS type low voltage transistor is formed in the element forming region 16b.
【0034】以上述べたように、本実施の形態によれ
ば、同一シリコン基板上の各素子形成領域に、膜厚の異
なるゲート酸化膜を均一に形成することが可能なため、
高耐圧トランジスタと低耐圧トランジスタとをそれぞれ
形成することができる。しかも、本実施の形態では、膜
厚の異なる酸化膜を形成するにあたって、素子形成領域
毎に酸素イオンの注入の有無、又は酸素イオンの注入量
に差を設けることにより、熱酸化膜の成長速度を変えて
膜厚差を実現させるため、膜厚の制御性が良好となり、
1回の熱酸化処理で膜厚の異なる酸化膜を同時に形成す
ることが可能なことから、製造時間が短くなってスルー
プットが向上し、製造プロセスが簡略化されるという利
点がある。As described above, according to the present embodiment, it is possible to uniformly form gate oxide films having different thicknesses in each element formation region on the same silicon substrate.
A high breakdown voltage transistor and a low breakdown voltage transistor can be formed. Moreover, in this embodiment, when forming oxide films having different thicknesses, the growth rate of the thermal oxide film is increased by setting the presence or absence of oxygen ion implantation or the difference in the amount of oxygen ion implantation for each element formation region. To achieve the film thickness difference, the controllability of the film thickness becomes good,
Since oxide films having different thicknesses can be simultaneously formed by one thermal oxidation treatment, there is an advantage that the manufacturing time is shortened, the throughput is improved, and the manufacturing process is simplified.
【0035】また、生成されるゲート酸化膜中に窒化物
等の閾値を変化させる要因となる物質が含まれていない
ため、信頼性の高い酸化膜から成るトランジスタを形成
することができる。Further, since the generated gate oxide film does not contain a substance such as a nitride which changes the threshold value, a transistor having a highly reliable oxide film can be formed.
【0036】以上、本発明者によってなされた発明を好
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。As described above, the invention made by the inventor has been specifically described based on the preferred embodiments. However, the present invention is not limited to the above, and various modifications can be made without departing from the gist of the invention. It goes without saying that it is possible.
【0037】例えば、上記実施の形態においては、同一
シリコン基板上に高耐圧トランジスタと低耐圧トランジ
スタの2種類の耐圧特性を持ったトランジスタを形成し
た例で説明したが、それらと異なる複数の耐圧特性を持
ったトランジスタを形成するようにしても良い。その場
合には、各素子形成領域に形成されるトランジスタの耐
厚特性に応じた膜厚のゲート酸化膜が形成されるよう
に、酸素イオン注入の有無や酸素イオン注入量を適宜調
整する必要がある。For example, in the above embodiment, a description has been given of an example in which a transistor having two types of withstand voltage characteristics, that is, a high withstand voltage transistor and a low withstand voltage transistor, is formed on the same silicon substrate. May be formed. In that case, it is necessary to appropriately adjust the presence or absence of oxygen ion implantation and the amount of oxygen ion implantation so that a gate oxide film having a thickness corresponding to the thickness resistance characteristics of the transistor formed in each element formation region is formed. is there.
【0038】また、上記実施の形態においては、各素子
形成領域に高耐圧素子と低耐圧素子とを1つずつ形成し
た例を示したが、これに限定されず、複数の高耐圧トラ
ンジスタと複数の低耐圧トランジスタを形成する場合で
あっても勿論良い。Further, in the above-described embodiment, an example is shown in which one high-breakdown-voltage element and one low-breakdown-voltage element are formed in each element formation region. However, the present invention is not limited to this. Of course, the case of forming the low-breakdown-voltage transistor described above may be good.
【0039】[0039]
【発明の効果】請求項1記載の発明の半導体装置によれ
ば、低耐圧素子の素子形成領域ではシリコン基板をその
まま熱酸化し、高耐圧素子の素子形成領域では酸素イオ
ンを注入したシリコン基板を熱酸化するので、それぞれ
の素子形成領域に膜厚の異なる酸化膜を短時間で簡易に
形成することができるとともに、閾値等の変化の少ない
信頼性の高い酸化膜を均一に形成することができる。According to the semiconductor device of the present invention, the silicon substrate is thermally oxidized as it is in the element formation region of the low breakdown voltage element, and the silicon substrate implanted with oxygen ions is used in the element formation region of the high breakdown voltage element. Since thermal oxidation is performed, oxide films having different thicknesses can be easily formed in each element formation region in a short time, and a highly reliable oxide film with little change in threshold value or the like can be uniformly formed. .
【0040】請求項2記載の発明の半導体装置の製造方
法によれば、低耐圧素子を形成する素子形成領域ではシ
リコン基板をそのまま熱酸化し、高耐圧素子を形成する
素子形成領域では酸素イオンを注入してから熱酸化処理
するので、それぞれの素子形成領域に膜厚の異なる酸化
膜が短時間で簡易に形成され、閾値等の変化の少ない信
頼性の高い酸化膜を均一に形成することができる。According to the method of manufacturing a semiconductor device of the second aspect of the present invention, the silicon substrate is thermally oxidized as it is in the element formation region where the low breakdown voltage element is formed, and oxygen ions are removed in the element formation region where the high breakdown voltage element is formed. Since the thermal oxidation treatment is performed after the implantation, oxide films having different thicknesses can be easily formed in each element formation region in a short time, and a highly reliable oxide film with little change in threshold value or the like can be formed uniformly. it can.
【0041】請求項3記載の発明の半導体装置の製造方
法によれば、低耐圧素子の素子形成領域内よりも高耐圧
素子の素子形成領域内の酸素イオンの注入量の方を多く
したので、それぞれの素子形成領域に膜厚の異なる酸化
膜を制御性良く形成することができる。According to the method of manufacturing a semiconductor device according to the third aspect of the present invention, the implantation amount of oxygen ions in the element formation region of the high breakdown voltage element is larger than in the element formation region of the low breakdown voltage element. Oxide films having different thicknesses can be formed in each element formation region with good controllability.
【0042】請求項4記載の発明の半導体装置の製造方
法によれば、低耐圧トランジスタを形成する素子形成領
域ではシリコン基板をそのまま熱酸化して第1チャネル
層上に薄膜酸化膜を形成し、高耐圧トランジスタを形成
する素子形成領域では酸素イオンを注入したシリコン基
板を熱酸化して厚膜酸化膜を形成するので、それぞれの
素子形成領域に膜厚の異なる酸化膜を短時間で簡易に形
成され、閾値等の変化の少ない信頼性の高い酸化膜を均
一に形成することができる。According to the method of manufacturing a semiconductor device of the present invention, the silicon substrate is thermally oxidized as it is in the element formation region where the low breakdown voltage transistor is formed to form a thin oxide film on the first channel layer. In the element formation region for forming a high breakdown voltage transistor, a silicon substrate implanted with oxygen ions is thermally oxidized to form a thick oxide film, so oxide films having different thicknesses can be easily formed in each element formation region in a short time. As a result, a highly reliable oxide film with little change in threshold value or the like can be formed uniformly.
【図1】本発明の半導体装置の製造方法に係る素子分離
工程を説明する断面図。FIG. 1 is a cross-sectional view illustrating an element isolation step according to a method for manufacturing a semiconductor device of the present invention.
【図2】本発明の半導体装置の製造方法に係る低耐圧ト
ランジスタのチャネル領域の不純物イオン注入工程を説
明する断面図。FIG. 2 is a cross-sectional view illustrating a step of implanting impurity ions into a channel region of a low breakdown voltage transistor according to the method for manufacturing a semiconductor device of the present invention.
【図3】本発明の半導体装置の製造方法に係る高耐圧ト
ランジスタのチャネル領域の不純物イオン注入工程を説
明する断面図。FIG. 3 is a cross-sectional view illustrating a step of implanting impurity ions into a channel region of a high breakdown voltage transistor according to the method for manufacturing a semiconductor device of the present invention.
【図4】本発明の半導体装置の製造方法に係る高耐圧ト
ランジスタの酸化膜厚を調整する酸素イオン注入工程を
説明する断面図。FIG. 4 is a cross-sectional view illustrating an oxygen ion implantation step of adjusting an oxide film thickness of a high breakdown voltage transistor according to the method for manufacturing a semiconductor device of the present invention.
【図5】本発明の半導体装置の製造方法に係る犠牲酸化
膜の除去後の状態を示す断面図。FIG. 5 is a cross-sectional view showing a state after removing a sacrificial oxide film according to the method for manufacturing a semiconductor device of the present invention.
【図6】本発明の半導体装置の製造方法に係る熱酸化処
理を行ってゲート電極を形成する工程を説明する断面
図。FIG. 6 is a cross-sectional view illustrating a step of forming a gate electrode by performing a thermal oxidation process according to the method for manufacturing a semiconductor device of the present invention.
【図7】本発明の半導体装置の製造方法に係るゲート電
極形成後の状態を示す断面図。FIG. 7 is a cross-sectional view showing a state after forming a gate electrode according to the method for manufacturing a semiconductor device of the present invention.
12 シリコン基板 14a〜14c 素子分離絶縁膜(素子分離領域) 16a、16b 素子形成領域 18 犠牲酸化膜(酸化膜) 19a チャネル層(第2チャネル層) 19b チャネル層(第1チャネル層) 24a ゲート酸化膜(厚膜酸化膜) 24b ゲート酸化膜(薄膜酸化膜) 26 多結晶シリコン 30a ゲート電極(第2電極) 30b ゲート電極(第1電極) DESCRIPTION OF SYMBOLS 12 Silicon substrate 14a-14c Element isolation insulating film (element isolation region) 16a, 16b Element formation region 18 Sacrificial oxide film (oxide film) 19a Channel layer (second channel layer) 19b Channel layer (first channel layer) 24a Gate oxidation Film (thick oxide film) 24b Gate oxide film (thin oxide film) 26 Polycrystalline silicon 30a Gate electrode (second electrode) 30b Gate electrode (first electrode)
Claims (4)
素子形成領域に分割され、高耐圧素子が形成される素子
形成領域と低耐圧素子が形成される素子形成領域とを少
なくとも1つずつ有する半導体装置において、前記低耐
圧素子が形成される素子形成領域のシリコン基板を熱酸
化して得られるチャネル層上の第1酸化膜と、前記高耐
圧素子が形成される素子形成領域の所定領域に酸素イオ
ンが注入されたシリコン基板を熱酸化して得られるチャ
ネル層上の第2酸化膜と、前記第1酸化膜上に導電性膜
をパターニングした第1電極と、前記第2酸化膜上に導
電性膜をパターニングした第2電極と、を備えているこ
とを特徴とする半導体装置。A semiconductor substrate divided into a plurality of element formation regions by an element isolation region, and having at least one element formation region in which a high breakdown voltage element is formed and at least one element formation region in which a low breakdown voltage element is formed; In the device, a first oxide film on a channel layer obtained by thermally oxidizing a silicon substrate in an element formation region where the low breakdown voltage element is formed, and oxygen in a predetermined region of the element formation region where the high breakdown voltage element is formed. A second oxide film on the channel layer obtained by thermally oxidizing the ion-implanted silicon substrate; a first electrode obtained by patterning a conductive film on the first oxide film; and a conductive film on the second oxide film. A second electrode having a patterned conductive film.
数の素子形成領域に分割し、高耐圧素子と低耐圧素子と
を形成する半導体装置の製造方法において、前記低耐圧
素子を形成する素子形成領域内の所定領域に不純物イオ
ンを注入して第1チャネル層を形成する工程と、前記高
耐圧素子を形成する素子形成領域内の所定領域に不純物
イオンを注入して第2チャネル層を形成する工程と、前
記高耐圧素子を形成する素子形成領域内の所定領域に酸
素イオンを注入する工程と、前記シリコン基板を熱酸化
処理して前記第1チャネル層上に薄膜酸化膜を形成する
とともに、前記第2チャネル層上に厚膜酸化膜を形成す
る工程と、を含むことを特徴とする半導体装置の製造方
法。2. A method of manufacturing a semiconductor device in which an element isolation region is formed on a silicon substrate and divided into a plurality of element formation regions to form a high breakdown voltage element and a low breakdown voltage element. Forming a first channel layer by implanting impurity ions into a predetermined region in the formation region, and forming a second channel layer by implanting impurity ions into a predetermined region in an element formation region for forming the high breakdown voltage device Performing a step of implanting oxygen ions into a predetermined region in an element formation region for forming the high breakdown voltage element; and forming a thin film oxide film on the first channel layer by thermally oxidizing the silicon substrate. Forming a thick oxide film on the second channel layer.
素子を形成する素子形成領域内の所定領域に酸素イオン
を注入する工程をさらに備え、前記低耐圧素子を形成す
る素子形成領域内への酸素イオン注入量よりも前記高耐
圧素子を形成する素子形成領域内への酸素イオン注入量
を多くしたことを特徴とする請求項2に記載の半導体装
置の製造方法。3. The method according to claim 1, further comprising, after forming the first channel layer, implanting oxygen ions into a predetermined region in an element formation region for forming the low breakdown voltage element. 3. The method of manufacturing a semiconductor device according to claim 2, wherein the amount of oxygen ions implanted into an element forming region for forming the high breakdown voltage element is larger than the amount of oxygen ions implanted into the semiconductor device.
形成して複数の素子形成領域に分割し、シリコン基板表
面を第1の熱酸化処理により各素子形成領域上に所定膜
厚の熱酸化膜を形成する工程と、前記素子形成領域のう
ち前記熱酸化膜を介して所定領域のみに不純物イオンを
注入して第1チャネル層を形成する工程と、前記素子形
成領域のうち前記第1チャネル層が形成された領域とは
異なる所定領域に前記熱酸化膜を介して不純物イオンを
注入して第2チャネル層を形成するとともに、同一領域
に酸素イオンを注入する工程と、前記熱酸化膜を除去し
た後、第2の熱酸化処理を行って前記第1チャネル層上
に薄膜酸化膜を形成するとともに、前記第2チャネル層
上に厚膜酸化膜を形成する工程と、前記薄膜酸化膜と前
記厚膜酸化膜上の所定領域に導電性膜をパターニングし
て電極を形成する工程と、を含み、前記薄膜酸化膜が形
成された素子形成領域に高耐圧トランジスタ、前記厚膜
酸化膜が形成された素子形成領域に低耐圧トランジスタ
を形成することを特徴とする半導体装置の製造方法。4. A LOCOS oxide film is formed at a predetermined position on a silicon substrate to divide it into a plurality of element formation regions, and the surface of the silicon substrate is thermally oxidized to a predetermined thickness on each element formation region by a first thermal oxidation treatment. Forming a film, forming a first channel layer by implanting impurity ions only in a predetermined region of the element forming region via the thermal oxide film, and forming the first channel in the element forming region. Implanting impurity ions through the thermal oxide film into a predetermined region different from the region where the layer is formed to form a second channel layer, and implanting oxygen ions into the same region; Forming a thin oxide film on the first channel layer by performing a second thermal oxidation process after the removal, and forming a thick oxide film on the second channel layer; On the thick oxide film Forming an electrode by patterning a conductive film in a constant region, and forming a high withstand voltage transistor in the element formation region where the thin oxide film is formed, and a low voltage transistor in the element formation region where the thick oxide film is formed. A method for manufacturing a semiconductor device, comprising forming a breakdown voltage transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9106642A JPH10284615A (en) | 1997-04-08 | 1997-04-08 | Semiconductor device and manufacture therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9106642A JPH10284615A (en) | 1997-04-08 | 1997-04-08 | Semiconductor device and manufacture therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10284615A true JPH10284615A (en) | 1998-10-23 |
Family
ID=14438784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9106642A Pending JPH10284615A (en) | 1997-04-08 | 1997-04-08 | Semiconductor device and manufacture therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10284615A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8013416B2 (en) | 2004-08-17 | 2011-09-06 | Rohm Co., Ltd. | Semiconductor device |
-
1997
- 1997-04-08 JP JP9106642A patent/JPH10284615A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8013416B2 (en) | 2004-08-17 | 2011-09-06 | Rohm Co., Ltd. | Semiconductor device |
US8394695B2 (en) | 2004-08-17 | 2013-03-12 | Rohm Co., Ltd. | Semiconductor device production method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100678473B1 (en) | Method of fabricating a semiconductor device having multiple gate insulating layer | |
JPH09232445A (en) | Semiconductor device and its manufacture | |
JPH06112419A (en) | Manufacture of semiconductor device | |
JPH0794503A (en) | Oxidizing method for silicon substrate | |
JPH08116055A (en) | Manufacture of semiconductor device | |
JPH10284615A (en) | Semiconductor device and manufacture therefor | |
KR100200184B1 (en) | Manufacturing method of semiconductor device | |
JPH05243262A (en) | Manufacture of semiconductor device | |
KR100390237B1 (en) | Manufacturing method for semiconductor device | |
JPH03116968A (en) | Manufacture of semiconductor device | |
JPH08186082A (en) | Manufacture of semiconductor device | |
JPS60200572A (en) | Manufacture of semiconductor device | |
JP3684520B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH1131814A (en) | Manufacture of semiconductor device | |
JPH0774242A (en) | Semiconductor device and fabrication thereof | |
JPH0629472A (en) | Semiconductor device and manufacture thereof | |
JPH06204420A (en) | Manufacture of semiconductor device | |
JPS62241379A (en) | Manufacture of semiconductor device | |
JPH08241930A (en) | Manufacture of semiconductor device | |
JPH02105422A (en) | Manufacture of semiconductor integrated circuit device | |
JPH05259106A (en) | Manufacture of semiconductor device | |
KR20040054053A (en) | Method for fabricating a semiconductor device | |
KR20040051697A (en) | Method of manufacturing semiconductor device | |
JPH0846194A (en) | Manufacture of semiconductor device | |
JP2000311949A (en) | Manufacture of semiconductor device |