JPH10275037A - 活線挿抜対応形電子回路パッケージ - Google Patents

Abstract

(57)【要約】 【課題】 活線挿抜時に印加される電源電圧の立ち上が
りの不安定な状況でも、保護対象デバイスの不揮発性メ
モリを確実にロードできる活線挿抜対応形電子回路パッ
ケージを提供する。 【解決手段】 電子回路パッケージ１を装置本体への活
線挿抜時に電子回路パッケージ１に実装した電源監視デ
バイス３で印加電圧の過渡変動状態を監視し、この変動
状態が安定した後に電源監視デバイス３から電子回路パ
ッケージ１に実装されている保護対象デバイス２にロー
ド開始指令を出力して、保護対象デバイス２の揮発性メ
モリ２ａから不揮発性メモリ２ｂにロード信号を出力
し、不揮発性メモリ２ｂのロード完了後に電源監視デバ
イス４から電子回路パッケージ１全体をリセットさせる
ためのリセット信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、たとえば、通信
装置における交換機のような大規模な装置本体におい
て、機能を分割させ、プリント配線基板による電子回路
パッケージを装置本体への供給電源の活線状態時に、そ
の挿抜を行う作業員の挿抜作業速度のばらつきがあって
も、電源変動が安定するまで保護対象デバイスのロード
開始時間を遅延させて、電源変動に起因する保護対象デ
バイスの破壊や誤動作を確実に防止する活線挿抜対応形
電子回路パッケージに関する。

【０００２】

【従来の技術】通信装置における交換機のような大規模
な装置本体においては、複数の機能を分割させ、各機能
ごとにプリント配線基板による電子回路パッケージ化
し、その各電子回路パッケージを複数単位でサブラック
に収納し、このサブラックをさらに複数個キャビネット
に収納させることにより、装置本体を構成する。

【０００３】この装置本体に収納されている電子回路パ
ッケージの大部分は、通常故障に対する装置本体の安全
動作などのために、第１の系統と第２の系統とに二重化
されており、第１の系統が故障した場合でも、第２の系
統が自動的に切り替わって、装置本体の動作に支障を来
たさないようにする対策が講じられている。

【０００４】このよに、二重化されている場合の装置本
体では、たとえば、第１の系統の所定のサブラックに挿
入されている電子回路パッケージが故障したり、あるい
は新規の電子回路パッケージと交換する場合には、その
電子回路パッケージを交換しても、第２の系統の電子回
路パッケージが動作のバックアップを自動的に行うの
で、装置本体のサービスを継続できる。

【０００５】一方、装置本体が第１の系統と第２の系統
とに二重化されていない場合でも、何らかの理由により
所定の電子回路パッケージを交換する必要のある場合に
は、この交換を必要とする電子回路パッケージ以外の電
子回路パッケージには、通電させた状態にしておき、装
置本体のサービスの継続と保守時間の短縮のために装置
本体への供給電源を切らずに、この交換を要する電子回
路パッケージを交換する。

【０００６】このように、装置本体が第１の系統と第２
の系統とに二重化されている場合、あるいは装置本体が
第１の系統と第２の系統とに二重化されていない場合で
も、装置本体の動作中にサービスの中断を極力回避する
ために、装置本体に電源を供給した状態のいわゆる活線
状態で、所定の電子回路パッケージを装置本体のサブラ
ックから抜き取って、再度挿入する。つまり、活線挿抜
を行う。

【０００７】このような活線挿抜を行う技術の必要性が
要求されるに至っている旨が、「ＥＭＣ」１９９４．１
１．５〈ＮＯ．７９〉（以下、第１公知文献という）の
２８〜３２ページに、「通信装置における電子回路パッ
ケージの技術」と題してＮＴＴネットワークシステム研
究所の「佐々木 正治」氏の投稿により記載されてい。

【０００８】第１文献においては、活線挿抜時に挿入電
子回路パッケージの電圧がフローティングであることか
ら、電子回路パッケージのコネクタピンの接続順序によ
っては、信号電位が電源電圧よりも高電位になったり、
あるいはアース電位よりも低電位になったり、さらには
電子回路パッケージの挿入時の過渡的現象により、半導
体素子の定格電圧以上の電圧が印加されると、電源の回
り込みにより逆バイアスがかかり、半導体素子を破壊す
る。

【０００９】また、電子回路パッケージの挿入時に、こ
の電子回路パッケージの電源とアース間のコンデンサに
よるキャパシタンスが急激にチャージアップされるため
に、大きな突入電流が流れ、この突入電流が所定以上に
なると、コネクタピンを損傷させることになる。

【００１０】したがって、電子回路パッケージの挿入時
における電源電圧の変動の抑制、バスラインの信号の安
定化等の対策を講じる必要がある。

【００１１】そこで、コネクタピンの接触時間差をもつ
コネクタピンを採用し、長ピンを電源接続用に使用し、
短ピンを信号接続用に割り当てる方法を採る。

【００１２】さらに、「ＮＴＴ Ｒ＆ＤVOl.４３ＮＯ．
３ １９９４」日本電信電話株式会社、１９９１発行の
６９〜７６ページにおいて、「佐々木 正治」氏外の投
稿による「電子回路パッケージの活線挿入技術」と題す
る文献（以下、第２公知文献という）には、活線挿抜の
対策に関して上記第１公知文献とほぼ同様の内容の記載
の他に、以下のような直流特性と、交流特性に関する記
載がある。

【００１３】すなわち、直流特性として、バックボード
（Back Wiring Board ）、コネクタピン、電子回路パッ
ケージ内部の抵抗による直流電圧降下があり、このバッ
クボードでの直流電圧降下は、電源層の抵抗値により大
きく変わり、電源パッケージの搭載位置および電源層数
が抵抗値を決定する大きな要因である。

【００１４】電子回路パッケージの活線挿抜用に十分な
電圧降下配分が得られない場合には、電源層数の追加や
電源パッケージ搭載位置を変更する。

【００１５】また、交流特性として、突入交流電流を抑
制する際に、大電力電子回路パッケージの場合には、負
荷抵抗が小さくなるためにコイルや給電パターンの抵抗
分によるプリチャージ抵抗が無視できなくなり、このプ
リチャージ抵抗を大電力電子回路パッケージに組み込む
必要がある旨の記載がある。

【００１６】さらに、「ＮＴＴ Ｒ＆ＤVOl.４０ Ｎ
Ｏ．１０ １９９１」日本電信電話株式会社、１９９１
発行の１３６０〜１３７０ページにおいて、「岡田 勝
行」氏外の投稿により、「通信プロセッサの実装技術」
と題する第３公知文献には、ネットワークノードシステ
ムの活線挿抜技術における突入電流対策に関しての記載
がある。

【００１７】第３公知文献においては、ネットワークノ
ードシステムにおいても、保守性を向上させるためにネ
ットワークノードシステムを稼働状態にして、故障して
いる電子回路パッケージを交換できる活線挿抜技術が必
須用件となってきており、活線挿入電子回路パッケージ
においてチャージアップされていない容量や負荷に突入
電流が流れ、また、素子の破壊を招来する虞があり、活
線挿抜時に動作中の他の電子回路パッケージにおいて、
電源変動が生じ、半導体素子の破壊や誤動作を発生する
虞がある。

【００１８】この効果的な対策として、電子回路パッケ
ージの信号ピンが接触するまでに、電源電圧を安定さ
せ、信号線や電源線がフローティング状態にならないよ
うにする。

【００１９】このために、前記第１公知文献で述べたよ
うに、電子回路パッケージのピンの長さの差による接触
時間差を利用して、電子回路パッケージの挿入時にグラ
ンドー電源ー信号の順に接続させる方法を採用する旨が
記載されている。

【００２０】しかし、上記の第１ないし第３公知文献で
は、いずれも、電子回路パッケージの装置本体への活線
挿抜時に電源電圧の過度的変動を自動的に判断して、電
子回路パッケージに実装されている保護対象デバイスを
ロード、リセットする具体的技術に関しては言及されて
いない。

【００２１】そこで、揮発性と不揮発性メモリを備えた
保護対象デバイスとＩＣ（集積回路）による電源監視デ
バイスとを実装した活線挿抜対応形の電子回路パッケー
ジが提案されている。

【００２２】図４は従来のこの種の活線挿抜対応形の電
子回路パッケージの構成を示すブロック図である。図４
における電子回路パッケージ１１は、プリント配線基板
で構成され、図４では示されていないが、通信装置にお
ける交換機のような大型の装置本体の一構成要素であ
り、この装置本体を機能ごとにブロック化した場合の一
構成要素となるものであり、複数のこのような電子回路
パッケージ１１を１組としてプラグインユニットの形態
をとるサブラックに挿抜可能に装着されている。

【００２３】このように、複数の電子回路パッケージ１
１を組み込んだサブラックをさらに複数個装置本体のキ
ャビネットに組み込まれている。

【００２４】各電子回路パッケージ１１はＰＬＤ（prog
rammble logick device)、ＦＰＧＡ(field programmble
gate array)などで形成され、ユーザサイドで所定の論
理機能を有するように、プリント配線基板上にシステム
をプログラマブルに作成されたものが使用されている。

【００２５】電子回路パッケージ１１に保護対象デバイ
ス１２とＩＣによる電源監視デバイス１３が実装されて
いる。保護対象デバイス１２には、不揮発性メモリ１２
ｂ（ＲＯＭ）と揮発性メモリ１２ａ（ＳＲＡＭ）が含ま
れており、電子回路パッケージ１１が活線状態時に、装
置本体のサブラックに挿入されたときに、揮発性メモリ
１２ａから不揮発性メモリ１２ｂへロードできる。

【００２６】次に、従来の活線挿抜対応形の電子回路パ
ッケージの動作について図５のタイミングチャートを参
照して説明する。

【００２７】電子回路パッケージ１１を装置本体のサブ
ラックに活線挿抜状態で挿入すると、電子回路パッケー
ジ１１に装置本体から５Ｖの電圧が図５（ｂ）に示すよ
うに印加される。

【００２８】この印加電圧は電子回路パッケージ１１に
実装されている電源監視デバイス１３で監視しており、
電子回路パッケージ１１に電源が印加されたことを確認
して、一定時間経過後に図５（ｃ）に示すように、保護
対象デバイス１２に設けられた揮発性メモリ１２ａから
不揮発性メモリ１２ｂに対してロード指令信号が発生
し、電子回路パッケージ１１が活線挿抜状態で動作状態
になる。

【００２９】このロード信号が発生して所定時間経過す
ると、図５（ａ）に示すように、電源監視デバイス１３
から電子回路パッケージ１１に対して電子回路パッケー
ジ１１を構成するＰＬＤやＦＰＧＡなどが活線挿抜時の
過渡的時間経過後の正常動作を行うために、電子回路パ
ッケージ１１全体のリセットを行うように、リセット信
号を発生する。

【００３０】したがって、装置本体が活線挿抜状態にお
いて、電子回路パッケージ１１を装置本体に挿入して
も、装置本体のサービスを中断することなく継続でき
る。

【００３１】

【発明が解決しようとする課題】しかし、このような従
来の活線挿抜対応形の電子回路パッケージにおいて、電
子回路パッケージ１１がサブラックに挿入された当初に
おいては、図５（ｂ）に示すように、電子回路パッケー
ジ１１における印加電圧が不安定である。

【００３２】印加電圧の不安定な過度期において、前記
第１公知文献の記載内容に関しても述べたように、電源
電圧の不安定に起因して、図５（ｃ）に示すように、保
護対象デバイス１２の揮発性メモリ１２ａから不揮発性
メモリ１２ｂに対してロード指令信号が発生すると、電
子回路パッケージ１１が誤動作したり、半導体回路素子
を破壊することがある。

【００３３】また、電源監視デバイス１３が電子回路パ
ッケージ１１に実装されて、電子回路パッケージ１１の
活線挿抜時の印加電源電圧の有無を所定時間監視してい
たとしても、電子回路パッケージ１１をサブラックに挿
入する作業員の挿抜時間に個人差がある。

【００３４】加えて、活線挿抜時に電源の立ち上がりか
ら、一定時間経過後に保護対象デバイスの揮発性メモリ
１２ａから不揮発性メモリ１２ｂがロードを開始される
時間が保護対象デバイスやメーカによって不統一である
とともに、活線挿抜時に電源の立ち上がりの過渡時間は
時間を一定にして解決するということができず、しか
も、挿抜する電子回路パッケージ１１の消費電力や、供
給するバックボードの電源容量や、接触するピンの接触
抵抗と挿入速度、脱盤速度などの様々な要因が関係し
て、極めて解決しずらい問題である。

【００３５】さらに、活線挿抜時の過渡現象により、図
５（ｂ）に示すように電源電圧が変動しているととも
に、この変動時間も必ず一定であるわけではない。

【００３６】図４に示した従来の活線挿抜対応形の電子
回路パッケージ１１においても、上述のように、電源監
視デバイス１３により、一定時間経過後にリセット信号
を出力して、電子回路パッケージ１１全体をリセットし
ているが、外部や内部メモリから論理情報を転送して所
定の回路をロードする場合に、このリセット信号を出力
する前に行う必要がある。

【００３７】この論理情報を転送しないと、該当する回
路のロードが完了する前に周辺のデバイスのリセットが
解除されて、前記所定の回路のロードに影響を及ぼす。
換言すれば、論理情報が確定することにより、周辺のデ
バイスの入出力が決定することになる。したがって、電
子回路パッケージの構成要素であるＰＬＤやＦＰＧＡの
利用が不可能になる場合もある。

【００３８】この発明は、上記従来の課題を解決するた
めになされたもので、活線挿抜の電子回路パッケージに
印加される電源電圧の過渡現象を伴う立ち上がりの不安
定な状況でも、保護対象デバイスの不揮発性メモリから
揮発性メモリのロードを確実に行うことができ、従来使
用できなかたＰＬＤやＦＰＧＡを利用することができ、
情報の転送やロードの間、時間を要するシステムに有効
となるばかりか、電子回路パッケージの異常検出もでき
る活線挿抜対応形電子回路パッケージを提供することを
目的とする。

【００３９】

【課題を解決するための手段】この発明は、上記従来の
課題を解決するためになされたもので、所定の装置本体
の機能ごとに分割されて前記装置本体に挿抜可能に装着
される電子回路パッケージ１と、電子回路パッケージ１
に実装され、不揮発性メモリ２ｂと揮発性メモリ２ａと
を有するとともに、前記装置本体への供給電源の活線状
態時に電子回路パッケージ１の挿抜時に保護される保護
対象デバイス２と、電子回路パッケージ１に実装され、
前記装置本体への供給電源の活線状態時に電子回路パッ
ケージ１が前記装置本体への挿抜時に前記装置本体から
電子回路パッケージ１への印加電圧状態を監視して印加
電圧が所定の安定電圧状態になると揮発性メモリ２ａか
ら不揮発性メモリ２ｂへのロードが可能となるようにロ
ード開始信号を出力する第１の電源監視デバイス３と、
電子回路パッケージ１に実装され、前記装置本体への供
給電源の活線状態時に電子回路パッケージ１が前記装置
本体への挿抜時に前記装置本体から電子回路パッケージ
１への印加電圧状態を監視し、かつ揮発性メモリ２ａが
不揮発性メモリ２ｂへのロード終了後所定時間経過する
と、電子回路パッケージ１全体をリセットするためのリ
セット信号を解除する第２の電源監視デバイス４と、を
備えることを特徴とする。

【００４０】

【発明の実施の形態】以下、この発明の活線挿抜対応形
電子回路パッケージの実施の形態について図面に基づき
説明する。図１はこの発明の第１の実施の形態の構成を
示すブロック図である。

【００４１】図１における破線で包囲された電子回路パ
ッケージ１は、従来の場合と同様に、たとえば、通信装
置における交換機のような大規模な装置本体のサブラッ
クに複数個挿抜可能に装着されている。

【００４２】このような複数個の電子回路パッケージを
装着したサブラックをさらに複数個装置本体のキャビネ
ットに着脱可能に組み込まれており、装置本体を構成し
ている。

【００４３】各電子回路パッケージ１は、装置本体の多
数の機能のうちの機能単位で分けて、構成されているも
ので、装置本体に動作電源電圧を印加した状態で、いわ
ば活線状態で、サブラックから各電子回路ブロック１が
挿抜可能になっている。

【００４４】電子回路パッケージ１は、プリント配線基
板をベースにして、前記プリント配線基板に実装された
ＰＬＤやＦＰＧＡなどにより構成され、さらに、保護対
象デバイス２と、電源監視デバイス３・４がプリント配
線基板に実装されている。

【００４５】保護対象デバイス２には、ＳＲＡＭなどの
ような揮発性メモリ２ａとＲＯＭなどの不揮発性メモリ
２ｂが設けられている。

【００４６】また、電源監視デバイス３・４はそれぞれ
ＩＣにより構成されており、電源監視デバイス３は電子
回路パッケージ１が装置本体のサブラックに活線挿抜時
における装置本体から印加される過渡現象時の電源電圧
の印加電圧を監視するものである。

【００４７】電源監視デバイス４は保護対象デバイス２
の不揮発性メモリ２ｂから揮発性メモリ２ａのロードの
実行の終了後に、ＰＬＤやＦＰＧＡなどを含む電子回路
パッケージ１全体をリセットするためにリセット信号を
出力するものである。

【００４８】次に、以上のように構成されたこの発明の
第１の実施の形態の動作について図２のタイミングチャ
ートを参照して説明する。

【００４９】装置本体に電源電圧が印加されて、この装
置本体が活線状態にある場合において、所定の電子回路
パッケージ１が、たとえば、故障による交換などの理由
で装置本体のサブラックから抜き出されて、故障の修理
後、あるいはサブラックから抜き取られた電子回路パッ
ケージに代えて、新規の電子回路パッケージを再度サブ
ラックに挿入する場合、つまり、活線挿抜時に、装置本
体の電源電圧が挿入された電子回路パッケージに印加さ
れる。

【００５０】この印加電圧は、電子回路パッケージ１が
サブラックに挿入された当初から電源監視デバイス３に
より監視されており、図２（ｂ）に示すように、その印
加電圧が所定の過渡時間を経過するまで前記第１公知文
献あるいは第２公知文献で述べたような理由により、電
子回路パッケージ１に印加される電源電圧が変動してい
る。

【００５１】この過渡現象時には、電源監視デバイス３
からロード指令信号が保護対象デバイス２には出力され
ないが、過渡現象時が経過して、電子回路パッケージに
印加されるまで電源電圧が安定すると、電源監視デバイ
ス３から保護対象デバイス２に対して、図２（ｃ）に示
すように、ロード指令信号が出力される。

【００５２】これにより、保護対象デバイス２において
は、図２（ｄ）に示すように、このロード指令信号が出
力され微小時間遅れて揮発性メモリ２ａから不揮発性メ
モリ２ｂに対してロード信号が出力される。

【００５３】このロード信号が出力されることにより、
不揮発性メモリ２ｂに記憶されているプログラムが実行
できる。したがって、電子回路パッケージ１の活線挿抜
の作業速度に個人差があっても、確実に不揮発性メモリ
２ｂをロードできる。

【００５４】不揮発性メモリ１２ｂのロード開始からプ
ログラムの実行の終了までの間は、通常システム全体と
してリセットされていることが望ましいため、電源監視
デバイス４が設けられている。したがって、不揮発性メ
モリ２ｂに記憶されているプログラムの実行が終了する
と、電源監視デバイス４からリセット信号が図２（ａ）
に示すように、出力される。

【００５５】電源監視デバイス４からリセット信号が出
力されると、電子回路パッケージ１の構成要素であるＰ
ＬＤやＦＰＧＡを含む電子回路パッケージ１の全体がリ
セットされる。

【００５６】しかしながら、電源監視デバイス３による
電子回路パッケージ１のサブラックへの挿入時から印加
電源を確認し、保護対象デバイス２の揮発性メモリ２ａ
から不揮発性メモリ２ｂのロードを開始して、不揮発性
メモリ２ｂに記憶されているプログラムの実行が終了す
るまでの時間が設定されていても、実際には、電子回路
パッケージ１の外部に接続されているコンデンサや抵抗
による時定数により、この時間が決まる。

【００５７】したがって、コンデンサや抵抗の定数のば
らつきにより、不揮発性メモリ２ｂのロード時間を確定
するのが難しい。

【００５８】そこで、この発明では、電源監視デバイス
３と４が連係をとることにより、この点について解決し
ている。図３は、これを解決したこの発明の第２の実施
の形態の構成を示すブロック図である。

【００５９】図３に示す第２の実施の形態において、構
成の説明に際して、図１と同一部分には、同一符号を付
すのみにとどめ、図１とは異なる部分のみについて説明
する。

【００６０】図３においては、電源監視デバイス３から
保護対象デバイス２の揮発性メモリ２ａのロード開始指
令が出力されると同時に、電源監視デバイス４にも出力
される構成になっている。その他の構成は図１と同様で
ある。

【００６１】このように構成することにより、電子回路
パッケージ１をサブラックに挿入した時点から電子回路
パッケージ１のへの印加電圧が安定するまでの間、電源
監視デバイス４からリセット信号が出力されなくなる。

【００６２】すなわち、電子回路パッケージ１の外部に
接続されているコンデンサと抵抗との定数のばらつきに
よる印加電圧変動時間のばらつきを十分吸収できる時間
だけ遅延させて、電源監視デバイス４から電子回路パッ
ケージ１の全体をリセットするためのリセット信号を出
力することができる。

【００６３】したがって、保護対象デバイス２の不揮発
性メモリ２ｂのロードが完了するまで、電源監視デバイ
ス４からのリセット信号が出力されなくなる。

【００６４】なお、上記の各実施の形態では、電子回路
パッケージ１にＰＬＤやＦＰＧＡを用いている場合につ
いて説明したが、この発明は電子回路パッケージ１の内
部、外部を問わずロード方式や転送方式、つまり、転送
やロードの間、時間を要するシステムに適用できる。

【００６５】また、ＰＬＤやＦＰＧＡも電源監視デバイ
ス３・４と同一の機能をもつ場合にも、この発明を適用
することができる。さらに、ＰＬＤやＦＰＧＡ内部にメ
モリをもつ場合にも、この発明を適用することができ
る。

【００６７】

【発明の効果】以上のように、この発明の活線挿抜対応
形電子回路パッケージによれば、電子回路パッケージを
装置本体への活線挿抜時に電子回路パッケージに実装し
た第１の電源監視デバイスで印加電圧の過渡変動状態を
監視し、この変動状態が安定した後に第１の電源監視デ
バイスから電子回路パッケージに実装されている保護対
象デバイスにロード開始指令を出力して、保護対象デバ
イスの揮発性メモリから不揮発性メモリにロード信号を
出力し、不揮発性メモリのロード完了後に第２の電源監
視デバイスから電子回路パッケージ全体をリセットさせ
るためのリセット信号を出力するようにしたので、活線
挿抜時の電子回路パッケージに印加される電源電圧の過
渡現象に伴う立ち上がりの不安定な状況時や、活線挿抜
作業速度に個人差があっても、印加電圧が安定した状態
時に、保護対象デバイスの不揮発性メモリから揮発性メ
モリへ確実にロードできる。

【００６８】また、従来使用できなかったＰＬＤやＦＰ
ＧＡを使用することができ、情報の転送やロードの間、
時間を要するシステムに有効となる。

【図面の簡単な説明】

【図１】この発明の活線挿抜対応形電子回路パッケージ
の第１の実施の形態の構成を示すブロック図である。

【図２】図１の活線挿抜対応形電子回路パッケージの動
作を説明するためのタイミングチャートである。

【図３】この発明の活線挿抜対応形電子回路パッケージ
の第２の実施の形態の構成を示すブロック図である。

【図４】従来の活線挿抜対０形電子回路パッケージの構
成を示すブロック図である。

【図５】従来の活線挿抜対応形電子回路パッケージの動
作を説明するたのタイミングチャートである。

【符号の説明】

１ 電子回路パッケージ ２ 保護対象デバイス ２ａ 揮発性メモリ ２ｂ 不揮発性メモリ ３ 第１の電源監視デバイス ４ 第２の電源監視デバイス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 所定の装置本体の機能ごとに分割されて
   前記装置本体に挿抜可能に装着される電子回路パッケー
   ジ(1) と、 電子回路パッケージ(1) に実装され、不揮発性メモリ(2
   b)と揮発性メモリ(2a)とを有するとともに、前記装置本
   体への供給電源の活線状態時に電子回路パッケージ(1)
   の挿抜時に保護される保護対象デバイス(2) と、 電子回路パッケージ(1) に実装され、前記装置本体への
   供給電源の活線状態時に電子回路パッケージ(1) が前記
   装置本体への挿抜時に前記装置本体から電子回路パッケ
   ージ(1) への印加電圧状態を監視して印加電圧が所定の
   安定電圧状態になると揮発性メモリ(2a)から不揮発性メ
   モリ(2b)へのロードが可能となるようにロード開始信号
   を出力する第１の電源監視デバイス(3) と、 電子回路パッケージ(1) に実装され、前記装置本体への
   供給電源の活線状態時に電子回路パッケージ(1) が前記
   装置本体への挿抜時に前記装置本体から電子回路パッケ
   ージ(1) への印加電圧状態を監視し、かつ揮発性メモリ
   (2a)が不揮発性メモリ(2b)へのロード終了後所定時間経
   過すると、電子回路パッケージ(1) 全体をリセットする
   ためのリセット信号を出力する第２の電源監視デバイス
   (4) と、を備えることを特徴とする活線挿抜対応形電子
   回路パッケージ。
2. 【請求項２】 請求項１記載の活線挿抜対応形電子回路
   パッケージにおいて、 第２の電源監視デバイス(4) は、第１の電源監視デバイ
   ス(3) が保護対象デバイス(2) にロード開始信号の出力
   後に不揮発性メモリ(2b)から揮発性メモリ(2a)が完全に
   ロードされた後に前記リセット信号を解除することを特
   徴とする活線挿抜対応形電子回路パッケージ。