JPH10233990A

JPH10233990A - 撮像素子付き磁気記録再生装置及び磁気記録再生装置

Info

Publication number: JPH10233990A
Application number: JP9345178A
Authority: JP
Inventors: Katsuyuki Watanabe; 克行渡辺; Hideo Nishijima; 英男西島; Koichi Ono; 公一小野; Akihito Nishizawa; 明仁西澤; Kazuaki Hori; 和昭堀
Original assignee: Hitachi Ltd; Hitachi Video and Information System Inc
Current assignee: Hitachi Ltd; Hitachi Advanced Digital Inc
Priority date: 1996-12-20
Filing date: 1997-12-15
Publication date: 1998-09-02

Abstract

(57)【要約】【課題】５Ｍhz程度の帯域を持つカメラ入力及び外部入
力信号処理に使用するＡ／Ｄ変換器を、１０Ｍhz程度の
帯域を持つ再生ＦＭ信号処理に適用できるようにする。【解決手段】ＶＴＲのデジタルプロセッサーにおいて、
ビデオ信号を処理する第１のクロックより高く、使用す
るＡ／Ｄ変換器の最高サンプリング周波数より低い第２
のクロックを生成し、これにより再生ＦＭ信号をＡ／Ｄ
変換した後に、サンプルレート変換回路で第１のサンプ
リングレートに変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、撮像素子からの信
号とコンポジットビデオ信号とを記録再生することがで
きる磁気記録再生装置に係り、特にカメラ部及びＶＴＲ
の映像信号処理部をデジタル信号処理回路で実現した撮
像素子付き磁気記録再生装置に関する。

【０００２】

【従来の技術】従来の家庭用の据置型ビデオテープレコ
ーダ（以下、据置型ＶＴＲという）は、入力されたコン
ポジットビデオ信号を輝度信号と色信号とに分離した後
に、輝度信号をＦＭ変調信号に変換し、色信号を低域変
換色信号に変換し、それぞれを周波数多重して磁気テー
プに記録する構成となっている。また、撮像素子（カメ
ラ部）とその出力信号を記録するＶＴＲ部を一体化した
カメラ一体型ＶＴＲ（以下、カムコーダーという）にお
いては、輝度信号と色信号が独立してＶＴＲ側に送られ
てくるが、その後、磁気テープに記録するまでの処理
は、前述した据置型ＶＴＲと同様である。

【０００３】従来、このようなカムコーダー及び据置型
ＶＴＲにおける映像信号処理は、ほとんどがアナログ信
号処理回路で実現してきたが、最近になって、Ｈｉ８規
格のカムコーダーやＳ−ＶＨＳ規格の据置型ＶＴＲにお
いては、映像信号処理をデジタル信号処理回路で構成し
たものが製品化されるようになってきた。

【０００４】特にカムコーダーにおいては、特開平８−
５１５６５号公報に開示されているように、カメラ部の
デジタルプロセッサー（以下、カメラＤＳＰという）の
前段に置かれた該カメラＤＳＰ用のＡ／Ｄ変換器をＶＴ
Ｒ部のデジタルプロセッサー（以下ビデオＤＳＰと略
記）に兼用化し、低コストを図るシステムが提案されて
いる。前記特許公報には、ＬＳＩのピン数を低減するこ
とを目的として、Ａ／Ｄ変換器に入力される撮像素子か
らの信号と外部入力信号（コンポジットビデオ信号）と
磁気ヘッドからの再生ＦＭ信号を復調した後の再生ビデ
オ信号とを切り替えた後にＡ／Ｄ変換器に入力し、出力
されたデジタル信号を一系統の信号ラインでビデオＤＳ
Ｐに伝送し、このときに発生する前記３つの信号間のレ
ベル偏差をインターフェース回路を設けて吸収する工夫
が示されている。

【０００５】

【発明が解決しようとする課題】このように、特開平８
−５１５６５号公報に開示されたビデオ信号処理回路に
よれば、Ａ／Ｄ変換後の信号をビデオＤＳＰ側で同一の
信号として扱うことができる利点がある。

【０００６】しかしながら、Ａ／Ｄ変換器に入力される
再生信号はＦＭ復調後のビデオ信号として扱っているた
めに、復調するまでの信号に対してはアナログ信号処理
を行うことになり、ＶＴＲ部の映像信号系としてはデジ
タル系とアナログ系が混在するシステムであり、合理化
する上では中途半端な形態となっている。そこで、再生
ＦＭ信号をＡ／Ｄ変換してデジタル信号処理することを
前提に、Ａ／Ｄ変換器をカメラＤＳＰ及びビデオＤＳＰ
で兼用化することを考えると、撮像素子からの信号をＡ
／Ｄ変換してカメラＤＳＰで処理された信号と、外部入
力信号（コンポジットビデオ信号）をＡ／Ｄ変換した信
号と、磁気ヘッドからの再生信号をＡ／Ｄ変換した信号
とでは、信号帯域の違いやカメラ処理とＶＴＲ処理との
違い等によってサンプリング周波数が異なるなどの違い
があり、前記３種類の信号に対してレベル偏差を吸収す
るだけで同一の信号処理を行うことは困難になる。

【０００７】また、従来からカメラＤＳＰで用いていた
Ａ／Ｄ変換器としては、例えばＮＴＳＣ方式のセットに
おいては、４ｆｓｃ（１４．３Ｍhz）程度のサンプリン
グクロックで動作し、性能上、９〜１０ビットのビット
数のものが必要であった。従って、最高サンプリング周
波数が１５Ｍhz〜２０Ｍhz程度のＡ／Ｄ変換器を使用し
ていた。これに対して、ビデオＤＳＰにおいては、帯域
の広い再生ＦＭ信号を扱うことから、周波数４ｆｓｃ
（約１４．３Ｍhz）のサンプリングクロックではサンプ
リング定理を満たすことが難しく、更に高い周波数のサ
ンプリングクロックが必要である。サンプリングクロッ
クとしては、一般には、ＦＭ信号以外のビデオ信号処理
では４ｆｓｃ程度のクロックが使われているために、Ｆ
Ｍ信号に対しては４ｆｓｃのクロックに対して２倍の８
ｆｓｃ（２８．６Ｍhz）のクロックであれば、ＦＭ復調
前後での信号の処理が容易となる。従って、最高サンプ
リング周波数が３０ＭhzクラスのＡ／Ｄ変換器を用いれ
ば、ビデオＤＳＰの処理はシステム的に簡略化できる
が、Ａ／Ｄ変換器としては、最高サンプリング周波数が
高くなればなるほど価格が上がり、ビット数を増やすこ
とも価格上昇につながるために、カメラＤＳＰの前段で
用いているＡ／Ｄ変換器と兼用化したとしても９〜１０
ビットでかつ３０ＭhzクラスのＡ／Ｄ変換器を用いるこ
とで極めて高価なシステムとなってしまう。

【０００８】また、カメラＤＳＰは、撮像素子との信号
のやりとりが主たる処理であるために、ビデオＤＳＰと
必ずしも同期のとれたシステムにはならない。従って、
Ａ／Ｄ変換器を兼用化しようとすると、カメラ記録モー
ドと外部入力記録モードで共通の信号処理をするために
は大きな問題があり、工夫が必要である。

【０００９】更に、カメラＤＳＰの信号処理では、一般
に、撮像素子の画素数に応じてサンプリングレートを変
えているために、ビデオＤＳＰに入力されるデジタル信
号のサンプリングレートも異なり、ビデオ信号を処理す
る上で極めて処理し難い問題もある。

【００１０】このように、カメラＤＳＰとビデオＤＳＰ
とでＡ／Ｄ変換器を兼用化しようとすると、性能，コス
ト，システムの複雑化など多くの問題が生じる。

【００１１】本発明の目的は、低価格なカムコーダーを
実現可能とする磁気記録再生装置のビデオ信号処理回路
を提供することにある。

【００１２】本発明の他の目的は、回路設計が簡単で、
且つ回路規模の増加を軽減することができるビデオ信号
処理回路を提供することにある。

【００１３】本発明の他の目的は、ＶＴＲ部のディジタ
ル化を安価に実現することにある。

【００１４】本発明の他の目的は、比較的に低いサンプ
リング周波数においてもＦＭ信号処理において必要な性
能を確保することできるようにすることにある。

【００１５】本発明の更に他の目的は、ビデオＤＳＰに
おいて行う２種類の信号に対する信号処理を容易にする
ことにある。

【００１６】本発明の更に他の目的は、２つのデジタル
プロセッサ間のデータ転送を安定化すると共にコスト低
減も可能にすることにある。

【００１７】本発明の更に他の目的は、様々な仕様のカ
ムコーダーにおいて、回路基板や部品の共通化を実現す
ることにある。

【００１８】

【課題を解決するための手段】本発明は、前記目的を達
成するために、Ａ／Ｄ変換器としては従来からカメラＤ
ＳＰで使用してきたようなサンプリング周波数（２０Ｍ
hz以下）のＡ／Ｄ変換器を使用し、カメラ記録モード，
外部入力記録モード，再生モードにおいて前記Ａ／Ｄ変
換器に最適なサンプリング周波数のクロックを供給し、
特に再生モードにおいては、再生ＦＭ信号処理を使用可
能な最高周波数でサンプリングした後に、ビデオ信号処
理で用いているシステムクロック周波数にレート変換し
て再生処理を行うことで、低価格な信号処理回路による
撮像素子付き磁気記録再生装置を提供するものである。

【００１９】また、ビデオＤＳＰとしては、カメラモー
ドではカメラＤＳＰのクロックを用いて処理し、外部入
力モードではビデオＤＳＰの内部で発生するシステムク
ロックを用いて処理すべく、カメラＤＳＰからのクロッ
クとビデオＤＳＰ内部のシステムクロックを切り替える
ことで、同期のとれていない２つのＤＳＰ間において、
容易に信号処理を可能にする。

【００２０】また、カメラＤＳＰとビデオＤＳＰで用い
る大本のクロックを１系統化し、２つのＤＳＰ間を基本
的に同期させた上で、カメラ記録モード時に、撮像素子
の画素数に応じて変化するサンプリングレートをビデオ
ＤＳＰ側で補正し、補正後は信号処理を共通化すること
で、ビデオＤＳＰにおける信号処理を簡略化し、低価格
な撮像素子付き磁気記録再生装置を実現する。

【００２１】更に具体的には、本発明は、前記目的を達
成するために、撮像素子からの信号を入力してデジタル
信号に変換するＡ／Ｄ変換器とそのデジタル信号出力を
入力してデジタル信号処理する第１のデジタルプロセッ
サーを備えたカメラ部と、磁気ヘッドを搭載してＦＭ変
調した輝度信号と低域変換した色信号とを記録再生する
ＶＴＲ部とを備えた撮像素子付き磁気記録再生装置にお
いて、前記ＶＴＲ部の映像信号処理手段を第２のデジタ
ルプロセッサーで構成し、前記Ａ／Ｄ変換器の前段にス
イッチ回路を設けて撮像素子からのカメラ入力信号及び
磁気ヘッドからの再生信号とを切り替えて前記Ａ／Ｄ変
換器に入力すると共にこのＡ／Ｄ変換器の出力信号を前
記第２のデジタルプロセッサーに入力し、前記Ａ／Ｄ変
換器のサンプリングクロックを前記撮像素子からのカメ
ラ入力信号または磁気ヘッドからの再生信号に適合する
クロックに切り替えるスイッチ回路を設けるものであ
る。

【００２２】または、撮像素子からのカメラ入力信号を
デジタル信号に変換するＡ／Ｄ変換器とそのデジタル信
号出力を入力してデジタル信号処理する第１のデジタル
プロセッサーを備えたカメラ部と、磁気ヘッドを搭載し
てＦＭ変調した輝度信号と低域変換した色信号とを記録
再生するＶＴＲ部とを備えた撮像素子付き磁気記録再生
装置において、前記ＶＴＲ部の映像信号処理手段を第２
のデジタルプロセッサーで構成し、前記Ａ／Ｄ変換器の
前段にスイッチ回路を設けて撮像素子からの信号と磁気
ヘッドからの再生信号とを切り替えて該Ａ／Ｄ変換器に
入力し、このＡ／Ｄ変換器の出力を第２のデジタルプロ
セッサーに入力する構成とし、カメラ記録モードにおい
ては、前記第１のデジタルプロセッサーはデジタル出力
信号とそのサンプルレートに応じた基準クロックを出力
し、前記第２のデジタルプロセッサーは前記第１のデジ
タルプロセッサーのデジタル出力信号を入力信号として
前記基準クロックで処理するものである。

【００２３】前記第１のデジタルプロセッサーから出力
する基準クロックは、高画素撮像素子を用いたときには
第１の基準クロック、低画素撮像素子を用いたときには
第２の基準クロックであり、前記第２のデジタルプロセ
ッサーは高画素撮像素子を用いたときには前記第１の基
準クロックで処理し、低画素撮像素子を用いたときには
第２の基準クロックから第１の基準クロックのサンプリ
ング周波数にサンプルレート変換を行なった後に第１の
基準クロックで処理するようにした。

【００２４】または、撮像素子からの信号を入力してデ
ジタル信号に変換するＡ／Ｄ変換器とそのデジタル信号
出力を入力してデジタル信号処理する第１のデジタルプ
ロセッサーを備えたカメラ部と、磁気ヘッドを搭載して
ＦＭ変調した輝度信号と低域変換した色信号とを記録再
生するＶＴＲ部とを備えた撮像素子付き磁気記録再生装
置において、前記ＶＴＲ部の映像信号処理手段を第２の
デジタルプロセッサーで構成し、前記Ａ／Ｄ変換器の前
段にスイッチ回路を設けて撮像素子からのカメラ入力信
号，外部映像信号及び磁気ヘッドからの再生信号とを切
り替えて前記Ａ／Ｄ変換器に入力すると共にこのＡ／Ｄ
変換器の出力信号を前記第２のデジタルプロセッサーに
入力し、前記Ａ／Ｄ変換器のサンプリングクロックを前
記撮像素子からのカメラ入力信号または外部映像信号ま
たは磁気ヘッドからの再生信号に適合するクロックに切
り替えるスイッチ回路を設けるものである。

【００２５】または、撮像素子からのカメラ入力信号を
デジタル信号に変換するＡ／Ｄ変換器とそのデジタル信
号出力を入力してデジタル信号処理する第１のデジタル
プロセッサーを備えたカメラ部と、磁気ヘッドを搭載し
てＦＭ変調した輝度信号と低域変換した色信号とを記録
再生するＶＴＲ部とを備えた撮像素子付き磁気記録再生
装置において、前記ＶＴＲ部の映像信号処理手段を第２
のデジタルプロセッサーで構成し、前記Ａ／Ｄ変換器の
前段にスイッチ回路を設けて撮像素子からの信号と外部
映像信号と磁気ヘッドからの再生信号とを切り替えて該
Ａ／Ｄ変換器に入力し、このＡ／Ｄ変換器の出力を第２
のデジタルプロセッサーに入力する構成とし、カメラ記
録モードにおいては、前記第１のデジタルプロセッサー
はデジタル出力信号とそのサンプルレートに応じた基準
クロックを出力し、前記第２のデジタルプロセッサーは
前記第１のデジタルプロセッサーのデジタル出力信号を
入力信号として前記基準クロックで処理する。

【００２６】そして、前記ＶＴＲ部は、回転ドラム上に
少なくとも２個以上の磁気ヘッドを搭載してＦＭ変調し
た輝度信号と低域変換した色信号とを記録再生するヘリ
カルスキャン型のものとする。

【００２７】また、本発明は、前記目的を達成するため
に、回転ドラム上に少なくとも２個以上の磁気ヘッドを
搭載してＦＭ変調した輝度信号と低域変換した色信号と
を記録再生するヘリカルスキャン型の磁気記録再生装置
において、映像信号処理手段をデジタルプロセッサーで
構成し、記録信号処理においては、ＦＭ変調前の輝度信
号のホワイトクリップ点に相当するＦＭキャリア周波数
ｆｗｃを７Ｍhz以下に設定し、再生信号処理において
は、再生ＦＭ輝度信号をサンプリングしデジタル信号に
変換するＡ／Ｄ変換器のサンプリング周波数ｆｓを前記
ｆｗｃの２倍以上で前記Ａ／Ｄ変換器の最高サンプリン
グ周波数以下に設定し、前記デジタルプロセッサーには
ＦＭ復調処理回路を設け、再生ＦＭ輝度信号を前記周波
数ｆｓでＦＭ復調処理をした後に前記サンプリング周波
数ｆｓより低い周波数ｆｃｋのサンプリングレートに変
換するサンプリングレート変換回路を設けるものであ
る。

【００２８】そして、前記サンプリング周波数ｆｓを５
ｆｓｃ（ｆｓｃは色副搬送波周波数）に設定し、前記周
波数ｆｃｋは４ｆｓｃに設定する。

【００２９】また、前記Ａ／Ｄ変換器は、最高サンプリ
ング周波数が２０Ｍhz以下の性能のものを使用する。

【００３０】また、前記サンプリング周波数ｆｓのサン
プリングクロックは、前記周波数ｆｃｋのサンプリング
クロックと同期するように構成されたＰＬＬ(Phase Loc
kedLoop)回路により生成するようにする。

【００３１】また、前記ＦＭ復調処理回路には、入力段
に低域通過フィルタを設け、この低域通過フィルタは、
最高キャリア周波数ｆｗｃ付近までほぼ平坦で、かつ前
記最高キャリア周波数ｆｗｃと前記サンプリング周波数
ｆｓとの差周波数（ｆｓーｆｗｃ）にトラップ点を有す
るかもしくは（ｆｓーｆｗｃ）付近が十分に抑圧され、
かつ（ｆｓーｆｗｃ）以上の周波数帯で十分に抑圧され
た特性とする。

【００３２】また、本発明は前記目的を達成するため
に、撮像素子からの信号をデジタル信号に変換するＡ／
Ｄ変換器とその出力を入力してデジタル信号処理する第
１のデジタルプロセッサーを有したカメラ部と、回転ド
ラム上に少なくとも２個以上の磁気ヘッドを搭載してＦ
Ｍ変調した輝度信号と低域変換した色信号とを記録再生
するヘリカルスキャン型のＶＴＲ部とを有した撮像素子
付き磁気記録再生装置において、ＶＴＲの映像信号処理
手段を第２のデジタルプロセッサーで構成し、第１のデ
ジタルプロセッサーから第２のデジタルプロセッサーへ
のデータ転送をデジタル信号で行い、第１のデジタルプ
ロセッサーのサンプリングレートから第２のデジタルプ
ロセッサーのサンプリングレートに信号を乗せ換えるデ
ータ転送手段を設けた。

【００３３】そして、前記第１及び第２のデジタルプロ
セッサーをＩＣ（集積回路）化し、かつ前記データ転送
手段を第２のデジタルプロセッサー内に設ける。

【００３４】また、前記第１のデジタルプロセッサーと
第２のデジタルプロセッサーとのサンプリングレートが
異なる場合は、前記データ転送手段にレート変換手段を
設ける。

【００３５】更に、前記２つのデジタルプロセッサーに
対して、基準クロックを発振する１つの発振器を設け、
前記基準クロックから第１のデジタルプロセッサーに対
する第１のシステムクロックと第２のデジタルプロセッ
サーに対する第２のシステムクロックを生成し、前記第
１のデジタルプロセッサーはデジタル信号とこれに同期
した転送用クロックを出力し、かつ前記データ転送手段
は第１のデジタルプロセッサーのデジタル信号と前記転
送用クロックとを入力信号として前記転送用クロックに
同期した信号から前記第２のシステムクロックに同期し
た信号へ変換処理するようにする。

【００３６】また、前記２つのデジタルプロセッサーに
対し、基準クロックを発振する１つの発振器を設け、前
記基準クロックから第１のデジタルプロセッサーに対す
る第１のシステムクロックを生成し、前記第１のシステ
ムクロックを入力してそれに位相ロックしたＰＬＬ回路
により第２のデジタルプロセッサーに対する第２のシス
テムクロックを生成し、前記第１のデジタルプロセッサ
ーはデジタル信号とこれに同期した転送用クロックを出
力し、かつ前記データ転送手段は第１のデジタルプロセ
ッサーのデジタル信号と前記転送用クロックとを入力信
号とし前記転送用クロックに同期した信号から前記第２
のシステムクロックに同期した信号へ変換処理するよう
にする。

【００３７】前記第１のデジタルプロセッサーから出力
する前記転送用クロックは、高画素撮像素子を用いたと
きには第２のデジタルプロセッサーの第２のシステムク
ロックと同一の周波数関係にあり、低画素撮像素子を用
いたときには前記第２のシステムクロックより低い周波
数関係にあり、かつ前記データ転送手段は高画素撮像素
子を用いたときには前記転送用クロックから前記第２の
システムクロックに信号を乗せ換える変える転送手段か
ら構成し、低画素撮像素子を用いた場合には前記転送手
段とその後段に前記転送用クロックから第２のシステム
クロックにレート変換するレート変換手段とから構成す
る。

【００３８】前記転送手段は、ＦＩＦＯ(First in Firs
t out)型の記憶装置が好適である。

【００３９】また、本発明は、前記目的を達成するため
に、撮像素子からの信号をデジタル信号に変換するＡ／
Ｄ変換器とその出力を入力してデジタル信号処理する第
１のデジタルプロセッサーを有するカメラ部と、回転ド
ラム上に少なくとも２個以上の磁気ヘッドを搭載してＦ
Ｍ変調した輝度信号と低域変換した色信号とを記録再生
するヘリカルスキャン型のＶＴＲ部とを有し、かつカメ
ラ信号と外部信号を記録できる機能を有した撮像素子付
き磁気記録再生装置において、ＶＴＲ部の映像信号処理
手段を第２のデジタルプロセッサーで構成し、カメラ記
録時は第１のデジタルプロセッサーから第２のデジタル
プロセッサーへのデータ転送をデジタル信号で行い、第
２のデジタルプロセッサーは第１のデジタルプロセッサ
ーのクロックを用いて信号処理し、外部信号記録時及び
再生時は入力信号を前記Ａ／Ｄ変換器によりデジタル信
号に変換した後に、第２のデジタルプロセッサーのシス
テムクロックを用いて信号処理するようにした。

【００４０】

【発明の実施の形態】以下、本発明の第１の実施形態を
図１を参照して説明する。図１は、カムコーダーの信号
処理回路を示したものである。このカムコーダーは、撮
像素子からのカメラ入力信号をディジタル信号に変換す
るＡ／Ｄ変換器とそのディジタル出力信号を入力してデ
ィジタル信号処理する第１のディジタルプロセッサーと
を備えたカメラ部と、回転ドラに少なくとも２つ以上の
磁気ヘッドを搭載してＦＭ変調した輝度信号と低域変換
した色信号とを記録再生するヘリカルスキャン型のＶＴ
Ｒ（ビデオテープリコーダ）部とを備える。そして、こ
のカムコーダーにおいては、大きく分けると、カメラ記
録モードと、外部信号記録モードと、再生モードの３つ
のモードがある。これらのモードは、モード設定スイッ
チ（図示説明省略）によって選択される。

【００４１】先ず、第１に、カメラ記録モードについて
説明する。撮像素子（最近ではＣＣＤ＝Charge Couplle
d Device 固体撮像素子が一般的に使用される）４から
の信号は、モード設定スイッチと連動するスイッチ回路
５を介してＡ／Ｄ変換器６に入力してデジタル信号に変
換する。このときのＡ／Ｄ変換器６は、カメラＤＳＰ７
で生成されるクロック(ＣＫ１)をモード設定設定スイッ
チと連動するスイッチ回路８を介して入力して該クロッ
ク（ＣＫ１）に従ってンプリングを行う。例えば、ＮＴ
ＳＣ方式のカムコーダーにおいては、１Ｈ（Ｈは水平走
査期間）の画素数が９１０個であり、ＮＴＳＣ方式の信
号を４ｆｓｃでサンプリングしたときのサンプリング数
と同じである。即ち、高画素（画素数の多い）の撮像素
子では、サンプリング周波数は４ｆｓｃとなる。

【００４２】Ａ／Ｄ変換器６の出力信号は、カメラＤＳ
Ｐ７で処理する。カメラＤＳＰ７で処理した信号は、デ
ジタル信号の形態でビデオＤＳＰ９に伝送する。

【００４３】このビデオＤＳＰ９では、輝度信号はモー
ド設定スイッチと連動するスイッチ回路１５を介して輝
度信号処理回路１９に送り、ここで輝度信号処理してＦ
Ｍ変調した記録信号はＤ／Ａ変換器２２でアナログ信号
に変換して記録再生アンプ２に送り、モニタテレビに出
力するモニタ出力信号はＤ／Ａ変換器２１でアナログ信
号に変換して端子２５に出力する。色信号は、モード設
定スイッチと連動するスイッチ回路１６を介して色信号
処理回路２０に送り、ここで色信号処理して低域変換色
信号に変換した後にＤ／Ａ変換器２４でアナログ信号に
変換して記録再生アンプ２に送り、ＦＭ信号と多重して
磁気ヘッド１に記録電流として供給し、モニタテレビに
出力するモニタ出力信号はＤ／Ａ変換器２３でアナログ
信号に変換して端子２６に出力する。

【００４４】ここで、ビデオＤＳＰ９におけるシステム
クロックについて説明する。カメラＤＳＰ７とビデオＤ
ＳＰ９とを独立に設計した場合には、２つのＤＳＰ７，
９で用いるクロックは非同期である場合が多い。そこ
で、カメラ記録モードでは、ビデオＤＳＰ９は、カメラ
ＤＳＰ７から送られてくるデジタル信号に対してはカメ
ラＤＳＰ７が発生するクロックを用いて処理することが
最も簡単な方法である。そのために、ビデオＤＳＰ９
は、カメラＤＳＰ７から出力されるクロック(ＣＫ１)を
システムクロック制御回路２９に入力し、クロック発生
器２８から出力されるクロック(ＣＫ２)と切り替えてシ
ステムクロック(ＳＹＳＣＫ)としてビデオＤＳＰ９の内
部に供給するようにする。

【００４５】次に、外部入力記録モードについて説明す
る。入力端子３から入来するコンポジットビデオ信号
は、スイッチ回路５を介してＡ／Ｄ変換器６に入力して
デジタル信号に変換する。このとき、Ａ／Ｄ変換器６
は、ビデオＤＳＰ９のクロック発生器２８で生成したク
ロック(ＣＫ２）をスイッチ回路８を介して入力し、こ
のクロック（ＣＫ２）に従って入力信号をサンプリング
する。一般的に、ＮＴＳＣ方式の信号においては、シス
テムクロック(ＣＫ２)は、カメラＤＳＰ７と同様に、４
ｆｓｃに設定される場合が多い。

【００４６】Ａ／Ｄ変換器６の出力信号は、ビデオＤＳ
Ｐ９のＹＣ分離回路１０で輝度信号と色信号に分離し、
それそれぞれスイッチ１５，１６を介して輝度信号処理
回路１９及び色信号処理回路２０に送る。その後の処理
は、前述したカメラ記録モードと同様である。システム
クロック(ＳＹＳＣＫ)は、システムクロック制御回路２
９においてクロック発生器２８から出力されるクロック
(ＣＫ２)を選択することにより、ＳＹＳＣＫ＝ＣＫ２と
してビデオＤＳＰ９の内部に供給する。

【００４７】以上、カメラ記録モードと外部入力記録モ
ードについて説明したが、Ａ／Ｄ変換器６をカメラＤＳ
Ｐ７とビデオＤＳＰ９とで兼用化する上では、このＡ／
Ｄ変換器６のサンプリングクロックを切り替えることは
勿論、ビデオＤＳＰ９の内部のシステムクロックＳＹＳ
ＣＫを切り替えることが重要である。

【００４８】次に、再生モードについて説明する。磁気
ヘッド１で再生した信号は、記録再生アンプ２で十分に
増幅した後にスイッチ回路５を介してＡ／Ｄ変換器６に
入力してデジタル信号に変換する。このときのＡ／Ｄ変
換器６は、ビデオＤＳＰ９のＰＬＬ回路２７で生成した
クロック(ＣＫ３)をスイッチ回路８を介して入力して該
クロック（ＣＫ３）に従ってサンプリングを行うように
する。

【００４９】Ａ／Ｄ変換器６の出力信号は、ビデオＤＳ
Ｐ９のＦＭ信号処理回路１１と低域色信号フィルタ（Ｃ
−ＬＰＦ）１２でそれぞれ分離処理する。特にＦＭ輝度
信号は、ＦＭ信号処理回路１１でビデオ信号に復調す
る。ＦＭ信号処理回路１１と低域色信号フィルタ１２の
出力信号は、サンプリングレート変換回路１３，１４に
入力して所望のサンプリングレート（この実施形態では
ＣＫ２）に変換した後にスイッチ回路１５，１６を介し
て輝度信号処理回路１９及び色信号処理回路２０に送っ
て再生処理し、Ｄ／Ａ変換器２１，２３でアナログ信号
に変換して端子２５，２６に再生輝度信号と再生色信号
として出力する。

【００５０】以上、図１に示すカムコーダーの信号処理
回路の概略を説明したが、次に、図２を参照して再生モ
ードのための輝度信号処理回路を詳しく説明する。

【００５１】スイッチ回路５の端子に相当する端子３１
から入力した再生信号は、Ａ／Ｄ変換器６でデジタル信
号に変換した後にＦＭ信号処理回路１１に入力する。こ
のＦＭ信号処理回路１１では、クロマトラップ３３で低
域変換色信号を除去した後に低域通過フィルタ（ＬＰ
Ｆ）３４で混変調妨害を除去し、その後、ＦＭ復調器３
５でビデオ信号に復調する。上記混変調妨害について
は、後述する。ここまでの信号処理は、端子３２から入
力されるＡ／Ｄ変換器６のサンプリングクロック(ＣＫ
３)をクロックとして使用する。

【００５２】ＦＭ復調器３５の出力信号は、サンプリン
グレート変換回路１３により、ビデオ信号処理で使用す
るクロック周波数にレート変換する。一般に、再生信号
処理回路の多くは記録信号処理回路と回路が兼用化され
ているために、このようにすることで、記録モードと同
じクロック周波数で信号処理することができるために、
回路設計が容易になる他に回路規模も縮小できる利点が
ある。

【００５３】サンプリングレート変換したビデオ信号
は、スイッチ回路１５（図示省略）を介して輝度信号処
理回路１９に入力し、この輝度信号処理回路１９におけ
るメインディエンファシス回路３９，輝度信号のメイン
の低域通過フィルタ（ＬＰＦ）４０，ノンリニアディエ
ンファシス回路４１，ノイズキャンセラー回路４２によ
ってＳ／Ｎの良い再生ビデオ信号に処理して端子４４に
出力する。サンプリングレート変換回路１３以降の回路
では、端子４５から入力したシステムクロック(ＳＹＳ
ＣＫ＝ＣＫ２)に基づいた信号処理を実行する。

【００５４】次に、前述した混変調妨害について説明す
る。ここで、再生ＦＭ信号とサンプリングクロックの周
波数関係に関して、図４，図５を参照して説明する。図
４は、ＮＴＳＣ方式の８ミリビデオ規格の周波数アロケ
ーションとサンプリング周波数との関係を示したもので
ある。ＦＭ輝度信号４２は、シンク先端周波数が４．２
Ｍhz、白１００％周波数が５．４Ｍhzに分布する。更
に、＋２２０％のホワイトクリップ規格（シンク先端か
ら白１００％を１００％とする）を考えると、図示説明
は省略するが、最高キャリア周波数ｆｗｃは６．８４Ｍ
hzになる。低域変換色信号４１は約７２５Ｋhzであり、
ＦＭ輝度信号４２の下側の周波数帯に多重されている。
図４に示すように、ＦＭ輝度信号４２の上側帯波は１０
Ｍhz近くまで存在するために、４ｆｓｃ（１４．３Ｍh
z）のサンプリング周波数ではサンプリングの定理を満
足しない。また、Ａ／Ｄ変換器６としては、価格の面か
ら最高サンプリング周波数が２０Ｍhz程度のものを使う
ことを前提とする。このような制限の中で、サンプリン
グクロック４３としては、周波数を５ｆｓｃ（１７．９
Ｍhz）を選択することにした。尚、本来、８ミリビデオ
規格では、低域変換色信号とＦＭ輝度信号との間にＦＭ
音声信号が周波数多重されているが、ビデオＤＳＰでの
処理とは関係ないために、ここでは説明を省略する。

【００５５】図５は、サンプリングしたときの、混変調
妨害とそれを除去するための低域通過フィルタ（以下、
ＬＰＦという）の特性を示したものである。一般に、サ
ンプリング周波数ｆｓのクロックでＡ／Ｄ変換すると、
入力信号の周波数ｆとサンプリング周波数ｆｓとの間で
差周波数（ｆｓ−ｆ）の混変調歪みが発生する。入力信
号に対してサンプリングの周波数が十分に高ければ、差
周波数（ｆｓ−ｆ）は入力信号に対して高い周波数とな
るためにあまり問題にならないが、ＦＭ輝度信号をＡ／
Ｄ変換する場合は、矢印４５で示すように、最高キャリ
ア周波数ｆｗｃが６．８７Ｍhzと高いために、差周波数
（ｆｓ−ｆｗｃ）は１１．０６Ｍhz（点線矢印４６）と
なり、復調時に問題となる周波数になる。そこで、Ａ／
Ｄ変換の後に、ＬＰＦとして、振幅特性を一点鎖線４４
のように１１．０６Ｍhzにトラップ点を設けることで、
差周波数成分（ｆｓ−ｆｗｃ）を抑圧し、点線矢印４６
で示すうな妨害成分を実線矢印４７に示すように十分に
抑圧することで復調時の妨害を除去することができるす
る。

【００５６】次に、図３を参照して、クロック(ＣＫ２)
と(ＣＫ３)の発生方法について説明する。図２に示した
ように、サンプリングレート変換回路１３によって信号
のサンプリングレートを変える場合には、変換前後のク
ロックはお互いに同期していないと変換が極めて難しく
なるために、２つのクロック間で予め同期をとっておく
必要がある。クロック(ＣＫ２)は記録モード及び再生時
におけるサンプルレート変換以降の処理に使用するもの
で、基準クロックは、発振回路５７により水晶発振子５
８を用いて精度良く生成する。例えば、発振回路５７の
発振周波数は８ｆｓｃのクロックとする。分周器５９に
よって４ｆｓｃクロックを生成して端子５２からクロッ
ク(ＣＫ２)として出力する。

【００５７】また、クロック(ＣＫ３)に関しては、電圧
制御発振器５３で所望の周波数クロックを発振させ、分
周器５４で分周した後に位相比較器５５で分周器５９の
出力信号と位相比較して位相エラーをＬＰＦ５６を介し
て電圧制御発振器５３に帰還するＰＬＬ（位相同期ルー
プ）を構成することにより、クロック(ＣＫ２)に同期し
たクロック(ＣＫ３)を生成して端子５１に出力する。
尚、点線の枠で示されるブロック２７，２８は、図１に
示したＰＬＬ回路２７、クロック発生器２８に相当す
る。

【００５８】次に、本発明の第２の実施形態を図６を参
照して説明する。図６は、カムコーダーの信号処理回路
を示している。図１に示した実施形態と同一の回路手段
には同一の参照符号を付して、重複する詳細説明は省略
する。図１では説明を省略したが、一般にカムコーダー
では、低価格の普及機に対しては低画素（画素数の少な
い）の撮像素子を用いてコストを低減している。高画素
の撮像素子は高価格であるが解像度が高いので高級機に
使用し、低画素の撮像素子は低価格であるが解像度が低
いために普及機に用いている。また、カメラＤＳＰ内部
で信号処理をする上では、画素数に応じてサンプリング
周波数が異なる。ここではＮＴＳＣ方式のカムコーダー
に採用される撮像素子を例にとって説明する。

【００５９】図１に示した実施形態で説明したように、
高画素の撮像素子では１Ｈに９１０個の画素あり、ＮＴ
ＳＣ方式の信号を４ｆscでサンプリングしたときのサン
プリング数と同じである。即ち、高画素の撮像素子では
サンプリング周波数は４ｆscとなる。これに対して、例
えば低画素の撮像素子として１Ｈに６０６個程度の画素
のものを選択した場合は、高画素の撮像素子の約２／３
の画素数であり、低画素の撮像素子ではサンプリング周
波数は(８／３)ｆscとなる。このように、撮像素子の画
素数に応じてサンプリング周波数が異なる信号をビデオ
ＤＳＰ側が受けて処理する場合には、処理する回路は同
一で周波数が異なるために、特性を一定に保つためには
回路の係数を切り替えることが必要であり、回路設計の
複雑化やゲート数の増加にもつながる。また、撮像素子
の画素数は、これを製造するメーカーにより微妙に異な
ることもある他に、セットの仕様によっても異なる場合
が生じるために、回路定数の設定も一義的に決めにく
い。

【００６０】このような点を踏まえて、この実施形態で
は、カメラ記録モード時にカメラＤＳＰから伝送された
デジタル信号をサンプルレート変換して、基準となる高
画素の撮像素子と同じサンプリング周波数にすることに
より、以後は同一処理を行うことができるようにするも
のである。

【００６１】図６において、６１は低画素の撮像素子で
あり、ビデオＤＳＰ６２にサンプルレート変換回路１
７，１８を内蔵した点が図１に示した実施形態と異なる
点である。カメラＤＳＰ７は、撮像素子６１の駆動用ク
ロック(CK1')とＡ／Ｄ変換器６のサンプリングクロック
(CK1)を出力してビデオＤＳＰ６２に入力する。高画素
の撮像素子では(CK1)は(CK1')に一致する。ビデオＤＳ
Ｐ６２は、クロック(CK1')をシステムクロック制御回路
２９に入力してクロック発生器２８から出力されるクロ
ック(CK2)と切り替え使用してシステムクロック(CKsys=
CK1')として該ビデオＤＳＰ６２の内部に供給する。シ
ステムクロック(CKsys)とクロック(CK1)は、サンプルレ
ート変換回路１７，１８に供給してレート変換を行い、
それ以降はシステムクロック(CKsys)で処理することに
なる。高画素の撮像素子の場合には、当然ながら、サン
プルレート変換回路１７，１８はスルーの特性となり、
レート変換は行わない。

【００６２】次に、本発明の第３の実施形態を図７及び
図８を参照して説明する。図７は、カムコーダーの信号
処理回路を示したものである。図１に示した実施形態と
同一の回路手段には同一の参照符号を付して、重複する
詳細説明は省略する。

【００６３】カムコーダーの解像度は使用する撮像素子
の画素数で決まり、高級機では高画素（画素数が多
い）、普及機では低画素（画素数が少ない）の撮像素子
が用いられる。また、カメラＤＳＰの内部で信号処理を
行う上では、画素数に応じてサンプリング周波数が異な
る。ＮＴＳＣ方式のカムコーダーに採用される撮像素子
を例にとって説明する。

【００６４】図１に示した実施形態で説明したように、
高画素の撮像素子では１Ｈに９１０画素あり、ＮＴＳＣ
方式の信号を４ｆｓｃでサンプリングしたときのサンプ
リング数と同じである。即ち、高画素の撮像素子ではサ
ンプリング周波数は４ｆｓｃとなる。これに対して、例
えば低画素の撮像素子として１Ｈに６０６画素程度のも
のを選択した場合は、高画素の撮像素子の約２／３の画
素数であり、低画素の撮像素子ではサンプリング周波数
は(８／３)ｆｓｃとなる。このように、画素数に応じて
サンプリング周波数が異なる信号をビデオＤＳＰ側が受
けて処理する場合には、処理する回路は同一で周波数が
異なるために、特性を一定に保つためには回路の係数を
切り替える必要があり、これは回路設計の複雑化やゲー
ト数の増加にもつながる。また、撮像素子の画素数は、
これを製造するメーカーにより微妙に異なることもある
他に、セット仕様によっても異なる場合が生じるため
に、回路定数の設定も一義的に決めにくい。

【００６５】このような点を踏まえて、この第３の実施
形態においても、カメラ記録モード時にカメラＤＳＰか
ら伝送されたデジタル信号をサンプリングレート変換し
て、基準となる高画素の撮像素子と同じサンプリング周
波数にすることにより、以後は同一処理を行うことがで
きるようにするものである。

【００６６】図１に示した実施形態と異なり、この実施
形態では、ＦＭ信号処理に対するＡ／Ｄ変換器１０２は
独立に設定する構成とした。このシステム構成の特徴
は、２つのデジタルプロセッサーに対して発振器１０９
（水晶発振子１１０を用いた発振器）を１系統化した点
にある。クロック発生器１０７をビデオＤＳＰ１０４の
内部に設け、このクロック発生器１０７により、このビ
デオＤＳＰ１０４の内部で用いるシステムクロック（Ｓ
ＹＳＣＫ）とカメラＤＳＰ１１８の基準クロックに用い
るクロック（ＲＥＦＣＫ）とを生成する。

【００６７】カメラＤＳＰ１１８は、前記クロック（Ｒ
ＥＦＣＫ）を基にしてクロック発生器１１７により、内
部で用いるクロック（図７においては図示説明は省略）
とビデオＤＳＰ１０４に出力するデジタルデータに同期
したクロック（ＥＸＴＣＫ）を生成する構成とする。先
の実施形態で述べたように、高画素センサーの場合には
前記クロック（ＥＸＴＣＫ）とビデオＤＳＰ１０４の内
部のシステムクロック（ＳＹＳＣＫ）とは周波数は一致
させることができる。両者を完全に一致させるために
は、同一の基準クロックをもとにして、２つのデジタル
プロセッサーを動作させるか、もしくは一方の基準クロ
ックを基に他方のデジタルプロセッサのクロックをＰＬ
Ｌ（Phase Locked Loop）により位相ロックさせる方法
がある。この実施形態では前者の方法を採用した。実際
には、同一クロックから生成される２つのクロックは周
波数は一致するが、２つのデジタルプロセッサ間の遅延
などの影響により、位相面を完全に一致させることはで
きない。従って、そのまま２つのデジタルプロセッサ間
をデータ転送した場合には、安定したデータの取り込み
が難しくなる。

【００６８】これを回避するために、カメラＤＳＰ１１
８から出力されるクロック（ＥＸＴＣＫ）に同期したデ
ータを、ビデオＤＳＰ１０４の内部のシステムクロック
（ＳＹＳＣＫ）に同期したデータに変換するサンプリン
グレート変換回路１０５及び１０６が必要になる。

【００６９】図７は、サンプリングレート変換回路１０
５，１０６の構成を示すブロック図である。１１１はデ
ータ入力端子、１１２は外部クロック（ＥＸＴＣＫ）入
力端子、１１３はＦＩＦＯ（First in First out）メモ
リ、１１４はサンプルレート変換フィルタ、１１５はシ
ステムクロック入力端子、１１６は出力端子、１１９は
スイッチ回路、１２０は制御信号入力端子である。

【００７０】この実施形態において、先ず、データ入力
端子１１１から入力したデジタルデータは、ＦＩＦＯメ
モリ１１３において、外部クロック入力端子１１２から
入力した外部クロック（ＥＸＴＣＫ）とシステムクロッ
ク入力端子１１５から入力したビデオＤＳＰ内部のシス
テムクロック（ＳＹＳＣＫ）とにより、外部クロック
（ＥＸＴＣＫ）に同期したデジタルデータをシステムク
ロック（ＳＹＳＣＫ）に同期したデジタルデータに変換
する。そして、高画素ＣＣＤ撮像素子４を用いたカムコ
ーダーにおいてはＦＩＦＯメモリ１１３の出力信号をス
イッチ回路１１９を介して出力端子１１６に伝送する。
低画素ＣＣＤ撮像素子４を用いたカムコーダーにおいて
は、ＦＩＦＯメモリ１１３の出力信号をサンプルレート
変換フィルタ１１４でデータ補間した後にスイッチ回路
１１９を介して出力端子１１６に出力する。

【００７１】このようにして得たサンプリングレート変
換回路１０５，１０６の出力信号は、低画素ＣＣＤもし
くは高画素ＣＣＤの何れの撮像素子４を使用したカムコ
ーダーでも、同様に、それぞれ輝度信号処理回路１９及
び色信号処理回路２０に入力し、その後、Ｄ／Ａ変換器
２２，２４でアナログ信号に変換して記録再生アンプ２
を介し磁気テープに記録することになる。

【００７２】このように、１つの発振器１０９をベース
にして２つのデジタルプロセッサを動作させた上で、２
つのデジタルプロセッサ間のデータ転送をサンプリング
レート変換回路を介して接続することで安定した信号の
伝達と、更にカメラ部がどのような画素の撮像素子４を
用いても容易に変換でき、その後の処理を１系統にでき
るメリットがある。なお、この実施形態では、Ａ／Ｄ変
換器１０２を外付けの状態で構成したが、ビデオＤＳＰ
１０４側に内蔵することもできる。更に、発振器１０９
とスイッチ回路１０３は、ビデオＤＳＰ１０４の内部に
設けたが、カメラＤＳＰ１１８の内部に設けることもで
きる。

【００７３】次に、本発明の第４の実施形態を図９を参
照して説明する。図９は、カムコーダーの信号処理回路
を示したものである。図７に示した実施形態と同一の回
路手段には同一の符号を付して、重複する詳細な説明は
省略する。図７に示した実施形態と異なる点は、カメラ
ＤＳＰ１２４とビデオＤＳＰ１２５で用いるクロックの
生成方法にある。

【００７４】この実施形態では、カメラＤＳＰ１２４の
内部に発振器１２１（水晶発振子）を設け、その出力信
号に基づいてクロック発生器１２３により、転送用に用
いるクロック（ＥＸＴＣＫ）と、Ａ／Ｄ変換器６用のク
ロックやビデオＤＳＰ１２５の基準となるクロックに用
いる基準クロック（ＣＡＭＣＫ）を生成して該ビデオＤ
ＳＰ１２５に出力する。

【００７５】ビデオＤＳＰ１２５の内部では、前記基準
クロック（ＣＡＭＣＫ）をＰＬＬ回路１２６に入力して
基準クロック（ＣＡＭＣＫ）に位相同期したクロックを
生成し、これをクロック発生器１０７に送って該ビデオ
ＤＳＰ１２５の内部で用いるシステムクロック（ＳＹＳ
ＣＫ）などを生成する。サンプルレート変換回路１０
５，１０６では、カメラＤＳＰ１２４から入力される外
部クロック（ＥＸＴＣＫ）と同期したシステムクロック
（ＳＹＳＣＫ）とを用いてデータ転送を行うことにな
る。これ以外の動作は、図７を参照して説明した前記第
３の実施形態と同様である。

【００７６】以上に説明したように、第３及び第４の実
施形態では、カメラＤＳＰ１１８，１２４とビデオＤＳ
Ｐ１０４，２５の基準クロックを１系統にして基本的に
２つのＤＳＰを同期させることを前提にして構成した
が、カメラＤＳＰとビデオＤＳＰが全く異なるクロック
を基準に構成されていたとしてもサンプリングレート変
換を工夫することで対応することができ、そのような構
成の磁気記録再生装置も本発明の範疇にある。

【００７７】また、これまでの説明では、撮像素子とし
ては低画素センサと高画素（標準）センサについて例示
してきたが、高画素センサよりも更に高解像度のセンサ
を用いた高画質カムコーダーなども考えられる。この場
合にもやはり高解像度のセンサに対応したカメラＤＳＰ
側のサンプリングレートに対し、ビデオＤＳＰ側のサン
プリングレート変換回路で高画素（標準）モードのサン
プリングレートに変換することで低画素センサを用いた
ときの処理と同様に処理できることは明らかであり、本
発明の範疇である。

【００７８】

【発明の効果】本発明によれば、Ａ／Ｄ変換器の前にカ
メラ入力信号と外部入力信号と再生ＦＭ信号を切り替え
るスイッチ回路を設けると共に、前記Ａ／Ｄ変換器のサ
ンプリングクロックを前記３種類の信号に対して最適な
クロックを選択することで、カメラ部及びＶＴＲ部のデ
ジタル信号処理に対して１個のＡ／Ｄ変換器を兼用して
実現することができるようになり、コスト低減に大きな
効果が得られる。

【００７９】また、ビデオ信号を処理する第１のクロッ
クより高く、使用するＡ／Ｄ変換器の最高サンプリング
周波数より低い第２のクロックを生成し、これにより再
生ＦＭ信号をＡ／Ｄ変換した後にサンプリングレート変
換回路で第１のサンプリングレートに変換することで、
変換後の信号処理を記録時のビデオ信号処理と同様に処
理することができるようにしたために、回路設計の複雑
化を軽減し、かつ回路規模の増加も軽減することがで
き、デジタルプロセッサーのコストを低減できる効果が
ある。

【００８０】特に前記第２のクロックを５ｆｓｃに設定
することで、従来からカメラＤＳＰで使用していた２０
Ｍhz以下のＡ／Ｄ変換器を使用することができ、Ａ／Ｄ
変換部をコストアップすることなくＶＴＲ部のデジタル
化を実現することができる。

【００８１】また、再生ＦＭ信号をＡ／Ｄ変換した後
に、サンプリング周波数ｆｓと最高キャリア周波数ｆｗ
ｃの差周波数（ｆｓーｆｗｃ）付近を十分に抑圧するこ
とで、ＦＭ信号帯域の２倍程度の比較的に低いサンプリ
ング周波数においてもＦＭ信号処理において必要な性能
を確保することができる。

【００８２】また、ビデオＤＳＰ側としては、カメラ記
録モード時はカメラＤＳＰからのクロックを用いて処理
し、外部入力記録モード時はビデオＤＳＰのクロックを
用いて処理することで、２種類の信号に対する信号処理
が容易になるメリットが得られる。

【００８３】また、一つの発振器をベースに２つのデジ
タルプロセッサ（カメラＤＳＰとビデオＤＳＰ）を動作
させた上で、この２つのデジタルプロセッサ間のデータ
転送をサンプルレート変換回路を介して接続することで
安定した信号の伝達が可能となり、発振器も１系統で済
み、コスト低減にも効果がある。

【００８４】また、低画素モードのサンプリングレート
から高画素（標準）モードのサンプリングレート、高精
細モードのサンプリングレートから高画素モードのサン
プリングレートへの変換をサンプリングレート変換回路
で行い、変換後の周波数をどのモードのときも一定にす
ることで、サンプリングレート変換回路以降の回路を共
通化することができ、様々な仕様のカムコーダーに適用
することができるメリットがある。即ち、回路基板の共
通化や部品の共通化などのようにセット設計の合理化を
図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態であるカムコーダーに
おける信号処理システムのブロック図である。

【図２】図１に示した本発明になるカムコーダーにおけ
る再生輝度信号処理回路の一例を示すブロック図であ
る。

【図３】図１に示した本発明になるカムコーダーにおけ
るクロック発生回路の一例を示すブロック図である。

【図４】８ミリ規格ＶＴＲの周波数アロケーションを示
す特性曲線図である。

【図５】図２に示した低域通過フィルタの特性曲線図で
ある。

【図６】本発明の第２の実施形態であるカムコーダーに
おける信号処理システムのブロック図である。

【図７】本発明の第３の実施形態であるカムコーダーに
おける信号処理システムのブロック図である。

【図８】図７に示した実施形態におけるサンプルレート
変換回路の具体的構成を示すブロック図である。

【図９】本発明の第４の実施形態であるカムコーダーに
おける信号処理システムのブロック図である。

【符号の説明】

４…撮像素子、５，８，１５，１６…スイッチ回路、６
…Ａ／Ｄ変換器、７…カメラＤＳＰ、９…ビデオＤＳ
Ｐ、１１…ＦＭ信号処理回路、１３，１４…サンプリン
グレート変換回路、１９…輝度信号処理回路、２０…色
信号処理回路、２７…ＰＬＬ回路、２８…クロック発生
器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者西島英男茨城県ひたちなか市稲田1410番地株式会社日立製作所マルチメディアシステム開発本部内 (72)発明者小野公一茨城県ひたちなか市稲田1410番地株式会社日立製作所マルチメディアシステム開発本部内 (72)発明者西澤明仁茨城県ひたちなか市稲田1410番地株式会社日立製作所マルチメディアシステム開発本部内 (72)発明者堀和昭神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内

Claims

【特許請求の範囲】

【請求項１】撮像素子からの信号を入力してデジタル信
号に変換するＡ／Ｄ変換器とそのデジタル信号出力を入
力してデジタル信号処理する第１のデジタルプロセッサ
ーを備えたカメラ部と、磁気ヘッドを搭載してＦＭ変調
した輝度信号と低域変換した色信号とを記録再生するＶ
ＴＲ部とを備えた撮像素子付き磁気記録再生装置におい
て、前記ＶＴＲ部の映像信号処理手段を第２のデジタルプロ
セッサーで構成し、前記Ａ／Ｄ変換器の前段にスイッチ
回路を設けて撮像素子からのカメラ入力信号及び磁気ヘ
ッドからの再生信号とを切り替えて前記Ａ／Ｄ変換器に
入力すると共にこのＡ／Ｄ変換器の出力信号を前記第２
のデジタルプロセッサーに入力し、前記Ａ／Ｄ変換器の
サンプリングクロックを前記撮像素子からのカメラ入力
信号または磁気ヘッドからの再生信号に適合するクロッ
クに切り替えるスイッチ回路を設けたことを特徴とした
撮像素子付き磁気記録再生装置。
【請求項２】撮像素子からのカメラ入力信号をデジタル
信号に変換するＡ／Ｄ変換器とそのデジタル信号出力を
入力してデジタル信号処理する第１のデジタルプロセッ
サーを備えたカメラ部と、磁気ヘッドを搭載してＦＭ変
調した輝度信号と低域変換した色信号とを記録再生する
ＶＴＲ部とを備えた撮像素子付き磁気記録再生装置にお
いて、前記ＶＴＲ部の映像信号処理手段を第２のデジタルプロ
セッサーで構成し、前記Ａ／Ｄ変換器の前段にスイッチ
回路を設けて撮像素子からの信号と磁気ヘッドからの再
生信号とを切り替えて該Ａ／Ｄ変換器に入力し、このＡ
／Ｄ変換器の出力を第２のデジタルプロセッサーに入力
する構成とし、カメラ記録モードにおいては、前記第１
のデジタルプロセッサーはデジタル出力信号とそのサン
プルレートに応じた基準クロックを出力し、前記第２の
デジタルプロセッサーは前記第１のデジタルプロセッサ
ーのデジタル出力信号を入力信号として前記基準クロッ
クで処理することを特徴とする撮像素子付き磁気記録再
生装置。
【請求項３】請求項２において、前記第１のデジタルプ
ロセッサーから出力する基準クロックは、高画素撮像素
子を用いたときには第１の基準クロック、低画素撮像素
子を用いたときには第２の基準クロックであり、前記第
２のデジタルプロセッサーは高画素撮像素子を用いたと
きには前記第１の基準クロックで処理し、低画素撮像素
子を用いたときには第２の基準クロックから第１の基準
クロックのサンプリング周波数にサンプルレート変換を
行なった後に第１の基準クロックで処理するようにした
ことを特徴とする撮像素子付き磁気記録再生装置。
【請求項４】撮像素子からの信号を入力してデジタル信
号に変換するＡ／Ｄ変換器とそのデジタル信号出力を入
力してデジタル信号処理する第１のデジタルプロセッサ
ーを備えたカメラ部と、磁気ヘッドを搭載してＦＭ変調
した輝度信号と低域変換した色信号とを記録再生するＶ
ＴＲ部とを備えた撮像素子付き磁気記録再生装置におい
て、前記ＶＴＲ部の映像信号処理手段を第２のデジタルプロ
セッサーで構成し、前記Ａ／Ｄ変換器の前段にスイッチ
回路を設けて撮像素子からのカメラ入力信号，外部映像
信号及び磁気ヘッドからの再生信号とを切り替えて前記
Ａ／Ｄ変換器に入力すると共にこのＡ／Ｄ変換器の出力
信号を前記第２のデジタルプロセッサーに入力し、前記
Ａ／Ｄ変換器のサンプリングクロックを前記撮像素子か
らのカメラ入力信号または外部映像信号または磁気ヘッ
ドからの再生信号に適合するクロックに切り替えるスイ
ッチ回路を設けたことを特徴とした撮像素子付き磁気記
録再生装置。
【請求項５】撮像素子からのカメラ入力信号をデジタル
信号に変換するＡ／Ｄ変換器とそのデジタル信号出力を
入力してデジタル信号処理する第１のデジタルプロセッ
サーを備えたカメラ部と、磁気ヘッドを搭載してＦＭ変
調した輝度信号と低域変換した色信号とを記録再生する
ＶＴＲ部とを備えた撮像素子付き磁気記録再生装置にお
いて、前記ＶＴＲ部の映像信号処理手段を第２のデジタルプロ
セッサーで構成し、前記Ａ／Ｄ変換器の前段にスイッチ
回路を設けて撮像素子からの信号と外部映像信号と磁気
ヘッドからの再生信号とを切り替えて該Ａ／Ｄ変換器に
入力し、このＡ／Ｄ変換器の出力を第２のデジタルプロ
セッサーに入力する構成とし、カメラ記録モードにおい
ては、前記第１のデジタルプロセッサーはデジタル出力
信号とそのサンプルレートに応じた基準クロックを出力
し、前記第２のデジタルプロセッサーは前記第１のデジ
タルプロセッサーのデジタル出力信号を入力信号として
前記基準クロックで処理することを特徴とする撮像素子
付き磁気記録再生装置。
【請求項６】請求項１または２または４または５におい
て、前記ＶＴＲ部は、回転ドラム上に少なくとも２個以
上の磁気ヘッドを搭載してＦＭ変調した輝度信号と低域
変換した色信号とを記録再生するヘリカルスキャン型の
ものであることを特徴とする撮像素子付き磁気記録再生
装置。
【請求項７】回転ドラム上に少なくとも２個以上の磁気
ヘッドを搭載してＦＭ変調した輝度信号と低域変換した
色信号とを記録再生するヘリカルスキャン型の磁気記録
再生装置において、映像信号処理手段をデジタルプロセッサーで構成し、記
録信号処理においては、ＦＭ変調前の輝度信号のホワイ
トクリップ点に相当するＦＭキャリア周波数ｆｗｃを７
Ｍhz以下に設定し、再生信号処理においては、再生ＦＭ
輝度信号をサンプリングしデジタル信号に変換するＡ／
Ｄ変換器のサンプリング周波数ｆｓを前記ｆｗｃの２倍
以上で前記Ａ／Ｄ変換器の最高サンプリング周波数以下
に設定し、前記デジタルプロセッサーはＦＭ復調処理回
路を具備し、再生ＦＭ輝度信号を前記周波数ｆｓでＦＭ
復調処理をした後に前記サンプリング周波数ｆｓより低
い周波数ｆｃｋのサンプリングレートに変換するサンプ
リングレート変換回路を有することを特徴とした磁気記
録再生装置。
【請求項８】請求項７において、前記サンプリング周波
数ｆｓを５ｆｓｃ（ｆｓｃは色副搬送波周波数）に設定
し、前記周波数ｆｃｋを４ｆｓｃに設定することを特徴
とする磁気記録再生装置。
【請求項９】請求項８において、前記Ａ／Ｄ変換器は、
最高サンプリング周波数が２０Ｍhz以下の性能であるこ
とを特徴とする磁気記録再生装置。
【請求項１０】請求項７〜９の１項において、前記サン
プリング周波数ｆｓのサンプリングクロックは、前記周
波数ｆｃｋのサンプリングクロックと同期するように構
成されたＰＬＬ(Phase Locked Loop)回路から生成する
ようにしたことを特徴とする磁気記録再生装置。
【請求項１１】請求項７〜１０の１項において、前記Ｆ
Ｍ復調処理回路は、入力段に低域通過フィルタを具備
し、この低域通過フィルタは、最高キャリア周波数ｆｗ
ｃ付近までほぼ平坦で、かつ前記最高キャリア周波数ｆ
ｗｃと前記サンプリング周波数ｆｓとの差周波数（ｆｓ
ーｆｗｃ）にトラップ点を有するかもしくは（ｆｓーｆ
ｗｃ）付近が十分に抑圧され、かつ（ｆｓーｆｗｃ）以
上の周波数帯で十分に抑圧された特性を有することを特
徴とする磁気記録再生装置。
【請求項１２】撮像素子からの信号をデジタル信号に変
換するＡ／Ｄ変換器とその出力を入力してデジタル信号
処理する第１のデジタルプロセッサーを有したカメラ部
と、回転ドラム上に少なくとも２個以上の磁気ヘッドを
搭載してＦＭ変調した輝度信号と低域変換した色信号と
を記録再生するヘリカルスキャン型のＶＴＲ部とを有し
た撮像素子付き磁気記録再生装置において、ＶＴＲの映像信号処理手段を第２のデジタルプロセッサ
ーで構成し、第１のデジタルプロセッサーから第２のデ
ジタルプロセッサーへのデータ転送をデジタル信号で行
い、第１のデジタルプロセッサーのサンプリングレート
から第２のデジタルプロセッサーのサンプリングレート
に信号を乗せ換えるデータ転送手段を具備することを特
徴とした撮像素子付き磁気記録再生装置。
【請求項１３】請求項１２において、前記第１及び第２
のデジタルプロセッサーをＩＣ（集積回路）化し、かつ
前記データ転送手段を第２のデジタルプロセッサー内に
設けたことを特徴とする撮像素子付き磁気記録再生装
置。
【請求項１４】請求項１２または１３において、前記第
１のデジタルプロセッサーと第２のデジタルプロセッサ
ーとのサンプリングレートが異なる場合は、前記データ
転送手段にレート変換手段を設けたことを特徴とする撮
像素子付き磁気記録再生装置。
【請求項１５】請求項１２において、前記２つのデジタ
ルプロセッサーに対して、基準クロックを発振する１つ
の発振器を設け、前記基準クロックから第１のデジタル
プロセッサーに対する第１のシステムクロックと第２の
デジタルプロセッサーに対する第２のシステムクロック
を生成し、前記第１のデジタルプロセッサーはデジタル
信号とこれに同期した転送用クロックを出力し、かつ前
記データ転送手段は第１のデジタルプロセッサーのデジ
タル信号と前記転送用クロックとを入力信号として前記
転送用クロックに同期した信号から前記第２のシステム
クロックに同期した信号へ変換処理することを特徴とす
る撮像素子付き磁気記録再生装置。
【請求項１６】請求項１２において、前記２つのデジタ
ルプロセッサーに対し、基準クロックを発振する１つの
発振器を設け、前記基準クロックから第１のデジタルプ
ロセッサーに対する第１のシステムクロックを生成し、
前記第１のシステムクロックを入力してそれに位相ロッ
クしたＰＬＬ回路により第２のデジタルプロセッサーに
対する第２のシステムクロックを生成し、前記第１のデ
ジタルプロセッサーはデジタル信号とこれに同期した転
送用クロックを出力し、かつ前記データ転送手段は第１
のデジタルプロセッサーのデジタル信号と前記転送用ク
ロックとを入力信号とし前記転送用クロックに同期した
信号から前記第２のシステムクロックに同期した信号へ
変換処理することを特徴とする撮像素子付き磁気記録再
生装置。
【請求項１７】請求項１５または１６において、前記第
１のデジタルプロセッサーから出力する前記転送用クロ
ックは、高画素撮像素子を用いたときには第２のデジタ
ルプロセッサーの第２のシステムクロックと同一の周波
数関係にあり、低画素撮像素子を用いたときには前記第
２のシステムクロックより低い周波数関係にあり、かつ
前記データ転送手段は高画素撮像素子を用いたときには
前記転送用クロックから前記第２のシステムクロックに
信号を乗せ換える変える転送手段から成り、低画素撮像
素子を用いた場合には前記転送手段とその後段に前記転
送用クロックから第２のシステムクロックにレート変換
するレート変換手段とから成ることを特徴とする撮像素
子付き磁気記録再生装置。
【請求項１８】請求項１７において、前記転送手段は、
ＦＩＦＯ(First in First out)型の記憶装置から成るこ
とを特徴とする撮像素子付き磁気記録再生装置。
【請求項１９】撮像素子からの信号をデジタル信号に変
換するＡ／Ｄ変換器とその出力を入力してデジタル信号
処理する第１のデジタルプロセッサーを有するカメラ部
と、回転ドラム上に少なくとも２個以上の磁気ヘッドを
搭載してＦＭ変調した輝度信号と低域変換した色信号と
を記録再生するヘリカルスキャン型のＶＴＲ部とを有
し、かつカメラ信号と外部信号を記録できる機能を有し
た撮像素子付き磁気記録再生装置において、ＶＴＲ部の映像信号処理手段を第２のデジタルプロセッ
サーで構成し、カメラ記録時は第１のデジタルプロセッ
サーから第２のデジタルプロセッサーへのデータ転送を
デジタル信号で行い、第２のデジタルプロセッサーは第
１のデジタルプロセッサーのクロックを用いて信号処理
し、外部信号記録時及び再生時は入力信号を前記Ａ／Ｄ
変換器によりデジタル信号に変換した後に、第２のデジ
タルプロセッサーのシステムクロックを用いて信号処理
することを特徴とする撮像素子付き磁気記録再生装置。