JPH1022464A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH1022464A JPH1022464A JP8173724A JP17372496A JPH1022464A JP H1022464 A JPH1022464 A JP H1022464A JP 8173724 A JP8173724 A JP 8173724A JP 17372496 A JP17372496 A JP 17372496A JP H1022464 A JPH1022464 A JP H1022464A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- wiring
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 37
- 230000001681 protective effect Effects 0.000 claims abstract description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 84
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 84
- 239000003990 capacitor Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 22
- 229910052797 bismuth Inorganic materials 0.000 claims description 15
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 238000002844 melting Methods 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 13
- 229910000909 Lead-bismuth eutectic Inorganic materials 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- 239000004020 conductor Substances 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000011084 recovery Methods 0.000 abstract description 4
- YLNSPKBLFZKTHJ-UHFFFAOYSA-L [Si+2]=O.[F-].[F-] Chemical compound [Si+2]=O.[F-].[F-] YLNSPKBLFZKTHJ-UHFFFAOYSA-L 0.000 abstract 1
- 239000001257 hydrogen Substances 0.000 description 43
- 229910052739 hydrogen Inorganic materials 0.000 description 43
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 39
- 239000010410 layer Substances 0.000 description 38
- 238000009792 diffusion process Methods 0.000 description 16
- 239000010936 titanium Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000087 stabilizing effect Effects 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000003795 desorption Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 108050003506 ABL interactor 2 Proteins 0.000 description 1
- 102100028221 Abl interactor 2 Human genes 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- OJCDKHXKHLJDOT-UHFFFAOYSA-N fluoro hypofluorite;silicon Chemical compound [Si].FOF OJCDKHXKHLJDOT-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、強誘電体膜または
高誘電率を有する誘電体膜を容量絶縁膜とする容量素子
を内蔵する半導体装置およびその製造方法、特に多層配
線を要する半導体装置およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a built-in capacitive element using a ferroelectric film or a dielectric film having a high dielectric constant as a capacitive insulating film, a method of manufacturing the same, and in particular, a semiconductor device requiring multilayer wiring and It relates to the manufacturing method.
【0002】[0002]
【従来の技術】近年、民生用電子機器の高密度化にとも
ない電子機器から発生される電磁波雑音である不要輻射
が大きな問題になっており、この不要輻射低減対策とし
て高誘電率を有する誘電体膜(以下、高誘電体膜とい
う)、または強誘電体膜を容量絶縁膜とする大容量の容
量素子を半導体集積回路に内蔵する技術が注目を浴びて
いる。また、従来にない低動作電圧、高速書き込みおよ
び高速読み出し可能な不揮発性RAMの実用化を目指
し、自発分極特性を有する強誘電体膜を容量絶縁膜とす
る容量素子を半導体集積回路の上に形成するための技術
開発が盛んに行われている。2. Description of the Related Art In recent years, unwanted radiation, which is electromagnetic noise generated from electronic equipment, has become a major problem with the increase in the density of consumer electronic equipment. 2. Description of the Related Art A technique of incorporating a large-capacity capacitive element using a film (hereinafter, referred to as a high dielectric film) or a ferroelectric film as a capacitive insulating film in a semiconductor integrated circuit has attracted attention. Also, with the aim of commercializing a non-volatile RAM capable of unprecedented low operating voltage, high-speed writing and high-speed reading, a capacitive element using a ferroelectric film having spontaneous polarization characteristics as a capacitive insulating film is formed on a semiconductor integrated circuit. Technical developments for this are being actively pursued.
【0003】以下に容量素子を内蔵した従来の半導体装
置について、図11に示す要部断面図を参照しながら説
明する。図11に示すように、シリコン基板1の上に分
離酸化膜2が形成されており、分離酸化膜2に囲まれた
領域に拡散層3、ゲート絶縁膜4およびゲート電極5か
らなるトランジスタが形成されている。これらのトラン
ジスタを覆って第1の絶縁膜6が形成されており、その
第1の絶縁膜6の上に下電極7、高誘電体膜からなる容
量絶縁膜8および上電極9からなる容量素子10が形成
されている。これらの容量素子10を覆ってりんを添加
した酸化珪素膜(以下PSG膜と記す)などの第2の絶
縁膜15が形成されている。第1の絶縁膜6および第2
の絶縁膜15にはトランジスタの拡散層3に達するコン
タクトホール12aおよび容量素子10の下電極7、上
電極9に達するコンタクトホール12bが形成されてい
る。これらのコンタクトホール12a、12bを介して
配線13a、13bが形成されている。さらにこれらの
素子を覆ってシリコン基板1の上に保護膜14が形成さ
れている。A conventional semiconductor device having a built-in capacitive element will be described below with reference to a sectional view of a main part shown in FIG. As shown in FIG. 11, an isolation oxide film 2 is formed on a silicon substrate 1, and a transistor including a diffusion layer 3, a gate insulating film 4, and a gate electrode 5 is formed in a region surrounded by the isolation oxide film 2. Have been. A first insulating film 6 is formed so as to cover these transistors, and a lower electrode 7, a capacitive insulating film 8 made of a high dielectric film, and a capacitive element made of an upper electrode 9 are formed on the first insulating film 6. 10 are formed. A second insulating film 15 such as a silicon oxide film to which phosphorus is added (hereinafter referred to as a PSG film) is formed so as to cover these capacitive elements 10. First insulating film 6 and second insulating film 6
In the insulating film 15, a contact hole 12a reaching the diffusion layer 3 of the transistor and a contact hole 12b reaching the lower electrode 7 and the upper electrode 9 of the capacitor 10 are formed. Wirings 13a and 13b are formed via these contact holes 12a and 12b. Further, a protective film 14 is formed on the silicon substrate 1 so as to cover these elements.
【0004】次に容量素子を内蔵した従来の半導体装置
の製造方法について、図11に示す要部断面図とともに
図12に示すフローチャートを参照しながら説明する。
まず図12(a)の工程で、シリコン基板1の上に分離
酸化膜2、拡散層3、ゲート絶縁膜4、ゲート電極5を
形成し、さらにその上に図12(b)の工程で第1の絶
縁膜6を形成する。次に図12(c)の工程で、第1の
絶縁膜6の上に下電極7、容量絶縁膜8および上電極9
からなる容量素子10を形成する。一般に容量絶縁膜8
の熱処理は、容量絶縁膜8を形成した直後または容量素
子10のパターンを形成した後に行われる。なお容量絶
縁膜8は高誘電体膜からなり、下電極7および上電極9
は容量絶縁膜8に接する側から順に白金膜、チタン膜で
構成される。次に図12(d)の工程で、CVD法など
によりPSG膜などの第2の絶縁膜15を全面に形成す
る。次に図12(e)の工程で、トランジスタの拡散層
3に通じるコンタクトホール12a、容量素子10の下
電極7および上電極9にそれぞれ達するコンタクトホー
ル12bを形成する。次に図12(f)の工程で、コン
タクトホール12aを介して拡散層3に接続される配線
13a、およびコンタクトホール12bを介して容量素
子10に接続される配線13bが形成される。次に図1
2(g)の工程で、保護膜14を形成する。保護膜14
としては、シリコン基板1、容量素子10および配線1
3a、13bへの水の侵入を防止するためにプラズマC
VD法により形成された耐湿性の高い窒化珪素膜または
窒化酸化珪素膜が用いられる。Next, a method of manufacturing a conventional semiconductor device having a built-in capacitive element will be described with reference to a flowchart shown in FIG. 12 together with a sectional view of a main part shown in FIG.
First, in a step of FIG. 12A, an isolation oxide film 2, a diffusion layer 3, a gate insulating film 4, and a gate electrode 5 are formed on a silicon substrate 1, and further thereon, a step of FIG. One insulating film 6 is formed. Next, in the step of FIG. 12C, the lower electrode 7, the capacitor insulating film 8 and the upper electrode 9 are formed on the first insulating film 6.
Is formed. Generally, capacitance insulating film 8
Is performed immediately after forming the capacitive insulating film 8 or after forming the pattern of the capacitive element 10. The capacitance insulating film 8 is made of a high dielectric film, and has a lower electrode 7 and an upper electrode 9.
Is composed of a platinum film and a titanium film in order from the side in contact with the capacitance insulating film 8. Next, in the step of FIG. 12D, a second insulating film 15 such as a PSG film is formed on the entire surface by a CVD method or the like. Next, in the step of FIG. 12E, a contact hole 12a leading to the diffusion layer 3 of the transistor, and a contact hole 12b reaching the lower electrode 7 and the upper electrode 9 of the capacitor 10, respectively, are formed. Next, in the step of FIG. 12F, a wiring 13a connected to the diffusion layer 3 via the contact hole 12a and a wiring 13b connected to the capacitor 10 via the contact hole 12b are formed. Next, FIG.
In step 2 (g), the protective film 14 is formed. Protective film 14
As the silicon substrate 1, the capacitive element 10 and the wiring 1
Plasma C to prevent water from entering 3a, 13b
A highly moisture-resistant silicon nitride film or a silicon nitride oxide film formed by a VD method is used.
【0005】[0005]
【発明が解決しようとする課題】一般にMOSトランジ
スタの製造工程においては、シリコン基板とその上に形
成された絶縁膜、特にゲート絶縁膜との界面の損傷を回
復させるために、水素雰囲気で熱処理する工程(以下、
水素処理工程と称する)が不可欠である。しかしなが
ら、高誘電体膜を容量絶縁膜とする容量素子を備えた半
導体装置では、この水素処理工程において高誘電体膜が
劣化するという課題を有していた。この対策としては、
特開平7−226443号公報に開示されているよう
に、集積回路要素が作り込まれた支持基板上に容量素子
を形成し、次に支持基板上の全面に層間絶縁膜を形成
し、さらに層間絶縁膜に集積回路要素の拡散層に到達す
るコンタクトホールを形成し、この状態で支持基板に水
素処理工程を施すことにより、集積回路要素領域にはコ
ンタクトホールを通じて水素が供給されるため、損傷部
分に容易に水素が到達し、容量素子領域にはコンタクト
ホールが開けられていないので、水素が高誘電体膜に到
達しにくい、といったような方法が知られている。Generally, in the process of manufacturing a MOS transistor, heat treatment is performed in a hydrogen atmosphere in order to recover damage at an interface between a silicon substrate and an insulating film formed thereon, particularly a gate insulating film. Process (hereinafter,
A hydrotreating step) is essential. However, in a semiconductor device including a capacitive element using a high dielectric film as a capacitive insulating film, there is a problem that the high dielectric film is deteriorated in the hydrogen treatment process. As a countermeasure,
As disclosed in JP-A-7-226443, a capacitive element is formed on a support substrate on which integrated circuit elements are formed, and then an interlayer insulating film is formed on the entire surface of the support substrate. By forming a contact hole reaching the diffusion layer of the integrated circuit element in the insulating film and performing a hydrogen treatment process on the support substrate in this state, hydrogen is supplied to the integrated circuit element region through the contact hole, so that a damaged portion is formed. There is known a method in which hydrogen easily reaches a high dielectric film because a hydrogen easily reaches the capacitor element region and no contact hole is formed in the capacitor element region.
【0006】しかしながら上記の手法は、多層配線を要
する半導体装置においては、第1の配線を形成する工程
以前にのみ適用可能であり、第1の配線形成以降の製造
工程によって発生するMOSトランジスタ界面の損傷を
回復することはできない、という問題がある。また、上
記の手法により水素が高誘電体膜に到達しにくい、とい
っても完全に水素の到達を妨げることは事実上不可能で
あり、ビスマスを含む強誘電体のように水素による特性
劣化が著しく起こるような物質を容量絶縁膜として用い
る場合は、多少の容量素子の特性劣化は避けられないと
いった問題があった。However, in a semiconductor device requiring a multi-layer wiring, the above-described method is applicable only before the step of forming the first wiring, and is not applicable to the interface of the MOS transistor generated in the manufacturing steps after the formation of the first wiring. The problem is that the damage cannot be recovered. In addition, although it is difficult for hydrogen to reach the high-dielectric film by the above method, it is virtually impossible to completely prevent the arrival of hydrogen. When a material that causes remarkable occurrence is used as the capacitor insulating film, there is a problem that some deterioration of the characteristics of the capacitor is inevitable.
【0007】本発明は、前記従来の問題を解決するた
め、多層配線を有する、強誘電体膜または高誘電体膜を
容量絶縁膜とする容量素子を内蔵する半導体装置におい
て、界面損傷の回復によりトランジスタの電気特性が安
定化され、かつ強誘電体膜または高誘電体膜を容量絶縁
膜とする容量素子の特性劣化の発生しない半導体装置お
よびその製造方法を提供することを目的とする。SUMMARY OF THE INVENTION In order to solve the above-mentioned conventional problems, the present invention provides a semiconductor device having a multilayer wiring and a built-in capacitive element using a ferroelectric film or a high dielectric film as a capacitive insulating film. It is an object of the present invention to provide a semiconductor device in which electric characteristics of a transistor are stabilized and a characteristic of a capacitor using a ferroelectric film or a high dielectric film as a capacitor insulating film is not deteriorated, and a method of manufacturing the same.
【0008】[0008]
【課題を解決するための手段】前記目的を達成するた
め、本発明の第1番目の半導体装置は、半導体集積回路
が形成された支持基板の第1の絶縁膜の上に、下電極、
強誘電体膜または高誘電率を有する誘電体膜からなる容
量絶縁膜および上電極とからなる容量素子と、前記容量
素子を被覆する第2の絶縁膜と、前記第2の絶縁膜に設
けた第1のコンタクトホールを介して前記半導体集積回
路または前記容量素子に電気的に接続される第1の配線
とを備えた半導体装置であって、前記容量素子上の少な
くとも一部を除いた前記第1の配線を被覆する第3の絶
縁膜と、前記第3の絶縁膜を被覆する第4の絶縁膜と、
前記第3の絶縁膜および前記第4の絶縁膜に設けた第2
のコンタクトホールを介して前記第1の配線に電気的に
接続される第2の配線と、前記第2の配線を被覆する保
護膜を備えたことを特徴とする。この発明によれば、配
線層・配線層間に、容量素子上を除く配線上に絶縁膜を
形成して、熱処理後保護膜を形成するので、界面損傷の
回復によりトランジスタの電気特性が安定化され、かつ
高誘電体膜を容量絶縁膜とする容量素子の特性劣化の発
生しない、優れた半導体装置を実現できる。すなわち、
前記第3の絶縁膜中に含有される水素がトランジスタ部
へ拡散し、トランジスタの界面の損傷を回復させること
によりその電気特性を安定化させ、かつ、前記容量素子
上には前記第3の絶縁膜はないため、前記第3の絶縁膜
中に含まれる水素が前記容量素子に到達することによる
前記容量素子の電気特性が劣化することを防止できる。
これにより電気諸特性に優れた半導体装置が得られる。In order to achieve the above object, a first semiconductor device according to the present invention comprises a lower electrode on a first insulating film of a support substrate on which a semiconductor integrated circuit is formed.
A capacitive element comprising a ferroelectric film or a dielectric film having a high dielectric constant and a capacitive element comprising an upper electrode; a second insulating film covering the capacitive element; and a second insulating film. A first wiring electrically connected to the semiconductor integrated circuit or the capacitor via a first contact hole, the semiconductor device including at least a part of the capacitor except for at least a part of the capacitor; A third insulating film covering the first wiring, a fourth insulating film covering the third insulating film,
A second insulating film provided on the third insulating film and the fourth insulating film;
A second wiring that is electrically connected to the first wiring via the contact hole, and a protective film that covers the second wiring. According to the present invention, since the insulating film is formed on the wiring except for the capacitor between the wiring layers and between the wiring layers, and the protective film is formed after the heat treatment, the electrical characteristics of the transistor are stabilized by the recovery of the interface damage. In addition, it is possible to realize an excellent semiconductor device in which characteristics of a capacitor using a high dielectric film as a capacitor insulating film are not deteriorated. That is,
Hydrogen contained in the third insulating film diffuses into the transistor portion, recovers damage at the interface of the transistor, thereby stabilizing its electrical characteristics, and forms the third insulating film on the capacitor. Since there is no film, it is possible to prevent the electrical characteristics of the capacitor from deteriorating due to the hydrogen contained in the third insulating film reaching the capacitor.
Thus, a semiconductor device having excellent electric characteristics can be obtained.
【0009】前記半導体装置においては、第3の絶縁膜
が、窒化珪素膜、窒化酸化珪素膜、および少なくとも窒
化珪素膜もしくは窒化酸化珪素膜のいずれかを構成要素
として有する多層膜から選ばれる少なくとも一つである
ことが好ましい。この好ましい例によれば、窒化珪素膜
や窒化酸化珪素膜は酸化珪素膜等他の半導体プロセスで
使用される膜に比べて、膜中に含まれる水素の量が多い
ため、特にトランジスタ特性の安定化が容易である。In the above semiconductor device, the third insulating film is at least one selected from a silicon nitride film, a silicon nitride oxide film, and a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component. It is preferably one. According to this preferred example, a silicon nitride film or a silicon nitride oxide film contains a larger amount of hydrogen contained in the film than a film used in another semiconductor process such as a silicon oxide film, and therefore, in particular, has stable transistor characteristics. Conversion is easy.
【0010】次に本発明の第2番目の半導体装置は、半
導体集積回路が形成された支持基板の第1の絶縁膜の上
に、下電極、強誘電体膜または高誘電率を有する誘電体
膜からなる容量絶縁膜および上電極とからなる容量素子
と、前記容量素子を被覆する第2の絶縁膜と、前記第2
の絶縁膜に設けた第1のコンタクトホールを介して前記
半導体集積回路または前記容量素子に電気的に接続され
る第1の配線を備えた半導体装置であって、前記第1の
配線を覆う第3の絶縁膜と、前記第3の絶縁膜に設けた
第2のコンタクトホールを介して前記第1の配線に電気
的に接続される第2の配線と、少なくとも前記容量素子
上を除いた前記第2の配線を被覆する第4の絶縁膜と、
前記第4の絶縁膜を被覆する保護膜を備えることを特徴
とする。この構成によれば、前記第4の絶縁膜中に含有
される水素がトランジスタ部へ拡散し、トランジスタの
界面の損傷を回復させることによりその電気特性を安定
化させ、かつ、前記容量素子上には前記第4の絶縁膜は
ないため、前記第4の絶縁膜中に含まれる水素が前記容
量素子に到達することによる前記容量素子の電気特性の
劣化を防止できる。この結果、電気諸特性に優れた半導
体装置が得られる。Next, a second semiconductor device according to the present invention comprises a lower electrode, a ferroelectric film or a dielectric material having a high dielectric constant on a first insulating film of a support substrate on which a semiconductor integrated circuit is formed. A capacitive element comprising a capacitive insulating film made of a film and an upper electrode; a second insulating film covering the capacitive element;
A semiconductor device including a first wiring electrically connected to the semiconductor integrated circuit or the capacitor via a first contact hole provided in the insulating film, wherein a first wiring covering the first wiring is provided. A second wiring electrically connected to the first wiring via a second contact hole provided in the third insulating film; A fourth insulating film covering the second wiring;
A protection film for covering the fourth insulating film; According to this configuration, the hydrogen contained in the fourth insulating film diffuses into the transistor portion, thereby recovering the damage of the interface of the transistor, thereby stabilizing the electrical characteristics thereof, and forming the transistor on the capacitive element. Since there is no fourth insulating film, it is possible to prevent deterioration of electrical characteristics of the capacitor due to hydrogen contained in the fourth insulating film reaching the capacitor. As a result, a semiconductor device having excellent electric characteristics can be obtained.
【0011】前記半導体装置においては、第4の絶縁膜
が窒化珪素膜、窒化酸化珪素膜、および少なくとも窒化
珪素膜または窒化酸化珪素膜のいずれかを構成要素とし
て有する多層膜から選ばれる少なくとも一つであること
が好ましい。この好ましい例によれば、窒化珪素膜や窒
化酸化珪素膜は酸化珪素膜等他の半導体プロセスで使用
される膜に比べて、膜中に含まれる水素の量が多いた
め、特にトランジスタ特性の安定化が容易である。In the semiconductor device, the fourth insulating film may be at least one selected from a silicon nitride film, a silicon nitride oxide film, and a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film. It is preferred that According to this preferred example, a silicon nitride film or a silicon nitride oxide film contains a larger amount of hydrogen contained in the film than a film used in another semiconductor process such as a silicon oxide film, and therefore, in particular, has stable transistor characteristics. Conversion is easy.
【0012】また前記第1〜2番目の半導体装置におい
ては、誘電体膜がビスマスを含む強誘電体を含むことが
好ましい。この好ましい例によれば、ビスマスを含む強
誘電体は特に水素による特性劣化が激しいため、本構造
により容量素子の電気特性劣化が生じない半導体装置が
得られる。ビスマスを含む強誘電体としては、例えばB
aBi2TaxNb2-xO9,Bi4Ti3O12,SrBi2
TaxNb2-xO9,SrBi4Ti4O15,PbBi2Ta
xNb2-xO9,PbBi4Ti4O15,SrxBayPb
2-x-yBi4Ti5O18(ただし、0≦x≦2,0≦x+
y≦2)から選ばれる少なくとも一つの化合物であるこ
とが好ましい。In the first and second semiconductor devices, it is preferable that the dielectric film contains a ferroelectric containing bismuth. According to this preferred example, since the ferroelectric substance containing bismuth is particularly severely deteriorated in characteristics due to hydrogen, a semiconductor device in which the electric characteristics of the capacitor are not deteriorated by this structure can be obtained. As a ferroelectric containing bismuth, for example, B
aBi 2 Ta x Nb 2-x O 9, Bi 4 Ti 3 O 12, SrBi 2
Ta x Nb 2-x O 9 , SrBi 4 Ti 4 O 15, PbBi 2 Ta
x Nb 2-x O 9, PbBi 4 Ti 4 O 15, Sr x Ba y Pb
2-xy Bi 4 Ti 5 O 18 (however, 0 ≦ x ≦ 2, 0 ≦ x +
Preferably, it is at least one compound selected from y ≦ 2).
【0013】次に本発明の第1番目の製造方法は、半導
体集積回路が形成された支持基板の上に第1の絶縁膜を
形成する工程と、前記第1の絶縁膜の上の所定の領域に
下電極、強誘電体膜または高誘電率を有する誘電体膜か
らなる容量絶縁膜および上電極からなる容量素子を形成
する工程と、前記容量素子を覆って第2の絶縁膜を形成
する工程と、前記第1の絶縁膜および前記第2の絶縁膜
を通って前記半導体集積回路または前記容量素子の上電
極、下電極に達する第1のコンタクトホールを形成する
工程と、前記第1のコンタクトホールを介して前記半導
体集積回路または前記容量素子に電気的に接続される第
1の配線を形成する工程とを有する半導体装置の製造方
法であって、前記第1の配線を覆う第3の絶縁膜を形成
する工程と、少なくとも前記容量素子上の前記第3の絶
縁膜を除去する工程と、前記第3の絶縁膜を熱処理する
工程と、前記第3の絶縁膜を覆って第4の絶縁膜を形成
する工程と、前記第3の絶縁膜および前記第4の絶縁膜
を通って前記第1の配線に達する第2のコンタクトホー
ルを形成する工程と、前記第2のコンタクトホールを介
して前記第1の配線に電気的に接続される第2の配線を
形成する工程と、前記第2の配線を覆って保護膜を形成
する工程を備えたことを特徴とする。この方法によれ
ば、前記本発明の半導体装置を効率良く合理的に製造す
ることができる。Next, in a first manufacturing method of the present invention, a step of forming a first insulating film on a support substrate on which a semiconductor integrated circuit is formed, and a step of forming a predetermined insulating film on the first insulating film Forming a capacitive insulating film composed of a lower electrode, a ferroelectric film or a dielectric film having a high dielectric constant and a capacitive element composed of an upper electrode in a region, and forming a second insulating film covering the capacitive element Forming a first contact hole reaching the upper electrode and lower electrode of the semiconductor integrated circuit or the capacitor through the first insulating film and the second insulating film; Forming a first wiring electrically connected to the semiconductor integrated circuit or the capacitor element through a contact hole, wherein a third wiring covering the first wiring is formed. The process of forming an insulating film Removing the third insulating film on the capacitive element, heat-treating the third insulating film, and forming a fourth insulating film covering the third insulating film; Forming a second contact hole that reaches the first wiring through the third insulating film and the fourth insulating film; and electrically connects the first wiring through the second contact hole. And a step of forming a protection film covering the second wiring. According to this method, the semiconductor device of the present invention can be efficiently and rationally manufactured.
【0014】前記方法においては、第3の絶縁膜が、窒
化珪素膜、窒化酸化珪素膜、および少なくとも窒化珪素
膜もしくは窒化酸化珪素膜のいずれかを構成要素として
有する多層膜から選ばれる少なくとも一つの膜であっ
て、その熱処理温度が300℃以上で、第一の配線の材
料の融点未満であることが好ましい。この好ましい例に
よれば、窒化珪素膜や窒化酸化珪素膜は酸化珪素膜等他
の半導体プロセスで使用される膜に比べて、膜中に含ま
れる水素の量が多いため、前記第3の絶縁膜からの水素
拡散のための熱処理温度を低温化できるという利点があ
る。[0014] In the above method, the third insulating film is at least one selected from a silicon nitride film, a silicon nitride oxide film, and a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a constituent element. It is preferable that the film has a heat treatment temperature of 300 ° C. or higher and lower than the melting point of the material of the first wiring. According to this preferred example, the silicon nitride film or the silicon nitride oxide film contains a larger amount of hydrogen contained in the film than a film used in another semiconductor process such as a silicon oxide film. There is an advantage that the heat treatment temperature for diffusing hydrogen from the film can be lowered.
【0015】次に本発明の第2番目の製造方法は、半導
体集積回路が形成された支持基板の上に第1の絶縁膜を
形成する工程と、前記第1の絶縁膜の上の所定の領域に
下電極、強誘電体膜または高誘電率を有する誘電体膜か
らなる容量絶縁膜および上電極からなる容量素子を形成
する工程と、前記容量素子を覆って第2の絶縁膜を形成
する工程と、前記第1の絶縁膜および前記第2の絶縁膜
を通って前記半導体集積回路または前記容量素子の上電
極、下電極に達する第1のコンタクトホールを形成する
工程と、前記第1のコンタクトホールを介して前記半導
体集積回路または前記容量素子に電気的に接続される第
1の配線を形成する工程とを有する半導体装置の製造方
法であって、前記第1の配線を覆う第3の絶縁膜を形成
する工程と、前記第3の絶縁膜を通って前記第1の配線
に達する第2のコンタクトホールを形成する工程と、前
記第2のコンタクトホールを介して前記第1の配線に電
気的に接続される第2の配線を形成する工程と、前記第
2の配線を覆って第4の絶縁膜を形成する工程と、少な
くとも前記容量素子上の前記第4の絶縁膜を除去する工
程と、前記第4の絶縁膜を熱処理する工程と、前記第4
の絶縁膜を覆って保護膜を形成する工程を備えたことを
特徴とする。前記方法によれば、第4の絶縁膜中に含有
される水素が熱処理によりトランジスタ部へ拡散し、ト
ランジスタの界面の損傷を回復させることによりその電
気特性を安定化させ、かつ、前記容量素子上には前記第
4の絶縁膜はないため、熱処理の際に前記第4の絶縁膜
中に含まれる水素が前記容量素子に到達することによる
前記容量素子の電気特性の劣化を防止できる。この結
果、電気諸特性に優れた半導体装置が得られる。Next, in a second manufacturing method of the present invention, a step of forming a first insulating film on a supporting substrate on which a semiconductor integrated circuit is formed, and a step of forming a predetermined insulating film on the first insulating film Forming a capacitive insulating film composed of a lower electrode, a ferroelectric film or a dielectric film having a high dielectric constant and a capacitive element composed of an upper electrode in a region, and forming a second insulating film covering the capacitive element Forming a first contact hole reaching the upper electrode and lower electrode of the semiconductor integrated circuit or the capacitor through the first insulating film and the second insulating film; Forming a first wiring electrically connected to the semiconductor integrated circuit or the capacitor element through a contact hole, wherein a third wiring covering the first wiring is formed. Forming an insulating film; Forming a second contact hole reaching the first wiring through the third insulating film; and a second wiring electrically connected to the first wiring via the second contact hole. Forming a fourth insulating film covering the second wiring, removing at least the fourth insulating film over the capacitor, and removing the fourth insulating film. Performing a heat treatment;
Forming a protective film covering the insulating film. According to the method, hydrogen contained in the fourth insulating film is diffused into the transistor portion by the heat treatment, and the electrical characteristics are stabilized by recovering the damage of the interface of the transistor. Does not have the fourth insulating film, it is possible to prevent deterioration of the electrical characteristics of the capacitor due to the hydrogen contained in the fourth insulating film reaching the capacitor during heat treatment. As a result, a semiconductor device having excellent electric characteristics can be obtained.
【0016】前記方法においては、第4の絶縁膜が窒化
珪素膜、窒化酸化珪素膜、および少なくとも窒化珪素膜
または窒化酸化珪素膜のいずれかを構成要素として有す
る多層膜であって、その熱処理温度が300℃以上で、
第1の配線または第2の配線の材料の融点未満であるこ
とが好ましい。この好ましい例によれば、窒化珪素膜や
窒化酸化珪素膜は酸化珪素膜等他の半導体プロセスで使
用される膜に比べて、膜中に含まれる水素の量が多いた
め、前記第4の絶縁膜からの水素拡散のための熱処理温
度を低温化できる。In the above method, the fourth insulating film may be a silicon nitride film, a silicon nitride oxide film, and a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a constituent element. Is above 300 ° C,
It is preferably lower than the melting point of the material of the first wiring or the second wiring. According to this preferred example, the silicon nitride film or the silicon nitride oxide film contains a larger amount of hydrogen contained in the film than a film used in another semiconductor process such as a silicon oxide film. The heat treatment temperature for hydrogen diffusion from the film can be lowered.
【0017】また前記第1〜2番目の方法においては、
誘電体膜がビスマスを含む強誘電体であることが好まし
い。ビスマスを含む強誘電体は特に水素による特性劣化
が激しいため、本製造方法により容量素子の電気特性劣
化が生じない半導体装置が得られる。ビスマスを含む強
誘電体としては、例えばBaBi2TaxNb2-xO9,B
i4Ti3O12,SrBi2TaxNb2-xO9,SrBi4
Ti4O15,PbBi2TaxNb2-xO9,PbBi4Ti
4O15,SrxBayPb2-x-yBi4Ti5O18(ただし、
0≦x≦2,0≦x+y≦2)から選ばれる少なくとも
一つの化合物であることが好ましい。In the first and second methods,
Preferably, the dielectric film is a ferroelectric containing bismuth. Bismuth-containing ferroelectrics are particularly severely degraded in characteristics due to hydrogen, and thus the present manufacturing method can provide a semiconductor device in which electric characteristics of a capacitor are not degraded. The ferroelectric containing bismuth, e.g., BaBi 2 Ta x Nb 2-x O 9, B
i 4 Ti 3 O 12, SrBi 2 Ta x Nb 2-x O 9, SrBi 4
Ti 4 O 15, PbBi 2 Ta x Nb 2-x O 9, PbBi 4 Ti
4 O 15, Sr x Ba y Pb 2-xy Bi 4 Ti 5 O 18 ( where
It is preferably at least one compound selected from 0 ≦ x ≦ 2, 0 ≦ x + y ≦ 2).
【0018】以上説明した通り、本発明によれば、多層
配線を有する強誘電体膜または高誘電体膜を容量絶縁膜
とする容量素子を内蔵する半導体装置において、多層配
線を形成した後に、容量素子上を除く配線上に絶縁膜を
形成して熱処理後、保護膜を形成することにより、電気
諸特性に優れた半導体装置が得られることを見いだした
ものである。As described above, according to the present invention, in a semiconductor device having a built-in capacitance element using a ferroelectric film or a high-dielectric film having a multi-layer wiring as a capacitance insulating film, after forming the multi-layer wiring, It has been found that a semiconductor device having excellent electrical characteristics can be obtained by forming a protective film after forming an insulating film on a wiring except on an element and heat-treating it.
【0019】[0019]
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。なお以下の図面の説明において、容量素子
を内蔵した従来の単層配線の半導体装置の要部断面図と
同一箇所には同一符号を付して説明を省略し、異なる点
についてのみ説明する。Embodiments of the present invention will be described below. In the following description of the drawings, the same parts as those in the cross-sectional view of the principal part of a conventional single-layer wiring semiconductor device having a built-in capacitance element will be denoted by the same reference numerals, and description thereof will be omitted.
【0020】(実施の形態1)容量素子を内蔵し、かつ
多層配線を有する半導体装置の一形態について、図1に
示す要部断面図を参照しながら説明する。(Embodiment 1) One embodiment of a semiconductor device having a built-in capacitive element and having a multilayer wiring will be described with reference to a cross-sectional view of a main part shown in FIG.
【0021】第1の絶縁膜6および第2の絶縁膜15に
はトランジスタの拡散層3に達する第1のコンタクトホ
ール16aおよび容量素子10の下電極7、上電極9に
達する第1のコンタクトホール16bが形成されてい
る。これらの第1のコンタクトホール16a、16bを
介して、Al、Cu等の導電性材料により第1の配線1
7a、17bが形成されている。これらの第1の配線1
7a、17bを覆って、かつ、容量素子10上を除いた
部分を被覆する第3の絶縁膜18と、容量素子10上お
よび第3の絶縁膜18を被覆する、酸化珪素膜や酸化弗
化珪素膜などの第4の絶縁膜22が形成されている。第
3の絶縁膜18および第4の絶縁膜22には、第1の配
線17a、17bに達する第2のコンタクトホール23
a,23bが形成され、これらの第2のコンタクトホー
ル23a,23bを介してAl、Cu等の導電性材料に
より第2の配線24a、24bが形成されている。な
お、第2のコンタクトホール23a,23bは、この断
面図には現れていないが別の部分に存在する。さらに、
これらの第2の配線24a、24bを被覆する保護膜1
4が形成されている。In the first insulating film 6 and the second insulating film 15, a first contact hole 16a reaching the diffusion layer 3 of the transistor and a first contact hole reaching the lower electrode 7 and the upper electrode 9 of the capacitive element 10. 16b are formed. Through these first contact holes 16a and 16b, the first wiring 1 is made of a conductive material such as Al or Cu.
7a and 17b are formed. These first wirings 1
A third insulating film 18 covering portions 7a and 17b and excluding portions on the capacitive element 10, and a silicon oxide film or fluorinated oxide covering the capacitive element 10 and the third insulating film 18; A fourth insulating film 22 such as a silicon film is formed. The third insulating film 18 and the fourth insulating film 22 have second contact holes 23 reaching the first wirings 17a and 17b.
a and 23b are formed, and second wirings 24a and 24b are formed of a conductive material such as Al and Cu through the second contact holes 23a and 23b. Note that the second contact holes 23a and 23b are not shown in this cross-sectional view but are present in other portions. further,
Protective film 1 covering these second wirings 24a, 24b
4 are formed.
【0022】ここで、第3の絶縁膜18としては窒化珪
素膜や窒化酸化珪素膜等が用いられているが、これに限
るものではなく、膜中に水素が含有されているような膜
であればよい。さらに、第3の絶縁膜18は単層膜であ
る必要はなく、例えば水素吸蔵特性を有する金属膜を絶
縁膜ではさんだサンドイッチ構造の多層膜でもよい。さ
らに、本実施形態においては容量素子10上の配線層は
2層であり、第1の配線17a、17b上に第3の絶縁
膜18を形成しているが、これに限ることはなく、容量
素子10上の配線層が3層以上の場合においても、配線
層・配線層間に第3の絶縁膜18を形成することにより
同様の効果が得られるものである。Here, as the third insulating film 18, a silicon nitride film, a silicon nitride oxide film, or the like is used. However, the present invention is not limited to this, and a film in which hydrogen is contained in the film is used. I just need. Further, the third insulating film 18 does not need to be a single-layer film, and may be, for example, a multilayer film having a sandwich structure in which a metal film having a hydrogen absorbing property is sandwiched between insulating films. Further, in the present embodiment, the number of wiring layers on the capacitive element 10 is two, and the third insulating film 18 is formed on the first wirings 17a and 17b. However, the present invention is not limited to this. Even when the number of wiring layers on the element 10 is three or more, the same effect can be obtained by forming the third insulating film 18 between the wiring layers.
【0023】(実施の形態2)容量素子を内蔵した多層
配線を有する半導体装置の製造方法の一形態について、
図1に示す要部断面図とともに図2に示すフローチャー
トを参照しながら説明する。図12に示す従来の単層配
線の半導体装置のフローチャートと異なる点は、図2
(e)以降の工程にある。すなわち、図2(a)〜
(d)の工程で、シリコン基板1の上に拡散層3、ゲー
ト絶縁膜4、ゲート電極5からなるトランジスタが形成
され、そのトランジスタを覆う第1の絶縁膜6の上に下
電極7、容量絶縁膜8および上電極9からなる容量素子
10を形成後、第2の絶縁膜15を全面に形成する。次
に図2(e)の工程で、トランジスタの拡散層3に通じ
る第1のコンタクトホール16a、容量素子10の下電
極7および上電極9にそれぞれ達する第1のコンタクト
ホール16bを形成する。次に図2(f)の工程で、A
l、Cu等の導電性材料により、第1のコンタクトホー
ル16aを介して拡散層3に接続される第1の配線17
a、および第1のコンタクトホール16bを介して、容
量素子10に接続される第1の配線17bが形成され
る。次に図2(g)の工程で、第3の絶縁膜18を形成
する。第3の絶縁膜18としては、膜中に水素を含む、
窒化珪素膜や窒化酸化珪素膜が使用される。次に図2
(h)の工程で、容量素子10上にある第3の絶縁膜1
8を除去し、第3の絶縁膜18の熱処理を行なう。次に
図2(i)の工程で、酸化珪素膜等の第4の絶縁膜22
を形成する。次に図2(j)の工程で、第1の配線17
a、17bに達する第2のコンタクトホール23a,2
3bを形成する。次に図2(k)の工程で、Al、Cu
等の導電性材料により、第2のコンタクトホール23
a,23bを介して第1の配線17a、17bに電気的
に接続される第2の配線24a、24bが形成される。(Embodiment 2) One embodiment of a method for manufacturing a semiconductor device having a multilayer wiring with a built-in capacitance element will be described.
This will be described with reference to a flowchart shown in FIG. 2 together with a cross-sectional view of a main part shown in FIG. 2 is different from the flowchart of the conventional single-layer wiring semiconductor device shown in FIG.
(E) In the subsequent steps. That is, FIG.
In the step (d), a transistor including the diffusion layer 3, the gate insulating film 4, and the gate electrode 5 is formed on the silicon substrate 1, and the lower electrode 7 and the capacitor are formed on the first insulating film 6 covering the transistor. After forming the capacitive element 10 including the insulating film 8 and the upper electrode 9, a second insulating film 15 is formed on the entire surface. Next, in the step of FIG. 2E, a first contact hole 16a leading to the diffusion layer 3 of the transistor and a first contact hole 16b reaching the lower electrode 7 and the upper electrode 9 of the capacitor 10 are formed. Next, in the step of FIG.
The first wiring 17 connected to the diffusion layer 3 via the first contact hole 16a by a conductive material such as l, Cu, or the like.
a, and a first wiring 17b connected to the capacitor 10 via the first contact hole 16b. Next, a third insulating film 18 is formed in the step of FIG. The third insulating film 18 contains hydrogen in the film.
A silicon nitride film or a silicon nitride oxide film is used. Next, FIG.
In the step (h), the third insulating film 1 on the capacitive element 10
8 is removed and the third insulating film 18 is subjected to a heat treatment. Next, in the step of FIG. 2I, a fourth insulating film 22 such as a silicon oxide film is formed.
To form Next, in the step of FIG.
a, 2b reaching the second contact holes 23a, 23b
3b is formed. Next, in the step of FIG.
The second contact hole 23 is made of a conductive material such as
Second wirings 24a and 24b are formed which are electrically connected to first wirings 17a and 17b via a and 23b.
【0024】次に図2(l)の工程で第2の配線24
a、24bを覆って保護膜14を形成するものである。
保護膜14としては、シリコン基板1、容量素子10お
よび第1の配線17a、17bおよび第2の配線24
a、24bへの水の侵入を防止するために、耐湿性の高
い窒化珪素膜または窒化酸化珪素膜等が用いられる。窒
化珪素膜または窒化酸化珪素膜等の好ましい厚さは60
0nm〜1000nmである。Next, in the step of FIG.
The protective film 14 is formed so as to cover a and 24b.
As the protective film 14, the silicon substrate 1, the capacitor 10, the first wirings 17a and 17b, and the second wiring 24
In order to prevent water from entering the a and b, a silicon nitride film or a silicon nitride oxide film having high moisture resistance is used. The preferred thickness of the silicon nitride film or silicon nitride oxide film is 60
It is 0 nm to 1000 nm.
【0025】ここで、第3の絶縁膜18としては窒化珪
素膜や窒化酸化珪素膜等が用いられているが、これに限
るものではなく、膜中に水素が含有されているような膜
であればよい。さらに、第3の絶縁膜18は単層膜であ
る必要はなく、例えば水素吸蔵特性を有する金属膜を絶
縁膜ではさんだサンドイッチ構造の多層膜でもよい。さ
らに、本実施形態においては容量素子10上の配線層は
2層であり、第1の配線17a、17b形成後に第3の
絶縁膜18を形成しているが、これに限ることはなく、
容量素子10上の配線層が3層以上の場合においても、
配線層・配線層間に第3の絶縁膜18を形成することに
より同様の効果が得られるものである。Here, as the third insulating film 18, a silicon nitride film, a silicon nitride oxide film, or the like is used, but the present invention is not limited to this, and a film in which hydrogen is contained in the film is used. I just need. Further, the third insulating film 18 does not need to be a single-layer film, and may be, for example, a multilayer film having a sandwich structure in which a metal film having a hydrogen absorbing property is sandwiched between insulating films. Further, in the present embodiment, the number of wiring layers on the capacitive element 10 is two, and the third insulating film 18 is formed after the formation of the first wirings 17a and 17b. However, the present invention is not limited to this.
Even when the number of wiring layers on the capacitive element 10 is three or more,
Similar effects can be obtained by forming the third insulating film 18 between the wiring layers.
【0026】また、第3の絶縁膜18の熱処理条件であ
るが、窒素・アルゴン等の不活性ガスまたは酸素雰囲気
中等での処理が可能である。特に、高誘電体膜が酸化物
より構成されている場合は、酸素雰囲気中での熱処理に
より、容量素子中の高誘電体膜の特性向上が図れるた
め、好ましい。The conditions for the heat treatment of the third insulating film 18 can be a treatment in an inert gas such as nitrogen or argon, or in an oxygen atmosphere. In particular, it is preferable that the high dielectric film is composed of an oxide, because heat treatment in an oxygen atmosphere can improve characteristics of the high dielectric film in the capacitor.
【0027】(実施の形態3)本発明においては、第3
の絶縁膜18が窒化珪素膜、窒化酸化珪素膜、または少
なくとも窒化珪素膜または窒化酸化珪素膜のいずれかを
構成要素として有する多層膜を使用するものである。こ
れらの膜は、酸化珪素膜等他の半導体プロセスで使用さ
れる膜に比べて、通常膜中に含まれる水素の量が多いた
め、トランジスタ特性安定化という面からは特に効果的
である。(Embodiment 3) In the present invention, the third
The insulating film 18 uses a silicon nitride film, a silicon nitride oxide film, or a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component. These films are particularly effective in terms of stabilizing transistor characteristics because the amount of hydrogen usually contained in the films is larger than that of films used in other semiconductor processes such as a silicon oxide film.
【0028】(実施の形態4)本発明においては、第3
の絶縁膜18が窒化珪素膜、窒化酸化珪素膜、または少
なくとも窒化珪素膜または窒化酸化珪素膜のいずれかを
構成要素として有する多層膜であり、その熱処理温度が
300℃以上であることを特徴とするものである。これ
らの膜は、酸化珪素膜等他の半導体プロセスで使用され
る膜に比べて、通常膜中に含まれる水素の量が多いた
め、トランジスタ特性安定化という面からは特に効果的
である。とくにプラズマCVD法により成膜した場合
は、その効果が顕著であり、熱処理の低温化が可能とな
るといった利点もある。(Embodiment 4) In the present invention, the third
The insulating film 18 is a silicon nitride film, a silicon nitride oxide film, or a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component, and a heat treatment temperature thereof is 300 ° C. or higher. Is what you do. These films are particularly effective in terms of stabilizing transistor characteristics because the amount of hydrogen usually contained in the films is larger than that of films used in other semiconductor processes such as a silicon oxide film. In particular, when the film is formed by the plasma CVD method, the effect is remarkable, and there is an advantage that the heat treatment can be performed at a low temperature.
【0029】図3はプラズマCVD法で成膜した窒化珪
素膜の昇温脱離スペクトルであり、300℃以上におい
て膜中から水素が放出されているのが確認できる。ただ
し、熱処理温度が第1の配線17a,17bの材料の融
点以上になると、半導体装置に不具合が生じる。したが
って、熱処理温度は300℃以上で配線材料の融点未満
が好ましい。例えば配線材料にAl(融点660.4
℃)を用いた場合、熱処理温度は300℃以上660.
4℃未満が好ましい。また配線材料にCu(融点108
3.4℃)を用いた場合、熱処理温度は300℃以上1
083.4℃未満が好ましい。FIG. 3 shows a thermal desorption spectrum of a silicon nitride film formed by the plasma CVD method, and it can be confirmed that hydrogen is released from the film at 300 ° C. or higher. However, if the heat treatment temperature is equal to or higher than the melting point of the material of the first wirings 17a and 17b, a problem occurs in the semiconductor device. Therefore, the heat treatment temperature is preferably 300 ° C. or higher and lower than the melting point of the wiring material. For example, if the wiring material is Al (melting point 660.4)
° C), the heat treatment temperature is 300 ° C or higher and 660.
Preferably less than 4 ° C. In addition, Cu (melting point 108
(3.4 ° C), the heat treatment temperature is 300 ° C or higher and 1
Preferably it is less than 083.4 ° C.
【0030】(実施の形態5)容量素子を内蔵し、かつ
多層配線を有する半導体装置の一形態について、図6に
示す要部断面図を参照しながら説明する。(Embodiment 5) One embodiment of a semiconductor device having a built-in capacitive element and having a multilayer wiring will be described with reference to a sectional view of a main part shown in FIG.
【0031】第1の絶縁膜6および第2の絶縁膜15に
はトランジスタの拡散層3に達する第1のコンタクトホ
ール16aおよび容量素子10の下電極7、上電極9に
達する第1のコンタクトホール16bが形成されてい
る。これらの第1のコンタクトホール16a、16bを
介して、Al、Cu等の導電性材料により第1の配線1
7a、17bが形成されている。これらの第1の配線1
7a、17bを覆って、酸化珪素膜や酸化弗化珪素膜な
どの第3の絶縁膜25が形成されている。第3の絶縁膜
25には第1の配線17a、17bに達する第2のコン
タクトホール19a,19bが形成され、これらの第2
のコンタクトホール19a、19bを介してAl、Cu
等の導電性材料により第2の配線20a、20bが形成
されている。なお、第2のコンタクトホール19a、1
9bは、この断面図には現れていないが別の部分に存在
する。さらに、容量素子10上を除いた部分を被覆する
第4の絶縁膜21と、容量素子10上および第4の絶縁
膜21上を被覆する保護膜14が形成されている。In the first insulating film 6 and the second insulating film 15, a first contact hole 16 a reaching the diffusion layer 3 of the transistor and a first contact hole reaching the lower electrode 7 and the upper electrode 9 of the capacitor 10. 16b are formed. Through these first contact holes 16a and 16b, the first wiring 1 is made of a conductive material such as Al or Cu.
7a and 17b are formed. These first wirings 1
A third insulating film 25 such as a silicon oxide film or a silicon oxyfluoride film is formed to cover 7a and 17b. In the third insulating film 25, second contact holes 19a and 19b reaching the first wirings 17a and 17b are formed.
Al, Cu via contact holes 19a, 19b of
The second wirings 20a and 20b are formed of a conductive material such as. Note that the second contact holes 19a, 1
9b is not shown in this cross-sectional view, but exists in another part. Further, a fourth insulating film 21 covering a portion except on the capacitor 10 and a protective film 14 covering the capacitor 10 and the fourth insulating film 21 are formed.
【0032】ここで、第4の絶縁膜21としては窒化珪
素膜や窒化酸化珪素膜等が用いられているが、これに限
るものではなく、膜中に水素が含有されているような膜
であればよい。さらに、第4の絶縁膜21は単層膜であ
る必要はなく、例えば水素吸蔵特性を有する金属膜を絶
縁膜ではさんだサンドイッチ構造の多層膜でもよい。さ
らに、本実施形態においては容量素子10上の配線層は
2層であり、第2の配線20a上に第4の絶縁膜21を
形成しているが、これに限ることはなく、容量素子10
上の配線層が3層以上の場合においても、最終配線層上
に第4の絶縁膜21を形成することにより同様の効果が
得られるものである。また、当然のことながら、容量素
子10上の配線層が1層の場合においても、第1の配線
17a、17b上に第4の絶縁膜21を形成することに
より同様の効果が得られることは言うまでもない。Here, as the fourth insulating film 21, a silicon nitride film, a silicon nitride oxide film, or the like is used. However, the present invention is not limited to this, and a film in which hydrogen is contained in the film is used. I just need. Further, the fourth insulating film 21 does not need to be a single-layer film, and may be, for example, a multilayer film having a sandwich structure in which a metal film having a hydrogen absorbing property is sandwiched between insulating films. Furthermore, in this embodiment, the number of wiring layers on the capacitor 10 is two, and the fourth insulating film 21 is formed on the second wiring 20a. However, the present invention is not limited to this.
Even when the upper wiring layer has three or more layers, the same effect can be obtained by forming the fourth insulating film 21 on the final wiring layer. Also, needless to say, the same effect can be obtained by forming the fourth insulating film 21 on the first wirings 17a and 17b even when the wiring layer on the capacitor 10 is one layer. Needless to say.
【0033】(実施の形態6)容量素子を内蔵した多層
配線を有する半導体装置の製造方法の一形態について、
図6に示す要部断面図とともに図7に示すフローチャー
トを参照しながら説明する。図12に示す従来の単層配
線の半導体装置のフローチャートと異なる点は、図7
(e)以降の工程にある。すなわち、図7(a)〜
(d)の工程で、シリコン基板1の上に拡散層3、ゲー
ト絶縁膜4、ゲート電極5からなるトランジスタが形成
され、そのトランジスタを覆う第1の絶縁膜6の上に下
電極7、容量絶縁膜8および上電極9からなる容量素子
10を形成後、第2の絶縁膜15を全面に形成する。次
に図7(e)の工程で、トランジスタの拡散層3に通じ
る第1のコンタクトホール16a、容量素子10の下電
極7および上電極9にそれぞれ達する第1のコンタクト
ホール16bを形成する。次に図7(f)の工程で、A
l、Cu等の導電性材料により、第1のコンタクトホー
ル16aを介して拡散層3に接続される第1の配線17
a、および第1のコンタクトホール16bを介して容量
素子10に接続される第1の配線17bが形成される。
次に図7(g)の工程で、酸化珪素膜等の第3の絶縁膜
25を形成する。次に図7(h)の工程で、第1の配線
17a、17bに達する第2のコンタクトホール19
a、19bを形成する。次に図7(i)の工程で、A
l、Cu等の導電性材料により、第2のコンタクトホー
ル19a、19bを介して第1の配線17a、17bに
電気的に接続される第2の配線20a、20bが形成さ
れる。次に図7(j)の工程で、第4の絶縁膜21を形
成する。第4の絶縁膜21としては、膜中に水素を含む
窒化珪素膜や窒化酸化珪素膜が使用される。次に図7
(k)の工程で、容量素子10上にある第4の絶縁膜2
1を除去し、第4の絶縁膜21の熱処理を行なう。次に
図7(l)の工程で第4の絶縁膜21を覆って保護膜1
4を形成するものである。保護膜14としては、シリコ
ン基板1、容量素子10および第1の配線17a、17
bおよび第2の配線20a、20bへの水の侵入を防止
するために、耐湿性の高い窒化珪素膜または窒化酸化珪
素膜等が用いられる。窒化珪素膜や窒化酸化珪素膜等の
好ましい厚さは600nm〜1000nmである。(Embodiment 6) One embodiment of a method of manufacturing a semiconductor device having a multilayer wiring with a built-in capacitance element will be described.
This will be described with reference to the flowchart shown in FIG. 7 together with the cross-sectional view of the main part shown in FIG. 7 is different from the flowchart of the conventional single-layer wiring semiconductor device shown in FIG.
(E) In the subsequent steps. That is, FIG.
In the step (d), a transistor including the diffusion layer 3, the gate insulating film 4, and the gate electrode 5 is formed on the silicon substrate 1, and the lower electrode 7 and the capacitor are formed on the first insulating film 6 covering the transistor. After forming the capacitive element 10 including the insulating film 8 and the upper electrode 9, a second insulating film 15 is formed on the entire surface. Next, in the step of FIG. 7E, a first contact hole 16a leading to the diffusion layer 3 of the transistor and a first contact hole 16b reaching the lower electrode 7 and the upper electrode 9 of the capacitor 10 are formed. Next, in the step of FIG.
The first wiring 17 connected to the diffusion layer 3 via the first contact hole 16a by a conductive material such as l, Cu, or the like.
a, and a first wiring 17b connected to the capacitor 10 via the first contact hole 16b is formed.
Next, in a step of FIG. 7G, a third insulating film 25 such as a silicon oxide film is formed. Next, in the step of FIG. 7H, the second contact holes 19 reaching the first wirings 17a and 17b are formed.
a and 19b are formed. Next, in the step of FIG.
The second wirings 20a and 20b that are electrically connected to the first wirings 17a and 17b through the second contact holes 19a and 19b are formed using a conductive material such as l or Cu. Next, in the step of FIG. 7J, a fourth insulating film 21 is formed. As the fourth insulating film 21, a silicon nitride film or a silicon nitride oxide film containing hydrogen in the film is used. Next, FIG.
In the step (k), the fourth insulating film 2 on the capacitive element 10
1 is removed, and the fourth insulating film 21 is subjected to a heat treatment. Next, in the step of FIG. 7 (l), the protection film 1 covering the fourth insulating film 21 is formed.
4 is formed. As the protective film 14, the silicon substrate 1, the capacitor 10, and the first wirings 17a, 17
In order to prevent water from entering the second wirings 20a and 20b, a silicon nitride film or a silicon nitride oxide film having high moisture resistance is used. A preferable thickness of the silicon nitride film, the silicon nitride oxide film, or the like is 600 nm to 1000 nm.
【0034】ここで、第4の絶縁膜21としては窒化珪
素膜や窒化酸化珪素膜等が用いられているが、これに限
るものではなく、膜中に水素が含有されているような膜
であればよい。さらに、第4の絶縁膜21は単層膜であ
る必要はなく、例えば水素吸蔵特性を有する金属膜を絶
縁膜ではさんだサンドイッチ構造の多層膜でもよい。さ
らに、本実施形態においては容量素子10上の配線層は
2層であり、第2の配線20a、20b形成後に第4の
絶縁膜21を形成しているが、これに限ることはなく、
容量素子10上の配線層が3層以上の場合においても、
最終配線層形成後に第4の絶縁膜21を形成することに
より同様の効果が得られるものである。また、当然のこ
とながら、容量素子10上の配線層が1層の場合におい
ても、第1の配線17a、17b上に第4の絶縁膜21
を形成する(すなわち、図7(g)〜(i)の工程を省
略する)ことにより同様の効果が得られることは言うま
でもない。Here, a silicon nitride film, a silicon nitride oxide film, or the like is used as the fourth insulating film 21. However, the present invention is not limited to this, and a film containing hydrogen in the film may be used. I just need. Further, the fourth insulating film 21 does not need to be a single-layer film, and may be, for example, a multilayer film having a sandwich structure in which a metal film having a hydrogen absorbing property is sandwiched between insulating films. Furthermore, in the present embodiment, the number of wiring layers on the capacitive element 10 is two, and the fourth insulating film 21 is formed after the formation of the second wirings 20a and 20b. However, the present invention is not limited to this.
Even when the number of wiring layers on the capacitive element 10 is three or more,
A similar effect can be obtained by forming the fourth insulating film 21 after the formation of the final wiring layer. Naturally, even when the wiring layer on the capacitive element 10 is a single layer, the fourth insulating film 21 is formed on the first wirings 17a and 17b.
(I.e., the steps of FIGS. 7 (g) to 7 (i) are omitted) to obtain the same effect.
【0035】また、第4の絶縁膜21の熱処理条件であ
るが、窒素・アルゴン等の不活性ガスまたは酸素雰囲気
中等での処理が可能である。特に、高誘電体膜が酸化物
より構成されている場合は、酸素雰囲気中での熱処理に
より、容量素子中の高誘電体膜の特性向上が図れるた
め、好ましい。The conditions for the heat treatment of the fourth insulating film 21 are as follows. The treatment can be performed in an inert gas such as nitrogen or argon, or in an oxygen atmosphere. In particular, it is preferable that the high dielectric film is composed of an oxide, because heat treatment in an oxygen atmosphere can improve characteristics of the high dielectric film in the capacitor.
【0036】(実施の形態7)本発明においては、第4
の絶縁膜21が窒化珪素膜、窒化酸化珪素膜、または少
なくとも窒化珪素膜または窒化酸化珪素膜のいずれかを
構成要素として有する多層膜を使用するものである。こ
れらの膜は、酸化珪素膜等他の半導体プロセスで使用さ
れる膜に比べて、通常膜中に含まれる水素の量が多いた
め、トランジスタ特性安定化という面からは特に効果的
である。(Embodiment 7) In the present invention, the fourth
The insulating film 21 uses a silicon nitride film, a silicon nitride oxide film, or a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component. These films are particularly effective in terms of stabilizing transistor characteristics because the amount of hydrogen usually contained in the films is larger than that of films used in other semiconductor processes such as a silicon oxide film.
【0037】(実施の形態8)本発明においては、第4
の絶縁膜21が窒化珪素膜、窒化酸化珪素膜、または少
なくとも窒化珪素膜または窒化酸化珪素膜のいずれかを
構成要素として有する多層膜であり、その熱処理温度が
300℃以上であることを特徴とするものである。これ
らの膜は、酸化珪素膜等他の半導体プロセスで使用され
る膜に比べて、通常膜中に含まれる水素の量が多いた
め、トランジスタ特性安定化という面からは特に効果的
である。とくにプラズマCVD法により成膜した場合
は、その効果が顕著であり、熱処理の低温化が可能とな
るといった利点もある。(Embodiment 8) In the present invention, the fourth
Is a silicon nitride film, a silicon nitride oxide film, or a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component, and a heat treatment temperature thereof is 300 ° C. or higher. Is what you do. These films are particularly effective in terms of stabilizing transistor characteristics because the amount of hydrogen usually contained in the films is larger than that of films used in other semiconductor processes such as a silicon oxide film. In particular, when the film is formed by the plasma CVD method, the effect is remarkable, and there is an advantage that the heat treatment can be performed at a low temperature.
【0038】図8はプラズマCVD法で成膜した窒化珪
素膜の昇温脱離スペクトルであり、300℃以上におい
て膜中から水素が放出されているのが確認できるもので
ある。FIG. 8 is a temperature-programmed desorption spectrum of a silicon nitride film formed by the plasma CVD method, and it can be confirmed that hydrogen is released from the film at 300 ° C. or higher.
【0039】ただし、熱処理温度が第1の配線17a,
17bの材料や第2の配線20a,20bの材料の融点
以上になると、半導体装置に不具合が生じる。したがっ
て、熱処理温度は300℃以上で配線材料の融点未満が
好ましい。例えば配線材料にAl(融点660.4℃)
を用いた場合、熱処理温度は300℃以上660.4℃
未満が好ましい。また配線材料にCu(融点1083.
4℃)を用いた場合、熱処理温度は300℃以上108
3.4℃未満が好ましい。However, when the heat treatment temperature is the first wiring 17a,
If the temperature of the material 17b or the material of the second wirings 20a and 20b is higher than the melting point, a problem occurs in the semiconductor device. Therefore, the heat treatment temperature is preferably 300 ° C. or higher and lower than the melting point of the wiring material. For example, Al (melting point 660.4 ° C) for wiring material
When using, the heat treatment temperature is 300 ° C or higher and 660.4 ° C
Less than is preferred. In addition, Cu (melting point 1083.
4 ° C.), the heat treatment temperature is 300 ° C. or more and 108 ° C.
Less than 3.4 ° C. is preferred.
【0040】(実施の形態9)本発明においては、誘電
体膜がビスマスを含む強誘電体を含むことを特徴とする
ものである。ビスマスを含む強誘電体は特に水素による
特性劣化が激しいため、本構造により容量素子の電気特
性劣化のない半導体装置が得られるという作用を有す
る。ここで、ビスマスを含む強誘電体の例としては、下
記のようなものがあげられる。 (1) BaBi2Ta2O9 (2) BaBi2Nb2O9 (3) Bi4Ti3O12 (4) SrBi2Ta2O9 (5) SrBi2Nb2O9 (6) SrBi4Ti4O15 (7) PbBi2Ta2O9 (8) PbBi2Nb2O9 (9) PbBi4Ti4O15 (10) Sr2Bi4Ti5O18 (11) Ba2Bi4Ti5O18 (12) Pb2Bi4Ti5O18 上記以外にも、例えばSrBi2(Ta1.5Nb0.5)O9
等のように一部を他の元素で置換した材料も当然使用可
能である。また、誘電体膜としては上記のようなビスマ
スを含む強誘電体の単層/積層膜や、または上記のよう
なビスマスを含む強誘電体と例えばSiO2のような絶
縁体の混合物の膜でもよい。(Embodiment 9) The present invention is characterized in that the dielectric film contains a ferroelectric containing bismuth. Bismuth-containing ferroelectrics are particularly severely degraded in characteristics due to hydrogen, and thus this structure has an effect of obtaining a semiconductor device in which electric characteristics of a capacitor are not degraded. Here, examples of the ferroelectric substance containing bismuth include the following. (1) BaBi 2 Ta 2 O 9 (2) BaBi 2 Nb 2 O 9 (3) Bi 4 Ti 3 O 12 (4) SrBi 2 Ta 2 O 9 (5) SrBi 2 Nb 2 O 9 (6) SrBi 4 Ti 4 O 15 (7) PbBi 2 Ta 2 O 9 (8) PbBi 2 Nb 2 O 9 (9) PbBi 4 Ti 4 O 15 (10) Sr 2 Bi 4 Ti 5 O 18 (11) Ba 2 Bi 4 Ti 5 O 18 (12) Pb 2 Bi 4 Ti 5 O 18 In addition to the above, for example, SrBi 2 (Ta 1.5 Nb 0.5 ) O 9
Naturally, a material in which a part of the material is replaced with another element such as, for example, can be used. Further, as the dielectric film, a single-layer / laminated film of a ferroelectric containing bismuth as described above, or a film of a mixture of a ferroelectric containing bismuth and an insulator such as SiO 2 as described above may be used. Good.
【0041】[0041]
【実施例】次に、実施例を用いて本発明をさらに具体的
に説明する。 (実施例1)本発明の第1番目の発明の一実施例の半導
体装置およびその製造方法について、図1に示す要部断
面図を参照しながら説明する。容量素子10の誘電体膜
としてSrBi2Ta2O9膜(膜厚250nm)を用い
た半導体装置を試作した。(実施の形態2)に示したよ
うな手順で第1の配線17a、17bまで形成後に、第
3の絶縁膜18(窒化珪素膜(膜厚200nm)をプラ
ズマCVD法で成膜)をウエハ全面に形成し、エッチン
グにより容量素子10上の第3の絶縁膜18を除去し
て、450℃・窒素雰囲気での熱処理を加えた。その
後、第4の絶縁膜22を形成し、次いで、第2のコンタ
クトホール23a、23b、第2の配線24a、24b
および保護膜14を形成した。図4に、本実施例におけ
る半導体装置のnチャンネルトランジスタのしきい値電
圧(ドレイン電流1μA時)を示す。図4には、第3の
絶縁膜18の形成から熱処理までの工程(図2(g)〜
(h)に相当する)を省略した半導体装置における同サ
イズのnチャンネルトランジスタのしきい値電圧も併せ
て示してあるが、本発明によりトランジスタのしきい値
電圧は設計値0.8Vの近傍の値をとるようになること
がわかる。また、図5に容量素子10の耐圧を示す。本
実施例においては容量素子10の耐圧は30V以上ある
のに対して、第3の絶縁膜18の形成から熱処理までの
工程(図2(g)〜(h)に相当する)を省略し、か
つ、本来トランジスタの製造工程において不可欠な水素
処理工程を保護膜14形成後に実施した場合は、容量素
子10の耐圧は0Vになっており(図5に併記)、本実
施例により高誘電体膜を容量絶縁膜とする容量素子の特
性劣化は発生していないことが確認できた。Next, the present invention will be described more specifically with reference to examples. (Embodiment 1) A semiconductor device according to an embodiment of the first invention of the present invention and a method of manufacturing the same will be described with reference to the cross-sectional view of the main part shown in FIG. A semiconductor device using a SrBi 2 Ta 2 O 9 film (250 nm thick) as a dielectric film of the capacitor 10 was prototyped. After the first wirings 17a and 17b are formed by the procedure shown in (Embodiment 2), a third insulating film 18 (a silicon nitride film (thickness: 200 nm) is formed by a plasma CVD method) on the entire surface of the wafer. Then, the third insulating film 18 on the capacitor 10 was removed by etching, and heat treatment was performed at 450 ° C. in a nitrogen atmosphere. Thereafter, a fourth insulating film 22 is formed, and then the second contact holes 23a and 23b and the second wirings 24a and 24b are formed.
And a protective film 14 were formed. FIG. 4 shows the threshold voltage (at a drain current of 1 μA) of the n-channel transistor of the semiconductor device in this embodiment. FIG. 4 shows the steps from the formation of the third insulating film 18 to the heat treatment (FIGS.
Although the threshold voltage of an n-channel transistor of the same size in the semiconductor device in which (e) corresponds to (h) is omitted, the threshold voltage of the transistor according to the present invention is close to the design value of 0.8V. It can be seen that it takes a value. FIG. 5 shows the withstand voltage of the capacitor 10. In the present embodiment, the withstand voltage of the capacitive element 10 is 30 V or more, but the steps from the formation of the third insulating film 18 to the heat treatment (corresponding to FIGS. 2G to 2H) are omitted. In addition, when a hydrogen treatment step which is essentially indispensable in a transistor manufacturing process is performed after the formation of the protective film 14, the withstand voltage of the capacitive element 10 is 0 V (also shown in FIG. 5). It was confirmed that the characteristics of the capacitive element using as the capacitive insulating film did not deteriorate.
【0042】(実施例2)本発明の第2番目の発明の一
実施例の半導体装置およびその製造方法について、図6
に示す要部断面図を参照しながら説明する。(Embodiment 2) A semiconductor device according to a second embodiment of the present invention and a method of manufacturing the same will be described with reference to FIG.
This will be described with reference to the cross-sectional views of the main parts shown in FIG.
【0043】容量素子10の誘電体膜としてSrBi2
Ta2O9膜(膜厚250nm)を用いた半導体装置を試
作した。(実施の形態6)に示したような手順で第2の
配線20a、20bまで形成後に、第4の絶縁膜21
(窒化珪素膜(膜厚400nm)をプラズマCVD法で
成膜)をウエハ全面に形成し、エッチングにより容量素
子10上の第4の絶縁膜21を除去して、450℃・窒
素雰囲気での熱処理を加えた後、保護膜14を形成し
た。図9に、本実施例における半導体装置のnチャンネ
ルトランジスタのしきい値電圧(ドレイン電流1μA
時)を示す。図9には、第4の絶縁膜21の形成から熱
処理までの工程(図7(j)〜(k)に相当する)を省
略した半導体装置における同サイズのnチャンネルトラ
ンジスタのしきい値電圧も併せて示してあるが、本発明
によりトランジスタのしきい値電圧は設計値0.8Vの
近傍の値をとるようになることがわかる。また、図10
に容量素子10の耐圧を示す。本実施例においては容量
素子10の耐圧は30V以上あるのに対して、第4の絶
縁膜21の形成から熱処理までの工程(図7(j)〜
(k)に相当する)を省略し、かつ、本来トランジスタ
の製造工程において不可欠な水素処理工程を保護膜14
形成後に実施した場合は、容量素子10の耐圧は0Vに
なっており(図10に併記)、本発明により高誘電体膜
を容量絶縁膜とする容量素子の特性劣化は発生していな
いことが確認できた。SrBi 2 as a dielectric film of the capacitor 10
A semiconductor device using a Ta 2 O 9 film (250 nm in thickness) was prototyped. After forming up to the second wirings 20a and 20b by the procedure shown in (Embodiment 6), the fourth insulating film 21 is formed.
(A silicon nitride film (thickness: 400 nm) formed by a plasma CVD method) is formed on the entire surface of the wafer, the fourth insulating film 21 on the capacitor 10 is removed by etching, and heat treatment is performed at 450 ° C. in a nitrogen atmosphere. Then, a protective film 14 was formed. FIG. 9 shows the threshold voltage (drain current of 1 μA) of the n-channel transistor of the semiconductor device in this embodiment.
Hour). FIG. 9 also shows a threshold voltage of an n-channel transistor of the same size in a semiconductor device in which steps from formation of the fourth insulating film 21 to heat treatment (corresponding to FIGS. 7J to 7K) are omitted. It is also shown that the threshold voltage of the transistor according to the present invention takes a value near the designed value of 0.8V. FIG.
Shows the breakdown voltage of the capacitor 10. In this embodiment, the withstand voltage of the capacitive element 10 is 30 V or more, while the steps from the formation of the fourth insulating film 21 to the heat treatment (FIG. 7 (j) to FIG.
(Corresponding to (k)) is omitted, and the hydrogen treatment step which is essentially indispensable in the transistor manufacturing process is performed by the protective film 14.
When implemented after formation, the withstand voltage of the capacitive element 10 is 0 V (also shown in FIG. 10), and it is confirmed that the characteristic deterioration of the capacitive element using the high dielectric film as the capacitive insulating film according to the present invention does not occur. It could be confirmed.
【0044】[0044]
【発明の効果】以上説明した通り、本発明の第1番目の
半導体装置およびその製造方法によれば、多層配線を有
する強誘電体膜または高誘電体膜を容量絶縁膜とする容
量素子を内蔵する半導体装置において、配線層・配線層
間に、容量素子上を除く配線上に絶縁膜を形成し、熱処
理後保護膜を形成することにより、界面損傷の回復によ
りトランジスタの電気特性が安定化され、かつ高誘電体
膜を容量絶縁膜とする容量素子の特性劣化の発生しな
い、優れた半導体装置およびその製造方法を実現でき
る。As described above, according to the first semiconductor device and the method of manufacturing the same of the present invention, the capacitance element having the ferroelectric film or the high dielectric film having the multilayer wiring as the capacitance insulating film is incorporated. In a semiconductor device, an insulating film is formed on a wiring except for a capacitor between wiring layers and between wiring layers, and a protective film is formed after heat treatment, so that electrical characteristics of the transistor are stabilized by recovery of interface damage, In addition, it is possible to realize an excellent semiconductor device and a method of manufacturing the same, which do not cause deterioration in characteristics of a capacitor using a high dielectric film as a capacitor insulating film.
【0045】また本発明の第2番目の半導体装置および
その製造方法によれば、多層配線を有する強誘電体膜ま
たは高誘電体膜を容量絶縁膜とする容量素子を内蔵する
半導体装置において、多層配線を形成した後に、容量素
子上を除く配線上に絶縁膜を形成して熱処理後、保護膜
を形成することにより、界面損傷の回復によりトランジ
スタの電気特性が安定化され、かつ高誘電体膜を容量絶
縁膜とする容量素子の特性劣化の発生しない半導体装置
およびその製造方法を実現できる。According to the second semiconductor device and the method of manufacturing the same of the present invention, in a semiconductor device having a built-in capacitive element using a ferroelectric film or a high dielectric film having a multilayer wiring as a capacitive insulating film, After forming the wiring, an insulating film is formed on the wiring except on the capacitive element, and after a heat treatment, a protective film is formed, so that the electrical characteristics of the transistor are stabilized by the recovery of the interface damage, and the high dielectric film is formed. And a method for manufacturing the same, which does not cause deterioration of the characteristics of the capacitive element using the capacitor as a capacitive insulating film.
【図1】 本発明の第1番目の半導体装置の一実施形態
の要部断面図FIG. 1 is a sectional view of a main part of an embodiment of a first semiconductor device of the present invention.
【図2】 同、製造工程のフローチャートFIG. 2 is a flowchart of the same manufacturing process.
【図3】 同、プラズマCVD法で成膜された窒化珪素
膜からの水素の昇温脱離量を示す図FIG. 3 is a diagram showing a temperature-induced desorption amount of hydrogen from a silicon nitride film formed by a plasma CVD method.
【図4】 本発明の第1番目の半導体装置の一実施例お
よび従来例におけるnチャンネルトランジスタのしきい
値電圧を示す図FIG. 4 is a diagram showing a threshold voltage of an n-channel transistor in one embodiment of the first semiconductor device of the present invention and a conventional example.
【図5】 本発明の第1番目の半導体装置の一実施例お
よび従来例における容量素子の耐圧を示す図FIG. 5 is a diagram showing a breakdown voltage of a capacitive element in one embodiment of the first semiconductor device of the present invention and a conventional example.
【図6】 本発明の第2番目の半導体装置の一実施形態
の要部断面図FIG. 6 is an essential part cross-sectional view of one embodiment of a second semiconductor device of the present invention;
【図7】 同、製造工程のフローチャートFIG. 7 is a flowchart of the manufacturing process.
【図8】 同、プラズマCVD法で成膜された窒化珪素
膜からの水素の昇温脱離量を示す図FIG. 8 is a diagram showing the amount of thermal desorption of hydrogen from a silicon nitride film formed by a plasma CVD method.
【図9】 本発明の第2番目の半導体装置の一実施例お
よび従来例におけるnチャンネルトランジスタのしきい
値電圧を示す図FIG. 9 is a diagram showing a threshold voltage of an n-channel transistor in one embodiment of the second semiconductor device of the present invention and a conventional example.
【図10】 本発明の第2番目の半導体装置の一実施例
および従来例における容量素子の耐圧を示す図FIG. 10 is a diagram showing the breakdown voltage of a capacitor in one embodiment of the second semiconductor device of the present invention and a conventional example.
【図11】 従来の半導体装置の要部断面図FIG. 11 is a sectional view of a main part of a conventional semiconductor device.
【図12】 従来の半導体装置の製造工程のフローチャ
ートFIG. 12 is a flowchart of a conventional semiconductor device manufacturing process.
1 シリコン基板(支持基板) 2 分離酸化膜 3 拡散層 4 ゲート絶縁膜 5 ゲート電極 6 第1の絶縁膜 7 下電極 8 容量絶縁膜 9 上電極 10 容量素子 12a,12b コンタクトホール 13a,13b 配線 14 保護膜 15 第2の絶縁膜 16a,16b 第1のコンタクトホール 17a,17b 第1の配線 18,25 第3の絶縁膜 19a,19b,23a,23b 第2のコンタクトホ
ール 20a,20b,24a,24b 第2の配線 21,22 第4の絶縁膜DESCRIPTION OF SYMBOLS 1 Silicon substrate (supporting substrate) 2 Separation oxide film 3 Diffusion layer 4 Gate insulating film 5 Gate electrode 6 First insulating film 7 Lower electrode 8 Capacitive insulating film 9 Upper electrode 10 Capacitance elements 12a, 12b Contact holes 13a, 13b Wiring 14 Protective film 15 Second insulating film 16a, 16b First contact hole 17a, 17b First wiring 18, 25 Third insulating film 19a, 19b, 23a, 23b Second contact hole 20a, 20b, 24a, 24b Second wiring 21, 22 Fourth insulating film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/8247 29/788 29/792 (72)発明者 長野 能久 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 松田 明浩 大阪府高槻市幸町1番1号 松下電子工業 株式会社内──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical indication location H01L 21/8247 29/788 29/792 (72) Inventor Nohisa Nagano No. 1 Yukicho, Takatsuki-shi, Osaka No. 1 Matsushita Electronics Co., Ltd. (72) Inventor Akihiro Matsuda 1-1, Sachimachi, Takatsuki-shi, Osaka Matsushita Electronics Co., Ltd.
Claims (12)
第1の絶縁膜の上に、下電極、強誘電体膜または高誘電
率を有する誘電体膜からなる容量絶縁膜および上電極と
からなる容量素子と、前記容量素子を被覆する第2の絶
縁膜と、前記第2の絶縁膜に設けた第1のコンタクトホ
ールを介して、前記半導体集積回路または前記容量素子
に電気的に接続される第1の配線とを備えた半導体装置
であって、前記容量素子上の少なくとも一部を除いた前
記第1の配線を被覆する第3の絶縁膜と、前記第3の絶
縁膜を被覆する第4の絶縁膜と、前記第3の絶縁膜およ
び前記第4の絶縁膜に設けた第2のコンタクトホールを
介して前記第1の配線に電気的に接続される第2の配線
と、前記第2の配線を被覆する保護膜を備えた半導体装
置。1. A capacitor insulating film comprising a lower electrode, a ferroelectric film or a dielectric film having a high dielectric constant and an upper electrode on a first insulating film of a support substrate on which a semiconductor integrated circuit is formed. A capacitor element, a second insulating film covering the capacitor element, and a first contact hole provided in the second insulating film, electrically connected to the semiconductor integrated circuit or the capacitor element. A first insulating film that covers the first wiring except for at least a part of the capacitor, and a third insulating film that covers the third insulating film. A fourth insulating film, a second wiring electrically connected to the first wiring via a second contact hole provided in the third insulating film and the fourth insulating film, A semiconductor device provided with a protective film for covering a second wiring.
珪素膜、および少なくとも窒化珪素膜もしくは窒化酸化
珪素膜のいずれかを構成要素として有する多層膜から選
ばれる少なくとも一つである請求項1に記載の半導体装
置。2. The method according to claim 1, wherein the third insulating film is at least one selected from a silicon nitride film, a silicon nitride oxide film, and a multilayer film including at least one of a silicon nitride film and a silicon nitride oxide film. Item 2. The semiconductor device according to item 1.
第1の絶縁膜の上に、下電極、強誘電体膜または高誘電
率を有する誘電体膜からなる容量絶縁膜および上電極と
からなる容量素子と、前記容量素子を被覆する第2の絶
縁膜と、前記第2の絶縁膜に設けた第1のコンタクトホ
ールを介して前記半導体集積回路または前記容量素子に
電気的に接続される第1の配線を備えた半導体装置であ
って、前記第1の配線を覆う第3の絶縁膜と、前記第3
の絶縁膜に設けた第2のコンタクトホールを介して前記
第1の配線に電気的に接続される第2の配線と、少なく
とも前記容量素子上を除いた前記第2の配線を被覆する
第4の絶縁膜と、前記第4の絶縁膜を被覆する保護膜を
備えた半導体装置。3. A capacitor insulating film comprising a lower electrode, a ferroelectric film or a dielectric film having a high dielectric constant and an upper electrode on a first insulating film of a support substrate on which a semiconductor integrated circuit is formed. A capacitor, a second insulating film covering the capacitor, and a first contact hole provided in the second insulating film, and electrically connected to the semiconductor integrated circuit or the capacitor. A semiconductor device provided with a first wiring, wherein a third insulating film covering the first wiring;
A second wiring electrically connected to the first wiring via a second contact hole provided in the insulating film, and a fourth wiring covering at least the second wiring except on the capacitor. A semiconductor device, comprising: an insulating film according to any one of the above, and a protective film covering the fourth insulating film.
素膜、および少なくとも窒化珪素膜または窒化酸化珪素
膜のいずれかを構成要素として有する多層膜から選ばれ
る少なくとも一つである請求項3に記載の半導体装置。4. The fourth insulating film is at least one selected from a silicon nitride film, a silicon nitride oxide film, and a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a constituent element. 4. The semiconductor device according to 3.
む請求項1または3に記載の半導体装置。5. The semiconductor device according to claim 1, wherein the dielectric film includes a ferroelectric containing bismuth.
TaxNb2-xO9,Bi 4Ti3O12,SrBi2TaxN
b2-xO9,SrBi4Ti4O15,PbBi2TaxNb
2-xO9,PbBi4Ti4O15,SrxBayPb2-x-yB
i4Ti5O18(ただし、0≦x≦2,0≦x+y≦2)
から選ばれる少なくとも一つの化合物である請求項5に
記載の半導体装置。6. The ferroelectric substance containing bismuth is made of BaBi.Two
TaxNb2-xO9, Bi FourTiThreeO12, SrBiTwoTaxN
b2-xO9, SrBiFourTiFourOFifteen, PbBiTwoTaxNb
2-xO9, PbBiFourTiFourOFifteen, SrxBayPb2-xyB
iFourTiFiveO18(However, 0 ≦ x ≦ 2, 0 ≦ x + y ≦ 2)
The compound according to claim 5, which is at least one compound selected from the group consisting of:
13. The semiconductor device according to claim 1.
上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜
の上の所定の領域に下電極、強誘電体膜または高誘電率
を有する誘電体膜からなる容量絶縁膜および上電極から
なる容量素子を形成する工程と、前記容量素子を覆って
第2の絶縁膜を形成する工程と、前記第1の絶縁膜およ
び前記第2の絶縁膜を通って前記半導体集積回路または
前記容量素子の上電極、下電極に達する第1のコンタク
トホールを形成する工程と、前記第1のコンタクトホー
ルを介して前記半導体集積回路または前記容量素子に電
気的に接続される第1の配線を形成する工程とを有する
半導体装置の製造方法であって、前記第1の配線を覆う
第3の絶縁膜を形成する工程と、少なくとも前記容量素
子上の前記第3の絶縁膜を除去する工程と、前記第3の
絶縁膜を熱処理する工程と、前記第3の絶縁膜を覆って
第4の絶縁膜を形成する工程と、前記第3の絶縁膜およ
び前記第4の絶縁膜を通って前記第1の配線に達する第
2のコンタクトホールを形成する工程と、前記第2のコ
ンタクトホールを介して前記第1の配線に電気的に接続
される第2の配線を形成する工程と、前記第2の配線を
覆って保護膜を形成する工程を備えた半導体装置の製造
方法。7. A step of forming a first insulating film on a support substrate on which a semiconductor integrated circuit is formed, and forming a lower electrode, a ferroelectric film or a high-density film on a predetermined region on the first insulating film. A step of forming a capacitive insulating film composed of a dielectric film having a dielectric constant and a capacitive element composed of an upper electrode; a step of forming a second insulating film covering the capacitive element; Forming a first contact hole reaching an upper electrode and a lower electrode of the semiconductor integrated circuit or the capacitor through a second insulating film; and forming the first integrated circuit through the first contact hole. Forming a first wiring electrically connected to a capacitance element, the method comprising: forming a third insulating film covering the first wiring; and forming at least the capacitor The third isolation on the device Removing the edge film, heat-treating the third insulating film, forming a fourth insulating film covering the third insulating film, forming the third insulating film and the fourth insulating film. Forming a second contact hole reaching the first wiring through the insulating film; and forming a second wiring electrically connected to the first wiring via the second contact hole. A method for manufacturing a semiconductor device, comprising: a forming step; and a step of forming a protective film covering the second wiring.
珪素膜、および少なくとも窒化珪素膜もしくは窒化酸化
珪素膜のいずれかを構成要素として有する多層膜から選
ばれる少なくとも一つの膜であって、その熱処理温度が
300℃以上で、第一の配線の材料の融点未満である請
求項7に記載の半導体装置の製造方法。8. The third insulating film is at least one film selected from a silicon nitride film, a silicon nitride oxide film, and a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component. 8. The method according to claim 7, wherein the heat treatment temperature is 300 ° C. or higher and lower than the melting point of the material of the first wiring.
上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜
の上の所定の領域に下電極、強誘電体膜または高誘電率
を有する誘電体膜からなる容量絶縁膜および上電極から
なる容量素子を形成する工程と、前記容量素子を覆って
第2の絶縁膜を形成する工程と、前記第1の絶縁膜およ
び前記第2の絶縁膜を通って前記半導体集積回路または
前記容量素子の上電極、下電極に達する第1のコンタク
トホールを形成する工程と、前記第1のコンタクトホー
ルを介して前記半導体集積回路または前記容量素子に電
気的に接続される第1の配線を形成する工程とを有する
半導体装置の製造方法であって、前記第1の配線を覆う
第3の絶縁膜を形成する工程と、前記第3の絶縁膜を通
って前記第1の配線に達する第2のコンタクトホールを
形成する工程と、前記第2のコンタクトホールを介して
前記第1の配線に電気的に接続される第2の配線を形成
する工程と、前記第2の配線を覆って第4の絶縁膜を形
成する工程と、少なくとも前記容量素子上の前記第4の
絶縁膜を除去する工程と、前記第4の絶縁膜を熱処理す
る工程と、前記第4の絶縁膜を覆って保護膜を形成する
工程を備えた半導体装置の製造方法。9. A step of forming a first insulating film on a supporting substrate on which a semiconductor integrated circuit is formed, and a step of forming a lower electrode, a ferroelectric film or a high-density film on a predetermined region on the first insulating film. A step of forming a capacitive insulating film composed of a dielectric film having a dielectric constant and a capacitive element composed of an upper electrode; a step of forming a second insulating film covering the capacitive element; Forming a first contact hole reaching an upper electrode and a lower electrode of the semiconductor integrated circuit or the capacitor through a second insulating film; and forming the first integrated circuit through the first contact hole. Forming a first wiring electrically connected to a capacitive element, the method comprising: forming a third insulating film covering the first wiring; The first wiring through the insulating film of Forming a second contact hole reaching the first wire, forming a second wire electrically connected to the first wire through the second contact hole, and forming the second wire through the second contact hole. Forming a fourth insulating film overlying, removing at least the fourth insulating film over the capacitor, heat treating the fourth insulating film, and removing the fourth insulating film. A method for manufacturing a semiconductor device, comprising a step of forming a protective film by covering.
珪素膜、および少なくとも窒化珪素膜または窒化酸化珪
素膜のいずれかを構成要素として有する多層膜であっ
て、その熱処理温度が300℃以上で、第1の配線また
は第2の配線の材料の融点未満である請求項9に記載の
半導体装置の製造方法。10. The fourth insulating film is a silicon nitride film, a silicon nitride oxide film, and a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component, and a heat treatment temperature of 300 ° C. The method according to claim 9, wherein the melting point is lower than the melting point of the material of the first wiring or the second wiring.
ある請求項7または9に記載の半導体装置の製造方法。11. The method for manufacturing a semiconductor device according to claim 7, wherein the dielectric film is a ferroelectric containing bismuth.
2TaxNb2-xO9,Bi4Ti3O12,SrBi2TaxN
b2-xO9,SrBi4Ti4O15,PbBi2TaxNb
2-xO9,PbBi4Ti4O15,SrxBayPb2-x-yB
i4Ti5O18(ただし、0≦x≦2,0≦x+y≦2)
から選ばれる少なくとも一つの化合物である請求項11
に記載の半導体装置の製造方法。12. The ferroelectric material containing bismuth is made of BaBi.
2 Ta x Nb 2-x O 9, Bi 4 Ti 3 O 12, SrBi 2 Ta x N
b 2-x O 9, SrBi 4 Ti 4 O 15, PbBi 2 Ta x Nb
2-x O 9, PbBi 4 Ti 4 O 15, Sr x Ba y Pb 2-xy B
i 4 Ti 5 O 18 (however, 0 ≦ x ≦ 2, 0 ≦ x + y ≦ 2)
12. At least one compound selected from the group consisting of:
13. The method for manufacturing a semiconductor device according to item 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17372496A JP3232001B2 (en) | 1996-07-03 | 1996-07-03 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17372496A JP3232001B2 (en) | 1996-07-03 | 1996-07-03 | Semiconductor device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1022464A true JPH1022464A (en) | 1998-01-23 |
JP3232001B2 JP3232001B2 (en) | 2001-11-26 |
Family
ID=15965974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17372496A Expired - Fee Related JP3232001B2 (en) | 1996-07-03 | 1996-07-03 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3232001B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046490A (en) * | 1998-08-10 | 2000-04-04 | Matsushita Electronics Corporation | Semiconductor device having a capacitor dielectric element and wiring layers |
US6100100A (en) * | 1996-06-18 | 2000-08-08 | Matsushita Electronics Corporation | Method for manufacturing capacitor element |
US6232131B1 (en) | 1998-06-24 | 2001-05-15 | Matsushita Electronics Corporation | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps |
WO2010016171A1 (en) * | 2008-08-04 | 2010-02-11 | 株式会社 村田製作所 | Manufacturing method of dielectric thin-film capacitor and dielectric thin-film capacitor |
-
1996
- 1996-07-03 JP JP17372496A patent/JP3232001B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6100100A (en) * | 1996-06-18 | 2000-08-08 | Matsushita Electronics Corporation | Method for manufacturing capacitor element |
US6232131B1 (en) | 1998-06-24 | 2001-05-15 | Matsushita Electronics Corporation | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps |
US6046490A (en) * | 1998-08-10 | 2000-04-04 | Matsushita Electronics Corporation | Semiconductor device having a capacitor dielectric element and wiring layers |
WO2010016171A1 (en) * | 2008-08-04 | 2010-02-11 | 株式会社 村田製作所 | Manufacturing method of dielectric thin-film capacitor and dielectric thin-film capacitor |
CN102113113A (en) * | 2008-08-04 | 2011-06-29 | 株式会社村田制作所 | Manufacturing method of dielectric thin-film capacitor and dielectric thin-film capacitor |
JP5348565B2 (en) * | 2008-08-04 | 2013-11-20 | 株式会社村田製作所 | Dielectric thin film capacitor manufacturing method and dielectric thin film capacitor |
Also Published As
Publication number | Publication date |
---|---|
JP3232001B2 (en) | 2001-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100187601B1 (en) | Semiconductor device and manufacturing method thereof | |
US6455882B1 (en) | Semiconductor device having a hydrogen barrier layer | |
EP0689236B1 (en) | Method of manufacturing a semiconductor device with a capacitance element | |
US6188098B1 (en) | Semiconductor device and method of manufacturing the same | |
KR100339327B1 (en) | Semiconductor device and its manufacturing method | |
JPH04102367A (en) | Semiconductor device, semiconductor memory and cmos semiconductor integrated circuit using same, and manufacture of same | |
KR19980087544A (en) | Semiconductor device having metal-insulator-metal capacitor and method of manufacturing the same | |
JPH08340091A (en) | Semiconductor device and its manufacture | |
KR930006140B1 (en) | Mis-type semiconductor integrated circuit | |
JPH09331031A (en) | Semiconductor integrated circuit employing dielectric and its fabrication | |
EP1006582B1 (en) | Semiconductor memory device having a hydrogen barrier and method for manufacturing the same | |
JP2846310B1 (en) | Semiconductor device and manufacturing method thereof | |
JP3232001B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2006261328A (en) | Capacitive element, manufacturing method thereof, and semiconductor device | |
JP3157734B2 (en) | Ferroelectric memory device and method of manufacturing the same | |
US6046490A (en) | Semiconductor device having a capacitor dielectric element and wiring layers | |
US20010034069A1 (en) | Method of fabricating semiconductor device having ferroelectric capacitor | |
JP2907767B2 (en) | Method for manufacturing semiconductor device | |
JP2845727B2 (en) | Method for manufacturing semiconductor device | |
JP2960287B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH1084085A (en) | Semiconductor device and its method of manufacturing the same. | |
JPH07263637A (en) | Semiconductor device and manufacture thereof | |
KR100814602B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JPH1140761A (en) | Semiconductor device and manufacture thereof | |
JP2000228499A (en) | Semiconductor memory and fabrication thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |