[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH10144501A - Chip resistor and its manufacture - Google Patents

Chip resistor and its manufacture

Info

Publication number
JPH10144501A
JPH10144501A JP9245038A JP24503897A JPH10144501A JP H10144501 A JPH10144501 A JP H10144501A JP 9245038 A JP9245038 A JP 9245038A JP 24503897 A JP24503897 A JP 24503897A JP H10144501 A JPH10144501 A JP H10144501A
Authority
JP
Japan
Prior art keywords
layer
resistor
nickel
copper
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9245038A
Other languages
Japanese (ja)
Other versions
JP3915188B2 (en
Inventor
Koji Shimoyama
浩司 下山
Keiichi Nakao
恵一 中尾
Ryo Kimura
涼 木村
Naotsugu Yoneda
尚継 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24503897A priority Critical patent/JP3915188B2/en
Publication of JPH10144501A publication Critical patent/JPH10144501A/en
Application granted granted Critical
Publication of JP3915188B2 publication Critical patent/JP3915188B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize low resistance and low TCR (temperature coefficient) characteristics, and in addition, high precision and high reliability, in a chip resistance used for a circuit part of various electrical equipment. SOLUTION: This chip resistor comprises a substrate 1, a resistance layer 3 of copper/nickel alloy formed at least on one side of the substrate 1, upper surface electrode layers 2 which are formed on both end parts of the resistance layer 3, respectively, so as to be brought into surface-contact with the top surface, and an end surface electrode layer 5 provided so as to cover the top surface electrode layer 2. In particular, since joint of the resistance layer 3 and the top. surface electrode layer 5 is metal joint, no such impurity affecting on characteristics exists on an interface between them, thereby the chip resistor of excellent heat-resisting property, low resistance and low TCR characteristics is realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電子回路に広く使わ
れるチップ抵抗器に関し、特に低抵抗、低TCR特性を
有するチップ抵抗器およびその製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip resistor widely used in electronic circuits, and more particularly to a chip resistor having low resistance and low TCR characteristics and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、携帯電話、ムービー、ノートパソ
コンなどに代表されるように、小型電子機器の需要は高
まる一方であり、今後これらの電子機器の小型化、高性
能化はこれに用いられるチップ型電子部品の小型化、高
性能化に依存していると言って過言でない。厚膜抵抗体
としては酸化ルテニウムおよびその複合酸化物であるル
テニウム酸ビスマスやルテニウム酸鉛を主成分とする組
成物が知られており(例えば、特公昭58−37963
号公報参照)、種々の分野で利用されている。
2. Description of the Related Art In recent years, demands for small electronic devices, such as mobile phones, movies, and notebook personal computers, have been increasing, and in the future, the miniaturization and high performance of these electronic devices will be used. It is no exaggeration to say that it depends on the miniaturization and high performance of chip-type electronic components. As a thick film resistor, a composition mainly composed of ruthenium oxide and its complex oxide, bismuth ruthenate or lead ruthenate, is known (for example, Japanese Patent Publication No. 58-37963).
), And are used in various fields.

【0003】従来のチップ抵抗器の製造方法の一例につ
いて図面に基づいて説明する。図12は、従来の角形チ
ップ抵抗器の構造の一例を示す斜視図であり、図13は
図12のA−A’部における断面図である。一般にこの
種の角形チップ抵抗器の製造方法は、まず、96%アル
ミナからなるチップ状のアルミナ基板10の上面に、上
部電極11を形成し、次にアルミナ基板10の上面の一
部に、上記上部電極と接続するように抵抗体12を形成
し、さらにこの抵抗体12を完全に覆うように、ホウケ
イ酸鉛系ガラスからなる保護膜14を形成している。一
般的には、上記保護膜14は、スクリーン印刷によりパ
ターン形成を行った後、500〜800℃という高温で
焼成する事により形成される。
An example of a conventional method for manufacturing a chip resistor will be described with reference to the drawings. FIG. 12 is a perspective view showing an example of the structure of a conventional square chip resistor, and FIG. 13 is a cross-sectional view taken along the line AA 'in FIG. In general, a method of manufacturing a square chip resistor of this kind is as follows. First, an upper electrode 11 is formed on an upper surface of a chip-shaped alumina substrate 10 made of 96% alumina. The resistor 12 is formed so as to be connected to the upper electrode, and a protective film 14 made of lead borosilicate glass is formed so as to completely cover the resistor 12. Generally, the protective film 14 is formed by forming a pattern by screen printing and then firing at a high temperature of 500 to 800 ° C.

【0004】次に上記アルミナ基板10の端面部に、上
部電極11とを接続するようにAg系の厚膜でなる端面
電極13を形成し、このときこの端面電極13は、一般
に600℃付近の高温で焼成する事により形成される。
最後に、はんだ付けを行うときの信頼性を確保するため
に、上記端面電極13を覆うようにNiめっき膜15を
電気めっきにより形成し、そしてはんだめっき膜16を
このNiめっき膜15を覆うように形成して角形チップ
抵抗器を得ている。
Next, an end electrode 13 made of an Ag-based thick film is formed on the end surface of the alumina substrate 10 so as to connect to the upper electrode 11. At this time, the end electrode 13 generally has a temperature of about 600 ° C. It is formed by firing at a high temperature.
Finally, in order to ensure reliability when soldering, a Ni plating film 15 is formed by electroplating so as to cover the end face electrodes 13, and a solder plating film 16 is formed so as to cover the Ni plating film 15. To obtain a square chip resistor.

【0005】上記のような製造方法にて製造されるチッ
プ抵抗器においては、一般に、抵抗体となる導電粒子と
して酸化ルテニウムを主成分とする厚膜グレーズ抵抗体
材料が用いられるが、この酸化ルテニウムのみからなる
抵抗体材料では、抵抗値の温度変化を示す抵抗温度係数
(以下、TCRという)が大きくなるため、金属酸化物
などのTCR調整材を添加することにより±50ppm
/℃程度以内という低い値にして用いる必要があった。
In a chip resistor manufactured by the above-described manufacturing method, generally, a thick film glaze resistor material containing ruthenium oxide as a main component is used as conductive particles serving as a resistor. In a resistor material consisting of only a resistor, a temperature coefficient of resistance (hereinafter, referred to as TCR) indicating a temperature change in resistance value becomes large. Therefore, adding a TCR adjusting material such as a metal oxide to ± 50 ppm
It was necessary to use a value as low as about / ° C.

【0006】しかし、このような抵抗体材料を用いた場
合、酸化ルテニウムの比抵抗が高いために、1Ω以下の
低い抵抗値を有するチップ抵抗器を形成することが困難
であった。そのため、1Ω以下の低抵抗体材料としてJ
IS C2521や同C2532に記載されているよう
な抵抗温度係数の小さい銅/ニッケル合金を用いたチッ
プ抵抗器が提案されている。
However, when such a resistor material is used, it is difficult to form a chip resistor having a low resistance value of 1 Ω or less due to the high specific resistance of ruthenium oxide. Therefore, as a low resistance material of 1Ω or less, J
A chip resistor using a copper / nickel alloy having a small temperature coefficient of resistance as described in IS C2521 or C2532 has been proposed.

【0007】すなわち、この合金材料を箔または板の形
状に加工してアルミナ基板上に張りつける構造や、銅
粉、ニッケル粉そしてガラスフリットを有機ビヒクルに
て混練した抵抗体ペーストをアルミナ基板上に印刷した
後、不活性雰囲気中にて焼成する事によって合金膜を形
成する構造のものが提案されている(特開平2−308
501号公報、特開平3−270104号公報参照)。
That is, a structure in which this alloy material is processed into a foil or plate shape and attached on an alumina substrate, or a resistor paste obtained by kneading copper powder, nickel powder and glass frit with an organic vehicle is printed on the alumina substrate. After that, a structure in which an alloy film is formed by firing in an inert atmosphere has been proposed (JP-A-2-308).
501, JP-A-3-270104).

【0008】[0008]

【発明が解決しようとする課題】しかしながら、前者の
場合、合金箔或いは合金板を加工する方法は、チップ部
品の形状が益々小型化の方向に進んでいる中で限界があ
り、またトリミングはレーザーを用いることができず、
研摩等では限界があり、さらにコスト的にも印刷方法に
比較して不利であるため、あまり量産性に優れたもので
はなかった。
However, in the former case, the method of processing an alloy foil or an alloy plate has a limit as the shape of a chip part is increasingly reduced in size, and trimming is performed by laser. Can not be used,
Polishing and the like have limitations and are also disadvantageous in cost as compared with the printing method, so that they are not very excellent in mass productivity.

【0009】また、後者の場合、抵抗体膜と基板の接着
や抵抗値の調整にガラスを用いており、銅、ニッケル以
外の成分が多く含まれていることから、温度係数が銅−
ニッケル合金の物性値と異なってくるとともに、ガラス
成分は焼成条件によって金属成分中や焼結粒子界面への
拡散挙動が異なるために、安定した抵抗値特性が得られ
にくいという課題を有していた。
In the latter case, glass is used for adhesion between the resistor film and the substrate and for adjusting the resistance value, and contains a lot of components other than copper and nickel.
In addition to being different from the physical properties of nickel alloys, the glass component had a problem that it was difficult to obtain stable resistance value characteristics because the diffusion behavior in the metal component and the interface to the sintered particles differed depending on the firing conditions. .

【0010】さらに、銅、ニッケル粉を用いたペースト
法では、給電部の端子電極の特性や抵抗体/電極界面の
構造が抵抗器としての特性を大きく左右するため、抵抗
値としては100mΩまでが限界であり、さらに低い抵
抗値を実現することは困難であった。
Further, in the paste method using copper or nickel powder, since the characteristics of the terminal electrode of the power supply portion and the structure of the resistor / electrode interface greatly influence the characteristics of the resistor, the resistance value is limited to 100 mΩ. It was a limit, and it was difficult to realize a lower resistance value.

【0011】前述のごとく、近年、チップ抵抗器の形状
は益々小型化の傾向となる一方、電子回路の電流検出な
どに用いられる低抵抗でかつ、低TCR特性を有するチ
ップ抵抗器の要望が益々高まっており、更に用いられる
用途の性能から、低抵抗、低TCR特性に加え、高精
度、高信頼性をも満足するようなチップ抵抗器が切望さ
れている。
[0011] As described above, in recent years, the shape of chip resistors has become increasingly smaller, while the demand for chip resistors having low resistance and low TCR characteristics used for current detection of electronic circuits and the like has been increasing. There is a growing demand for chip resistors that satisfy not only low resistance and low TCR characteristics, but also high accuracy and high reliability, in view of the performance of the applications to be used.

【0012】本発明は、上述した課題を解決し、上記要
望に応えるものであり、1Ω以下、特に100mΩ以下
の低抵抗、低TCR特性を持ち、かつ高信頼性を有する
チップ抵抗器及びその製造方法を提供することを目的と
する。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems and meets the above-mentioned demands. The present invention has a low-resistance and low-TCR characteristic of 1 Ω or less, particularly 100 mΩ or less, and a highly reliable chip resistor and its manufacture. The aim is to provide a method.

【0013】[0013]

【課題を解決するための手段】本発明は、絶縁基板と、
この絶縁基板の少なくとも片面に形成された銅/ニッケ
ル合金からなる抵抗層と、この抵抗層の両端部のそれぞ
れを上面から面接触するように形成された一対の上面電
極層と、この上面電極層の少なくとも一部を覆うように
前記絶縁基板の両端部に形成された一対の端面電極とを
有するチップ抵抗器であり、特に、抵抗層と上面電極層
の接合が金属接合で行われているため、界面には特性に
影響を与えるような不純物が介在せず、低抵抗、低TC
R特性でかつ耐熱性に優れたチップ抵抗器が得られる。
The present invention comprises an insulating substrate,
A resistance layer made of a copper / nickel alloy formed on at least one surface of the insulating substrate, a pair of upper electrode layers formed so as to contact both ends of the resistance layer from the upper surface, and the upper electrode layer A chip resistor having a pair of end surface electrodes formed at both ends of the insulating substrate so as to cover at least a part of the insulating substrate. In particular, since the bonding between the resistance layer and the upper electrode layer is performed by metal bonding The interface is free from impurities that affect the characteristics, and has low resistance and low TC.
A chip resistor having R characteristics and excellent heat resistance can be obtained.

【0014】[0014]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施の形態1)図1は本発明の第1の実施の形態にお
けるチップ抵抗器の断面模式図を示す。図において、3
は抵抗層であり、方形の絶縁基板(以下、単に基板と呼
ぶ)1の片面に、(表1)に示すような合金組成よりな
る抵抗体ペーストを用いてスクリーン印刷などの厚膜技
術により印刷形成している。次に基板1に対向する一対
の両端部に抵抗層3と面接触するように上面電極層2を
抵抗層3と同じ方法で印刷形成し、この抵抗層3と上面
電極層2とを中性雰囲気もしくは還元雰囲気中にて同時
焼成している。その後、この抵抗層3の一部を覆うよう
に保護膜層4を形成し、また基板1の対向する一対の両
端部にコ字状かつ、抵抗層3の保護膜層4で覆われてい
ない部分に端面電極層5を形成している。さらにこの端
面電極層5を覆うNiめっき膜6を形成し、このNiめ
っき膜6上にはんだめっき膜7を形成している。
(Embodiment 1) FIG. 1 is a schematic sectional view of a chip resistor according to a first embodiment of the present invention. In the figure, 3
Denotes a resistive layer, which is printed on one side of a rectangular insulating substrate (hereinafter simply referred to as a substrate) 1 by a thick film technique such as screen printing using a resistor paste having an alloy composition as shown in (Table 1). Has formed. Next, an upper surface electrode layer 2 is formed by printing in the same manner as the resistance layer 3 so as to be in surface contact with the resistance layer 3 at both ends facing the substrate 1, and the resistance layer 3 and the upper electrode layer 2 are neutralized. Simultaneous firing is performed in an atmosphere or a reducing atmosphere. Thereafter, a protective film layer 4 is formed so as to cover a part of the resistance layer 3, and a pair of opposite ends of the substrate 1 are U-shaped and not covered with the protection film layer 4 of the resistance layer 3. The end face electrode layer 5 is formed in the portion. Further, a Ni plating film 6 covering the end face electrode layer 5 is formed, and a solder plating film 7 is formed on the Ni plating film 6.

【0015】以下に、チップ抵抗器の作製方法について
詳述する。抵抗体ペーストは銅/ニッケル合金粉(平均
粒子径5μmのアトマイズ粉)を用い、これにガラスフ
リットを添加した混合粉体を無機組成物とした。ガラス
フリットは硼珪酸鉛ガラスを金属粉に対して5重量%の
割合にて添加し、また、ビヒクル成分には有機バインダ
であるエチルセルロースをターピネオールで溶かしたも
のを用い、これを有機ビヒクル組成物とした。これらの
無機組成物と有機ビヒクル組成物を三本ロールにて混練
し抵抗体ペーストとした。
Hereinafter, a method of manufacturing a chip resistor will be described in detail. As the resistor paste, copper / nickel alloy powder (atomized powder having an average particle diameter of 5 μm) was used, and a mixed powder to which glass frit was added was used as an inorganic composition. As the glass frit, lead borosilicate glass was added at a ratio of 5% by weight to the metal powder, and the vehicle component used was a solution in which ethyl cellulose as an organic binder was dissolved in terpineol, and this was used as an organic vehicle composition. did. These inorganic composition and organic vehicle composition were kneaded with a three-roll mill to obtain a resistor paste.

【0016】次に、上面電極ペーストは銅粉(平均粒子
径:2μm)または銀粉(平均粒子径:5μm)を用
い、ビヒクル成分には有機バインダであるエチルセルロ
ースをターピネオールで溶かしたものを用い、これを有
機ビヒクル組成物とした。これらの無機組成物と有機ビ
ヒクル組成物を三本ロールにて混練し上面電極ペースト
とした。
Next, copper powder (average particle diameter: 2 μm) or silver powder (average particle diameter: 5 μm) is used as the upper electrode paste, and the vehicle component is obtained by dissolving ethyl cellulose as an organic binder with terpineol. Was used as an organic vehicle composition. These inorganic composition and organic vehicle composition were kneaded with a three-roll mill to obtain an upper electrode paste.

【0017】このようにして調整した前記抵抗体ペース
トをスクリーン版を用いて基板1(96%アルミナ基
板)上に抵抗体パターンを印刷し、100℃の温度で1
0分間乾燥させるとともに、続いて前記上面電極ペース
トを抵抗体パターンの上面にスクリーン版を用いて図1
に示すような所定のパターンに印刷し、100℃の温度
で10分間乾燥させた。次にこの基板1を窒素雰囲気焼
成のできるプロファイルにて抵抗体、電極の同時焼成を
行って抵抗層3と上面電極層2を同時形成し、さらに基
板1を分割して端面電極5として銅電極を設けた後、抵
抗層3の保護膜としてエポキシ樹脂をスクリーン印刷に
て保護膜層4を形成し、160℃、30分の条件にて樹
脂硬化させた。できた抵抗体素子の抵抗値、抵抗値の温
度係数(TCR)および信頼性(高温放置試験、熱衝撃
試験)について評価した。
The resistor paste prepared as described above is printed on a substrate 1 (96% alumina substrate) with a resistor plate by using a screen plate.
After drying for 0 minutes, the upper electrode paste was applied to the upper surface of the resistor pattern using a screen plate as shown in FIG.
And printed at a temperature of 100 ° C. for 10 minutes. Next, the resistor 1 and the upper electrode layer 2 are simultaneously formed by simultaneously firing the resistor and the electrode in a profile that can be fired in a nitrogen atmosphere in the substrate 1. After that, a protective film layer 4 was formed by screen printing of an epoxy resin as a protective film of the resistance layer 3, and the resin was cured at 160 ° C. for 30 minutes. The resistance value, the temperature coefficient (TCR) of the resistance value, and the reliability (high-temperature storage test, thermal shock test) of the obtained resistor element were evaluated.

【0018】また、比較例として図13に示すような構
造になるように上部電極11としてガラスフリットを含
む銅電極あるいは銀電極を形成した後、合金粉とガラス
と有機ビヒクルを前記と同様にペースト化したものをア
ルミナ基板10(96%アルミナ基板)上に印刷し、1
00℃の温度で10分間乾燥させた後、N2雰囲気下で
(表1)に示す焼成条件にて加熱して抵抗体の焼成を行
った。
As a comparative example, after forming a copper electrode or a silver electrode containing glass frit as the upper electrode 11 so as to have a structure as shown in FIG. 13, an alloy powder, glass and an organic vehicle are pasted in the same manner as described above. Is printed on an alumina substrate 10 (96% alumina substrate).
After drying at a temperature of 00 ° C. for 10 minutes, the resistor was fired by heating under a firing condition shown in (Table 1) in an N 2 atmosphere.

【0019】次に焼成後の抵抗器の評価方法について示
す。抵抗値は試料を温度25±2℃、湿度65±10%
RHの雰囲気に30分間以上静置したのち4端子法で求
めた。また、TCR特性は抵抗器を恒温槽に入れ試料を
温度雰囲気に30分間以上静置したのち、25℃と12
5℃の抵抗値を測定しその変化率を求めた。
Next, a method of evaluating the fired resistor will be described. Resistance value is 25 ± 2 ° C and 65 ± 10% humidity.
After leaving it to stand in an RH atmosphere for 30 minutes or more, it was determined by a four-terminal method. In addition, the TCR characteristics were as follows. After placing the resistor in a thermostat and allowing the sample to stand
The resistance value at 5 ° C. was measured and the rate of change was determined.

【0020】信頼性評価項目である熱衝撃試験はあらか
じめ所定の温度に設定された2つの試験槽(−45℃、
+150℃)があり、一つの試験槽に30分間保持した
後すぐに、他方の試験槽に30分間曝される試験を50
0サイクル繰り返した後の抵抗値変化率を評価した。ま
た、高温放置試験は150℃に保持された試験槽に10
00時間放置した後の抵抗値変化率を評価した。
The thermal shock test, which is a reliability evaluation item, is performed in two test tanks (−45 ° C.,
+ 150 ° C.), and immediately after being held in one test chamber for 30 minutes, a test that is exposed to the other test chamber for 30 minutes is performed.
The rate of change of the resistance value after repeating 0 cycles was evaluated. The high-temperature storage test was carried out in a test tank maintained at 150 ° C.
The resistance change rate after standing for 00 hours was evaluated.

【0021】また作製した抵抗器の合金層断面部をX線
回折装置を用いて結晶構造を明らかにした。
The crystal structure of the cross section of the alloy layer of the manufactured resistor was clarified by using an X-ray diffractometer.

【0022】[0022]

【表1】 [Table 1]

【0023】(表1)の結果より、従来の構造にて作製
された比較例の抵抗体膜は上部電極との接続が高精度、
高信頼性を要求される抵抗体としての品質としては不十
分であることが分かる。その時の膜質を断面観察すると
抵抗体12と上部電極11との界面においてガラスフリ
ットの存在や空隙などが多くみられ、焼結による緻密化
が十分に進んでいないことが分かった。
From the results shown in Table 1, the resistance film of the comparative example manufactured with the conventional structure can be connected to the upper electrode with high accuracy.
It can be seen that the quality as a resistor requiring high reliability is insufficient. A cross-sectional observation of the film quality at that time showed that many glass frit and voids were observed at the interface between the resistor 12 and the upper electrode 11, indicating that densification by sintering was not sufficiently advanced.

【0024】一方本発明方法にて作製された抵抗層3と
上面電極層2の界面はガラスフリットを含んでいないた
めに不純物が介在せず、また同時焼結によって上面電極
層2と抵抗層3との金属拡散によって結合された明確な
界面を持たない結晶構造が実現できていることが分かっ
た。このことは同時焼結によって銅もしくは銀が抵抗層
である銅/ニッケル合金層中に拡散することによっては
っきりとした界面の無い拡散層を有することが信頼性面
で優れた熱安定性を示すものと思われる。焼結後の金属
膜をX線回折装置にて解析したところ均一な銅/ニッケ
ル合金層を形成している事が分かった。さらに、膜質を
走査型電子顕微鏡にて観察したところ空隙の殆ど無い緻
密な焼結膜が得られていることが分かった。
On the other hand, the interface between the resistive layer 3 and the upper electrode layer 2 produced by the method of the present invention does not contain any glass frit, so that no impurities are interposed therebetween, and the upper electrode layer 2 and the resistive layer 3 are simultaneously sintered. It has been found that a crystal structure having no clear interface connected by metal diffusion with the metal has been realized. This means that copper or silver diffuses into the copper / nickel alloy layer, which is the resistive layer, due to simultaneous sintering, so that a diffusion layer without a clear interface shows excellent thermal stability in terms of reliability. I think that the. Analysis of the sintered metal film with an X-ray diffractometer revealed that a uniform copper / nickel alloy layer was formed. Further, when the film quality was observed with a scanning electron microscope, it was found that a dense sintered film having almost no voids was obtained.

【0025】次に図2の製造工程図に従ってこのチップ
抵抗器の具体的な製造方法を説明する。
Next, a specific method of manufacturing the chip resistor will be described with reference to the manufacturing process diagram of FIG.

【0026】銅/ニッケル合金粉末とガラスフリットの
比率を変えた抵抗体組成物を三本ロールミルにより混合
し、粘度20〜25万パスカル・秒の抵抗体ペーストを
調整した(Step1)。
The resistor composition in which the ratio of the copper / nickel alloy powder and the glass frit was changed was mixed by a three-roll mill to prepare a resistor paste having a viscosity of 200 to 250,000 Pascal-second (Step 1).

【0027】このペーストをアルミナ基板にスクリーン
印刷、乾燥(抵抗体サイズ:2mm角、乾燥膜厚:40μ
m)して抵抗体を形成し(Step2)、上面電極層とし
て銅粉(平均粒子径:2μm)または銀粉(平均粒子
径:5μm)と有機ビヒクルとを3本ロールミルにより
混練し、粘度20〜25万パスカル・秒の電極ペースト
を調整した(Step3)。この電極ペーストを用いて図
1に示すような前記抵抗体の上面に面接触する構造にな
るようにスクリーン印刷、乾燥形成(乾燥膜厚:30μ
m)する(Step4)。その後、窒素雰囲気下で900
℃にて10分間保持して焼成し抵抗層3および上面電極
層2を作製した(Step5)。
This paste was screen-printed on an alumina substrate and dried (resistor size: 2 mm square, dry film thickness: 40 μm)
m) to form a resistor (Step 2), and kneading copper powder (average particle diameter: 2 μm) or silver powder (average particle diameter: 5 μm) and an organic vehicle as a top electrode layer with a three-roll mill, and having a viscosity of 20 to 20 μm. An electrode paste of 250,000 Pascal-second was prepared (Step 3). Using this electrode paste, screen printing and dry formation (dry film thickness: 30 μm) are performed so as to make a structure in which the surface of the resistor is brought into surface contact as shown in FIG.
m) (Step 4). Then, under nitrogen atmosphere, 900
The resistive layer 3 and the upper electrode layer 2 were prepared by holding at 10 ° C. for 10 minutes and firing (Step 5).

【0028】ついで端面電極として市販の銅電極ペース
トを用いて端面に膜厚約50〜100μmになるように
塗布し、窒素雰囲気にて800℃にて10分間焼成して
端面電極層5を形成した(Step6)。その後YAGレ
ーザーにより抵抗層3を切断トリミングを行ない(Ste
p7)、続いて保護膜としてエポキシ樹脂ペースト(St
ep8)を抵抗層上に印刷・硬化(硬化膜厚:40μm、
150℃にて30分間硬化保持)して保護膜層4を作製
した(Step9)。
Next, a commercially available copper electrode paste was applied as an end face electrode to a thickness of about 50 to 100 μm on the end face and baked at 800 ° C. for 10 minutes in a nitrogen atmosphere to form an end face electrode layer 5. (Step 6). Thereafter, the resistance layer 3 is cut and trimmed by a YAG laser (Steel).
p7), followed by an epoxy resin paste (St
ep8) is printed and cured on the resistance layer (cured film thickness: 40 μm,
The film was cured at 150 ° C. for 30 minutes to form a protective film layer 4 (Step 9).

【0029】その後、チップ部品とするためにNiめっ
き6及びはんだめっき7を端面に処理することによって
(Step10,11)、実装時のはんだ濡れ性を高める
設計を実施した。
Thereafter, a design was implemented by treating the end faces with Ni plating 6 and solder plating 7 to form chip components (Steps 10 and 11), thereby improving the solder wettability during mounting.

【0030】このような製造方法にて得られた抵抗器は
(表1)から明らかなように、高温放置、熱衝撃試験と
いった耐熱特性において十分な信頼性を有していること
が分かる。高温において安定な理由としては金属層の界
面を明確に持たないで、合金化された拡散層を有してい
ることと、上面電極層に不純物であるガラスフリットを
含まないために低抵抗、低TCR特性で耐熱性に優れた
チップ抵抗器を実現できた。
As is clear from Table 1, the resistor obtained by such a manufacturing method has sufficient reliability in heat resistance such as high temperature storage and thermal shock test. The reason for the stability at high temperatures is that the metal layer does not have an interface clearly, it has an alloyed diffusion layer, and the upper electrode layer does not contain glass frit, which is an impurity. A chip resistor excellent in heat resistance with TCR characteristics was realized.

【0031】また、一般的には銅/ニッケルの合金比率
を変えることにより抵抗温度係数(TCR特性)は40
0〜−200ppm/℃の範囲で調節可能であるが、本
実施の形態1では焼成温度条件も含めて40〜−20p
pm/℃の範囲に抑えられ、また、抵抗値も10mΩま
での低抵抗値範囲までカバーできた。しかも、抵抗体と
して要求される接着強度も優れている。また、その他の
信頼性評価においても実用上十分な抵抗体としての耐久
性を有していた。
Generally, by changing the copper / nickel alloy ratio, the temperature coefficient of resistance (TCR characteristic) becomes 40%.
Although it can be adjusted in the range of 0 to -200 ppm / ° C., in the first embodiment, 40 to −20 p.
pm / ° C., and the resistance was able to cover a low resistance value range of up to 10 mΩ. Moreover, the adhesive strength required for the resistor is also excellent. Further, in other reliability evaluations, the resistor had sufficient durability for practical use.

【0032】なお、保護膜として本実施の形態では樹脂
ペーストを用いたが、通常よく使われるガラスペースト
を用いても同様の効果が得られることは言うまでもな
い。
Although a resin paste is used as the protective film in this embodiment, it goes without saying that a similar effect can be obtained by using a commonly used glass paste.

【0033】(実施の形態2)以下に、(表2)に示す
合金粉混合比組成のものを用いて、実施の形態1と同様
の方法で調整した抵抗体ペーストを、(表2)に示す焼
成雰囲気で実施の形態1と同様に印刷焼成して得られた
チップ抵抗器について説明する。
(Embodiment 2) A resistor paste prepared using the alloy powder mixture ratio composition shown in (Table 2) and prepared in the same manner as in Embodiment 1 is shown in (Table 2). A chip resistor obtained by printing and firing in the firing atmosphere shown in the same manner as in Embodiment 1 will be described.

【0034】このようにして作製したチップ抵抗器の抵
抗値、抵抗値の温度係数(TCR)、信頼性(高温放
置、熱衝撃試験)について評価した。
The chip resistor thus manufactured was evaluated for its resistance value, temperature coefficient of resistance (TCR), and reliability (high temperature exposure, thermal shock test).

【0035】また、比較例として図13に示すような上
部電極11が形成された基板10上に合金粉とガラスフ
リットと有機ビヒクルを実施の形態1と同様にペースト
化したものをスクリーン版を用いて印刷し、100℃の
温度で10分間乾燥させた後、N2雰囲気下で1000
℃に加熱して抵抗体の焼成を行った。その後、実施の形
態1と同様に端面電極、保護膜を形成し抵抗器とした。
As a comparative example, a screen plate was prepared by pasting alloy powder, glass frit, and an organic vehicle on a substrate 10 on which an upper electrode 11 as shown in FIG. 13 was formed as in the first embodiment. print Te, dried 10 minutes at a temperature of 100 ° C., 1000 under N 2
The resistor was baked by heating to ° C. Thereafter, an end face electrode and a protective film were formed in the same manner as in the first embodiment to form a resistor.

【0036】焼成後の抵抗器の評価方法も実施の形態1
と同様の方法で求めた。その結果を(表2)に示す。
The method for evaluating the resistor after firing is also described in the first embodiment.
Was determined in the same manner as in. The results are shown in (Table 2).

【0037】[0037]

【表2】 [Table 2]

【0038】(表2)から明らかなように、本実施の形
態方法にて作製された抵抗層3と上面電極層2の界面は
不純物が介在せず、また同時焼結によって上面電極層2
と抵抗層3との金属拡散によって結合された明確な界面
を持たない結晶構造が実現できている。このことは同時
焼結によって界面の無い拡散層を有することが信頼性面
で優れた熱安定性を示すものである。これらのことよ
り、低抵抗、低TCR特性を有し、信頼性に優れた特性
を示すチップ抵抗器が得られることが分かる。
As is clear from Table 2, the interface between the resistive layer 3 and the upper electrode layer 2 manufactured by the method of the present embodiment has no intervening impurities, and the upper electrode layer 2 is formed by simultaneous sintering.
A crystal structure having no clear interface connected by metal diffusion between the resistive layer 3 and the resistive layer 3 can be realized. This means that having a diffusion layer without an interface by simultaneous sintering shows excellent thermal stability in terms of reliability. From these facts, it can be seen that a chip resistor having low resistance and low TCR characteristics and exhibiting excellent reliability characteristics can be obtained.

【0039】なお、上面電極層として銅電極を用いる場
合には、焼成温度が600〜1000℃の範囲であれ
ば、抵抗値や抵抗温度係数について再現性が良好であ
り、銀電極を用いる場合には、焼成温度が600〜85
0℃の範囲であれば、抵抗値や抵抗温度係数について再
現性が良好である。しかし、銀電極を用いるときに銀と
抵抗層の銅との合金化が低温で起こるためにあまり高温
には上げられない。また、焼成雰囲気として窒素雰囲気
中より還元雰囲気中にて焼成する事によってさらに低抵
抗を実現できる。
When a copper electrode is used as the upper electrode layer, if the firing temperature is in the range of 600 to 1000 ° C., the reproducibility of the resistance value and the temperature coefficient of resistance is good, and when the silver electrode is used. Has a firing temperature of 600 to 85
Within the range of 0 ° C., the reproducibility of the resistance value and the temperature coefficient of resistance is good. However, when a silver electrode is used, the alloying of silver and copper of the resistive layer occurs at a low temperature, so that the temperature cannot be raised to a very high temperature. Further, by firing in a reducing atmosphere rather than a nitrogen atmosphere, the firing resistance can be further reduced.

【0040】(実施の形態3)図3は本発明の第3の実
施の形態のチップ抵抗器の断面模式図を示す。このチッ
プ抵抗器においては、方形の基板1の片面に基板に対向
する一対の両端部に下面電極層8をスクリーン印刷など
の厚膜技術により印刷焼成して形成する。下面電極層8
には金属粉として銅あるいは銀粉を用い、ガラスフリッ
トとして硼珪酸鉛ガラスを金属粉に対して3wt%添加
した電極ペーストを用いた。次に、(表3)に示す合金
組成になる抵抗体ペーストを用いてスクリーン印刷など
の厚膜技術により抵抗層3を図3に示すように下面電極
層8の上に印刷形成する。次に基板1に対向する一対の
両端部に抵抗層3と面接触するように上面電極層2を抵
抗層3と同じ方法にて印刷形成する。そしてこの抵抗層
3と上面電極層2とを中性雰囲気、もしくは還元雰囲気
中にて同時焼成することによって形成する。その後、保
護膜および端面電極の形成は実施の形態1と同様な方法
にて形成する。
(Embodiment 3) FIG. 3 is a schematic sectional view of a chip resistor according to a third embodiment of the present invention. In this chip resistor, a lower surface electrode layer 8 is formed on one side of a rectangular substrate 1 by printing and firing on a pair of both ends facing the substrate by a thick film technique such as screen printing. Lower electrode layer 8
The electrode paste was prepared by adding copper or silver powder as metal powder and lead borosilicate glass as a glass frit by adding 3 wt% to the metal powder. Next, the resistor layer 3 is printed and formed on the lower electrode layer 8 as shown in FIG. 3 by a thick film technique such as screen printing using a resistor paste having an alloy composition shown in (Table 3). Next, the upper surface electrode layer 2 is formed by printing in the same manner as the resistance layer 3 so as to be in surface contact with the resistance layer 3 at a pair of opposite ends facing the substrate 1. The resistance layer 3 and the upper electrode layer 2 are formed by simultaneous firing in a neutral atmosphere or a reducing atmosphere. After that, the protection film and the end face electrode are formed by the same method as in the first embodiment.

【0041】できたチップ抵抗器の抵抗値、抵抗値の温
度係数(TCR)、信頼性(高温放置試験、熱衝撃試
験)についても実施の形態1と同様な評価をした。
The same evaluations as those of the first embodiment were performed on the resistance value, the temperature coefficient (TCR) of the resistance value, and the reliability (high-temperature storage test, thermal shock test) of the resulting chip resistor.

【0042】[0042]

【表3】 [Table 3]

【0043】(表3)から明らかなように、第3の実施
の形態によれば、非常に低い抵抗値を有し、熱衝撃特
性、耐熱の長期信頼性試験においても非常に優れた抵抗
体が得られ、各種電気特性の信頼性も優れている。
As is clear from Table 3, according to the third embodiment, the resistor has a very low resistance value and is very excellent in a long-term reliability test of thermal shock characteristics and heat resistance. And the reliability of various electrical properties is excellent.

【0044】比較例として従来法にて作製された抵抗体
は、耐熱性の長期信頼性という観点からは不十分な性能
を示した。
As a comparative example, a resistor manufactured by a conventional method showed insufficient performance from the viewpoint of long-term reliability of heat resistance.

【0045】以上のように実施の形態1〜3によれば、
上面電極層と抵抗層とが合金化された界面を有している
ために耐熱特性的に安定な電極構造が得られる低抵抗
値、低TCR特性を有し、かつ耐熱性の長期信頼性にお
いて抵抗値変化の極めて少ない高精度のチップ抵抗器を
実現するとともに、抵抗器を安価に製造できるという有
利な効果が得られる。
As described above, according to the first to third embodiments,
It has a low resistance value and low TCR characteristics that provide an electrode structure that is stable in heat resistance because it has an alloyed interface between the upper electrode layer and the resistance layer, and has long-term reliability of heat resistance. An advantageous effect is obtained that a high-precision chip resistor with extremely little change in resistance value is realized and the resistor can be manufactured at low cost.

【0046】なお、実施の形態1〜3の厚膜抵抗体組成
物は、抵抗値を下げる意味から高温(600〜1000
℃)での焼成であり、ガラスフリットはガラス転移点が
450〜800℃の高融点ガラスフリット、特に硼珪酸
鉛ガラス系、硼珪酸亜鉛ガラス系の1種または2種以上
が好適である。抵抗温度係数は一般にはゼロに近い方が
好ましいため、±400ppm/℃の値が性能、価格な
どの観点から選択されていたが、本実施の形態により価
格・性能比で10倍に近いものが得られた。
The thick film resistor compositions according to the first to third embodiments have a high temperature (600 to 1000) in order to lower the resistance value.
C), and the glass frit is preferably a high melting point glass frit having a glass transition point of 450 to 800 ° C., particularly one or two or more of a lead borosilicate glass type and a zinc borosilicate glass type. In general, the temperature coefficient of resistance is preferably closer to zero. Therefore, a value of ± 400 ppm / ° C. has been selected from the viewpoints of performance, price, and the like. Obtained.

【0047】また、基板の材料としては600〜100
0℃の焼成温度に耐えられるものであればよく、たとえ
ばアルミナ、フォルステライト、ムライト、窒化アルミ
ニウムのほか、ガラスセラミック系の基板が広く使用で
きる。
The material of the substrate is 600 to 100
Any material can be used as long as it can withstand a firing temperature of 0 ° C. For example, glass ceramic substrates can be widely used in addition to alumina, forsterite, mullite, and aluminum nitride.

【0048】(実施の形態4)図4は本発明の第4の実
施の形態におけるチップ抵抗器の断面模式図である。図
において、3は抵抗層であり、方形のセラミック基板
(以下、単に基板と呼ぶ)1の両面に(表4)に示すよ
うな合金組成よりなる抵抗体ペーストを用いてスクリー
ン印刷などの厚膜形成技術により印刷形成している。次
にこの抵抗層3の両端部に抵抗層3と面接触するように
上面電極層2を抵抗層3と同じ方法で印刷形成し、さら
に基板1の両側面に少なくとも上面電極層2の一部を覆
うように一対のコ字状の端面電極層5を形成して、これ
らを中性雰囲気もしくは還元雰囲気中にて同時焼成して
いる。
(Embodiment 4) FIG. 4 is a schematic sectional view of a chip resistor according to a fourth embodiment of the present invention. In the figure, reference numeral 3 denotes a resistance layer, and a thick film such as screen printing is formed on both surfaces of a rectangular ceramic substrate (hereinafter simply referred to as a substrate) 1 by using a resistor paste having an alloy composition as shown in (Table 4). Printing is performed by a forming technique. Next, the upper surface electrode layer 2 is printed and formed on both ends of the resistance layer 3 in the same manner as the resistance layer 3 so as to make surface contact with the resistance layer 3, and at least a part of the upper surface electrode layer 2 is formed on both side surfaces of the substrate 1. A pair of U-shaped end face electrode layers 5 are formed so as to cover them, and these are simultaneously fired in a neutral atmosphere or a reducing atmosphere.

【0049】以下に、抵抗体ペーストの作製方法につい
て示す。銅−ニッケル系合金粉は平均粒子径2μmのア
トマイズ粉を用い、これにガラスを添加した混合粉体を
無機組成物とした。また、ビヒクルには有機バインダで
あるエチルセルロースをターピネオールで溶かしたもの
を用い、これを有機組成物とした。これらの無機組成物
と有機組成物を三本ロールにて混練し、抵抗層3を形成
する抵抗体ペーストとした。
Hereinafter, a method for producing the resistor paste will be described. As the copper-nickel alloy powder, atomized powder having an average particle diameter of 2 μm was used, and a mixed powder obtained by adding glass thereto was used as an inorganic composition. In addition, as a vehicle, a solution obtained by dissolving ethyl cellulose as an organic binder with terpineol was used as an organic composition. The inorganic composition and the organic composition were kneaded with a three-roll mill to obtain a resistor paste for forming the resistor layer 3.

【0050】次に、上面電極層2を形成する電極ペース
トの作製方法を示す。銅粉は平均粒子径2μmの粉を用
い、これを無機組成物とした。また、ビヒクルには有機
バインダであるエチルセルロースをターピネオールで溶
かしたものを用い、これを有機組成物とした。これらの
無機組成物と有機組成物を三本ロールにて混練し、上面
電極層2用の電極ペーストとした。
Next, a method for producing an electrode paste for forming the upper electrode layer 2 will be described. As the copper powder, a powder having an average particle diameter of 2 μm was used as an inorganic composition. In addition, as a vehicle, a solution obtained by dissolving ethyl cellulose as an organic binder with terpineol was used as an organic composition. These inorganic composition and organic composition were kneaded with a three-roll mill to obtain an electrode paste for the upper electrode layer 2.

【0051】以下に、チップ抵抗器の作製方法について
示す。まず抵抗層3用の抵抗体ペーストを基板1(96
%アルミナ基板6.4×3.2mm)の両面に印刷し、1
00℃の温度で10分間乾燥させた。次に、上面電極層
2用の電極ペーストを抵抗層3の上面に面接触する構造
になるようにスクリーン印刷し乾燥させた。ついで端面
電極層5として市販の銅電極ペーストを用いて端面に膜
厚約50〜100μmになるように塗布し、その後これ
らを窒素雰囲気にて900℃−10分間焼成して図4の
ようなチップ抵抗器を作製した。
Hereinafter, a method of manufacturing a chip resistor will be described. First, the resistive paste for the resistive layer 3 is applied to the substrate 1 (96
% Alumina substrate (6.4 x 3.2 mm)
Dry at a temperature of 00 ° C. for 10 minutes. Next, the electrode paste for the upper electrode layer 2 was screen-printed and dried so as to have a structure in which the electrode paste was in surface contact with the upper surface of the resistance layer 3. Then, a commercially available copper electrode paste is applied as the end face electrode layer 5 to the end face so as to have a thickness of about 50 to 100 μm, and then these are baked at 900 ° C. for 10 minutes in a nitrogen atmosphere to obtain a chip as shown in FIG. A resistor was made.

【0052】以下に、チップ抵抗器の評価方法について
示す。チップ抵抗器の上面電極層2間の電極距離を4.
0mmとし、焼成抵抗体の膜幅を2.5mmで形成し、上面
電極層2にプローブを固定して4端子法で端子間抵抗値
を求めた。また、TCR特性は、チップ抵抗器を恒温槽
に入れて25℃と125℃の抵抗値を測定し、その変化
率を求めた。高温放置における抵抗値変化は、焼成抵抗
体に図10,11に示すような保護層11として樹脂を
コート(層厚約50μm)、160℃で1000時間放
置したときの抵抗値変化率を求めた。
Hereinafter, a method of evaluating a chip resistor will be described. 3. The electrode distance between the upper electrode layers 2 of the chip resistor is set to 4.
The thickness of the fired resistor was set to 2.5 mm, the probe was fixed to the upper electrode layer 2, and the inter-terminal resistance was determined by a four-terminal method. The TCR characteristics were obtained by placing the chip resistor in a thermostat, measuring the resistance values at 25 ° C. and 125 ° C., and calculating the rate of change. The resistance change during high-temperature storage was determined by coating the fired resistor with a resin as protective layer 11 as shown in FIGS. 10 and 11 (layer thickness: about 50 μm) and leaving it at 160 ° C. for 1000 hours. .

【0053】作製したチップ抵抗器の断面部を走査電子
顕微鏡、電子線マイクロアナライザ、X線微小回折計を
用いて構造を明らかにした。
The structure of the cross section of the manufactured chip resistor was clarified using a scanning electron microscope, an electron beam microanalyzer, and an X-ray micro diffractometer.

【0054】結果を(表4)に示す。The results are shown in (Table 4).

【0055】[0055]

【表4】 [Table 4]

【0056】(表4)より明らかなように本実施の形態
のチップ抵抗器によれば、抵抗層を両面に形成すること
によって低抵抗値、低TCR、高信頼性のチップ抵抗器
が得られ、しかも抵抗体層の焼成粒子径が40μm以
下、層厚が30μm以下のため、YAGレーザーによる
トリミングを行うことができる。一般に金属箔や金属線
であればレーザーのエネルギーを反射するためレーザー
トリミングを行うことができず、また、サンドブラスト
等のトリミングでは、簡単にしかも高精度のトリミング
を行うことができず、本実施の形態のチップ抵抗器は非
常に有効的なものである。
As is clear from Table 4, according to the chip resistor of the present embodiment, a chip resistor having a low resistance value, a low TCR and a high reliability can be obtained by forming a resistance layer on both sides. Moreover, since the fired particle diameter of the resistor layer is 40 μm or less and the layer thickness is 30 μm or less, trimming by a YAG laser can be performed. In general, laser trimming cannot be performed for metal foil or metal wire because the laser energy is reflected, and trimming such as sand blasting cannot be performed easily and with high precision. A form of chip resistor is very effective.

【0057】(実施の形態5)図5は本発明の第5の実
施の形態におけるチップ抵抗器の断面模式図である。図
において、3は抵抗層であり、8は(表5)に示すよう
な合金組成よりなる金属箔8(6.4×3.2mm、厚さ
=0.04mm)である。
(Embodiment 5) FIG. 5 is a schematic sectional view of a chip resistor according to a fifth embodiment of the present invention. In the drawing, 3 is a resistance layer, and 8 is a metal foil 8 (6.4 × 3.2 mm, thickness = 0.04 mm) having an alloy composition as shown in (Table 5).

【0058】なお、抵抗層3用の抵抗体ペーストの作製
は、実施の形態4と同様の方法で行なった。
The production of the resistor paste for the resistance layer 3 was performed in the same manner as in the fourth embodiment.

【0059】以下に、チップ抵抗器の作製方法について
示す。まず抵抗層3を形成する抵抗体ペーストを金属箔
8上に印刷し、100℃の温度で10分間乾燥させた
後、窒素雰囲気にて900℃−10分間焼成し、図5の
ようなチップ抵抗器を作製した。
Hereinafter, a method of manufacturing a chip resistor will be described. First, a resistor paste for forming the resistor layer 3 is printed on the metal foil 8, dried at a temperature of 100 ° C. for 10 minutes, and baked in a nitrogen atmosphere at 900 ° C. for 10 minutes to obtain a chip resistor as shown in FIG. A vessel was made.

【0060】チップ抵抗器の評価方法については、実施
の形態4と同様の方法で行ない、その結果を(表5)に
示す。
The evaluation method of the chip resistor is the same as that of the fourth embodiment, and the results are shown in Table 5.

【0061】[0061]

【表5】 [Table 5]

【0062】(実施の形態6)図6は本発明の第6の実
施の形態におけるチップ抵抗器の断面模式図である。図
において3は抵抗層で、8は(表6)に示すような金属
箔であり、方形の基板1の両面に(表6)に示すような
合金組成よりなる抵抗体ペーストを用いてスクリーン印
刷などの厚膜形成技術により印刷形成している。次に、
この抵抗層3の両端部に抵抗層3と面接触するように上
面電極層2を抵抗層3と同じ方法で印刷形成し、さらに
基板1の両側面に少なくとも上面電極層2の一部を覆う
ように一対のコ字状の端面電極層5を形成してこれらを
中性雰囲気もしくは還元雰囲気中にて同時焼成してい
る。
(Embodiment 6) FIG. 6 is a schematic sectional view of a chip resistor according to a sixth embodiment of the present invention. In the figure, reference numeral 3 denotes a resistance layer, 8 denotes a metal foil as shown in (Table 6), and screen printing is performed on both surfaces of the rectangular substrate 1 using a resistor paste having an alloy composition as shown in (Table 6). Printing is performed by a thick film forming technique such as that described above. next,
The upper electrode layer 2 is printed and formed on both ends of the resistance layer 3 in the same manner as the resistance layer 3 so as to be in surface contact with the resistance layer 3, and at least both sides of the substrate 1 cover at least a part of the upper electrode layer 2. Thus, a pair of U-shaped end face electrode layers 5 are formed, and these are simultaneously fired in a neutral atmosphere or a reducing atmosphere.

【0063】なお、抵抗層3用の抵抗体ペーストの作製
および上面電極層2用の電極ペーストの作製について
は、実施の形態4と同様の方法で行なった。
The preparation of the resistor paste for the resistance layer 3 and the preparation of the electrode paste for the upper electrode layer 2 were performed in the same manner as in the fourth embodiment.

【0064】以下に、チップ抵抗器の作製方法について
示す。まず基板1(96%アルミナ基板6.4×3.2
mm)上に金属箔8(3.8×2.3mm、厚さ=0.02
mm)を接着等で固定させ、その上に抵抗層3を形成する
抵抗体ペーストを印刷し、100℃の温度で10分間乾
燥させた。次に、上面電極層2を形成する電極ペースト
を抵抗層3の上面に面接触する構造になるようにスクリ
ーン印刷し乾燥させた。次に端面電極層5として市販の
銅電極ペーストを用いて端面に膜厚約50〜100μm
になるように塗布し、その後これらを窒素雰囲気にて9
00℃−10分間焼成して図6のようなチップ抵抗器を
作製した。
Hereinafter, a method of manufacturing a chip resistor will be described. First, the substrate 1 (96% alumina substrate 6.4 × 3.2
mm) on a metal foil 8 (3.8 × 2.3 mm, thickness = 0.02)
mm) was fixed by bonding or the like, and a resistor paste for forming the resistor layer 3 was printed thereon and dried at a temperature of 100 ° C. for 10 minutes. Next, an electrode paste for forming the upper electrode layer 2 was screen-printed and dried so as to have a structure in which the electrode paste was in surface contact with the upper surface of the resistance layer 3. Next, a commercially available copper electrode paste was used as the end face electrode layer 5 to form a film having a thickness of about 50 to 100 μm on the end face.
And then apply them in a nitrogen atmosphere for 9 hours.
Baking was performed at 00 ° C. for 10 minutes to produce a chip resistor as shown in FIG.

【0065】チップ抵抗器の評価方法については、実施
の形態4と同様の方法で行ない、その結果を(表6)に
示す。
The evaluation method of the chip resistor is the same as that of the fourth embodiment, and the results are shown in (Table 6).

【0066】[0066]

【表6】 [Table 6]

【0067】(実施の形態7)図7は本発明の第7の実
施の形態におけるチップ抵抗器の断面模式図ある。
(Embodiment 7) FIG. 7 is a schematic sectional view of a chip resistor according to a seventh embodiment of the present invention.

【0068】なお、本実施の形態は、第6の実施の形態
の金属箔8に代え、(表7)に示されるような金属線9
を用いた例を示しており、金属線9として直径=0.6
mm、長さ=3.8mmのものを用い、基板1上に設けられ
たスリット(図示せず)にはまり込めるように構成され
ている。
In this embodiment, a metal wire 9 as shown in (Table 7) is used instead of the metal foil 8 of the sixth embodiment.
Is shown, and the diameter of the metal wire 9 is 0.6.
mm, length = 3.8 mm, and is configured to fit into a slit (not shown) provided on the substrate 1.

【0069】チップ抵抗器の評価方法については、実施
の形態4と同様の方法で行ない、その結果を(表7)に
示す。
The evaluation method of the chip resistor is performed in the same manner as in the fourth embodiment, and the results are shown in (Table 7).

【0070】[0070]

【表7】 [Table 7]

【0071】(実施の形態8)図8は本発明の第8の実
施の形態におけるチップ抵抗器の断面模式図である。図
において3は抵抗層で、8は(表8)に示すような金属
箔であり、方形の基板1のもう一方の片面には(表8)
に示すような合金組成よりなる抵抗体ペーストを用いて
スクリーン印刷などの厚膜形成技術により印刷形成して
いる。次に、この抵抗層3の両端部に抵抗層3と面接触
するように上面電極層2を抵抗層3と同じ方法で印刷形
成し、さらに基板1の両側面に少なくとも上面電極層2
の一部を覆うように一対のコ字状の端面電極層5を形成
して、これらを中性雰囲気もしくは還元雰囲気中にて同
時焼成している。
(Eighth Embodiment) FIG. 8 is a schematic sectional view of a chip resistor according to an eighth embodiment of the present invention. In the figure, 3 is a resistance layer, 8 is a metal foil as shown in (Table 8), and the other side of the rectangular substrate 1 is (Table 8)
Are formed by a thick film forming technique such as screen printing using a resistor paste having an alloy composition as shown in FIG. Next, the upper electrode layer 2 is printed and formed on both ends of the resistance layer 3 in the same manner as the resistance layer 3 so as to make surface contact with the resistance layer 3.
A pair of U-shaped end face electrode layers 5 are formed so as to cover a part thereof, and these are simultaneously fired in a neutral atmosphere or a reducing atmosphere.

【0072】なお、抵抗層3用の抵抗体ペーストの作製
および上面電極層2用の電極ペーストの作製について
は、実施の形態4と同様の方法で行なった。
The production of the resistor paste for the resistance layer 3 and the production of the electrode paste for the upper electrode layer 2 were performed in the same manner as in the fourth embodiment.

【0073】以下にチップ抵抗器の作製方法について示
す。まず基板1(96%アルミナ基板6.4×3.2m
m)の片面に金属箔8(6.4×2.5mm、厚さ=0.
1mm)を接着等で固定し、抵抗層3を形成する抵抗体ペ
ーストを金属箔8とは反対の面に印刷し、100℃の温
度で10分間乾燥させた。次に上面電極層2を形成する
電極ペーストを抵抗層3の上面に面接触する構造になる
ようにスクリーン印刷形成し乾燥させた。ついで端面電
極層5として市販の銅電極ペーストを用いて端面に膜厚
約50〜100μmになるように塗布し、その後、これ
らを窒素雰囲気にて900℃−10分間焼成して図8の
ようなチップ抵抗器を作製した。
A method for manufacturing a chip resistor will be described below. First, the substrate 1 (96% alumina substrate 6.4 × 3.2 m
m) on one side of a metal foil 8 (6.4 × 2.5 mm, thickness = 0.
1 mm) was fixed by bonding or the like, and a resistor paste for forming the resistor layer 3 was printed on the surface opposite to the metal foil 8 and dried at a temperature of 100 ° C. for 10 minutes. Next, an electrode paste for forming the upper electrode layer 2 was screen-printed and dried so as to have a structure in which the electrode paste was in surface contact with the upper surface of the resistance layer 3. Next, a commercially available copper electrode paste is applied as the end face electrode layer 5 to the end face so as to have a thickness of about 50 to 100 μm, and then these are baked in a nitrogen atmosphere at 900 ° C. for 10 minutes, as shown in FIG. A chip resistor was manufactured.

【0074】チップ抵抗器の評価方法については、実施
の形態4と同様の方法で行ない、その結果を(表8)に
示す。
The evaluation method of the chip resistor is performed in the same manner as in the fourth embodiment, and the results are shown in (Table 8).

【0075】[0075]

【表8】 [Table 8]

【0076】(実施の形態9)図9は本発明の第9の実
施の形態におけるチップ抵抗器の断面模式図である。図
において3は抵抗層で、9は(表9)に示すような金属
線であり、方形の基板1の両面に(表8)に示すような
合金組成よりなる抵抗体ペーストを用いてスクリーン印
刷などの厚膜形成技術により印刷形成している。次に、
この抵抗層3の両端部に抵抗層3と面接触するように上
面電極層2を抵抗層3と同じ方法で印刷形成し、さらに
基板1の両側面に少なくとも両面に設けられた上面電極
層2の一部を覆うように一対のコ字状の端面電極層5を
形成して、これらを中性雰囲気もしくは還元雰囲気中に
て同時焼成している。
(Embodiment 9) FIG. 9 is a schematic sectional view of a chip resistor according to a ninth embodiment of the present invention. In the figure, 3 is a resistance layer, 9 is a metal wire as shown in (Table 9), and is screen-printed on both surfaces of the rectangular substrate 1 using a resistor paste having an alloy composition as shown in (Table 8). Printing is performed by a thick film forming technique such as that described above. next,
The upper surface electrode layer 2 is printed and formed on both ends of the resistance layer 3 in the same manner as the resistance layer 3 so as to be in surface contact with the resistance layer 3, and the upper surface electrode layers 2 provided on at least both surfaces on both sides of the substrate 1. A pair of U-shaped end face electrode layers 5 are formed so as to cover a part thereof, and these are simultaneously fired in a neutral atmosphere or a reducing atmosphere.

【0077】なお、抵抗層3用の抵抗体ペーストの作製
および上面電極層2用の電極ペーストの作製については
実施の形態4と同様の方法で行なった。
The preparation of the resistor paste for the resistance layer 3 and the preparation of the electrode paste for the upper electrode layer 2 were performed in the same manner as in the fourth embodiment.

【0078】以下に、チップ抵抗器の作製方法について
示す。まず基板1(96%アルミナ基板6.4×3.2
mm)の片面に設けられたスリット(図示せず)に金属線
9(直径=0.6mm、長さ=3.8mm)を挿入固定す
る。次に、抵抗層3を形成する抵抗体ペーストをその両
面に印刷し、100℃の温度で10分間乾燥させた。次
に、上面電極層2を形成する電極ペーストを両抵抗層3
の上面に面接触する構造になるようにスクリーン印刷形
成し乾燥させた。ついで端面電極層5として市販の銅電
極ペーストを用いて端面に膜厚約50〜100μmにな
るように塗布し、その後、これらを窒素雰囲気にて90
0℃−10分間焼成して図9のようなチップ抵抗器を作
製した。
Hereinafter, a method of manufacturing a chip resistor will be described. First, the substrate 1 (96% alumina substrate 6.4 × 3.2
A metal wire 9 (diameter = 0.6 mm, length = 3.8 mm) is inserted and fixed in a slit (not shown) provided on one surface of the metal wire 9). Next, a resistor paste for forming the resistor layer 3 was printed on both sides and dried at a temperature of 100 ° C. for 10 minutes. Next, the electrode paste for forming the upper electrode layer 2 is applied to both resistance layers 3.
Was formed by screen printing so as to have a structure in which it was in surface contact with the upper surface of the substrate, and dried. Then, a commercially available copper electrode paste is applied as the end face electrode layer 5 to the end face so as to have a film thickness of about 50 to 100 μm.
Baking was performed at 0 ° C. for 10 minutes to produce a chip resistor as shown in FIG.

【0079】チップ抵抗器の評価方法については、実施
の形態4と同様の方法で行ない、その結果を(表9)に
示す。
The evaluation method of the chip resistor is performed in the same manner as in the fourth embodiment, and the results are shown in (Table 9).

【0080】[0080]

【表9】 [Table 9]

【0081】なお、実施の形態4〜9では端面電極層5
として上裏面抵抗体の導通をとる例について示したが、
基板1にスルーホール等を形成し金属ペーストや金属を
埋めて導通させて低抵抗チップ抵抗器を形成することも
可能である。また、金属箔あるいは金属線を用いる場
合、基板1に凹凸(スリット)をつけて凹部に金属箔、
金属線を固定して抵抗器を形成すると接着等の手間が省
けるとともに、接着剤に含まれる特性に影響を与えるよ
うな物質を用いずにそれらを確実に固定することがで
き、非常に有効である。
In the fourth to ninth embodiments, the end face electrode layer 5
As an example, the conduction of the upper and lower resistors is taken,
It is also possible to form a low-resistance chip resistor by forming a through-hole or the like in the substrate 1 and burying a metal paste or metal to make it conductive. When a metal foil or a metal wire is used, the substrate 1 is provided with irregularities (slits), and
Forming a resistor by fixing a metal wire saves time and effort such as bonding, and also allows them to be securely fixed without using substances that affect the properties of the adhesive. is there.

【0082】また、本実施の形態では、YAGレーザー
によるトリミングの例を説明したが、その他のレーザー
によるトリミングを行なっても同様の効果が得られるこ
とは言ういうまでもなく、抵抗体層の膜厚をそのレーザ
ーによるトリミングが可能な範囲に形成すればよく、特
に焼成粒子径が40μm以下、層厚が30μm以下の場
合が好ましいことが実験的に見い出されている。
Further, in this embodiment, an example of trimming with a YAG laser has been described, but it goes without saying that the same effect can be obtained by performing trimming with another laser. It has been experimentally found that the thickness may be formed in such a range that the laser can be trimmed, and it is particularly preferable that the calcined particle diameter is 40 μm or less and the layer thickness is 30 μm or less.

【0083】[0083]

【発明の効果】以上のように、本発明によれば、抵抗層
と上面電極層の接合が金属接合で行なわれるため、その
界面には特性に影響を与えるような不純物が介在せず、
銅/ニッケル合金の材料特性を十分に生かした低抵抗、
低TCR特性を有し、かつ耐熱特性に優れた高信頼性の
優れたチップ抵抗器が実現できる。
As described above, according to the present invention, since the resistance layer and the upper electrode layer are bonded by metal bonding, no impurity affecting the characteristics is present at the interface.
Low resistance, making full use of the material properties of copper / nickel alloys,
A highly reliable chip resistor having low TCR characteristics and excellent heat resistance can be realized.

【0084】また、焼成抵抗体層の焼結粒子径を30μ
m以下で、かつその膜厚が40μm以下になるように構
成されているため、レーザーによるトリミングが可能と
なり、サンドブラスト等による研摩に比べ非常に簡単に
しかも精度良くトリミングを行なうことが可能となり、
非常に安価でかつ高精度のチップ抵抗器が実現できる。
Further, the sintered particle diameter of the fired resistor layer was set to 30 μm.
m or less, and the film thickness is 40 μm or less, so that it is possible to perform trimming with a laser, and it is possible to perform trimming very easily and accurately compared to polishing by sandblasting or the like,
A very inexpensive and highly accurate chip resistor can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態におけるチップ抵抗
器の模式断面図
FIG. 1 is a schematic sectional view of a chip resistor according to a first embodiment of the present invention.

【図2】同実施の形態の製造工程図FIG. 2 is a manufacturing process diagram of the embodiment.

【図3】本発明の第3の実施の形態におけるチップ抵抗
器の模式断面図
FIG. 3 is a schematic sectional view of a chip resistor according to a third embodiment of the present invention.

【図4】本発明の第4の実施の形態におけるチップ抵抗
器の模式断面図
FIG. 4 is a schematic sectional view of a chip resistor according to a fourth embodiment of the present invention.

【図5】本発明の第5の実施の形態におけるチップ抵抗
器の模式断面図
FIG. 5 is a schematic sectional view of a chip resistor according to a fifth embodiment of the present invention.

【図6】本発明の第6の実施の形態におけるチップ抵抗
器の模式断面図
FIG. 6 is a schematic sectional view of a chip resistor according to a sixth embodiment of the present invention.

【図7】本発明の第7の実施の形態におけるチップ抵抗
器の模式断面図
FIG. 7 is a schematic sectional view of a chip resistor according to a seventh embodiment of the present invention.

【図8】本発明の第8の実施の形態におけるチップ抵抗
器の模式断面図
FIG. 8 is a schematic sectional view of a chip resistor according to an eighth embodiment of the present invention.

【図9】本発明の第9の実施の形態におけるチップ抵抗
器の模式断面図
FIG. 9 is a schematic sectional view of a chip resistor according to a ninth embodiment of the present invention.

【図10】本発明の第4の実施の形態におけるチップ抵
抗器に保護層として樹脂コーティングが施された様子を
示す斜視図
FIG. 10 is a perspective view showing a state where a resin coating is applied as a protective layer to a chip resistor according to a fourth embodiment of the present invention.

【図11】同一部切欠断面図FIG. 11 is a cutaway sectional view of the same part.

【図12】従来のチップ抵抗器の構成を示す斜視図FIG. 12 is a perspective view showing a configuration of a conventional chip resistor.

【図13】同A−A’断面図FIG. 13 is a sectional view taken along line A-A ′ of FIG.

【符号の説明】[Explanation of symbols]

1 基板 2 上面電極層 3 抵抗層 4 保護膜層 5 端面電極層 6 Niめっき膜 7 はんだめっき膜 8 下面電極層 DESCRIPTION OF SYMBOLS 1 Substrate 2 Upper electrode layer 3 Resistance layer 4 Protective film layer 5 Edge electrode layer 6 Ni plating film 7 Solder plating film 8 Lower electrode layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 尚継 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Naotsugu Yoneda 1006 Kazuma Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd.

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板と、この絶縁基板の少なくとも
片面に設けられた銅/ニッケル合金粉およびガラスフリ
ットからなる抵抗層と、この抵抗層の両端部にそれぞれ
上面から面接触するように設けられた一対の上面電極層
と、この上面電極層の少なくとも一部を覆うように前記
絶縁基板の両側面に設けられた一対の端面電極とを備
え、前記抵抗層と前記上面電極層との接合が金属接合で
あることを特徴とするチップ抵抗器。
1. An insulating substrate, a resistive layer made of copper / nickel alloy powder and glass frit provided on at least one surface of the insulating substrate, and provided at both ends of the resistive layer so as to be in surface contact with each other from above. A pair of upper surface electrode layers, and a pair of end surface electrodes provided on both side surfaces of the insulating substrate so as to cover at least a part of the upper surface electrode layer, and the bonding between the resistance layer and the upper surface electrode layer is provided. A chip resistor, which is a metal junction.
【請求項2】 上面電極層の抵抗値が抵抗層より低いこ
とを特徴とする請求項1記載のチップ抵抗器。
2. The chip resistor according to claim 1, wherein the upper electrode layer has a lower resistance value than the resistance layer.
【請求項3】 上面電極層が銅電極または銀電極からな
ることを特徴とする請求項2記載のチップ抵抗器。
3. The chip resistor according to claim 2, wherein the upper electrode layer comprises a copper electrode or a silver electrode.
【請求項4】 絶縁基板と、この絶縁基板の少なくとも
片面の両端部に設けられた一対の下面電極層と、この一
対の下面電極層をつなぐように設けられた銅/ニッケル
合金粉およびガラスフリットからなる抵抗層と、この抵
抗層の前記下面電極層と対向する両端部にそれぞれ上面
から面接触するように設けられた一対の上面電極層と、
この上面電極層の少なくとも一部を覆うように前記絶縁
基板の両側面に設けられた一対の端面電極とを備え、前
記抵抗層と前記上面電極層との接合が金属接合であるこ
とを特徴とするチップ抵抗器。
4. An insulating substrate, a pair of lower electrode layers provided on both ends of at least one surface of the insulating substrate, and a copper / nickel alloy powder and a glass frit provided to connect the pair of lower electrode layers. And a pair of upper surface electrode layers provided at both ends of the resistance layer facing the lower surface electrode layer so as to be in surface contact with each other,
A pair of end electrodes provided on both side surfaces of the insulating substrate so as to cover at least a part of the upper electrode layer, wherein a junction between the resistance layer and the upper electrode layer is a metal junction. Chip resistor.
【請求項5】 上面電極層および下面電極層の抵抗値が
抵抗層より低いことを特徴とする請求項4記載のチップ
抵抗器。
5. The chip resistor according to claim 4, wherein the upper electrode layer and the lower electrode layer have lower resistance values than the resistance layer.
【請求項6】 上面電極層および下面電極層が銅電極ま
たは銀電極からなることを特徴とする請求項4記載のチ
ップ抵抗器。
6. The chip resistor according to claim 4, wherein the upper electrode layer and the lower electrode layer are made of a copper electrode or a silver electrode.
【請求項7】 絶縁基板の少なくとも片面に銅/ニッケ
ル合金粉およびガラスフリットからなる抵抗層を形成す
る工程と、この抵抗層の両端部にそれぞれ上面から面接
触するように一対の上面電極層を形成し、焼成する工程
と、焼結形成された上面電極層の少なくとも一部を覆う
ように前記絶縁基板の両側面に一対の端面電極を形成す
る工程とを有し、焼結形成された抵抗層と上面電極層と
が金属接合により接合されていることを特徴とするチッ
プ抵抗器の製造方法。
7. A step of forming a resistive layer made of copper / nickel alloy powder and glass frit on at least one surface of an insulating substrate, and forming a pair of upper electrode layers so that both ends of the resistive layer are in surface contact with the upper surface, respectively. Forming and firing, and forming a pair of end surface electrodes on both side surfaces of the insulating substrate so as to cover at least a portion of the sintered upper surface electrode layer, A method for manufacturing a chip resistor, wherein the layer and the upper electrode layer are joined by metal joining.
【請求項8】 抵抗層および上面電極層を窒素雰囲気下
でまたは水素を含んだ還元雰囲気下で600〜1000
℃の温度で焼結形成することを特徴とする請求項7記載
のチップ抵抗器の製造方法。
8. The method according to claim 6, wherein the resistance layer and the upper electrode layer are formed in a nitrogen atmosphere or a reducing atmosphere containing hydrogen in a range of 600 to 1000.
The method for manufacturing a chip resistor according to claim 7, wherein the chip resistor is formed by sintering at a temperature of ° C.
【請求項9】 絶縁基板の少なくとも片面の両端部に一
対の下面電極層を形成する工程と、この一対の下面電極
層をつなぐように銅/ニッケル合金粉およびガラスフリ
ットからなる抵抗層を形成する工程と、この抵抗層の両
端部にそれぞれ上面から面接触するように一対の上面電
極層を形成し、焼成する工程と、焼結形成された上面電
極層の少なくとも一部を覆うように前記絶縁基板の両側
面に一対の端面電極を形成する工程とを有し、焼結形成
された下面電極層と抵抗層および抵抗層と上面電極層と
がそれぞれ金属接合により接合されていることを特徴と
するチップ抵抗器の製造方法。
9. A step of forming a pair of lower electrode layers on both ends of at least one surface of an insulating substrate, and forming a resistance layer made of copper / nickel alloy powder and glass frit so as to connect the pair of lower electrode layers. Forming a pair of upper electrode layers so as to be in surface contact with both ends of the resistive layer, respectively, from the upper surface, and sintering the insulating layer, and insulating the cover so as to cover at least a part of the sintered upper electrode layer. Forming a pair of end electrodes on both side surfaces of the substrate, wherein the sintered lower surface electrode layer and the resistance layer and the resistance layer and the upper surface electrode layer are respectively joined by metal joining. To manufacture chip resistors.
【請求項10】 抵抗層および上面電極層を窒素雰囲気
下でまたは水素を含んだ還元雰囲気下で600〜100
0℃の温度で焼結形成することを特徴とする請求項9記
載のチップ抵抗器の製造方法。
10. The resistive layer and the upper electrode layer are formed in a nitrogen atmosphere or a reducing atmosphere containing hydrogen in a range of 600 to 100.
The method for manufacturing a chip resistor according to claim 9, wherein the chip resistor is formed by sintering at a temperature of 0 ° C.
【請求項11】 セラミック基板の両面に設けられ少な
くとも銅/ニッケル合金粉末からなる焼結形成された焼
成抵抗体層と、この両面の焼成抵抗体層のそれぞれの両
端部の一部を少なくとも覆うように設けられた端子電極
と、この端子電極のそれぞれの両端部の一部を少なくと
も覆うように前記セラミック基板の両側面に設けられた
端面電極とを備え、前記セラミック基板の少なくとも片
面に設けられた焼成抵抗体層の焼結粒子径が30μm以
下で、かつその膜厚が40μm以下であることを特徴と
するチップ抵抗器。
11. A fired resistor layer provided on both sides of a ceramic substrate and formed by sintering and made of at least copper / nickel alloy powder, and at least a part of each of both end portions of the fired resistor layer on both surfaces. And terminal electrodes provided on both side surfaces of the ceramic substrate so as to cover at least a part of each of both ends of the terminal electrode, and provided on at least one surface of the ceramic substrate. A chip resistor, wherein the sintered resistor layer has a sintered particle diameter of 30 μm or less and a film thickness of 40 μm or less.
【請求項12】 少なくとも銅/ニッケルまたはニッケ
ル/クロムからなる金属箔と、この金属箔上に設けられ
少なくとも銅/ニッケルからなる焼結形成された焼成抵
抗体層とを備え、前記焼成抵抗体層の焼結粒子径が30
μm以下で、かつその膜厚が40μm以下であることを
特徴とするチップ抵抗器。
12. A fired resistor layer comprising: a metal foil made of at least copper / nickel or nickel / chromium; and a fired resistor layer formed on the metal foil and formed by sintering made of at least copper / nickel. Of sintered particles of 30
A chip resistor having a thickness of 40 μm or less and a thickness of 40 μm or less.
【請求項13】 セラミック基板の少なくとも片面に設
けられた少なくとも銅/ニッケルまたはニッケル/クロ
ムからなる金属箔と、この金属箔上に設けられ少なくと
も銅ニッケルからなる焼結形成された焼成抵抗体層と、
この焼成抵抗体層のそれぞれの両端部の一部を少なくと
も覆うように設けられた一対の端子電極と、この端子電
極のそれぞれの両端部の一部を少なくとも覆うように前
記セラミック基板の両側面に設けられた端面電極とを備
え、前記焼成抵抗体層の焼結粒子径が30μm以下で、
かつその膜厚が40μm以下であることを特徴とするチ
ップ抵抗器。
13. A metal foil made of at least copper / nickel or nickel / chromium provided on at least one side of a ceramic substrate, and a sintered resistor layer made of at least copper nickel provided on the metal foil and formed by sintering. ,
A pair of terminal electrodes provided so as to cover at least a part of each of both ends of the fired resistor layer, and on both side surfaces of the ceramic substrate so as to cover at least a part of each of the both ends of the terminal electrode. Provided end face electrode, the sintered particle diameter of the fired resistor layer is 30μm or less,
A chip resistor having a thickness of 40 μm or less.
【請求項14】 金属箔に代え少なくとも銅/ニッケル
またはニッケル/クロムからなる金属線を用いたことを
特徴とする請求項13記載のチップ抵抗器。
14. The chip resistor according to claim 13, wherein a metal wire made of at least copper / nickel or nickel / chromium is used instead of the metal foil.
【請求項15】 セラミック基板の片面に設けられた少
なくとも銅/ニッケルまたはニッケル/クロムからなる
金属箔と、もう一方の片面に設けられ少なくとも銅/ニ
ッケルからなる焼結形成された焼成抵抗体層と、この焼
成抵抗体層のそれぞれの両端部の一部を少なくとも覆う
ように設けられた一対の端子電極と、この端子電極のそ
れぞれの両端部の一部および金属箔の両端部の一部を少
なくとも覆うように前記セラミック基板の両側面に設け
られた端面電極とを備え、前記焼成抵抗体層の焼結粒子
径が30μm以下で、かつその膜厚が40μm以下であ
ることを特徴とするチップ抵抗器。
15. A metal foil made of at least copper / nickel or nickel / chromium provided on one side of a ceramic substrate, and a sintered resistor layer made of sintered and made of at least copper / nickel provided on the other side. A pair of terminal electrodes provided so as to cover at least a part of each end of the fired resistor layer, at least a part of each end of the terminal electrode and a part of both ends of the metal foil. An end surface electrode provided on both side surfaces of the ceramic substrate so as to cover the ceramic substrate, wherein the sintered resistor layer has a sintered particle diameter of 30 μm or less and a film thickness of 40 μm or less. vessel.
【請求項16】 セラミック基板の片面に設けられた少
なくとも銅/ニッケルまたはニッケル/クロムからなる
金属線と、もう一方の片面および前記金属線の上面に設
けられ少なくとも銅/ニッケルからなる焼結形成された
焼成抵抗体層と、この両面の焼成抵抗体層のそれぞれの
両端部の一部を少なくとも覆うように設けられた端子電
極と、この端子電極のそれぞれの両端部の一部を少なく
とも覆うように前記セラミック基板の両側面に設けられ
た端面電極とを備え、前記2つの焼成抵抗体層の少なく
とも一方の焼結粒子径が30μm以下で、かつその膜厚
が40μm以下であることを特徴とするチップ抵抗器。
16. A metal wire made of at least copper / nickel or nickel / chromium provided on one surface of a ceramic substrate, and a sintered wire made of at least copper / nickel provided on the other surface and the upper surface of said metal wire. The fired resistor layer, and terminal electrodes provided so as to cover at least a part of both ends of the fired resistor layers on both sides, and at least a part of each of both end parts of the terminal electrode. End electrodes provided on both side surfaces of the ceramic substrate, wherein at least one of the two fired resistor layers has a sintered particle diameter of 30 μm or less and a film thickness of 40 μm or less. Chip resistor.
【請求項17】 その端面電極の少なくとも一部を残し
て樹脂でその全体を覆うことを特徴とする請求項11〜
16のいずれかに記載されたチップ抵抗器。
17. The semiconductor device according to claim 11, wherein at least a part of the end face electrode is covered with a resin except for at least a part thereof.
16. The chip resistor according to any one of 16).
【請求項18】 セラミック基板の両面に少なくとも銅
/ニッケル合金粉末からなる抵抗体層を形成する工程
と、この抵抗体層のそれぞれの両端部の一部を少なくと
も覆うように端子電極を形成する工程と、この端子電極
のそれぞれの両端部の一部を少なくとも覆うように前記
セラミック基板の両側面に端面電極を形成後、これを焼
成する工程と、この焼成された抵抗体をトリミングする
工程とを備え、前記セラミック基板の少なくとも片面に
設けられた抵抗体層の膜厚をレーザーによるトリミング
が行える膜厚範囲内に形成したことを特徴とするチップ
抵抗器の製造方法。
18. A step of forming a resistor layer made of at least copper / nickel alloy powder on both surfaces of a ceramic substrate, and a step of forming terminal electrodes so as to cover at least a part of both ends of the resistor layer. Forming an end face electrode on both sides of the ceramic substrate so as to cover at least a part of each of both end portions of the terminal electrode, firing the same, and trimming the fired resistor. A resistor layer provided on at least one side of the ceramic substrate, wherein the resistor layer has a thickness within a range in which laser trimming is possible.
【請求項19】 少なくとも銅/ニッケルまたはニッケ
ル/クロムからなる金属箔上に、少なくとも銅/ニッケ
ルからなる抵抗体層を形成し、焼成後トリミングを行う
際に、抵抗体層の膜厚をレーザーによるトリミングが行
える膜厚範囲内に形成したことを特徴とするチップ抵抗
器の製造方法。
19. A resistor layer made of at least copper / nickel is formed on a metal foil made of at least copper / nickel or nickel / chromium. When trimming is performed after firing, the thickness of the resistor layer is adjusted by laser. A method for manufacturing a chip resistor, wherein the chip resistor is formed within a thickness range in which trimming is possible.
【請求項20】 セラミック基板の少なくとも片面に少
なくとも銅/ニッケルまたはニッケル/クロムからなる
金属箔または金属線を形成する工程と、この金属箔上ま
たは金属線上に少なくとも銅/ニッケルからなる抵抗体
層を形成する工程と、この抵抗体層の両端部の一部を少
なくとも覆うように一対の端子電極を形成する工程と、
この端子電極のそれぞれの両端部の一部および金属箔ま
たは金属線の両端部の一部を少なくとも覆うように前記
セラミック基板の両側面に端面電極を形成後、これを焼
成する工程と、この焼成された抵抗体をトリミングする
工程とを備え、前記セラミック基板の少なくとも片面に
設けられた抵抗体層の膜厚をレーザーによるトリミング
が行える膜厚範囲内に形成したことを特徴とするチップ
抵抗器の製造方法。
20. A step of forming a metal foil or a metal wire made of at least copper / nickel or nickel / chromium on at least one surface of a ceramic substrate, and forming a resistor layer made of at least copper / nickel on the metal foil or the metal wire. Forming, and forming a pair of terminal electrodes so as to cover at least a part of both ends of the resistor layer,
Forming end electrodes on both side surfaces of the ceramic substrate so as to cover at least a part of both ends of each of the terminal electrodes and a part of both ends of the metal foil or the metal wire, and firing the same; Trimming the obtained resistor, wherein the thickness of the resistor layer provided on at least one surface of the ceramic substrate is formed in a thickness range that can be trimmed by laser. Production method.
JP24503897A 1996-09-11 1997-09-10 Chip resistor and manufacturing method thereof Expired - Fee Related JP3915188B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24503897A JP3915188B2 (en) 1996-09-11 1997-09-10 Chip resistor and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-240294 1996-09-11
JP24029496 1996-09-11
JP24503897A JP3915188B2 (en) 1996-09-11 1997-09-10 Chip resistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10144501A true JPH10144501A (en) 1998-05-29
JP3915188B2 JP3915188B2 (en) 2007-05-16

Family

ID=26534661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24503897A Expired - Fee Related JP3915188B2 (en) 1996-09-11 1997-09-10 Chip resistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3915188B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007034759A1 (en) * 2005-09-21 2007-03-29 Koa Corporation Chip resistor
WO2007034874A1 (en) * 2005-09-21 2007-03-29 Koa Corporation Chip resistor
WO2018061961A1 (en) * 2016-09-27 2018-04-05 パナソニックIpマネジメント株式会社 Chip resistor
WO2022075238A1 (en) * 2020-10-06 2022-04-14 パナソニックIpマネジメント株式会社 Chip resistor and method for producing same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782173B2 (en) 2005-09-21 2010-08-24 Koa Corporation Chip resistor
WO2007034759A1 (en) * 2005-09-21 2007-03-29 Koa Corporation Chip resistor
JP2007088162A (en) * 2005-09-21 2007-04-05 Koa Corp Chip resistor
DE112006002517T5 (en) 2005-09-21 2008-08-14 Koa Corp., Ina Chip Resistor
DE112006002516T5 (en) 2005-09-21 2008-08-21 Koa Corp., Ina Chip Widertand
US7782174B2 (en) 2005-09-21 2010-08-24 Koa Corporation Chip resistor
WO2007034874A1 (en) * 2005-09-21 2007-03-29 Koa Corporation Chip resistor
DE112006002516B4 (en) 2005-09-21 2021-12-09 Koa Corp. Chip resistor and mounting structure for a chip resistor
US10839989B2 (en) 2016-09-27 2020-11-17 Panasonic Intellectual Property Management Co., Ltd. Chip resistor
JPWO2018061961A1 (en) * 2016-09-27 2019-07-11 パナソニックIpマネジメント株式会社 Chip resistor
CN109416964A (en) * 2016-09-27 2019-03-01 松下知识产权经营株式会社 Chip resister
CN109416964B (en) * 2016-09-27 2021-04-23 松下知识产权经营株式会社 Chip resistor
WO2018061961A1 (en) * 2016-09-27 2018-04-05 パナソニックIpマネジメント株式会社 Chip resistor
WO2022075238A1 (en) * 2020-10-06 2022-04-14 パナソニックIpマネジメント株式会社 Chip resistor and method for producing same

Also Published As

Publication number Publication date
JP3915188B2 (en) 2007-05-16

Similar Documents

Publication Publication Date Title
US6314637B1 (en) Method of producing a chip resistor
KR100306554B1 (en) Thick Film Resistor and the Manuring Method Thereof
JP2002305102A (en) Thermistor and manufacturing method therefor
JPS62265796A (en) Ceramic multilayer interconnection board and manufacture of the same
US6436316B2 (en) Conductive paste and printed wiring board using the same
JP2591205B2 (en) Thermistor
JP4431052B2 (en) Resistor manufacturing method
US7238296B2 (en) Resistive composition, resistor using the same, and making method thereof
JP2000048642A (en) Conductive paste and glass circuit substrate
US6936192B2 (en) Resistive composition, resistor using the same, and making method thereof
JP3915188B2 (en) Chip resistor and manufacturing method thereof
JP3642100B2 (en) Chip resistor and manufacturing method thereof
JP2847102B2 (en) Chip type thermistor and method of manufacturing the same
JP4397279B2 (en) Resistive composition and resistor using the same
JP2003109838A (en) Ceramic electronic part
CN210182176U (en) Sn-Ni-Ag composite electrode thermistor chip
JP2000100601A (en) Chip resistor
JPH0595071U (en) Thick film circuit board
JP3666308B2 (en) Conductive paste and ceramic electronic components
JP2021193710A (en) Thick film resistor and manufacturing method thereof
JP2816742B2 (en) Circuit board
JPH10199705A (en) Resistor paste, resistor using it and manufacture thereof
JP2001135501A (en) Chip type thermistor
JP4254136B2 (en) Conductive paste and ceramic electronic components
JP2001143905A (en) Method of manufacturing chip type thermistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031216

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040114

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060309

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees