[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH10117124A - Amplifier - Google Patents

Amplifier

Info

Publication number
JPH10117124A
JPH10117124A JP8267291A JP26729196A JPH10117124A JP H10117124 A JPH10117124 A JP H10117124A JP 8267291 A JP8267291 A JP 8267291A JP 26729196 A JP26729196 A JP 26729196A JP H10117124 A JPH10117124 A JP H10117124A
Authority
JP
Japan
Prior art keywords
transistor
gain
base
input current
feedback resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8267291A
Other languages
Japanese (ja)
Other versions
JP3215055B2 (en
Inventor
Shoji Hyodo
彰二 兵頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP26729196A priority Critical patent/JP3215055B2/en
Publication of JPH10117124A publication Critical patent/JPH10117124A/en
Application granted granted Critical
Publication of JP3215055B2 publication Critical patent/JP3215055B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the amplifier whose dynamic range is wide regardless of an input current amplitude and from which a signal amplified with higher quality at a high gain is obtained. SOLUTION: A collector of a transistor(TR) 1 is connected to a base of a TR 2 via a gain adjustment section 13 and Feedback resistors Rf1 , Rf2 are connected between the base of the TR 1 and the gain adjustment section 13. The gain adjustment section 13 has a differential amplifier circuit 13A. Both one-terminals of the feedback resistors Rf1 , Rf2 are connected to the base of the TR 1. Furthermore, the other terminal of the feedback resistor Rf1 connects to an emittgr of a TR 5 and a base of a TR 7 and the other terminal of the feedback resistor Rf2 connects to an emitter of a TR 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、入力信号電流の大
きさに応じてこの入力電流を電圧に変換し、かつ増幅し
て出力する増幅装置に係り、特に光通信用の前置増幅器
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier for converting an input current into a voltage in accordance with the magnitude of an input signal current, amplifying and outputting the voltage, and particularly to a preamplifier for optical communication.

【0002】[0002]

【従来の技術】情報通信の新たな一手段として光を利用
した情報装置が増えてきている。この情報装置における
受光側の光受信器には光信号を電気信号(電流)に変換
する受光素子が設けられている。この受光素子が受ける
光量は、微弱であり、さらに、装置の小型、軽量化、お
よび低消費電力化に伴って弱くなる傾向にある。光受信
器において、この受光素子からの微弱な出力を増幅する
ため、前置増幅器が受光素子の後段に設けられている。
前置増幅器は、受光素子からの出力信号を電流の大きさ
に応じた電圧として出力する電流/電圧変換器である。
一般に、前置増幅器には、低雑音、広いダイナミックレ
ンジ、広帯域、高利得等の特性が要求されている。
2. Description of the Related Art Information devices using light are increasing as a new means of information communication. An optical receiver on the light receiving side of this information device is provided with a light receiving element for converting an optical signal into an electric signal (current). The amount of light received by the light receiving element is weak, and tends to become weaker as the device becomes smaller, lighter, and lower in power consumption. In the optical receiver, a preamplifier is provided after the light receiving element to amplify the weak output from the light receiving element.
The preamplifier is a current / voltage converter that outputs an output signal from the light receiving element as a voltage corresponding to the magnitude of the current.
Generally, a preamplifier is required to have characteristics such as low noise, a wide dynamic range, a wide band, and a high gain.

【0003】このような前置増幅器の一例にインピーダ
ンス型の増幅器がある。この前置増幅器において、前置
増幅器からの出力信号Voutは、たとえば、前置増幅器へ
の入力信号となる電流をIin 、前置増幅器の利得を示
す、初段のトランジスタのベース−次段のトランジスタ
のエミッタ間に配する抵抗値をRfとすると、
[0003] An example of such a preamplifier is an impedance type amplifier. In this preamplifier, the output signal Vout from the preamplifier is, for example, a current to be an input signal to the preamplifier I in , and the base of the first-stage transistor indicating the gain of the pre-amplifier-the next stage. If the resistance value placed between the emitters of the transistor is Rf ,

【0004】[0004]

【数1】Vout=−Rf・Iin (1) と表わされる。この型の前置増幅器は式(1) に基づいて
入力される電流を電圧に変換している。
## EQU1 ## V out = −R f · I in (1) This type of preamplifier converts the input current into a voltage based on equation (1).

【0005】[0005]

【発明が解決しようとする課題】ところで、送信側の装
置は一定の光の強さで受信側の装置に光を出射する。し
かしながら、たとえば、情報装置の伝送距離が短いと
き、受信側の装置は強い光を受けることになる。これに
より、受信側の光受信器の受光素子は大きな電流を発生
させて、この受光素子の後段に設けられた前置増幅器に
は、この受光素子から大電流が供給される。このような
入力電流が前置増幅器に入力されても、前置増幅器から
の出力電圧が正確な出力となるようにするため、初段の
トランジスタが飽和動作しないようにしなければならな
い。このためには式(1) から明かなように、利得、すな
わち抵抗値Rfを小さくするとよいことが知られている。
このように利得が低く抑えられ、かつ入力電流が小さい
とき、前置増幅器からの出力電圧は小さくなる。
By the way, the transmitting device emits light to the receiving device with a constant light intensity. However, for example, when the transmission distance of the information device is short, the device on the receiving side receives strong light. As a result, the light receiving element of the optical receiver on the receiving side generates a large current, and a large current is supplied from the light receiving element to a preamplifier provided downstream of the light receiving element. Even if such an input current is input to the preamplifier, it is necessary to prevent the first-stage transistor from performing a saturation operation so that the output voltage from the preamplifier becomes an accurate output. It is known that the gain, that is, the resistance value Rf, should be reduced for this purpose, as is apparent from the equation (1).
When the gain is kept low and the input current is small, the output voltage from the preamplifier becomes small.

【0006】一方、前置増幅器の動作時にこの増幅器自
体から、たとえば、入力電流の大きさにかかわらずほぼ
一定レベル以上の雑音が放出されている。このため、上
述したように出力電圧が小さいとき、相対的に出力信号
に対する雑音のレベルは増加してしまう。また、このよ
うな前置増幅器における出力信号の振幅の減少は、前置
増幅器の周辺回路で生じた雑音(特に、熱雑音)の影響
も大きく受けることになる。これは前置増幅器が入力電
流の低い側での出力信号のS/N 比を劣化させてしまうこ
とを意味している。大電流領域からの入力信号の増幅を
満足なものとなるように利得が設定されると、小さな入
力電流領域から得られる出力信号の信号品質が悪くなっ
て使えなくなってしまうことから、結果的に、この前置
増幅器における使用可能なダイナミックレンジは狭くな
ってしまう。
On the other hand, at the time of operation of the preamplifier, the amplifier itself emits noise of a certain level or more regardless of the magnitude of the input current, for example. Therefore, when the output voltage is small as described above, the level of noise with respect to the output signal relatively increases. Further, such a decrease in the amplitude of the output signal in the preamplifier is greatly affected by noise (particularly, thermal noise) generated in a peripheral circuit of the preamplifier. This means that the preamplifier degrades the S / N ratio of the output signal on the low input current side. If the gain is set so as to satisfy the amplification of the input signal from the large current region, the signal quality of the output signal obtained from the small input current region deteriorates and becomes unusable. However, the usable dynamic range of the preamplifier is reduced.

【0007】本発明はこのような従来技術の欠点を解消
し、入力電流の大きさにかかわらず、ダイナミックレン
ジを広く、かつ高利得でより高品位に増幅された信号が
得られる増幅装置を提供することを目的とする。
The present invention solves the above-mentioned drawbacks of the prior art, and provides an amplifier capable of obtaining a signal having a wide dynamic range, a high gain and a higher quality signal irrespective of the magnitude of an input current. The purpose is to do.

【0008】[0008]

【課題を解決するための手段】本発明は上述の課題を解
決するために、入力電流の大きさに応じてこの入力電流
を電圧に変換し、かつ増幅して出力する増幅装置であっ
て、この装置は、入力電流が供給される第1のトランジ
スタと、この第1のトランジスタのコレクタと接続され
た第2のトランジスタと、第1のトランジスタのコレク
タと電源の間に設けられたコレクタ抵抗と、第1のトラ
ンジスタのベースに負帰還をかける第1の帰還抵抗とを
備え、第1のトランジスタのコレクタと第2のトランジ
スタのベースとが接続され、この装置はさらに、第2の
トランジスタのベースに並列接続され入力電流の大きさ
に応じて利得の大きさを調整する利得調整手段を有し、
第1の帰還抵抗は、利得調整手段と第1のトランジスタ
とのベースの間に接続され、この装置はさらに、第1の
帰還抵抗に並列に接続された第2の帰還抵抗を有するこ
とを特徴とする。
According to the present invention, there is provided an amplifying device for converting an input current into a voltage in accordance with the magnitude of the input current, amplifying the output, and outputting the amplified voltage. The device includes a first transistor to which an input current is supplied, a second transistor connected to a collector of the first transistor, a collector resistor provided between a collector of the first transistor and a power supply, , A first feedback resistor for applying a negative feedback to the base of the first transistor, the collector of the first transistor being connected to the base of the second transistor, the device further comprising a base of the second transistor. Has a gain adjusting means connected in parallel to adjust the magnitude of the gain according to the magnitude of the input current,
The first feedback resistor is connected between the gain adjustment means and the base of the first transistor, and the device further comprises a second feedback resistor connected in parallel with the first feedback resistor. And

【0009】本発明の増幅装置によれば、第1のトラン
ジスタ、第2のトランジスタ、利得調整手段および第1
の帰還抵抗と第2の帰還抵抗を並列に接続するように構
成し、第1のトランジスタのコレクタと第2のトランジ
スタのベースを接続し第2のトランジスタのベースと並
列接続した利得調整手段は入力電流に応じて利得の大き
さが変化して選択されるような設定になっている。これ
により、この利得調整手段は、たとえば、入力電流が小
さいとき、少なくとも大きな利得とし、入力電流が大き
いとき、利得を小さくするように選択して、増幅装置か
ら出力される出力電圧の大きさを調整している。この調
整によって、この増幅装置は出力電圧が雑音に埋もれな
いようにし、かつ第1のトランジスタを飽和動作させる
ことのないように動作させることができるようになり、
入力される電流範囲にわたって雑音の影響が抑えられた
高品位な出力電圧が得られる。結果として、この増幅装
置は入力電流範囲に対応した出力電圧の広いダイナミッ
クレンジを有することができる。
According to the amplifier of the present invention, the first transistor, the second transistor, the gain adjusting means and the first transistor
And the second feedback resistor is connected in parallel, the collector of the first transistor is connected to the base of the second transistor, and the gain adjusting means connected in parallel with the base of the second transistor is connected to the input terminal. The setting is such that the magnitude of the gain changes according to the current and is selected. Thereby, for example, the gain adjustment means selects at least a large gain when the input current is small, and reduces the gain when the input current is large, and adjusts the magnitude of the output voltage output from the amplifier. I am adjusting. With this adjustment, the amplifier device can be operated so that the output voltage is not buried in noise and the first transistor does not saturate.
A high-quality output voltage in which the influence of noise is suppressed over the input current range can be obtained. As a result, the amplifying device can have a wide dynamic range of the output voltage corresponding to the input current range.

【0010】ここで、利得調整手段は、交互に増幅させ
るための第3のトランジスタおよび第4のトランジスタ
を有し、第3のトランジスタのエミッタおよび第4のト
ランジスタのエミッタ同士に一端側の接地された定電流
源の他端側が接続された差動増幅手段と、差動増幅手段
の第3のトランジスタに縦接続された第5のトランジス
タと、差動増幅手段の第4のトランジスタに縦接続され
た第6のトランジスタと、第3のトランジスタのベース
に出力を印加する第7のトランジスタとを備え、第1お
よび第2の帰還抵抗の一端側が第1のトランジスタのベ
ースに接続されるとともに、第1の帰還抵抗の他端側が
第5のトランジスタの出力および第7のトランジスタの
ベースに接続され、第2の帰還抵抗の他端側が第6のト
ランジスタの出力に接続され、第4のトランジスタのベ
ースには基準電圧が印加されるように構成することが好
ましい。
Here, the gain adjusting means has a third transistor and a fourth transistor for alternately amplifying, and the emitter of the third transistor and the emitter of the fourth transistor are grounded at one end. A differential amplifier connected to the other end of the constant current source, a fifth transistor vertically connected to a third transistor of the differential amplifier, and a vertically connected fourth transistor of the differential amplifier. A sixth transistor, and a seventh transistor for applying an output to the base of the third transistor. One end of the first and second feedback resistors is connected to the base of the first transistor. The other end of the first feedback resistor is connected to the output of the fifth transistor and the base of the seventh transistor, and the other end of the second feedback resistor is connected to the output of the sixth transistor. Is connected, it is preferable that the base of the fourth transistor is configured as a reference voltage is applied.

【0011】このように構成することにより、利得調整
手段はこの利得調整手段における差動増幅手段の動作に
応じて入力電流の範囲を3つの電流領域に分けて利得を
選択的に設定し調整している。各領域の利得は、差動増
幅手段のオン/オフ状態および第5と第6のトランジス
タのインピーダンス状態の変化に伴って第1の帰還抵抗
と第2の帰還抵抗の値に基づく関係により決められる。
各帰還抵抗の値は入力電流の各領域での利得が適切にな
るように選ぶことが好ましい。すなわち、たとえば入力
電流の小さい領域では利得を大きく、入力電流の大きい
領域では利得を小さく設定するとよい。
With this configuration, the gain adjusting means divides the range of the input current into three current regions and selectively sets and adjusts the gain in accordance with the operation of the differential amplifying means in the gain adjusting means. ing. The gain of each region is determined by a relationship based on the values of the first feedback resistor and the second feedback resistor in accordance with the on / off state of the differential amplifier and the change in the impedance state of the fifth and sixth transistors. .
The value of each feedback resistor is preferably selected so that the gain of each region of the input current is appropriate. That is, for example, it is preferable to set a large gain in a region where the input current is small and to set a small gain in a region where the input current is large.

【0012】さらに、増幅装置は利得調整手段を第1の
トランジスタと第2のトランジスタの間に多段接続し、
各段の利得調整手段毎に設けられた2つの帰還抵抗を第
1のトランジスタのべースと接続させるように構成して
もよい。この構成によれば、入力電流の対応可能な範囲
を広げ、これに応じて出力電圧のダイナミックレンジを
広げることができる。また、各利得調整手段で分けられ
る入力電流範囲を狭く、かつ細かく設定し、多段に構成
すれば単に1段だけで構成するより入力電流に対して確
度よく増幅された出力電圧として出力させる増幅装置の
提供が可能になる。
Further, in the amplifying device, the gain adjusting means is connected in multiple stages between the first transistor and the second transistor,
Two feedback resistors provided for each stage of the gain adjusting means may be connected to the base of the first transistor. According to this configuration, the range in which the input current can be handled can be expanded, and the dynamic range of the output voltage can be expanded accordingly. In addition, an amplification device that narrows and finely sets an input current range divided by each gain adjusting means and outputs the output current as an output voltage that is more accurately amplified with respect to the input current than a single-stage configuration when configured in multiple stages. Can be provided.

【0013】[0013]

【発明の実施の形態】次に添付図面を参照して本発明に
よる増幅装置の実施例を詳細に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of an amplifying apparatus according to the present invention.

【0014】図1は本発明における増幅装置の一実施例
の構成を示す回路図である。本発明における増幅装置
は、たとえば、光通信用の光受信器の前置増幅器に用い
られる。本実施例では増幅装置をこの前置増幅器として
適用した場合について説明する。この前置増幅器は入力
信号として供給される電流に比例した電圧を出力する電
流/電圧変換の機能を有している。この機能をもたらす
回路には、いわゆる、トランスインピーダンス型増幅回
路が挙げられる。トランジスタ回路の一例を示すと、こ
の回路の基本的な構成には、2つのトランジスタTr1, T
r2と、コレクタ抵抗R1と、帰還抵抗Rf1 と、エミッタ・
フォロワ用のエミッタ抵抗R4とが含まれている。トラン
ジスタTr2 はエミッタ・フォロワ動作させることにより
出力インピーダンスを低くしている。
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the amplifying device according to the present invention. The amplifying device according to the present invention is used, for example, as a preamplifier of an optical receiver for optical communication. In this embodiment, a case will be described in which an amplifying device is applied as the preamplifier. This preamplifier has a current / voltage conversion function of outputting a voltage proportional to a current supplied as an input signal. A circuit that provides this function includes a so-called transimpedance amplifier circuit. As an example of a transistor circuit, the basic configuration of this circuit includes two transistors Tr1 and T
and r2, and the collector resistor R1, and the feedback resistor R f1, the emitter
A follower emitter resistor R4 is included. The output impedance of the transistor Tr2 is reduced by performing an emitter follower operation.

【0015】本実施例の前置増幅器10は、このトランス
インピーダンス型増幅回路の構成にさらに、入力電流の
大きさに応じて利得の大きさを調整する利得調整部13
と、利得調整部13の調整に対応した利得を生成させるた
め新たに設けられた帰還抵抗Rf2 とを有している。
The preamplifier 10 of the present embodiment further includes a gain adjuster 13 for adjusting the magnitude of the gain in accordance with the magnitude of the input current, in addition to the configuration of the transimpedance amplifier circuit.
And a feedback resistor Rf2 newly provided to generate a gain corresponding to the adjustment of the gain adjustment unit 13.

【0016】より具体的に接続関係を説明すると、図1
に示す前置増幅器には、光電変換するフォトダイオード
PDから入力電流が入力端子11を介してトランジスタTr1
のベースに供給されている。トランジスタTr1 は、本実
施例ではNPN 型トランジスタであり、そのトランジスタ
Tr1 のベース側に帰還抵抗Rf1 の一端側が接続されてい
る。同じくNPN 型のトランジスタTr2 は、このトランジ
スタTr1 のコレクタ側と接続されている。コレクタ抵抗
R1は、トランジスタTr1 のコレクタ側と電源端子12の間
に設けられている。帰還抵抗Rf1 は、トランジスタTr1
のベース側に負帰還をかける。さらに、トランジスタTr
1 のコレクタ側とトランジスタTr2 のベースとが接続さ
れ、利得調整部13は、このトランジスタTr2 のベースに
並列接続して配設され、入力電流の大きさに応じて利得
の大きさを調整する。別な帰還抵抗Rf2 は、この利得調
整部13とトランジスタTr1 のベース側との間に接続され
た帰還抵抗Rf1 に並列に接続されている。
The connection relationship will be described more specifically.
The preamplifier shown in the figure has a photodiode for photoelectric conversion.
The input current from PD is applied to transistor Tr1 via input terminal 11.
Is supplied to the base. The transistor Tr1 is an NPN transistor in the present embodiment, and its transistor
One end of a feedback resistor Rf1 is connected to the base of Tr1. Similarly, an NPN transistor Tr2 is connected to the collector of the transistor Tr1. Collector resistance
R1 is provided between the collector side of the transistor Tr1 and the power supply terminal 12. The feedback resistor R f1 is the transistor Tr1
Apply negative feedback to the base side of. Furthermore, the transistor Tr
1 is connected to the base of the transistor Tr2, and the gain adjuster 13 is arranged in parallel with the base of the transistor Tr2, and adjusts the magnitude of the gain according to the magnitude of the input current. Another feedback resistor Rf2 is connected in parallel with the feedback resistor Rf1 connected between the gain adjustment unit 13 and the base side of the transistor Tr1.

【0017】利得調整部13は、一端側が接地された定電
流源13a の他端側にNPN 型のトランジスタTr3 のエミッ
タおよびNPN 型のトランジスタTr4 のエミッタがそれぞ
れ抵抗R3, R4を介して接続された差動増幅回路13A と、
差動増幅回路13A のトランジスタTr3 に縦接続されたNP
N 型のトランジスタTr5 と、差動増幅回路13A のトラン
ジスタTr4 に縦接続されたNPN 型のトランジスタTr6
と、トランジスタTr3 のベースにエミッタ・フォロワ出
力を印加するNPN 型のトランジスタTr7 とで構成されて
いる。この差動増幅器13A のトランジスタTr4 のベース
側には、基準電圧BVを印加する基準電源Vrefが接続され
ている。
The gain adjuster 13 has an emitter of an NPN transistor Tr3 and an emitter of an NPN transistor Tr4 connected to the other end of a constant current source 13a having one end grounded via resistors R3 and R4, respectively. A differential amplifier circuit 13A,
NP vertically connected to transistor Tr3 of differential amplifier circuit 13A
An N-type transistor Tr6 vertically connected to an N-type transistor Tr5 and a transistor Tr4 of the differential amplifier circuit 13A.
And an NPN transistor Tr7 for applying an emitter follower output to the base of the transistor Tr3. A reference power supply Vref for applying a reference voltage BV is connected to the base side of the transistor Tr4 of the differential amplifier 13A.

【0018】また、前置増幅器10の利得を決める帰還抵
抗Rf1, Rf2は、前述したように、一端側同士がトランジ
スタTr1 のベース側に接続されている。また、帰還抵抗
Rf1の他端側はトランジスタTr5 のエミッタおよびトラ
ンジスタTr7 のベースとに接続され、一方、帰還抵抗R
f2 の他端側はトランジスタTr6 のエミッタに接続され
ている。
The feedback resistors R f1 and R f2 that determine the gain of the preamplifier 10 have one ends connected to the base of the transistor Tr1, as described above. Also, feedback resistor
The other end of R f1 is connected to the emitter of transistor Tr5 and the base of transistor Tr7, while the feedback resistor R
The other end of f2 is connected to the emitter of transistor Tr6.

【0019】ここで、さらに細かな各素子間の接続を説
明する。トランジスタTr1 のエミッタ−接地間には、信
号電圧を大きく変化させることなく、信号ラインの直流
電位を変移させるレベルシフトダイオードDnが設けられ
ている。レベルシフトダイオードDnは、カソード側を接
地側に向けて複数個縦接続させている。レベルシフトダ
イオードDnは直流電位の変移量を考慮してツェナーダイ
オードのアノード側を接地側に向けて配するようにして
もよい。このレベルシフトダイオードDnは出力電圧に対
するオフセット電圧を設定している。したがって、この
オフセット電圧は出力電圧のダイナミックレンジの下限
値を規定している。また、トランジスタTr2, Tr7のエミ
ッタ側には、それぞれエミッタ抵抗R4, R5の一端側が接
続されている。エミッタ抵抗R4, R5の他端側はともに接
地されている。前置増幅器10は、片電源で動作可能な回
路で、電源端子12は、それぞれフォトダイオードPDのカ
ソード、コレクタ抵抗R1の一端側、およびトランジスタ
Tr2, Tr5, Tr6 のコレクタに接続されている。
Here, a more detailed connection between the elements will be described. The emitter of the transistor Tr1 - Between the ground, without greatly changing the signal voltage, the level shift diode D n to shift the DC potential of the signal line is provided. Level shifting diode D n is allowed to plural vertical connection toward the ground side of the cathode side. Level shifting diode D n is the anode of the zener diode in view of the displacement amount of DC potential may be disposed toward the ground. The level shift diode D n is set the offset voltage for the output voltage. Therefore, this offset voltage defines the lower limit of the dynamic range of the output voltage. Further, one ends of emitter resistors R4 and R5 are connected to the emitters of the transistors Tr2 and Tr7, respectively. The other ends of the emitter resistors R4 and R5 are both grounded. The preamplifier 10 is a circuit operable with a single power supply, and the power supply terminal 12 includes a cathode of a photodiode PD, one end of a collector resistor R1, and a transistor.
Connected to the collectors of Tr2, Tr5, Tr6.

【0020】次にこの前置増幅器10の動作について図2
を参照しながら簡単に説明する。ここで、レベルシフト
ダイオードDnによる出力電圧に対するオフセット電圧は
無視して入力される電流に対する出力電圧について示
す。この前置増幅器10において帰還抵抗Rf1, Rf2の大き
さは、Rf1 ≫ Rf2という関係にあるよう設定されてい
る。フォトダイオードPDに光が入射すると、フォトダイ
オードPDは入射光の強さに応じて光を電流に変換する。
Next, the operation of the preamplifier 10 will be described with reference to FIG.
This will be briefly described with reference to FIG. Here, the offset voltage to the output voltage by the level shift diode D n denotes the output voltage with respect to current inputted ignored. In the preamplifier 10, the magnitudes of the feedback resistors R f1 and R f2 are set so as to have a relationship of R f1 ≫R f2 . When light enters the photodiode PD, the photodiode PD converts the light into a current according to the intensity of the incident light.

【0021】この入力信号に対応する入力電流が小さ
い、たとえばゼロから電流I1の範囲にあるとき、先ず、
利得調整部13のトランジスタTr7 がオン状態になる。ト
ランジスタTr7 は差動増幅回路13A の動作を開始させる
スイッチング素子として機能している。このトランジス
タTr7 のオンにより、差動増幅回路13A のトランジスタ
Tr3 がオン状態になる。このとき、トランジスタTr3 に
縦接続しているトランジスタTr5 は低インピーダンスに
なっている。一方、トランジスタTr4 はまだオフ状態に
あり、トランジスタTr4 に縦接続しているトランジスタ
Tr6 は高インピーダンスになっている。この状況におい
て負帰還効果により入力電流Iin に等しい電流が帰還抵
抗Rf1 だけを流れるようになる。したがって、入力電流
Iin が0<Iin<I1の範囲において、利得調整部13の動作に
よる利得(トランスインピーダンス利得Zt)は、Rf1
なる(図2(a) を参照)。したがって、出力電圧V
outは、入力電流Iin と利得Ztに利得調整部13によって
選択されたRf1 を代入すると、
[0021] When the input current corresponding to the input signal is small, for example in the range of the current I 1 from zero, firstly,
The transistor Tr7 of the gain adjustment unit 13 is turned on. The transistor Tr7 functions as a switching element for starting the operation of the differential amplifier circuit 13A. When the transistor Tr7 is turned on, the transistor of the differential amplifier circuit 13A is turned on.
Tr3 turns on. At this time, the transistor Tr5 vertically connected to the transistor Tr3 has a low impedance. On the other hand, the transistor Tr4 is still in the off state, and the transistor vertically connected to the transistor Tr4
Tr6 has high impedance. Current equal to the input current I in is to flow only feedback resistor R f1 by the negative feedback effect in this situation. Therefore, the input current
When I in is in the range of 0 <I in <I 1 , the gain (transimpedance gain Z t ) by the operation of the gain adjustment unit 13 is R f1 (see FIG. 2A). Therefore, the output voltage V
out is obtained by substituting R f1 selected by the gain adjustment unit 13 for the input current I in and the gain Z t .

【0022】[0022]

【数2】Vout=−Rf1 ・Iin (2) と表わされる。式(2) の関係から得られる出力電圧の絶
対値で表わすと、図2(b) の入力電流Iin が0<Iin<I1
範囲で出力電圧は右上りに傾きの大きな直線で表わされ
る。
## EQU2 ## V out = −R f1 · I in (2) Expressed in absolute value of the output voltage obtained from the relationship of formula (2), the input current I in of FIG. 2 (b) 0 <output voltage in the range of I in <I 1 is larger the slope of the line to the right up Is represented.

【0023】次に電流Iin が電流値I1より大きくなると
(I1<Iin) 、トランジスタTr3, Tr4がともにオン状態に
なる。このときトランジスタTr1 のベースに向かって入
力電流Iin に等しい電流が帰還抵抗Rf1, Rf2を流れる。
したがって、並列接続した帰還抵抗Rf1, Rf2の負帰還効
果によりトランスインピーダンス利得ZtはRf1 ‖Rf2
すなわち、Rf1Rf2/(Rf1+Rf2)となる。また、出力電圧V
outはトランジスタTr4のベースに印加される基準電圧V
refと同じ電圧になる。この出力電圧は両トランジスタ
がオン状態が続く電流値I2まで一定な出力振幅となる
(図2(b) を参照)。
[0023] Referring now current I in is greater than the current value I 1 (I 1 <I in ), the transistors Tr3, Tr4 is both turned on. At this time, a current equal to the input current I in flows through the feedback resistors R f1 and R f2 toward the base of the transistor Tr1.
Thus, the transimpedance gain Z t by the negative feedback effect of the feedback resistor R f1, R f2 which is connected in parallel R f1 ‖R f2,
That is, R f1 R f2 / (R f1 + R f2 ). Also, the output voltage V
out is the reference voltage V applied to the base of the transistor Tr4
It becomes the same voltage as ref . The output voltage becomes constant output amplitude both transistors are turned on until the current value I 2 followed (see Figure 2 (b)).

【0024】次に電流値I2よりも大きな入力電流Iin
入力されると(I2<Iin)、利得調整部13のトランジスタ
Tr3 のベース電圧がVrefより小さくなる。これによりト
ランジスタTr3 は動作がオフ状態となり、トランジスタ
Tr5 は高インピーダンスになる。一方、このときトラン
ジスタTr4 はオン状態のままで、縦接続しているトラン
ジスタTr6 は低インピーダンスになる。トランジスタTr
1 のベースに向かって入力電流Iin に等しい電流が帰還
抵抗Rf2 だけを流れる。したがって、この入力電流Iin
が流れる帰還抵抗Rf2 の負帰還効果により、利得調整部
13の選択した利得、すなわち、トランスインピーダンス
利得ZtはRf2 になる。このように利得がRf2 と小さい
(Rf1 ≫ Rf2の関係にある)ので、図2から明らかなよ
うに出力電圧Voutの傾きは入力電流の範囲が0<Iin<I1
の出力電圧の傾きRf1 より小さい。しかしながら、入力
電流Iin が大きいため図2に示すように出力電圧Vout
絶対値は大きな値として得られている。
Next, when an input current I in larger than the current value I 2 is input (I 2 <I in ), the transistor of the gain adjustment unit 13
The base voltage of Tr3 becomes lower than Vref . As a result, the operation of the transistor Tr3 is turned off, and the transistor Tr3 is turned off.
Tr5 becomes high impedance. On the other hand, at this time, the transistor Tr4 remains on, and the vertically connected transistor Tr6 has a low impedance. Transistor Tr
Current equal to the input current I in toward the first base flows only feedback resistor R f2. Therefore, this input current I in
The gain adjustment section is caused by the negative feedback effect of the feedback resistor R f2 through which
13 selected gain, i.e., the transimpedance gain Z t becomes R f2. As described above, since the gain is small with R f2 (the relationship is R f1 ≫R f2 ), as is clear from FIG. 2, the slope of the output voltage V out is such that the input current range is 0 <I in <I 1 . The output voltage slope is smaller than R f1 . However, since the input current Iin is large, the absolute value of the output voltage Vout is obtained as a large value as shown in FIG.

【0025】この結果、これまでの一つの利得で入力さ
れる電流範囲すべてに対応して電圧変換していた回路構
成の場合に比べて、入力電流が小さい範囲(Iin<I1)で
あっても、利得調整部13は利得Rf1 を選択することにな
り大きな出力電圧が得られるので、出力電圧は前置増幅
器10で発生する雑音に対して高いS/N 比にすることがで
きる。使用可能な入力電流の下限を下げることにより、
出力信号のダイナミックレンジを下側に広げることがで
きる。また、入力電流の大きい範囲(I2<Iin)では、ト
ランジスタTr1 が飽和しないように利得調整部13は利得
をRf2 と小さい値となるように選択することができる。
このため、大きな入力電流が入力されても適切な出力信
号が得られ、出力信号のダイナミックレンジの上限側に
対しても広げることができる。
As a result, the input current is in a smaller range (I in <I 1 ) than in the case of the circuit configuration in which the voltage is converted corresponding to the entire current range input with one gain. However, since the gain adjustment unit 13 selects the gain R f1 and obtains a large output voltage, the output voltage can be set to a high S / N ratio with respect to noise generated in the preamplifier 10. By lowering the lower limit of usable input current,
The dynamic range of the output signal can be extended downward. Further, in a range where the input current is large (I 2 <I in ), the gain adjustment unit 13 can select the gain to be a small value of R f2 so that the transistor Tr1 is not saturated.
Therefore, an appropriate output signal can be obtained even if a large input current is input, and the output signal can be extended to the upper limit side of the dynamic range.

【0026】このように、入力電流の大きさに応じて適
切な利得が選択されることにより、入力電流の入力範囲
を広げるとともに、この入力電流に対する出力電圧のダ
イナミックレンジも広げられ、かつ出力される信号のS/
N 比も向上させることができる。この前置増幅器10は高
品位な信号出力が可能になる。
As described above, by selecting an appropriate gain in accordance with the magnitude of the input current, the input range of the input current is widened, and the dynamic range of the output voltage with respect to the input current is widened, and the output is obtained. Signal S /
The N ratio can also be improved. The preamplifier 10 can output a high-quality signal.

【0027】次に前置増幅装置10の変形例について図3
の回路構成および図4の動作を説明するグラフを参照し
ながら説明する。この場合の前置増幅器10はトランジス
タTr1 とトランジスタTr2 の間にn 個の利得調整部131,
132,・・・,13nを縦接続させている(n は自然数)。各利
得調整部131, 132,・・・,13nの各回路素子には図1に示し
た利得調整部13の回路素子と共通する素子が用いられて
いる。各段の回路素子の符号は共通する回路素子に同じ
符号と段数を表わす添字で表わしている。各段の利得調
整部131, 132,・・・,13nの構成で異なる点について説明す
る。たとえば、各段のトランジスタTr41, Tr42,・・・,Tr4
n (図示せず) のベースに印加される基準電源BV1, B
V2,・・・, BVn (図示せず) は、それぞれ基準電圧Vref1,
Vref2,・・・,Vrefn (図示せず) に設定されている。この
基準電圧の大きさはVref1< Vref2<・・・,Vrefnの順に大き
くなるようになっている。また、各利得調整部131, 13
2,・・・,13nに対し2つの帰還抵抗(Rf11 とRf21), (Rf12
とRf22),・・・,(Rf1n とRf2n)(図示せず)がそれぞれ並列
接続されている。各段の帰還抵抗の大きさは、Rf11≫R
f21, Rf21=Rf12≫Rf22,・・・という関係を保つように設
定されている。
Next, a modified example of the preamplifier 10 is shown in FIG.
This will be described with reference to the circuit configuration of FIG. In this case, the preamplifier 10 includes n gain adjustment units 131, 131 between the transistor Tr1 and the transistor Tr2.
132, ..., 13n are connected vertically (n is a natural number). The circuit elements of the gain adjustment units 131, 132,..., 13n use the same elements as the circuit elements of the gain adjustment unit 13 shown in FIG. The reference numerals of the circuit elements in each stage are the same as those of the common circuit elements, and are indicated by the suffix indicating the number of stages. The difference between the configurations of the gain adjustment units 131, 132,..., 13n in each stage will be described. For example, transistors Tr4 1 , Tr4 2 ,.
n (not shown) applied to the bases BV 1 , B
V 2 ,..., BV n (not shown) are reference voltages V ref1 ,
V ref2 ,..., V refn (not shown). The magnitude of this reference voltage increases in the order of V ref1 <V ref2 <..., V refn . In addition, each gain adjuster 131, 13
2, ..., two feedback resistors to 13n (R f11 and R f21), (R f12
And R f22 ),..., (R f1n and R f2n ) (not shown) are connected in parallel. The size of the feedback resistors of each stage, R f11 >> R
f21, R f21 = R f12 »R f22, is set so as to maintain a relationship that ....

【0028】このため、一般的に利得調整部および帰還
抵抗の組が縦接続された前置増幅器10の動作は、図4に
示すように各段を経て入力電流Iin の増加につれてトラ
ンスインピーダンス利得Ztが徐々に減少する傾向がある
(図4(a) を参照)。一方、入力電流Iin が増加するに
つれて出力電圧Voutは、各段を経るごとに徐々に増加す
る(図4(b) を参照)。さらに詳述すると、一般的にあ
る段で利得調整部の差動増幅回路に用いられるトランジ
スタがともにオン状態になる入力電流Iin が供給される
とき、入力電流Iin の増加とともにトランスインピーダ
ンス利得Ztは、並列接続された帰還抵抗の効果により減
少する。このとき出力電圧Voutはこの段で設定されてい
る基準電圧と同じになり、一定レベルの電圧が出力され
る。図4(b) においてたとえば、電流値I1-I2, I3-I4,
I5-I6, I7-I8,・・・という区間に対する出力電圧Voutはそ
れぞれVref1, Vref2, Vref3, Vref4,・・・である。差動増
幅回路内のトランジスタがこれ以外の状態にあるとき、
詳述しないが差動増幅回路内のトランジスタの状態に応
じてトランスインピーダンス利得Ztは各段に設定されて
いる帰還抵抗のいずれか一方の値をとって、出力電圧V
outを右上りに増加させる。
[0028] Therefore, the operation of the general gain controller and the previous feedback resistor pairs are longitudinally connected preamplifier 10, transimpedance gain with increasing input current I in through each stage as shown in FIG. 4 tends to Z t is gradually decreased (see Figure 4 (a)). On the other hand, the output voltage V out as the input current I in increases gradually increases every time through the respective stages (see Figure 4 (b)). In more detail, when the input current I in the transistors used in the differential amplifier circuit of the gain adjusting section in general there stage is both turned on is supplied, the input current I in transimpedance gain Z with increasing t decreases due to the effect of the feedback resistors connected in parallel. At this time, the output voltage Vout becomes the same as the reference voltage set in this stage, and a constant level voltage is output. In FIG. 4B, for example, the current values I 1 -I 2 , I 3 -I 4 ,
The output voltages V out for the sections of I 5 -I 6 , I 7 -I 8, ... Are V ref1 , V ref2 , V ref3 , V ref4,. When the transistors in the differential amplifier circuit are in other states,
Although not described in detail by taking the transimpedance gain Z t is one value of the feedback resistor is set in each stage in accordance with the state of the transistor in the differential amplifier circuit, the output voltage V
out is increased to the upper right.

【0029】ところで、入力電流Iin の小さい、たとえ
ばゼロから電流値I1までの範囲を電圧に変換する場合、
前述した実施例と同様に初段の利得調整部131 による帰
還抵抗の効果を発揮する帰還抵抗の値Rf11を特に大きな
値に設定しておくことが好ましい。これにより、前置増
幅器10の雑音および回路の周囲に熱雑音等が発生しても
信号の小さい入力信号をトランスインピーダンス利得Zt
倍に十分に増幅することができ、出力信号のS/N 比を向
上させることができる。以下の各段に対して設ける帰還
抵抗は図3のトランジスタTr1 が飽和しないように注意
を払いながらその帰還抵抗の値を設定するとよい。
By the way, a small input current I in, for example, to convert a range from zero to the current value I 1 to a voltage,
It is preferable that the value R f11 of the feedback resistor that exhibits the effect of the feedback resistor by the first-stage gain adjustment unit 131 be set to a particularly large value, as in the above-described embodiment. As a result, even if the noise of the preamplifier 10 and the thermal noise around the circuit occur, the input signal having a small signal is transimpedance gain Zt.
The signal can be sufficiently amplified twice, and the S / N ratio of the output signal can be improved. The value of the feedback resistor provided for each of the following stages should be set while paying attention so that the transistor Tr1 in FIG. 3 is not saturated.

【0030】このように複数の利得調整部および帰還抵
抗の組をそれぞれ設定することにより、前置増幅器10は
出力電圧Voutのダイナミックレンジを広げ、かつ前述の
実施例よりも入力信号に対する出力信号を滑らかな関係
として取り扱うことができ、より確度の高い出力を得る
ことができる。
By setting a plurality of sets of gain adjusters and feedback resistors in this manner, the preamplifier 10 expands the dynamic range of the output voltage Vout , and outputs an output signal corresponding to an input signal more than in the above-described embodiment. Can be treated as a smooth relationship, and a more accurate output can be obtained.

【0031】なお、前述したこれらの実施例では、NPN
型のトランジスタを使用したが、これに限定されるもの
でなく、PNP 型のトランジスタや電界効果トランジスタ
(FET )等で構成してもよく、これら実施例と同様の効
果を得ることができる。また、本実施例では、受光素子
としてフォトダイオードPDと前置増幅器10との組合せに
よる構成例について説明したが、本発明は本実施例に限
定されるものでなく、増幅装置と組み合わせた構成に適
用することができる。この他の適用例としては、外部高
電圧発生回路を付加しフォトダイオードPDの代わりにア
バランシェフォトダイオードAPD を用いた増幅装置との
組み合わせがある。この組合せにより、超高感度、かつ
ダイナミックレンジの広い光受信器およびこの光受信器
を用いた光受信システムを構成することもできる。
In these embodiments described above, the NPN
Although a transistor of the type is used, the present invention is not limited to this, and a PNP transistor, a field effect transistor (FET), or the like may be used, and the same effects as those of the embodiments can be obtained. Further, in the present embodiment, the configuration example in which the photodiode PD and the preamplifier 10 are combined as the light receiving element has been described, but the present invention is not limited to the present embodiment, and the configuration in which the photodiode PD is combined with the amplifying device is used. Can be applied. As another application example, there is a combination with an amplifying device using an avalanche photodiode APD instead of the photodiode PD by adding an external high voltage generating circuit. By this combination, an optical receiver having an ultra-high sensitivity and a wide dynamic range and an optical receiving system using the optical receiver can be configured.

【0032】[0032]

【発明の効果】このように本発明によれば、入力電流に
応じた利得が利得調整手段の動作で選択され、この選択
に応じた並列接続した帰還抵抗の値を利得として用い、
入力電流と設定に応じた利得との積として出力電圧が得
られることにより、入力電流に対して調整された出力電
圧が得られる。また、たとえば、入力電流が小さい領域
では、大きな利得を用い、入力電流の大きい領域では小
さな利得を用いることにより、この増幅装置からの出力
信号をダイナミックレンジが広く、かつS/N 比の高い出
力信号にすることができる。
As described above, according to the present invention, the gain according to the input current is selected by the operation of the gain adjusting means, and the value of the feedback resistor connected in parallel according to the selection is used as the gain.
By obtaining the output voltage as a product of the input current and the gain according to the setting, an output voltage adjusted with respect to the input current is obtained. Also, for example, by using a large gain in a region where the input current is small and using a small gain in a region where the input current is large, an output signal from this amplifying device has a wide dynamic range and a high S / N ratio. Can be a signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る増幅装置の一実施例の構成を示す
回路図である。
FIG. 1 is a circuit diagram showing a configuration of an embodiment of an amplifying device according to the present invention.

【図2】図1に示した回路における入力電流に対するト
ランスインピーダンスおよび出力電圧の関係を示すグラ
フである。
FIG. 2 is a graph showing a relationship between a transimpedance and an output voltage with respect to an input current in the circuit shown in FIG.

【図3】図1に示した増幅装置の変形例の構成を示す回
路図である。
FIG. 3 is a circuit diagram showing a configuration of a modified example of the amplifying device shown in FIG.

【図4】図3に示した回路における入力電流に対するト
ランスインピーダンスおよび出力電圧の関係を示すグラ
フである。
FIG. 4 is a graph showing a relationship between a transimpedance and an output voltage with respect to an input current in the circuit shown in FIG. 3;

【符号の説明】[Explanation of symbols]

10 前置増幅器 13 利得調整部 13A 差動増幅回路 13a 定電流源 BV 基準電源 Tr1 〜Tr7 NPN 型トランジスタ Rf1, Rf2 帰還抵抗10 Preamplifier 13 Gain adjuster 13A Differential amplifier 13a Constant current source BV Reference power supply Tr1 to Tr7 NPN transistor R f1 , R f2 Feedback resistance

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力電流の大きさに応じて該入力電流を
電圧に変換し、かつ増幅して出力する増幅装置であっ
て、該装置は、 前記入力電流が供給される第1のトランジスタと、 該第1のトランジスタのコレクタと接続された第2のト
ランジスタと、 前記第1のトランジスタのコレクタと電源の間に設けら
れたコレクタ抵抗と、 前記第1のトランジスタのベースに負帰還をかける第1
の帰還抵抗とを備え、 前記第1のトランジスタのコレクタと前記第2のトラン
ジスタのベースとが接続され、該装置はさらに、前記第
2のトランジスタのベースに並列接続され前記入力電流
の大きさに応じて利得の大きさを調整する利得調整手段
を有し、 前記第1の帰還抵抗は、前記利得調整手段と前記第1の
トランジスタとのベースの間に接続され、該装置はさら
に、前記第1の帰還抵抗に並列に接続された第2の帰還
抵抗を有することを特徴とする増幅装置。
1. An amplifying device for converting an input current into a voltage according to the magnitude of the input current, amplifying and outputting the voltage, the device comprising: a first transistor to which the input current is supplied; A second transistor connected to a collector of the first transistor, a collector resistor provided between a collector of the first transistor and a power supply, and a second transistor for applying a negative feedback to a base of the first transistor. 1
Wherein the collector of the first transistor and the base of the second transistor are connected, and the device is further connected in parallel to the base of the second transistor to reduce the magnitude of the input current. The first feedback resistor is connected between a base of the gain adjustment unit and a base of the first transistor, and the device further includes a gain adjustment unit that adjusts a magnitude of the gain in accordance with the gain. An amplifying device having a second feedback resistor connected in parallel to the first feedback resistor.
【請求項2】 請求項1に記載の増幅装置において、前
記利得調整手段は、 交互に増幅させるための第3のトランジスタおよび第4
のトランジスタを有し、前記第3のトランジスタのエミ
ッタおよび前記第4のトランジスタのエミッタ同士に一
端側の接地された定電流源の他端側が接続された差動増
幅手段と、 該差動増幅手段の前記第3のトランジスタに縦接続され
た第5のトランジスタと、 前記差動増幅手段の前記第4のトランジスタに縦接続さ
れた第6のトランジスタと、 前記第3のトランジスタのベースに出力を印加する第7
のトランジスタとを備え、 前記第1および前記第2の帰還抵抗の一端側が前記第1
のトランジスタのベースに接続されるとともに、前記第
1の帰還抵抗の他端側が前記第5のトランジスタの出力
および前記第7のトランジスタのベースに接続され、前
記第2の帰還抵抗の他端側が前記第6のトランジスタの
出力に接続され、前記第4のトランジスタのベースには
基準電圧が印加されていることを特徴とする増幅装置。
2. The amplifying device according to claim 1, wherein said gain adjusting means includes a third transistor and a fourth transistor for alternately amplifying.
Differential amplifying means having an emitter of the third transistor and an emitter of the fourth transistor connected to the other end of a grounded constant current source at one end; A fifth transistor vertically connected to the third transistor, a sixth transistor vertically connected to the fourth transistor of the differential amplifying means, and an output applied to a base of the third transistor. The seventh
And one end of the first and second feedback resistors is connected to the first feedback resistor.
The other end of the first feedback resistor is connected to the output of the fifth transistor and the base of the seventh transistor, and the other end of the second feedback resistor is connected to the base of the fifth transistor. An amplifier device connected to an output of a sixth transistor, wherein a reference voltage is applied to a base of the fourth transistor.
【請求項3】 請求項1に記載の増幅装置において、前
記利得調整手段が前記第1のトランジスタと前記第2の
トランジスタの間に多段接続され、各段の前記利得調整
手段毎に設けられた2つの帰還抵抗が前記第1のトラン
ジスタのべースと並列接続されていることを特徴とする
増幅装置。
3. The amplifying device according to claim 1, wherein said gain adjusting means is connected in multiple stages between said first transistor and said second transistor, and provided for each of said gain adjusting means in each stage. 2. An amplifying device, wherein two feedback resistors are connected in parallel with a base of the first transistor.
JP26729196A 1996-10-08 1996-10-08 Amplifier Expired - Fee Related JP3215055B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26729196A JP3215055B2 (en) 1996-10-08 1996-10-08 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26729196A JP3215055B2 (en) 1996-10-08 1996-10-08 Amplifier

Publications (2)

Publication Number Publication Date
JPH10117124A true JPH10117124A (en) 1998-05-06
JP3215055B2 JP3215055B2 (en) 2001-10-02

Family

ID=17442795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26729196A Expired - Fee Related JP3215055B2 (en) 1996-10-08 1996-10-08 Amplifier

Country Status (1)

Country Link
JP (1) JP3215055B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183853B2 (en) 2002-05-30 2007-02-27 Nec Corporation Feedback amplifier having amplified signal path and feedback signal path separated
US9755589B2 (en) 2012-12-11 2017-09-05 Fujitsu Limited Amplifier with gain adjustment resistor, feedback resistors and transistors and optical receiver including amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183853B2 (en) 2002-05-30 2007-02-27 Nec Corporation Feedback amplifier having amplified signal path and feedback signal path separated
CN100424993C (en) * 2002-05-30 2008-10-08 日本电气株式会社 Feedback amplifier having amplified signal path and feedback signal path separated
US9755589B2 (en) 2012-12-11 2017-09-05 Fujitsu Limited Amplifier with gain adjustment resistor, feedback resistors and transistors and optical receiver including amplifier

Also Published As

Publication number Publication date
JP3215055B2 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
JP4744881B2 (en) Power amplifier with bias control
US7763838B2 (en) Photodetecting circuit having adder for photodetection
JP3418654B2 (en) Preamplifier
AU679791B2 (en) Transimpedance amplifier circuit with feedback and load resistor variable circuits
US7408141B2 (en) Light-receiving amplifier circuit and optical pick-up device using the same
US20050046448A1 (en) Current-voltage transforming circuit employing limiter circuit
US7502569B2 (en) Optical receiver preamplifier
JP2019036817A (en) Transimpedance amplifier circuit and variable gain amplifier
JP4361087B2 (en) Preamplifier
JP3215055B2 (en) Amplifier
JP3123708B2 (en) Optical receiving front-end amplifier
JP4497480B2 (en) Optical receiver circuit
JP4613495B2 (en) Preamplifier
JP4244913B2 (en) Receiver amplifier circuit
US20100028023A1 (en) Optical receiver
JP3404984B2 (en) Optical output monitor circuit
JP2908288B2 (en) Current feedback bias amplifier
JP4597589B2 (en) Optical receiver
EP1429456A1 (en) Variable gain amplifier of low power consumption
JPH1079625A (en) Light receiving circuit
JPH1048268A (en) Peak detector circuit
JP2974057B2 (en) Logarithmic IF amplifier circuit
JPH0644197Y2 (en) Optical receiver
JPH06140843A (en) Optical reception circuit
JPH0685556A (en) Amplifier

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees