JPH0398144A - Data transfer device - Google Patents
Data transfer deviceInfo
- Publication number
- JPH0398144A JPH0398144A JP23621689A JP23621689A JPH0398144A JP H0398144 A JPH0398144 A JP H0398144A JP 23621689 A JP23621689 A JP 23621689A JP 23621689 A JP23621689 A JP 23621689A JP H0398144 A JPH0398144 A JP H0398144A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- channel
- channel device
- data
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ転送装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a data transfer device.
従来のデータ転送装置は、データの転送を行なうチャネ
ル装置を転送の有無に関わらずチャネル装置番号順に周
期的に選択し、選択されたチャネル装置がデータ転送を
要求していなかった場合は、選択されていないチャネt
C装置がデータ転送を要求していても、データ転送装置
とチャネル装置間のデータ転送は行なわれなかった。A conventional data transfer device periodically selects a channel device to transfer data in order of channel device number regardless of whether or not it is transferring data, and if the selected channel device does not request data transfer, the selected channel device is selected. Channels that have not been
Even though the C device requested data transfer, no data transfer occurred between the data transfer device and the channel device.
また、データ転送はデータ転送装置からチャネル装置の
方向とチャネル装置からデータ転送装置の方向とが一対
となっていて周期的に方向が設定されているので、デー
タ転送が片方向だけしかない場合、データ転送装置とチ
ャネル装置間の双方向データ転送路が使用されないこと
があった。In addition, data transfer has a pair of directions from the data transfer device to the channel device and from the channel device to the data transfer device, and the directions are set periodically, so if data transfer is only in one direction, The bidirectional data transfer path between the data transfer device and the channel device was sometimes not used.
上述した従来のデータ転送装置では、チャネル装置の選
択の制御は選択されたチャネル装置がデータ転送を要求
していなく、かつ他のチャネル装置がデータ転送を要求
している場合、データ転送装置とチャネル装置間のデー
タ転送路が使用されない期間が生じるという第1の問題
点,上述の場合においてデータ転送の要求が複数の他の
チャネル装置からあったときチャネル装置に接続されて
いる周辺制御装置の特質(例えば前記周辺制御装置に接
続されている周辺装置とのデータ転送を待たせる事がで
きる)と周辺装置のデータ転送速度と動作速度の関係を
考慮したチャネル装置の選択が行われないという第2の
問題点およびデータ転送はデータ転送装置からチャネル
装置の方向とチャネル装置からデータ転送装置の方向と
が一対となっていて周期的に方向が設定されているので
データ転送が片方向だけしかない場合、データ転送装置
とチャネル装置間の双方向データ転送路が使用されない
期間が生じるという第3の問題点を有する.
〔課題を解決するための手段〕
本発明の装置は、複数のチャネル装置との間に双方向デ
ータ転送路を共有し、前記複数のチャネル装置を時分割
に制御するデータ転送装置において、
該データ転送装置に接続される前記複数のチャネル装置
の構成情報を記憶する構成情報記憶手段と、
前記複数のチャネル装置の中からデータ転送を行うチャ
ネル装置を周期的に選択する第1選択手段と、
該第1選択手段によりチャネル装置がデータ転送を要求
していなかった場合、前記第1yi択手段で選択されて
いなくかつデータ転送を要求している中から、該構成情
報を用いて優先順位を与え、かつ選択する第2選択手段
と、
前記第1選択手段又は前記第2;z択手段により選択さ
れたチャネル装置が要求していた方向にデータ転送を行
う手段とを有することを特徴とする.
〔実施例〕
次に、本発明について図面を参照して説明する。In the conventional data transfer device described above, when the selected channel device is not requesting data transfer and another channel device is requesting data transfer, channel device selection control is performed by selecting the data transfer device and the channel. The first problem is that there is a period when the data transfer path between devices is not used, and in the above case, when data transfer requests are received from multiple other channel devices, the characteristics of the peripheral control device connected to the channel device (For example, the data transfer with the peripheral device connected to the peripheral control device can be made to wait.) and the second problem is that the selection of the channel device is not done taking into account the relationship between the data transfer rate and the operating speed of the peripheral device. Problems and data transfer is a pair of directions from the data transfer device to the channel device and from the channel device to the data transfer device, and the directions are set periodically, so data transfer can only occur in one direction. The third problem is that there is a period when the bidirectional data transfer path between the data transfer device and the channel device is not used. [Means for Solving the Problems] The device of the present invention is a data transfer device that shares a bidirectional data transfer path with a plurality of channel devices and controls the plurality of channel devices in a time-sharing manner. configuration information storage means for storing configuration information of the plurality of channel devices connected to the transfer device; first selection means for periodically selecting a channel device to perform data transfer from among the plurality of channel devices; If the first selection means determines that the channel device is not requesting data transfer, giving a priority using the configuration information from among those not selected by the first selection means and requesting data transfer; and a means for transferring data in the direction requested by the channel device selected by the first selecting means or the second;z selecting means. [Example] Next, the present invention will be described with reference to the drawings.
第1図は本発明の一実施例である.
チャネル装置20,21.22および23はそれぞれ次
のクロックサイクルでデータ転送が可能であれば信号線
201,211,221および231を介してデータ転
送が可能であることをリクエスト受付レジスタ11へ通
知しリクエスト受付レジスタl1の対応するビットに「
1」をセットするとともに、データ転送方向レジスタ1
5の対応するビットにデータ転送の方向をセットする.
チャネル装置番号レジスタ13はデータ転送の有無に拘
わらず無条件にカウントアッ7するレジスタでデータ転
送をするチャネル装置番号を保持する.チャネル装置番
号レジスタ13は信号線131を介して加算回路14ヘ
チャネル装置番号を送出し、加算回路l4は信号線14
1を介して次のチャネル装置番号をチャネル装置番号レ
ジスタ13へ返す。Figure 1 shows an embodiment of the present invention. If data transfer is possible in the next clock cycle, channel devices 20, 21, 22, and 23 each notify the request reception register 11 that data transfer is possible via signal lines 201, 211, 221, and 231. The corresponding bit of request reception register l1 is set to “
1” and data transfer direction register 1.
Set the direction of data transfer in the corresponding bit of 5.
The channel device number register 13 is a register that is unconditionally incremented by 7 regardless of whether data is transferred or not, and holds the channel device number to which data is transferred. The channel device number register 13 sends the channel device number to the adder circuit 14 via the signal line 131, and the adder circuit l4 sends the channel device number to the signal line 14.
1 to the channel device number register 13.
次のクロックサイクルで優先順位制御回路12はチャネ
ル装置番号レジスタ13のチャネル装置番号で示される
リクエスト受付レジスタ11のビットに「1」が立って
いると、チャネル装置番号レジスタ13で示されたチャ
ネル装置のデータ転送方向レジスタ15で示される方向
にデータ転送を行なう.
チャネル装置番号レジスタ13のチャネル装置番号に対
応するリクエスト受付レジスタ11のビットが「0」で
あると、他のチャネル装置がデータ転送を要求している
かりクエスト受付レジスタ11を検査する。他のチャネ
ル装置がデータ転送を要求していた場合、チャネル装置
の構成情報に基づき優先順位を与えてデータ転送を行な
うチャネル装置を選択する。In the next clock cycle, if the bit of the request acceptance register 11 indicated by the channel device number of the channel device number register 13 is set to “1”, the priority control circuit 12 controls the channel device indicated by the channel device number register 13. Data is transferred in the direction indicated by the data transfer direction register 15. If the bit of the request reception register 11 corresponding to the channel device number of the channel device number register 13 is "0", the quest reception register 11 is checked to see if another channel device is requesting data transfer. If another channel device requests data transfer, priority is given to select the channel device to perform the data transfer based on the configuration information of the channel device.
ここにおける楕成情報とは、チャネル装置に接続される
周辺装置の転送性能およびデータ転送と周辺装置の動作
の間に生ずる影響の有無などの情報をいう。例えば、転
送速度の速い周辺装置の順、またはデータ転送の遅れに
より周辺装置の動作に影響を受ける順に優先順位が楕成
情報記憶装W16に定められている。The ellipse information here refers to information such as the transfer performance of a peripheral device connected to a channel device and the presence or absence of an influence between data transfer and operation of the peripheral device. For example, the priority order is set in the elliptical information storage device W16 in order of peripheral devices having the highest transfer speed or in order of being affected by the operation of the peripheral device due to a delay in data transfer.
その情報に基づき優先順位がチャネル装置23,22,
21.20の順に定められている場合、チャネル装置番
号レジスタ13がチャネル装置20を示しているのに対
しチャネル装置20がリクエスト受付レジスタ11の対
応するビットに「1」を設定していなかった時、優先順
位はチャネル装置23,22.21の順になる。Based on that information, the priority is set to channel devices 23, 22,
21. If the order of 20 is specified, when the channel device number register 13 indicates the channel device 20, but the channel device 20 has not set "1" to the corresponding bit of the request reception register 11. , the priority order is channel devices 23, 22, and 21.
優先順位制御回路12はデータ転送を行なうチャネル装
置を選択すると、そのチャネル装置へ信号線212,2
22,231を介して選択されたことをチャネル装置へ
通知する。When the priority control circuit 12 selects a channel device for data transfer, it connects signal lines 212 and 2 to that channel device.
22, 231 to notify the channel device of the selection.
データバッファ10は4つのチャネル装120,21,
22.23に転送するデータおよびチャネル装置から転
送されたデータを格納するバッファで、優先順位制御回
路12から信号線121を介して選択されたチャネル装
置とそのデータ転送方向が通知され、データ転送を双方
向バス101を介して行なう.
この様にチャネル装置番号レジスタ13で示されたチャ
ネル装置がデータ転送を行えないときでも他のチャネル
装置とのデータ転送を行なうこと、およびデータ転送状
態である方向のみを適切に使用することにより双方向バ
ス101およびデータバッファ10の転送能力を無駄な
く制御することができる。また、最近のLSI技術では
優先順位制御回路を楕成するハードウェア量は重大な問
題点にはなりえない.
〔発明の効果〕
以上説明したように本発明は、選択されたチャネル装置
がデータ転送を要求しなく、他のチャネル装置がデータ
転送を要求しているときに他のチャネル装置に接続され
ている周辺装置の性能と特質を考慮して他のチャネル装
置を選択すること、およびデータ転送状態にある転送方
向を意図的に決定することにより、データ転送を効率よ
く行えるという効果がある.The data buffer 10 has four channel devices 120, 21,
22. This is a buffer that stores data to be transferred to 23 and data transferred from the channel device.The priority control circuit 12 notifies the selected channel device and its data transfer direction via the signal line 121, and starts the data transfer. This is done via the bidirectional bus 101. In this way, even when the channel device indicated by the channel device number register 13 cannot transfer data, data can be transferred with other channel devices, and by appropriately using only the direction in which data is being transferred, both The transfer capacity of the communication bus 101 and the data buffer 10 can be controlled without waste. Furthermore, with recent LSI technology, the amount of hardware that composes the priority control circuit does not pose a serious problem. [Effects of the Invention] As explained above, the present invention provides a method for connecting a selected channel device to another channel device when the selected channel device does not request data transfer and the other channel device requests data transfer. By selecting other channel devices in consideration of the performance and characteristics of peripheral devices, and by intentionally determining the transfer direction in the data transfer state, data transfer can be performed efficiently.
第1図は本発明の一実施例である. Figure 1 shows an embodiment of the present invention.
Claims (1)
し、前記複数のチャネル装置を時分割に制御するデータ
転送装置において、 該データ転送装置に接続される前記複数のチャネル装置
の構成情報を記憶する構成情報記憶手段と、 前記複数のチャネル装置の中からデータ転送を行うチャ
ネル装置を周期的に選択する第1選択手段と、 該第1選択手段によりチャネル装置がデータ転送を要求
していなかった場合、前記第1選択手段で選択されてい
なくかつデータ転送を要求している中から、該構成情報
を用いて優先順位を与え、かつ選択する第2選択手段と
、 前記第1選択手段又は前記第2選択手段により選択され
たチャネル装置が要求していた方向にデータ転送を行う
手段とを有することを特徴とするデータ転送装置。[Claims] A data transfer device that shares a bidirectional data transfer path with a plurality of channel devices and controls the plurality of channel devices in a time-sharing manner, comprising: configuration information storage means for storing configuration information of a channel device; first selection means for periodically selecting a channel device for data transfer from among the plurality of channel devices; If data transfer is not requested, a second selection means uses the configuration information to give priority and select from among those not selected by the first selection means and requesting data transfer; and means for transferring data in a direction requested by the channel device selected by the first selection means or the second selection means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23621689A JPH0398144A (en) | 1989-09-11 | 1989-09-11 | Data transfer device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23621689A JPH0398144A (en) | 1989-09-11 | 1989-09-11 | Data transfer device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0398144A true JPH0398144A (en) | 1991-04-23 |
Family
ID=16997502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23621689A Pending JPH0398144A (en) | 1989-09-11 | 1989-09-11 | Data transfer device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0398144A (en) |
-
1989
- 1989-09-11 JP JP23621689A patent/JPH0398144A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4024875B2 (en) | Method and apparatus for arbitrating access to shared memory for network ports operating at different data rates | |
JP4124491B2 (en) | Packet routing switch that controls access to shared memory at different data rates | |
US5781741A (en) | Message communications system in a parallel computer | |
US5131085A (en) | High performance shared main storage interface | |
US5958031A (en) | Data transmitting/receiving device of a multiprocessor system and method therefor | |
CN109145397A (en) | A kind of external memory arbitration structure for supporting parallel pipelining process to access | |
JPH0398144A (en) | Data transfer device | |
KR100367084B1 (en) | DMA controller for the high speed image processor at real time | |
JP2713204B2 (en) | Information processing system | |
JP3317150B2 (en) | Information processing device | |
JP2002176464A (en) | Network interface device | |
JPS61195439A (en) | Remote file access system | |
JPH0789323B2 (en) | Multiple interrupt control method | |
JPH07191934A (en) | Double bus device | |
US7177997B2 (en) | Communication bus system | |
JP2752456B2 (en) | Channel device | |
JPH08110894A (en) | Parallel computer system | |
JPH08101810A (en) | Bus control method | |
JP2000132500A (en) | Data transfer system | |
JP2004054419A (en) | Inter-node transaction processor | |
JPH03237549A (en) | Memory access control system | |
JPH0343853A (en) | Data transfer device | |
JPH06161951A (en) | Bus control system | |
JPS6113845A (en) | Communication control equipment | |
JPS60142768A (en) | Data transfer device |