JPH0378190A - ダイナミックｒａｍ - Google Patents
ダイナミックｒａｍInfo
- Publication number
- JPH0378190A JPH0378190A JP1215260A JP21526089A JPH0378190A JP H0378190 A JPH0378190 A JP H0378190A JP 1215260 A JP1215260 A JP 1215260A JP 21526089 A JP21526089 A JP 21526089A JP H0378190 A JPH0378190 A JP H0378190A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- memory cell
- source voltage
- bit line
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 abstract description 10
- 238000010168 coupling process Methods 0.000 abstract description 10
- 238000005859 coupling reaction Methods 0.000 abstract description 10
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はダイナミックＲＡＭのセンスアンプに関する
ものである。
ものである。
第３図は従来のセンスアンプの回路図であり、ｐチャン
ネルトランジスタｆｌ） 、 （２） 、 （３）及び
ｎチャンネルトランジスタｆ４Ｊ 、 ｆ５） 、 （
６）によりセンスアンプは構成されている。点線で囲ん
だ部分はメモリセル（ＭＣ）であり、ｎチャンネルトラ
ンジスタ（１０１） 、キャンバシタ（１０２）で構成
され、 Ｖｍｃは図示したノードの電位を示す０又、Ｗ
Ｌはワードラインであり、Ｓｏ、ＳｏはワードラインＷ
Ｌの信号変化を受けて発生するセンスアンプの駆動信号
、ＢＬ 。
ネルトランジスタｆｌ） 、 （２） 、 （３）及び
ｎチャンネルトランジスタｆ４Ｊ 、 ｆ５） 、 （
６）によりセンスアンプは構成されている。点線で囲ん
だ部分はメモリセル（ＭＣ）であり、ｎチャンネルトラ
ンジスタ（１０１） 、キャンバシタ（１０２）で構成
され、 Ｖｍｃは図示したノードの電位を示す０又、Ｗ
Ｌはワードラインであり、Ｓｏ、ＳｏはワードラインＷ
Ｌの信号変化を受けて発生するセンスアンプの駆動信号
、ＢＬ 。
肛はピント線対、容量（１００）はＭＬ、ＢＥ間に寄生
的につく結合容量を示す。第４図は各信号のタイミング
チャートを示しており、ＶＢＬはピント！ＢＬ。
的につく結合容量を示す。第４図は各信号のタイミング
チャートを示しており、ＶＢＬはピント！ＢＬ。
の電位である。
次に、メモリセルからのＨｉｇｈデータの読み出し及び
それに順じて行われるメモリセルへのＨｉｇｈデータの
再書き込み（リフレッシュ）動作について説明する。
それに順じて行われるメモリセルへのＨｉｇｈデータの
再書き込み（リフレッシュ）動作について説明する。
まず、ピント線対を−Ｖｃｃ （Ｖｃｃ ；電源電圧）
に充電し、メモリセルのワード線を立ち上げる。
に充電し、メモリセルのワード線を立ち上げる。
ＶＢＬ ＝ −Ｖｃｃとなり、ワード線の電位変化を受
けて、Ｓｏが立ち上がると、ｎチャンネルトランジスタ
（６）がオンし、ｎチャンネルトランジスタ（５）のゲ
ートソース間電圧がゲート闇値電位Ｖπｈよりも大キく
なり、ｎチャンネルトランジスタ（５）がｎチャンネル
トランジスタ（４）より先にオンする。その結果、肛の
電位がＯｖに放電される。ＢＥ、の電位は、トランジス
タ（４）の瞬時的なオン動作により、放電されかかるが
、肛がＯｖになることによるｎチャンネルトランジスタ
（４）のカットオフ及び、石の立ち下がりによるｐチャ
ンネルトランジスタ（１１，＋２１のオンによって、最
終的に電源電圧に充電される。
けて、Ｓｏが立ち上がると、ｎチャンネルトランジスタ
（６）がオンし、ｎチャンネルトランジスタ（５）のゲ
ートソース間電圧がゲート闇値電位Ｖπｈよりも大キく
なり、ｎチャンネルトランジスタ（５）がｎチャンネル
トランジスタ（４）より先にオンする。その結果、肛の
電位がＯｖに放電される。ＢＥ、の電位は、トランジス
タ（４）の瞬時的なオン動作により、放電されかかるが
、肛がＯｖになることによるｎチャンネルトランジスタ
（４）のカットオフ及び、石の立ち下がりによるｐチャ
ンネルトランジスタ（１１，＋２１のオンによって、最
終的に電源電圧に充電される。
このよう（こしてメモリセルからのＨｉｇｈ読み出しが
行われる。そして、再書き込み（リフレッシュ）は乳を
立ち下げることにより、自動的に行われるのであるが、
ＷＬ立ち下げの際に、ＷＬ、ＢＬの寄生結合容量により
、ビット線の電位ＶＢＬが電源電圧より降圧し、メモリ
セルのさ位もそれによって降圧してマージンを損失する
という問題点があった。
行われる。そして、再書き込み（リフレッシュ）は乳を
立ち下げることにより、自動的に行われるのであるが、
ＷＬ立ち下げの際に、ＷＬ、ＢＬの寄生結合容量により
、ビット線の電位ＶＢＬが電源電圧より降圧し、メモリ
セルのさ位もそれによって降圧してマージンを損失する
という問題点があった。
従来のセンスアンプは以上のように構成されていだので
、Ｈｉｇｈデータ書き込み、再書き込み時、ワード縁、
ヒント惺の寄生結合容量により、メモリセルの電位が電
源電圧より降圧して、マージンを損失するという問題点
があった。
、Ｈｉｇｈデータ書き込み、再書き込み時、ワード縁、
ヒント惺の寄生結合容量により、メモリセルの電位が電
源電圧より降圧して、マージンを損失するという問題点
があった。
この発明は上記のような間鵜点を解消するためになされ
たもので、メモリセルの電位を電源電圧にすることを目
的とする。
たもので、メモリセルの電位を電源電圧にすることを目
的とする。
この発明に係るダイナミックＲＡＭのセンスアンプは、
メモリセルへのＨｉ ｇｈデータ再書き込み（リフレッ
シュ）及びＨｉｇｈデータ書き込み時、ピント線の電位
を電源電圧以上ｆこ昇圧する回路を付加したものである
。
メモリセルへのＨｉ ｇｈデータ再書き込み（リフレッ
シュ）及びＨｉｇｈデータ書き込み時、ピント線の電位
を電源電圧以上ｆこ昇圧する回路を付加したものである
。
この発明におけるダイナミックＲＡＭのセンスアンプは
、書き込み時に、ビット線の電位を電源電圧以上に昇圧
することｌこまり、メモリセルの電位をワード線、ビッ
ト線の寄生結合容量によるロスがあっても電源電圧に維
持する。
、書き込み時に、ビット線の電位を電源電圧以上に昇圧
することｌこまり、メモリセルの電位をワード線、ビッ
ト線の寄生結合容量によるロスがあっても電源電圧に維
持する。
以下、この発明の一実施例を図に一ついて説明する。第
１図はこの発明の一実施例であるセンスアンプの回路図
であり、前記第３図に示した従来のセンスアンプ回路に
新たに、ＳＯ２をゲート信号とするｐチャンネルトラン
ジスタａ１、ｎチャンネルトランジスタ０◇、昇圧する
ための容量（２）を設けたものである。第２図は第１図
のセンスアンプの動作時の各信号のタイミングチャート
である。
１図はこの発明の一実施例であるセンスアンプの回路図
であり、前記第３図に示した従来のセンスアンプ回路に
新たに、ＳＯ２をゲート信号とするｐチャンネルトラン
ジスタａ１、ｎチャンネルトランジスタ０◇、昇圧する
ための容量（２）を設けたものである。第２図は第１図
のセンスアンプの動作時の各信号のタイミングチャート
である。
次に動作について説明する０メモリセルからのＨｉｇｈ
データの読み出しについて前記従来のものとまったく同
じである。この実施例ではメモリセルへのＨｉｇｈデー
タの再書き込み時において、ワード線を立ち下げる前に
新たに設けた８０′信号を立ち下げることによって、Ｎ
＋の電位を電源電圧にして、容量Ｏ諺によるカンプリン
グによりピント線ＢＴＡ電位を電源電圧以上に昇圧しよ
うというものである。
データの読み出しについて前記従来のものとまったく同
じである。この実施例ではメモリセルへのＨｉｇｈデー
タの再書き込み時において、ワード線を立ち下げる前に
新たに設けた８０′信号を立ち下げることによって、Ｎ
＋の電位を電源電圧にして、容量Ｏ諺によるカンプリン
グによりピント線ＢＴＡ電位を電源電圧以上に昇圧しよ
うというものである。
この昇圧分（昇圧電位−電源電圧）は、ワード線ＷＬ、
ビット緑ＢＬの寄生結合容量による電位ロス分でよく、
これによりメモリセルの電位は電源電圧に光電される。
ビット緑ＢＬの寄生結合容量による電位ロス分でよく、
これによりメモリセルの電位は電源電圧に光電される。
なお、メモリセルのデータカＬｏｗで、そのセルにＨｉ
ｇｈデータを書き込むような場合も同様に説明できる
。
ｇｈデータを書き込むような場合も同様に説明できる
。
以上のようにこの発明ｌこよれば、メモリセルへのＨｉ
ｇｈデータ再書き込み（リフレッシュ）及びＨｉｇｈ
データ書き込み時、ピント線の電位を電源電圧以上に昇
圧したので、ワード線立ち下がり時のワード線、ビット
線間の寄生結合容量による電位ロスがあっても、メモリ
セルの電位は電源電圧に充電される。メモリセルの電位
が電源電圧ジャストに充電されているので、これがセル
の蓄積電荷量の増加、ダイナミックＲＡＭのアクセスタ
イムの高速化につながるという効果がある。
ｇｈデータ再書き込み（リフレッシュ）及びＨｉｇｈ
データ書き込み時、ピント線の電位を電源電圧以上に昇
圧したので、ワード線立ち下がり時のワード線、ビット
線間の寄生結合容量による電位ロスがあっても、メモリ
セルの電位は電源電圧に充電される。メモリセルの電位
が電源電圧ジャストに充電されているので、これがセル
の蓄積電荷量の増加、ダイナミックＲＡＭのアクセスタ
イムの高速化につながるという効果がある。
第１図はこの発明の一実施例によるダイナミックＲＡＭ
センスアンプの回路図、第２図は第１図の各信号のタイ
ばングチャート、第３図は従来のダイナミックＲＡＭの
センスアンプの回路図、第４図は８３図の各信号のタイ
ミングチャートである０ 図において、（１）、 ＋２＞、 ＋３１． Ｑｌはセ
ンスアンプを構成するｐチャンネルトランジスタ、（４
１、（５１、（（３）０υはセンスアンプを構成するｎ
チャンネルトランジスタ、Ｑ■はピノ）５１昇圧のため
の容量、 （１０ｔ）はメモリセルを構成するｎチャ
ンネルトランジスタ、 （１０２）はメモリセルを構成
する蓄積キャパシタ、（１００）はワード線、 ビット線間の寄生結合容量を示 第１図 す０ なお、 図中、 同一符号は同一、 または相当部分 を示す。
センスアンプの回路図、第２図は第１図の各信号のタイ
ばングチャート、第３図は従来のダイナミックＲＡＭの
センスアンプの回路図、第４図は８３図の各信号のタイ
ミングチャートである０ 図において、（１）、 ＋２＞、 ＋３１． Ｑｌはセ
ンスアンプを構成するｐチャンネルトランジスタ、（４
１、（５１、（（３）０υはセンスアンプを構成するｎ
チャンネルトランジスタ、Ｑ■はピノ）５１昇圧のため
の容量、 （１０ｔ）はメモリセルを構成するｎチャ
ンネルトランジスタ、 （１０２）はメモリセルを構成
する蓄積キャパシタ、（１００）はワード線、 ビット線間の寄生結合容量を示 第１図 す０ なお、 図中、 同一符号は同一、 または相当部分 を示す。
Claims (1)
- メモリセルへのＨｉｇｈデータ再書き込み及びＨｉｇｈ
データ書き込み時、ビット線の電位を電源電圧以上に昇
圧することを特徴とするダイナミックＲＡＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215260A JPH0378190A (ja) | 1989-08-21 | 1989-08-21 | ダイナミックｒａｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215260A JPH0378190A (ja) | 1989-08-21 | 1989-08-21 | ダイナミックｒａｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378190A true JPH0378190A (ja) | 1991-04-03 |
Family
ID=16669364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1215260A Pending JPH0378190A (ja) | 1989-08-21 | 1989-08-21 | ダイナミックｒａｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378190A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09128966A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | ダイナミック型半導体記憶装置 |
| JP2011076696A (ja) * | 2009-09-30 | 2011-04-14 | Hynix Semiconductor Inc | 半導体メモリ装置及びビットライン感知増幅回路の駆動方法 |
-
1989
- 1989-08-21 JP JP1215260A patent/JPH0378190A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09128966A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | ダイナミック型半導体記憶装置 |
| JP2011076696A (ja) * | 2009-09-30 | 2011-04-14 | Hynix Semiconductor Inc | 半導体メモリ装置及びビットライン感知増幅回路の駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3856424B2 (ja) | 半導体記憶装置 | |
| JPH11126492A (ja) | 不揮発性半導体記憶装置 | |
| JPH05250875A (ja) | 半導体記憶装置 | |
| US12080340B2 (en) | Control circuit, method for reading and writing and memory | |
| JPH1116377A (ja) | 強誘電体メモリ装置 | |
| KR950014256B1 (ko) | 낮은 전원전압을 사용하는 반도체 메모리장치 | |
| JPH0522316B2 (ja) | ||
| JPS6226117B2 (ja) | ||
| JPS60236191A (ja) | 半導体記憶装置 | |
| JPS6045499B2 (ja) | 半導体記憶装置 | |
| JPH0378190A (ja) | ダイナミックｒａｍ | |
| JPH02301093A (ja) | 不揮発性半導体記憶装置 | |
| JPH01162296A (ja) | Ｄｒａｍ | |
| JPS6161479B2 (ja) | ||
| JPH06103759A (ja) | 半導体メモリ | |
| JP3193972B2 (ja) | 半導体記憶装置 | |
| JPH01138681A (ja) | ダイナミツクｒａｍ | |
| JP2622179B2 (ja) | ダイナミック型半導体記憶装置 | |
| JPS62264495A (ja) | １サイクルで論理値を書込むことのできるダイナミツクメモリ | |
| KR19990015345A (ko) | 긴 리프레쉬간격을 갖는 메모리셀 제어방법 | |
| JPS6034191B2 (ja) | 記憶回路 | |
| KR100280458B1 (ko) | 반도체메모리셀 | |
| JP3068377B2 (ja) | ダイナミック形半導体記憶装置 | |
| JP3056498B2 (ja) | センスアンプ回路 | |
| JPS62140294A (ja) | 半導体メモリのワ−ド線・ダミ−ワ−ド線駆動系 |