JPH036120A - パワートランジスタ回路の同時通電防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野Ｊ 本発明は、例えば圧電素子等を充放電制御することによ
り圧電素子等を伸縮駆動するためのパワートランジスタ
回路に係り、詳しくは、充電制御用パワートランジスタ
と放電制御用パワートランジスタとを交互にスイッチン
グ制御するとき、上記両トランジスタが瞬時的にも同時
にオンにならないようにυ制御するための何時通電防止
回路に関する。

［従来の技Ｉｆｉ］ 従来、例えば特開昭５９−５８１２９号公報に開示され
ている燃料噴射装置のニードル弁を開閉駆動するための
圧電素子を充放電υ１１０するパワートランジスタ回路
は、第６図に示すようにＰＮＰ型パワートランジスタＱ
２のコレクタとＮＰＮ型パワートランジスタＱ４のコレ
クタとが接続され、この両コレクタの接続点とアース間
には圧電素子１２０が接続されている。また、ＰＮＰ型
パワートランジスタＱ２のエミッタには図示していない
ｆｉｌ源回路からの電圧ＶＤＤが印加されている一方、
ＮＰＮ型パワートランジスタＱ４のエミッタはアースに
接続されている。従って、ＰＮＰ型パワートランジスタ
Ｑ２がオンに制御され、ＮＰＮ型パワートランジスタＱ
４がオフに制御されると、圧電素子１２０に対して前記
電圧ＶＤＤが印加され、充電される。一方、ＰＮＰ型パ
ワートランジスタＱ２がオフに制御され、ＮＰＮＰＮＰ
パワートランジスタＱ４ンに制御されると、圧電素子１
２０に充電された電荷はＮＰＮ型パワー］・ランジスタ
Ｑ４を介して放電される。即ち上記のような充放電制御
が行われた場合、圧電素子１２０は上記充放電に同期し
て伸縮する。以上のようにＰＮＰ型パワートランジスタ
Ｑ２は充電制御用パワートランジスタとしての機能を有
し、ＮＰＮ型パワートランジスタＱ４は放電制御用パワ
ートランジスタとしての機能を有している。

また、前述したような充放電制御をするため、前記ＰＮ
Ｐ型パワートランジスタＱ２とＮＰＮ型パワートランジ
スタＱ４をスイッチングするためのスイッチング制御回
路が設けられている。同図に示すようにスイッチング制
御回路には、外部からの制御信号を入力し、この信号を
反転させて出力するノットゲートＩＣＩと、このノット
ゲートＩＣ１の出力信号が抵抗Ｒ１とＲ２とで分圧され
た信号をベースに入力するＮＰＮ型スイッチングトラン
ジスタＱ１と、ノッ］・ゲートＩＣＩの出力信号が抵抗
Ｒ５とＲ６とで分圧された信号をベースに入力するＰＮ
Ｐ型スイッチングトランジスタＱ３とが設けられている
。尚、ＮＰＮ型スイッチング］・ランジスタＱ１、及び
ＰＮＰ型スイッチングトランジスタＱ３は、前記ＰＮＰ
型パワートランジスタＱ２、及びＮＰＮ型パワートラン
ジスタＱ４をドライブするために設けられたもので、前
記ノットゲーｈ　Ｉ　Ｃ１の出力信号は出力電流が極め
て小さいことから、直接上記パワートランジスタＱ２、
Ｑ４をドライブできないため、ＮＰＮ型スイッチングト
ランジスタＱ１、及びＰＮＰ型スイッチングトランジス
タＱ３で増幅したあとの信号によりパワートランジスタ
Ｑ２、Ｑ４をドライブするものである。

【発明が解決しようとする課題］ 上記従来のパワートランジスタ回路において、外部から
ノットゲートＩＣＩに入力された制御信号ａが、第７図
（１）に示すようなパルス信号である場合、例えばＮＰ
Ｎ型スイッチングトランジスタＱ１、及びＰＮＰ型スイ
ッチングトランジスタＱ３に応答性の違いなどがあると
、第７図（２）と（３）に示すように、前記ＰＮＰ型パ
ワートランジスタＱ２のベースに印加される信号すと、
前記ＮＰＮ型パワートランジスタＱ４のベースに印加さ
れる信号Ｃとの間にタイミングのずれが生じる。

上記ＰＮＰ型パワートランジスタＱ２がオンになるタイ
ミングは、上記信号すが論理ｒＬＪの状態のときであり
、ＮＰＮ型パワートランジスタＱ４がオンになるタイミ
ングは、上記信号Ｃが論理ｒ　ＨＪの状態のときである
。従って第７図（４）に示すように上記信号すが論理ｒ
ＬＪであり、且つ上記信＠Ｃが論理ｒＨＪのタイミング
のとき、前記ＰＮＰ型パワートランジスタＱ２と、ＮＰ
Ｎ型パワートランジスタＱ４は共にオンとなり、電源か
らの大きな電流が直接ＰＮＰ型パワートランジスタＱ２
とＮＰＮ型パワートランジスタＱ４とを通してアースに
流れてしまうため、ＰＮＰ型パワートランジスタＱ２と
ＮＰＮ型パワーＩ・ランジスタＱ４とが破壊してしまう
という問題があった。

この問題は、前述したような接合型ＰＮＰ、及びＮＰＮ
パワートランジスタに限らず、ＭＯ８型電界効果パワー
トランジスタ（ＭＯＳＦＥＴ）についても同様に発生す
る。

そこで本発明では、スイッチング制御回路あるいは充放
電制御用パワートランジスタに多少の応答特性のずれが
あったとしても、上記パワー１−ランジスタが同時にオ
ンの状態になることを阻止し、過大な電流による破壊を
防止することを解決すべき技術的課題とするものである
。

［１１題を解決するための手段］ 上記課題解決のための技術的手段は、充電制御用パワー
トランジスタをオンに制御したとき、この充電制御用パ
ワートランジスタに接続された負荷に対してＴｉ源から
の充電電流を通電したあと、上記充電制御用パワートラ
ンジスタをオフに制御した状態で放電制御用パワートラ
ンジスタをオンに制御したとき前記負荷から放電電流を
通電させるというパワートランジスタ回路において、外
部からの制御信号に従って前記充電制御用パワートラン
ジスタと前記放電制御用パワートランジスタを交互にオ
ンオフさせる！ζめのスイッチング制御回路に、前記充
電制御用パワートランジスタと前記放電制御用パワート
ランジスタが同時にオンになる状態を阻止するための論
理回路を接続することである。

［作　用］ 上記パワートランジスタ回路において、外部からの制御
信号に従って前記充電制御用パワートランジスタと前記
放電制御用パワートランジスタを交互にオンオフさける
ためのスイッチング制御回路に接続された論理回路によ
り、充電制御用パワートランジスタと前記放電制御用パ
ワートランジスタが同時にオンになる状態が阻止され、
電源からの過大な電流による充電制御用パワートランジ
スタと放電制御用パワートランジスタの破壊が防止され
る。

［実施例］ 次に、本発明の実施例を図面を参照しながら説明する。

第１図は”、ＭＯＳＦＥＴ　（メタルオキサイドセミコ
ンダクタ型電界効果トランジスタ）を用いた第１実施例
の圧電素子制御回路である。この圧電素子１は、例えば
燃料噴射装置のニードル弁を駆動するためのもので、充
放電制御により圧電素子１を伸縮させることにより図示
していないニードル弁を駆動するものである。即ち、圧
電素子１は充電状態に応じて伸びる一方、充電電荷が放
電されたときは放電状態に応じて縮むような特性を備え
ている。

第１図に示すように、圧電素子１の一方の端子には、圧
電素子１に充電電流を通電させるための充電制御用パワ
ートランジスタ２ＣＰチヤンネルＭＯ８ＦＥＴ）のドレ
インＤと、圧電素子１に充電された電荷を放電させると
きの放電電流を通電させるための放電制御用パワートラ
ンジスタ３（Ｎチャンネル間Ｏ８ＦＥＴ）のドレインＤ
とが接続されている。また、圧電素子１の他方の端子は
接地されている。充電制御用パワーｉ−ランジスタ２の
ソースＳとサブストレイトＳＵとに図示していない電源
からの駆動電源電圧ＶＤＤが印加されている。一方、放
電制御用パワートランジスタ３のソースＳとサブストレ
イトＳＵは接地されている。上述したように、充７１　
ｉ、ｌｌ　Ｉｌｌ用パワートランジスタ２はＰチャンネ
ルＭＯ８ＦＥＴであり、放電制御用パワートランジスタ
３はＮチャンネル間Ｏ８ＦＥＴである。従って充電制御
用パワートランジスタ２は、ゲートＧに印加される信号
が論理ｒＬＪである場合にオンの状態になる一方、放電
制御用パワートランジスタ３は、ゲートＧに印加される
信号が論理ｒＨＪである場合にオンの状態になる。

上記充電制御用パワートランジスタ２をドライブするた
めのスイッチングトランジスタ４のトレインＤが、抵抗
５Ａを介して充電制御用パワートランジスタ２のゲート
Ｇに接続されている。そしてスイッチングトランジスタ
４のソースＳとサブストレイトＳＵは接地されている。

また、充電制御用パワートランジスタ２のゲートＧには
、抵抗５Ｂを介して前記駆動電源電圧ＶＤＤが印加され
ている。尚、スイッチングトランジスタ４はＮチャンネ
ル間Ｏ８ＦＥＴであり、従ってゲートＧに印加される信
号が論理ｒＨＪである場合にオンの状態になる。

上記スイッチングトランジスタ４のゲートＧは、２人力
アンドゲート５の出力端子と接続されており、前記放電
ｉｌｌ　ａｌｌ用パワートランジスタ３のゲートＧは、
２人力アンドゲート６の出力端子と接続されている。上
記２人カアンドゲート５と２人力アンドゲート６それぞ
れの一方の入力端子が直接接続されており、この接続点
にはエクスクル−シブオアゲート７の出力端子が接続さ
れている。また、エクスクル−シブオアゲート７の２入
力端子のそれぞれは、前記２人カアンドゲート５と２人
力アンドゲート６それぞれの入力端子と接続されている
。そしてエクスクル−シブオアゲート７の一方の入力端
子は、外部からの制御信号が入力される制御信号入力端
子８と接続されており、エクスクルーシブオアゲ−１−
７の他方の入力端子は、ノットゲート９の出力端子に接
続されている。また、このノットゲ−１・９の入力端子
は上記制卸信号入力端子８と接続されている。

以上のように接続された圧電素子制御回路において、第
２図（１）に示すようなパルス状の信ｑＳ１が圧電素子
１を充放電制御するための制御信号として外部から制御
信号入力端子８に印加されると、ノットゲート９の出力
信号Ｓ２は第２図（２）に示すような信号になる。この
際、ノットゲート９に多少の応答遅れが有るため、信号
Ｓ１の立ち上り、及び立ら下りタイミングに対して信号
Ｓ２の立ち下り、及び立ち上りそれぞれのタイミングが
時間Ｔｄだけ遅れることになる。

一方、エクスクル−シブオアゲート７は、第３図に示す
ように二つの入力端子に印加される信号が共に論理「Ｈ
」、あるいは共に論理ｒＬＪの場合に出力信号が論理ｒ
ＬＪとなるため、エクスクル−シブオアゲート７の出力
信号Ｓ３は、第２図（３）に示すようにノットゲート−
９の応答遅れ時間Ｔｄの範囲で論理ｒＬＪとなる。従っ
て２人力アンドゲート５と２人力アンドゲート６それぞ
れの一方の入力端子にはエクスクル−シブオアゲート７
の出力信号Ｓ３が印加されるため、２人力アンドゲート
５の出力信号Ｓ４は、第２図（４）に示すようになり、
２人力アンドゲート６の出力信号Ｓ５は、第２図（５）
に示すようになる。

２人力アンドゲー１〜５の出力信号Ｓ４が論理ＩＮ−Ｉ
Ｊの状態のとき、スイッチングトランジスタ４がオンの
状態になり、その結果、充電制御用パワートランジスタ
２のゲートＧは論理ｒＬＪになり、同トランジスタ２は
オンの状態になって圧電素子１に充電電流が通電される
。

一方、２人カアンドゲート６の出力信号Ｓ５は、論１！
ｔ！　ｒＬＪの状態になっているため、ｆ１１電制御用
パワートランジスタ３はオフの状態になっている。

第２図（４）　１．及び第２図（５）に示すように２人
力アンドゲート５の出力信号Ｓ４と２人カアンドゲー］
・６の出力信号８５は共に論理ｒＨＪにならないため、
前記充電制御用パワートランジスタ２と前記放電制御用
パワートランジスタ３が共にオ。

ンの状態にならない。即ち充電制御用パワートランジス
タ２と放電制御用パワートランジスタ３が同時通電状態
となって破壊することがない。

以上の説明においては、フッ１−ゲーｉ〜９の応答遅れ
を考慮した制御タイミングについて説明したが、実際に
は前記２人力アンドゲート５．２人力アンドゲート６、
及びエクスクル−シブオアゲート７にも応答遅れがある
。第２図（６）、第２図（７）、第２図（８）は、上記
２人力アンドゲート５．２人力アンドゲー１−６、及び
エクスクル−シブオアゲート７それぞれの応答Ｒれを前
回したタイミングチャートで、第２図（６）は、第２図
（３）に対応し、第２図（７）は、第２図（４）に、そ
して第２図（８）は、第２図（５）に対応する。この場
合でも２人力アンドゲート５及び２人力アンドゲート６
の間の応答特性のバラツキの差が時間Ｔｄの範囲内であ
れば両アントゲ−１−５，６の出力信号Ｓ４゜Ｓ５が共
に論理ｒＨＪにはならない。従って充電制御用パワート
ランジスタ２と放電制ｔｉｔＪ用パワートランジスタ３
が瞬時的にも同時通電状態となって破１！することがな
い。

尚、上記２人力アンドゲート５及び２人力アンドゲート
６は、−殻内に同−ＩＣパッケージのものが使用される
ため、応答特性のバラツキの差が穫めて少ない。

次に、本発明の第二実論例を説明する。

第４図は、第２実施例の圧電素子ｕ１　ｔＩ１１回路で
あり、第５図は、上記圧電素子制御回路のタイミングチ
ャートである。

第４図に示した圧電素子制御回路は、第１実施例で説明
した第１図の圧電素子制御回路における２人力アンドゲ
ート６を除いたもので、その他の使用素子は第１図の圧
電素子制御回路における使用素子と同一であり、使用素
子それぞれの説明番号は第１図と同じである。従ってノ
ットゲート９の出力信号は、第１実施例と同様にエクス
クルーシブオアゲート７の入力端子に印加される一方、
放電制御用パワー１−ランジスタ３のゲー１−　Ｇに直
接印加されるようになっている。

以上のように接続された圧電素子制御回路において、第
５図（１）に示すようなパルス状の信号Ｓ１１が圧電素
子１を充ｔｌｌ電制御するための側聞信号として外部か
ら制御信号入力端子８に印加されると、ノットゲート９
の出力信号８１２は第５図（２）に示すような信号にな
る。この際、ノットゲート９に多少の応答遅れが有るた
め、信号８１１の立ち上り、及び立ち下りタイミングに
対して信号８１２の立ち下り、及び立ち上りそれぞれの
タイミングが時間Ｔｄだけ遅れることになる。第５図（
３）はエクスクルーシブオアゲ−１〜７の出力信号Ｓ１
３のタイミングチャートであり、ノットゲート９の応答
遅れ時間Ｔｄの間、エクスクル−シブオアゲート７の出
力信号８１３は、論１！Ｉ！　ｒＬＪとなる。また、第
５図（４）は２人カアンドゲート５の出力信号８１４の
タイミングチャートであり、出力信号８１４は、前記信
号８１１とエクスクル−シブオアゲート７の出力信号８
１３が共に論理ｒＨＪの状態のとき論理ｒＨＪになる。

上記のような圧電素子制御回路において、充電側聞用パ
ワートランジスタ２と放電制御用パワートランジスタ３
が同時通電状１栗となって破壊するタイミングは、ノッ
トゲート９の出力信号８１２と２人カアンドゲート５の
出力信号８１４が共に論理ｒＨＪの状態のときであるが
、第５図（２）、第５図（４）から明らかなようにノッ
］・ゲート９の出力信号３１２と２人カアンドゲート５
の出力信号８１４が共に論理ｒＨＪの状態にならないよ
うに制御される。

尚、以上の説明においては、ノットゲート９の応答近れ
を考慮した制御タイミングについて説明したが、実際に
は前記２人カアンドゲート５、及びエクスクルーシブオ
アゲ−１〜７にも応答遅れがある。しかしながら２人カ
アンドゲート５、及びエクスクル−シブオアゲート７に
応答遅れがあっても第１実施例と同様に補償することが
できる。

［発明の効果］ 以上のように本発明によれば、充電制御用パワートラン
ジスタをオンに制御したとき、この充電制御用パワート
ランジスタに接続された負荷に対して電源からの充電電
流を通電したあと、上記充電制御用パワーｉ−ランジス
タをオフに制御した状態で放電側聞用パワートランジス
タをオンに制御したとき前記負荷から放電電流を通電さ
せるというパワートランジスタ回路において、外部から
の制御信号に従って前記充電制御用パワートランジスタ
と前記放電制御用パワートランジスタを交互にオンオフ
さけるためのスイッチング制御回路に、前記充電制御用
パワートランジスタと前記放電制御用パワー１−ランジ
スタが同時にオンになる状態を阻止するための論理回路
を接続したため、上記充電制御用パワートランジスタと
放電制御用パワートランジスタとが同時通電状態になっ
て破壊してしまうことを防止することができるという効
果がある。

【図面の簡単な説明】

第１図は電界効果型パワートランジスタを用いた第１実
施例の圧電素子制御回路図、第２図は第１図の圧電素子
制御回路のタイミングチャート図、第３図はエクスクル
ージ１オアゲートの入出力信号状態図、第４図は第２実
施例の圧電素子制御回路図、第５図は第４図の圧電素子
制御回路のタイミングチャート図、第６図は従来の圧電
素子制御回路図、第７図は第６図の圧電素子制御回路の
タイミングチャート図である。 １・・・圧電素子 ２・・・充電制御用パワートランジスタ３・・・ｔｌｉ
ｌ制電制御ワートランジスタ４・・・スイッチングトラ
ンジスタ ５・・・２人カアンドゲート ６・・・２人カアンドゲート ７・・・エクスクル−シブオアゲート ９・・・ノットゲート

Claims (1)

【特許請求の範囲】
1. 充電制御用パワートランジスタをオンに制御したとき、
   この充電制御用パワートランジスタに接続された負荷に
   対して電源からの充電電流を通電したあと、上記充電制
   御用パワートランジスタをオフに制御した状態で放電制
   御用パワートランジスタをオンに制御したとき前記負荷
   から放電電流を通電させるというパワートランジスタ回
   路において、外部からの制御信号に従つて前記充電制御
   用パワートランジスタと前記放電制御用パワートランジ
   スタを交互にオンオフさせるためのスイッチング制御回
   路に、前記充電制御用パワートランジスタと前記放電制
   御用パワートランジスタが同時にオンになる状態を阻止
   するための論理回路を接続したことを特徴とするパワー
   トランジスタ回路の同時通電防止回路。