JPH0353521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0353521A JPH0353521A JP18944189A JP18944189A JPH0353521A JP H0353521 A JPH0353521 A JP H0353521A JP 18944189 A JP18944189 A JP 18944189A JP 18944189 A JP18944189 A JP 18944189A JP H0353521 A JPH0353521 A JP H0353521A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- etching
- thermal oxide
- resist
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims 1
- 238000001312 dry etching Methods 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関する。
半導体集積回路の集積度の向上に伴い、素子分離あるい
は容量等の二次元的面積を縮小させるために、Ｓｉトレ
ンチエッチングが必要な技術となってきている．特に、
集積度が向上するにつれて、Ｓｉ基板の狭い領域に深い
穴を掘る、いわゆる高アスベクト比のエッチングが要求
されてきている．この場合、開口部は非常に微細に寸法
のため、エッチングの際には反応、排気、形状制御とい
ったあらゆる困難が伴う。このうち、形状に関しては、
Ｕ字型、Ｖ字型、Ｙ字型とした様々な形状が要求される
。
は容量等の二次元的面積を縮小させるために、Ｓｉトレ
ンチエッチングが必要な技術となってきている．特に、
集積度が向上するにつれて、Ｓｉ基板の狭い領域に深い
穴を掘る、いわゆる高アスベクト比のエッチングが要求
されてきている．この場合、開口部は非常に微細に寸法
のため、エッチングの際には反応、排気、形状制御とい
ったあらゆる困難が伴う。このうち、形状に関しては、
Ｕ字型、Ｖ字型、Ｙ字型とした様々な形状が要求される
。
第２図（ａ）〜（Ｃ）は従来のＳｉ｝レンチエッチング
方法を説明するための工程順に示した断面図である． まず、第２図（ａ）に示すように、Ｓｉ基板１の上に熱
酸化膜２を厚く形成する。次に、この熱酸化膜２上にポ
ジ型のレジスト３を均一に塗布し、露光、現像により、
微細なパターンを有するレジストのマスクを形成する。
方法を説明するための工程順に示した断面図である． まず、第２図（ａ）に示すように、Ｓｉ基板１の上に熱
酸化膜２を厚く形成する。次に、この熱酸化膜２上にポ
ジ型のレジスト３を均一に塗布し、露光、現像により、
微細なパターンを有するレジストのマスクを形成する。
次に、第２図（ｂ）に示すように、この形成ざれたレジ
スト３をマスクとして熱酸化膜２をドライエッチングす
る。このドライエッチングは、通常は平行平板電極に１
３．５６ＭＨｚの高周波を印加し、適当なガスを導入す
ることでプラズマを発生させ、エッチングを行う、いわ
ゆる反応性イオンエッチング（ＲＩＥ）により行うこと
で、異方性の高いエッチングが実現でき、熱酸化膜２は
ほぼ垂直にエッチングされる。熱酸化膜２のエッチング
後、マスクとして用いたレジスト３を除去すれば、Ｓｉ
基板１上に熱酸化膜２がパターニングされる． 次に、第２図（ｃ）に示すように、この微細なパターン
を有する熱酸化ＪＩ！２をマスクとして、Ｓｉ基板１の
反応性イオンエッチングすることにより、微細なパター
ンを有する溝５が形成される。
スト３をマスクとして熱酸化膜２をドライエッチングす
る。このドライエッチングは、通常は平行平板電極に１
３．５６ＭＨｚの高周波を印加し、適当なガスを導入す
ることでプラズマを発生させ、エッチングを行う、いわ
ゆる反応性イオンエッチング（ＲＩＥ）により行うこと
で、異方性の高いエッチングが実現でき、熱酸化膜２は
ほぼ垂直にエッチングされる。熱酸化膜２のエッチング
後、マスクとして用いたレジスト３を除去すれば、Ｓｉ
基板１上に熱酸化膜２がパターニングされる． 次に、第２図（ｃ）に示すように、この微細なパターン
を有する熱酸化ＪＩ！２をマスクとして、Ｓｉ基板１の
反応性イオンエッチングすることにより、微細なパター
ンを有する溝５が形成される。
上述したように、Ｓｔ基板１１こ対して垂直にパターニ
ングされた熱酸化Ｍ２をマスクとしてＳｉ基板１のトレ
ンチエッチングを行った場合、エッチングの際にプラズ
マ中からＳｉ基板１へ入射してくるイオンはＳｉ基板１
に対して垂直であるため、マスクパターンに忠実にＳｔ
基板１のエッチングが進行し、垂直な形状が得られると
考えられ勝ちであるが、実際にはトレンチ形状に大きく
影響するエッチング圧力や高周波電力などのプラズマ諸
量を正確に制御するのが難しく、またチャンバーの構造
、雰囲気等によっても、形状は左右されるため、アンダ
ーカットが入ったり、ボーイング形状になり易く、この
後のＣＶＤ工程で酸化膜や多結晶Ｓｉ膜を堆積する時に
、いわゆる「す」という隙間を発生させてしまうという
問題点を生ずる。
ングされた熱酸化Ｍ２をマスクとしてＳｉ基板１のトレ
ンチエッチングを行った場合、エッチングの際にプラズ
マ中からＳｉ基板１へ入射してくるイオンはＳｉ基板１
に対して垂直であるため、マスクパターンに忠実にＳｔ
基板１のエッチングが進行し、垂直な形状が得られると
考えられ勝ちであるが、実際にはトレンチ形状に大きく
影響するエッチング圧力や高周波電力などのプラズマ諸
量を正確に制御するのが難しく、またチャンバーの構造
、雰囲気等によっても、形状は左右されるため、アンダ
ーカットが入ったり、ボーイング形状になり易く、この
後のＣＶＤ工程で酸化膜や多結晶Ｓｉ膜を堆積する時に
、いわゆる「す」という隙間を発生させてしまうという
問題点を生ずる。
本発明の半導体装置の製造方法は、半導体基板上に第１
の絶縁膜を形戒し該第１の絶縁膜をパターニングする工
程と、前記第１の絶縁膜を含む前記半導体基板表面に前
記第１の絶縁膜とエッチング特性がほぼ同等である第２
の絶縁膜を堆積する工程と、前記第２の絶縁膜と半導体
基板を異方性エッチングして前記“第１の絶縁膜の側壁
にのみ前記第２の絶縁膜を残し次にエッチング用ガスを
変えて前記第１及び第２の絶縁膜をマスクにして前記半
導体基板を異方性エッチングして前記半導体基板に溝を
形戒する工程とを含んで構戒される．〔実施例〕 次に、本発明の実施例について図面を用いて説明する。
の絶縁膜を形戒し該第１の絶縁膜をパターニングする工
程と、前記第１の絶縁膜を含む前記半導体基板表面に前
記第１の絶縁膜とエッチング特性がほぼ同等である第２
の絶縁膜を堆積する工程と、前記第２の絶縁膜と半導体
基板を異方性エッチングして前記“第１の絶縁膜の側壁
にのみ前記第２の絶縁膜を残し次にエッチング用ガスを
変えて前記第１及び第２の絶縁膜をマスクにして前記半
導体基板を異方性エッチングして前記半導体基板に溝を
形戒する工程とを含んで構戒される．〔実施例〕 次に、本発明の実施例について図面を用いて説明する。
第１図（ａ）〜（ｄ）は、本発明の一実施例を説明する
ための工程順に示した断面図である．まず、第１図（ａ
）に示すように、Ｓｔ基板１の上に厚さ約１μｍの熱酸
化膜２を成長させ、この上に厚さ１．０〜１．５μｍの
レジ゜スト３を均一に塗布する。次に、露光装置を用い
て微細なパターンをこのレジスト３に転写し、現像を行
なうことにより、熱酸化膜２上には微細なパターンを有
するレジスト３が形成される． 次に、第１図（ｂ）に示すように、このレジスト３をマ
スクとして熱酸化膜２をドライエッチングする。エッチ
ングの手順は以下の通りである。
ための工程順に示した断面図である．まず、第１図（ａ
）に示すように、Ｓｔ基板１の上に厚さ約１μｍの熱酸
化膜２を成長させ、この上に厚さ１．０〜１．５μｍの
レジ゜スト３を均一に塗布する。次に、露光装置を用い
て微細なパターンをこのレジスト３に転写し、現像を行
なうことにより、熱酸化膜２上には微細なパターンを有
するレジスト３が形成される． 次に、第１図（ｂ）に示すように、このレジスト３をマ
スクとして熱酸化膜２をドライエッチングする。エッチ
ングの手順は以下の通りである。
平行平板からなる一対の電極の一方に上記試料を裁置し
、これらの内蔵した真空チャンバー内にＣＨＦ，を２０
〜５０ＳＣＣＭ導入する。試料を置いた電極に１３．５
６ＭＨｚの高周波電界を印加し、両電極間に高周波グロ
ー放電を生じさせる。この際使用した電力密度は２〜３
Ｗ ／ ｃ ｍ ２であった。エッチング中のガス狂
はｏ．ｏｉ〜０．ＩＴｏｒｒとした．この条件では、熱
酸化膜１１のエッチング速度は約４００ｎ’ｍ／ｍｉｎ
であり、半導体基板面内均一性は±３％以内で熱酸化膜
２はほぼ垂直な壁を有するようにエッチングされた。な
お、Ｓｔ基板１と熱酸化膜２との選択比は約２０であっ
た．エッチング後、マスクとして用いたレジスト３を除
去することで、微細なパターンを有する酸化膜２が得ら
れた。
、これらの内蔵した真空チャンバー内にＣＨＦ，を２０
〜５０ＳＣＣＭ導入する。試料を置いた電極に１３．５
６ＭＨｚの高周波電界を印加し、両電極間に高周波グロ
ー放電を生じさせる。この際使用した電力密度は２〜３
Ｗ ／ ｃ ｍ ２であった。エッチング中のガス狂
はｏ．ｏｉ〜０．ＩＴｏｒｒとした．この条件では、熱
酸化膜１１のエッチング速度は約４００ｎ’ｍ／ｍｉｎ
であり、半導体基板面内均一性は±３％以内で熱酸化膜
２はほぼ垂直な壁を有するようにエッチングされた。な
お、Ｓｔ基板１と熱酸化膜２との選択比は約２０であっ
た．エッチング後、マスクとして用いたレジスト３を除
去することで、微細なパターンを有する酸化膜２が得ら
れた。
次に、第１図（ｃ）に示すように、この試料に厚さ１０
０〜２００ｎｍの酸化膜４をＣＶＤ装置を使用して均一
に堆積させる。
０〜２００ｎｍの酸化膜４をＣＶＤ装置を使用して均一
に堆積させる。
次に、第１図（ｄ）に示すように、上記試料を用いて、
Ｓｉトレンチのエッチングを行う．用いた装置は、前記
した場合と同じ反応性イオンエッチング（ＲＩＥ）装置
である．第１ステップとして、酸化膜４のエッチングを
行った．ガスはＣＨＦ．を用い、流量は２０〜５０８Ｃ
ＣＭとした．また、エッチング中のガス厚は０．０１〜
Ｑ．ｌＴｏｒｒ、使用した電力密度は２〜３Ｗ ／ ｃ
ｍ ２であった。この条件下では、酸化膜４のエッチ
ングは約５００ｎｍ／ｍｉｎであるため、酸化膜４が例
えば２００ｎｍの場合、エッチング時間は３０秒とした
．エッチング後には、パターニングされた熱酸化膜２の
側壁に幅約１５０ｎｍのサイドウ才一ル４ａが形成され
た．なお、上記条件下では、Ｓｉ基板１のエッチングさ
れていない．その後、十分にチャンバーを真空に引いた
後、第２ステップとして、Ｓｉのエッチングを続けて行
った。エッチングガスとして、ＣＦ４等のフロロカーボ
ン系のガスを３〜５ＳＣＣＭ導入し、電力密度は２〜３
Ｗ／ｃｍ２とした．ガス圧を０．２〜０．６Ｔｏｒｒと
して行った場合、Ｓｔ基板１のエッチング速度は約１．
３μｍ／ｍｉｎ、熱酸化［２との選択比は約１０であっ
た．この条件で、例えば４分間エッチングを行うと、Ｓ
ｔ基板１のエッチング深さは約５μｍとなり、形状マス
クの酸化膜２のサイドウ才一ル４ａの幅が狭っていくた
め、形状がＧ字型となることがＳＥＭ観察により観察さ
れた。
Ｓｉトレンチのエッチングを行う．用いた装置は、前記
した場合と同じ反応性イオンエッチング（ＲＩＥ）装置
である．第１ステップとして、酸化膜４のエッチングを
行った．ガスはＣＨＦ．を用い、流量は２０〜５０８Ｃ
ＣＭとした．また、エッチング中のガス厚は０．０１〜
Ｑ．ｌＴｏｒｒ、使用した電力密度は２〜３Ｗ ／ ｃ
ｍ ２であった。この条件下では、酸化膜４のエッチ
ングは約５００ｎｍ／ｍｉｎであるため、酸化膜４が例
えば２００ｎｍの場合、エッチング時間は３０秒とした
．エッチング後には、パターニングされた熱酸化膜２の
側壁に幅約１５０ｎｍのサイドウ才一ル４ａが形成され
た．なお、上記条件下では、Ｓｉ基板１のエッチングさ
れていない．その後、十分にチャンバーを真空に引いた
後、第２ステップとして、Ｓｉのエッチングを続けて行
った。エッチングガスとして、ＣＦ４等のフロロカーボ
ン系のガスを３〜５ＳＣＣＭ導入し、電力密度は２〜３
Ｗ／ｃｍ２とした．ガス圧を０．２〜０．６Ｔｏｒｒと
して行った場合、Ｓｔ基板１のエッチング速度は約１．
３μｍ／ｍｉｎ、熱酸化［２との選択比は約１０であっ
た．この条件で、例えば４分間エッチングを行うと、Ｓ
ｔ基板１のエッチング深さは約５μｍとなり、形状マス
クの酸化膜２のサイドウ才一ル４ａの幅が狭っていくた
め、形状がＧ字型となることがＳＥＭ観察により観察さ
れた。
上記方法によるＳｉトレンチエッチングを行うと、所定
のマスクパターンよりも微細のパターン形状が得られ、
パターン寸法のＣＶＤ法による酸化膜４の膜厚を変える
ことで、変化させることができる。
のマスクパターンよりも微細のパターン形状が得られ、
パターン寸法のＣＶＤ法による酸化膜４の膜厚を変える
ことで、変化させることができる。
以上説明したように、本発明は、Ｓｉトレンチエッチン
グにおいて、先にＳｉ基板上にバターニングした熱酸化
膜上にＣＶＤ法による酸化膜あるいは窒化膜を堆積し、
それをエッチバッグした後にパターニングされた熱酸化
膜の側壁についたサイドウォールを、パターニングされ
た熱酸化膜とともにマスクとして用いるため、テーパー
形状が得られ易く、次工程にて行うトレンチ壁面への不
純物拡散、あるいはトレンチ内への電極材料の堆積が容
易に行うことが可能となるという効果を有する。
グにおいて、先にＳｉ基板上にバターニングした熱酸化
膜上にＣＶＤ法による酸化膜あるいは窒化膜を堆積し、
それをエッチバッグした後にパターニングされた熱酸化
膜の側壁についたサイドウォールを、パターニングされ
た熱酸化膜とともにマスクとして用いるため、テーパー
形状が得られ易く、次工程にて行うトレンチ壁面への不
純物拡散、あるいはトレンチ内への電極材料の堆積が容
易に行うことが可能となるという効果を有する。
第１図（ａ）〜（ｄ）は、本発明の一実施例を説明する
ための工程順に示した断面図、第２図（ａ）〜（ｃ）は
従来のＳｉトレンチエッチングを説明するための工程順
に示した断面図である。
ための工程順に示した断面図、第２図（ａ）〜（ｃ）は
従来のＳｉトレンチエッチングを説明するための工程順
に示した断面図である。
Claims (1)
- 半導体基板上に第１の絶縁膜を形成し該第１の絶縁膜を
パターニングする工程と、前記第１の絶縁膜を含む前記
半導体基板表面に前記第１の絶縁膜とエッチング特性が
ほぼ同等である第２の絶縁膜を堆積する工程と、前記第
２の絶縁膜と半導体基板を異方性エッチングして前記第
１の絶縁膜の側壁にのみ前記第２の絶縁膜を残し次にエ
ッチング用ガスを変えて前記第１及び第２の絶縁膜をマ
スクにして前記半導体基板を異方性エッチングして前記
半導体基板に溝を形成する工程とを含むとこを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18944189A JPH0353521A (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18944189A JPH0353521A (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353521A true JPH0353521A (ja) | 1991-03-07 |
Family
ID=16241303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18944189A Pending JPH0353521A (ja) | 1989-07-21 | 1989-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353521A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100469763B1 (ko) * | 2003-02-03 | 2005-02-02 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
| JP2006351637A (ja) * | 2005-06-13 | 2006-12-28 | Shibaura Mechatronics Corp | エッチング方法及びデバイスの製造方法 |
| JP2011129667A (ja) * | 2009-12-17 | 2011-06-30 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194624A (ja) * | 1986-02-21 | 1987-08-27 | Oki Electric Ind Co Ltd | 微細パタ−ンの形成方法 |
| JPS6428923A (en) * | 1987-07-24 | 1989-01-31 | Fujitsu Ltd | Formation of taper-shaped trench |
-
1989
- 1989-07-21 JP JP18944189A patent/JPH0353521A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194624A (ja) * | 1986-02-21 | 1987-08-27 | Oki Electric Ind Co Ltd | 微細パタ−ンの形成方法 |
| JPS6428923A (en) * | 1987-07-24 | 1989-01-31 | Fujitsu Ltd | Formation of taper-shaped trench |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100469763B1 (ko) * | 2003-02-03 | 2005-02-02 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
| JP2006351637A (ja) * | 2005-06-13 | 2006-12-28 | Shibaura Mechatronics Corp | エッチング方法及びデバイスの製造方法 |
| JP4540058B2 (ja) * | 2005-06-13 | 2010-09-08 | 芝浦メカトロニクス株式会社 | エッチング方法及びデバイスの製造方法 |
| JP2011129667A (ja) * | 2009-12-17 | 2011-06-30 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5354417A (en) | Etching MoSi2 using SF6, HBr and O2 | |
| JP3202913B2 (ja) | シリコン基板に深くて垂直な構造を作製する方法 | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| KR100702723B1 (ko) | 드라이 에칭 방법 | |
| US7125804B2 (en) | Etching methods and apparatus and substrate assemblies produced therewith | |
| JP3019367B2 (ja) | 半導体装置の製造方法 | |
| JPH0353521A (ja) | 半導体装置の製造方法 | |
| JPH04251926A (ja) | 半導体装置の製造方法 | |
| JPH11150180A (ja) | 半導体装置の製造方法 | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| JPH0220021A (ja) | 半導体装置の制造方法 | |
| JP3865323B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JPH06163465A (ja) | ドライエッチング装置 | |
| JPH0661190A (ja) | ドライエッチング方法 | |
| JPS58132933A (ja) | 選択ドライエツチング方法 | |
| JP4778715B2 (ja) | 半導体の製造方法 | |
| JPH06181190A (ja) | 半導体装置の製造方法 | |
| JP2811880B2 (ja) | ドライエッチング方法 | |
| JPS6272129A (ja) | 半導体装置の製造方法 | |
| JP2000156404A (ja) | 素子分離エッチング方法 | |
| JPH08148468A (ja) | エッチング方法 |