JPH0346771B2 - - Google Patents
Info
- Publication number
- JPH0346771B2 JPH0346771B2 JP4545081A JP4545081A JPH0346771B2 JP H0346771 B2 JPH0346771 B2 JP H0346771B2 JP 4545081 A JP4545081 A JP 4545081A JP 4545081 A JP4545081 A JP 4545081A JP H0346771 B2 JPH0346771 B2 JP H0346771B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- bridge
- capacitor
- resistor
- full bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 claims 1
- 230000006903 response to temperature Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011896 sensitive detection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/02—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning
- G01L9/04—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning of resistance-strain gauges
- G01L9/045—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning of resistance-strain gauges with electric temperature compensating means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Fluid Pressure (AREA)
Description
【発明の詳細な説明】
この発明は圧力変換器に係り、特に素子の温度
補償法とその周辺回路との結合法を考慮した圧力
変換器に関する。
補償法とその周辺回路との結合法を考慮した圧力
変換器に関する。
半導体の拡散抵抗層をゲージ抵抗とし、このゲ
ージ抵抗を用いてブリツジ回路を構成した圧力検
出装置では温度変動に対する補償が重要な課題で
ある。例えば第１図にに示すように圧力に感応し
て互いに異符号の抵抗変化を示すゲージ抵抗R1，
R2とR3，R4とを用いて構成された従来のフルブ
リツジ回路では、ゲージ抵抗R1，R2に対してそ
れぞれ直列に補償抵抗rs1，rs2を挿入し、且つ並
列に補償抵抗rP1，rP2をそれぞれ接続してブリツ
ジの零点補償を行つている。そしてこれらの補償
抵抗rs1，rs2，rP1，rP2の各抵抗値を適当に設定
することによつて所望温度範囲内においてゲージ
抵抗R1とR2の見掛上の温度係数をゲージ抵抗R3
とR4の温度係数と同じくすることができ、これ
によつて温度に対する零点補償を行わんとしてい
る。
ージ抵抗を用いてブリツジ回路を構成した圧力検
出装置では温度変動に対する補償が重要な課題で
ある。例えば第１図にに示すように圧力に感応し
て互いに異符号の抵抗変化を示すゲージ抵抗R1，
R2とR3，R4とを用いて構成された従来のフルブ
リツジ回路では、ゲージ抵抗R1，R2に対してそ
れぞれ直列に補償抵抗rs1，rs2を挿入し、且つ並
列に補償抵抗rP1，rP2をそれぞれ接続してブリツ
ジの零点補償を行つている。そしてこれらの補償
抵抗rs1，rs2，rP1，rP2の各抵抗値を適当に設定
することによつて所望温度範囲内においてゲージ
抵抗R1とR2の見掛上の温度係数をゲージ抵抗R3
とR4の温度係数と同じくすることができ、これ
によつて温度に対する零点補償を行わんとしてい
る。
然乍ら上記従来の零点温度補償には次のような
大きな問題があつた。即ち、上記零点温度補償だ
けではゲージ抵抗の圧力感度の補償を行い得ず、
例えば第２図に示すようにブリツジ駆動電圧VB
を可変して圧力感度補償を行う必要が生じた。こ
の圧力感度補償はサーミスタ等の感温抵抗素子
RTを介して基準電圧VEを温度に応動した電圧VB
としてブリツジに印加したり、あるいは増幅器
Ampの利得と感温抵抗素子RTによつて可変設定
してブリツジ駆動電圧VBを可変せんとするもの
であり、これによりゲージ抵抗R1〜R4の圧力感
度温度特性に合致した温度補償を行うものであ
る。ところが、この温度補償を行つた場合、駆動
電圧VBが温度によつて変化する為に圧力感度の
補償と零点の補償とが同時に変動し、その結果実
際上の調整が非常に困難で最適調整が殆んど不可
能であつた。また第２の問題点として、ゲージ抵
抗と並列に固定抵抗が接続されるので、ブリツジ
出力の直線性が低下し、高感度な検出ができなく
なる問題があつた。
大きな問題があつた。即ち、上記零点温度補償だ
けではゲージ抵抗の圧力感度の補償を行い得ず、
例えば第２図に示すようにブリツジ駆動電圧VB
を可変して圧力感度補償を行う必要が生じた。こ
の圧力感度補償はサーミスタ等の感温抵抗素子
RTを介して基準電圧VEを温度に応動した電圧VB
としてブリツジに印加したり、あるいは増幅器
Ampの利得と感温抵抗素子RTによつて可変設定
してブリツジ駆動電圧VBを可変せんとするもの
であり、これによりゲージ抵抗R1〜R4の圧力感
度温度特性に合致した温度補償を行うものであ
る。ところが、この温度補償を行つた場合、駆動
電圧VBが温度によつて変化する為に圧力感度の
補償と零点の補償とが同時に変動し、その結果実
際上の調整が非常に困難で最適調整が殆んど不可
能であつた。また第２の問題点として、ゲージ抵
抗と並列に固定抵抗が接続されるので、ブリツジ
出力の直線性が低下し、高感度な検出ができなく
なる問題があつた。
そこで本発明者らは零点温度補償の新規なる方
法をハーフブリツジ回範に適用する場合につき提
供した。（特願昭54−126552）この補償方法は次
のような原理からなる。
法をハーフブリツジ回範に適用する場合につき提
供した。（特願昭54−126552）この補償方法は次
のような原理からなる。
ブリツジに組まれるおのおのの歪抵抗の値と、
温度係数が全く等しければ、温度による変化は互
いに相殺されるはずである。しかし、実際にはｐ
形拡散層の温度係数は常温近傍でも3000〜
3500ppm／℃と非常に大きく、しかも温度係数自
体が温度に関する高次項をもつて変化する。
温度係数が全く等しければ、温度による変化は互
いに相殺されるはずである。しかし、実際にはｐ
形拡散層の温度係数は常温近傍でも3000〜
3500ppm／℃と非常に大きく、しかも温度係数自
体が温度に関する高次項をもつて変化する。
半導体拡散抵抗の温度に対する変化は２次曲線
的であるため、零点の温度に対する変動は複雑な
曲線状のパターンを呈する。
的であるため、零点の温度に対する変動は複雑な
曲線状のパターンを呈する。
第３図に示すように、ブリツジ回路の歪抵抗間
に温度係数を持たない固定抵抗を挿入する。ハー
フブリツジのダミー抵抗側の1/2点から見たＨ点
とＬ点の電位（オフセツト電圧△VH，△VL）を
例えば低温の−20℃から80℃の高温までたどる
と、第４図に模式的に示すように、△VHと△VL
の中間のある状態（△VX）で、温度変動の曲率
が反転する状態が存在する。第２図で示したよう
に、圧力感度の温度変動をブリツジ印加電圧を動
かして補償する方法では、温度（Ｔ）とブリツジ
駆動電圧（VBT）とが比例関係のもとに対応して
いる。温度のかわりにブリツジ駆動電圧をもとに
して、第３図のブリツジの各点の電位変化を示し
たのが第５図である。
に温度係数を持たない固定抵抗を挿入する。ハー
フブリツジのダミー抵抗側の1/2点から見たＨ点
とＬ点の電位（オフセツト電圧△VH，△VL）を
例えば低温の−20℃から80℃の高温までたどる
と、第４図に模式的に示すように、△VHと△VL
の中間のある状態（△VX）で、温度変動の曲率
が反転する状態が存在する。第２図で示したよう
に、圧力感度の温度変動をブリツジ印加電圧を動
かして補償する方法では、温度（Ｔ）とブリツジ
駆動電圧（VBT）とが比例関係のもとに対応して
いる。温度のかわりにブリツジ駆動電圧をもとに
して、第３図のブリツジの各点の電位変化を示し
たのが第５図である。
ブリツジのダミー側の中点電位は1/2VBTの直
線となる。いま歪抵抗間にある固定抵抗の中点を
Ｘとすると、△VHと△VL曲線の間に低温、中温、
高温の３点を通る直線（破線△VX）が存在する
はずである。ダミー側の中点の勾配は1/2で変化
するので、もしＹなる点を仮定すると、△VXの
破線とYVBT（２点破線）とを平行させるＸ，Ｙの
値が存在するはずである。このときのＸ点とＹ点
の電位差δVはVBTの変化（温度変化）によらず一
定となる。
線となる。いま歪抵抗間にある固定抵抗の中点を
Ｘとすると、△VHと△VL曲線の間に低温、中温、
高温の３点を通る直線（破線△VX）が存在する
はずである。ダミー側の中点の勾配は1/2で変化
するので、もしＹなる点を仮定すると、△VXの
破線とYVBT（２点破線）とを平行させるＸ，Ｙの
値が存在するはずである。このときのＸ点とＹ点
の電位差δVはVBTの変化（温度変化）によらず一
定となる。
この関係はＨ点、Ｌ点の電位をVBTに関する２
次式で近似することによつて説明できる。いま低
温、中温、高温のブリツジ駆動電圧をVBT（Ｌ），
VBT（Ｃ），VBT（Ｈ）、ダミー側1/2点とＨ，Ｌ各点
間の電位差をそれぞれ△VH（Ｌ）、△VH（Ｃ）、△
VH（Ｈ）、△VL（Ｌ）、△VL（Ｃ）、△VL（Ｈ）とす
る。歪抵抗側に挿入する抵抗の任意点、ダミー低
抗側の任意点とを比でとり、それぞれＸ，Ｙとす
る。アース点から見たＨ，Ｌ点の電位△VH
（VBT）、△VL（VBT）は、 △VH（VBT）−１／２VBT ＝AV2 BT＋（Ｂ−１／２）VBT＋Ｃ ＝△VH（Ｌ）、△VH（Ｃ）、△VH（Ｈ）
…(1) △VL（VBT）−１／２VBT ＝aV2 BT＋（ｂ−１／２）VB＋Ｃ ＝△VL（Ｌ）、△VL（Ｃ）、△VL（Ｈ）
…(2) で表わされる。ここでＡ，Ｂ，Ｃ，ａ，ｂ，ｃは
VBTに関する２次式の係数である。
次式で近似することによつて説明できる。いま低
温、中温、高温のブリツジ駆動電圧をVBT（Ｌ），
VBT（Ｃ），VBT（Ｈ）、ダミー側1/2点とＨ，Ｌ各点
間の電位差をそれぞれ△VH（Ｌ）、△VH（Ｃ）、△
VH（Ｈ）、△VL（Ｌ）、△VL（Ｃ）、△VL（Ｈ）とす
る。歪抵抗側に挿入する抵抗の任意点、ダミー低
抗側の任意点とを比でとり、それぞれＸ，Ｙとす
る。アース点から見たＨ，Ｌ点の電位△VH
（VBT）、△VL（VBT）は、 △VH（VBT）−１／２VBT ＝AV2 BT＋（Ｂ−１／２）VBT＋Ｃ ＝△VH（Ｌ）、△VH（Ｃ）、△VH（Ｈ）
…(1) △VL（VBT）−１／２VBT ＝aV2 BT＋（ｂ−１／２）VB＋Ｃ ＝△VL（Ｌ）、△VL（Ｃ）、△VL（Ｈ）
…(2) で表わされる。ここでＡ，Ｂ，Ｃ，ａ，ｂ，ｃは
VBTに関する２次式の係数である。
△VHと△VLの差をδVとすると(1)−(2)から、
δV（VBT）＝〔（Ａ−ａ）Ｘ＋ａ〕（VBT）2〔（Ｂ−
ｂ）Ｘ＋（ｂ−Ｙ）〕 VBT＋（Ｃ−ｃ）X+C …(3) となる。δV（VBT）がVBTによらず一定になるため
には、VBTに関する２次、１次の項が零になる必
要がある。これを満足する条件は、 Ｘ＝−ａ／（Ａ−ａ），Ｙ＝（Ab−aB）／（Ａ−ａ）
、 Ｖ＝（Ac−Ca）／（Ａ−ａ） …(4) となる。この条件を満足させることによつてオフ
セツト電圧δVがVBTによらず一定となり、外部温
度に依存しない補償条件が求まる。
ｂ）Ｘ＋（ｂ−Ｙ）〕 VBT＋（Ｃ−ｃ）X+C …(3) となる。δV（VBT）がVBTによらず一定になるため
には、VBTに関する２次、１次の項が零になる必
要がある。これを満足する条件は、 Ｘ＝−ａ／（Ａ−ａ），Ｙ＝（Ab−aB）／（Ａ−ａ）
、 Ｖ＝（Ac−Ca）／（Ａ−ａ） …(4) となる。この条件を満足させることによつてオフ
セツト電圧δVがVBTによらず一定となり、外部温
度に依存しない補償条件が求まる。
以上詳述したような方法で、極めて高精度な零
点温度補償が可能である。しかし、従来の手法の
最大の欠点は、温度補償されるブリツジがハーフ
ブリツジに限られることであつた。言うまでもな
く、ハーフブリツジはフルブリツジに比べて、出
力が半分であり、増巾回路の側から見ると、信号
のSN比の点でも損である。また、半導体の同一
基板に拡散した歪ゲージをブリツジに組むため、
基板と個々の歪ゲージに対して異つた逆バイアス
電圧が加わる。同一基板に拡散された歪ゲージで
も逆バイアス電圧が異ると、抵抗の温度係数が異
つてしまうため、逆バイアス電圧に依存した零点
ドリフトを生じてしまう。これに比べて、ハーフ
ブリツジを相対させたフルブリツジ方式では、出
力が倍になるだけでなく、上述の零点温度ドリフ
トの逆バイアス電圧依存性が相殺される利点があ
る。
点温度補償が可能である。しかし、従来の手法の
最大の欠点は、温度補償されるブリツジがハーフ
ブリツジに限られることであつた。言うまでもな
く、ハーフブリツジはフルブリツジに比べて、出
力が半分であり、増巾回路の側から見ると、信号
のSN比の点でも損である。また、半導体の同一
基板に拡散した歪ゲージをブリツジに組むため、
基板と個々の歪ゲージに対して異つた逆バイアス
電圧が加わる。同一基板に拡散された歪ゲージで
も逆バイアス電圧が異ると、抵抗の温度係数が異
つてしまうため、逆バイアス電圧に依存した零点
ドリフトを生じてしまう。これに比べて、ハーフ
ブリツジを相対させたフルブリツジ方式では、出
力が倍になるだけでなく、上述の零点温度ドリフ
トの逆バイアス電圧依存性が相殺される利点があ
る。
本発明の目的はこのような欠点を完全に解決す
る新しい、零点温度ドリフト補償法を用いた変換
器を提供することにある。
る新しい、零点温度ドリフト補償法を用いた変換
器を提供することにある。
まず第６図から説明する。第６図は第３図で説
明したｘ，ｙの条件をフルブリツジに対して求め
る場合の回路構成である。左側の歪ゲージに対す
る条件をｘ，ｙとし、右側の歪ゲージに対する条
件をx′，y′とする。ダミー抵抗はｘ，x′を決める
ために必要なだけであり、最終的には不要にな
る。今第３図の回路において求めたｘ，ｙ，x′，
y′に対応する各点の電位（アースから見た）を△
Vx、△V′x、ダミーから見て一定電位になる条件
での電位をδV，δV′とすると、第７図のようにな
る。これからわかるようにフルブリツジの出力、
つまりｘ，x′間の出力は△Vx−△V′xとなり、
VBTと比例関係にある。これをさらにわかり易く
書きなおしたのが第８図である。△Vx−△V′xは
ブリツジの印加電圧に比例する成分ZVBTと一定
電位δVxx′の成分から成り立つている。このよう
にして生じた２つの成分は以上に述べるような回
路構成によつて除去することができる。
明したｘ，ｙの条件をフルブリツジに対して求め
る場合の回路構成である。左側の歪ゲージに対す
る条件をｘ，ｙとし、右側の歪ゲージに対する条
件をx′，y′とする。ダミー抵抗はｘ，x′を決める
ために必要なだけであり、最終的には不要にな
る。今第３図の回路において求めたｘ，ｙ，x′，
y′に対応する各点の電位（アースから見た）を△
Vx、△V′x、ダミーから見て一定電位になる条件
での電位をδV，δV′とすると、第７図のようにな
る。これからわかるようにフルブリツジの出力、
つまりｘ，x′間の出力は△Vx−△V′xとなり、
VBTと比例関係にある。これをさらにわかり易く
書きなおしたのが第８図である。△Vx−△V′xは
ブリツジの印加電圧に比例する成分ZVBTと一定
電位δVxx′の成分から成り立つている。このよう
にして生じた２つの成分は以上に述べるような回
路構成によつて除去することができる。
第９図において、圧力に応じて抵抗の増減を示
すゲージ抵抗Rp，R′p，Ro，R′oがフルブリツジ
状８１に構成され、温度に対応して変化する電源
VBTによつて駆動される。またフルブリツジ８１
と並列に固定抵抗R1，R2、可変抵抗R3および電
源δVxx′が直列して結線されている。該ブリツジ
の出力は、電源VBTの変化に対して直線的変化を
示す条件に挿入された可変抵抗r1，r2の比ｘ，
x′によつて決められている。該出力の一方はコン
デンサC2へ、他の一方はアナログスイツチSA3を
介してコンデンサC1へ結合されている。前記可
変抵抗R3の出力端子は前記ブリツジの出力にお
ける変化成分ZVBTとなるように選定されてアナ
ログスイツチSA1を介してコンデンサC1、さらに
コンデンサC2へと配設されている。また可変抵
抗R3は固定抵抗R2、一定電圧δVxx′と直列に結合
され、ブリツジの一端とともにアナログスイツチ
SA3に配設されている。ここでアナログスイツチ
SA1およびSA2は駆動パルスＰによつて同位相で
開閉され、SA3はインバータＩによつて反転され
て駆動される。動作は次のように２シフトで行わ
れる。
すゲージ抵抗Rp，R′p，Ro，R′oがフルブリツジ
状８１に構成され、温度に対応して変化する電源
VBTによつて駆動される。またフルブリツジ８１
と並列に固定抵抗R1，R2、可変抵抗R3および電
源δVxx′が直列して結線されている。該ブリツジ
の出力は、電源VBTの変化に対して直線的変化を
示す条件に挿入された可変抵抗r1，r2の比ｘ，
x′によつて決められている。該出力の一方はコン
デンサC2へ、他の一方はアナログスイツチSA3を
介してコンデンサC1へ結合されている。前記可
変抵抗R3の出力端子は前記ブリツジの出力にお
ける変化成分ZVBTとなるように選定されてアナ
ログスイツチSA1を介してコンデンサC1、さらに
コンデンサC2へと配設されている。また可変抵
抗R3は固定抵抗R2、一定電圧δVxx′と直列に結合
され、ブリツジの一端とともにアナログスイツチ
SA3に配設されている。ここでアナログスイツチ
SA1およびSA2は駆動パルスＰによつて同位相で
開閉され、SA3はインバータＩによつて反転され
て駆動される。動作は次のように２シフトで行わ
れる。
(1) SA1，SA2がonで、SA3がoffのとき、
可変抵抗R3の出力端子から電位ZVBT＋
δVxx′がコンデンサC1にチヤージされる。
δVxx′がコンデンサC1にチヤージされる。
(2) SA1，SA2がoffで、SA3がonになると、
ブリツジ８１の出力端子からは圧力出力と温
度ドリフト成分の合成値がC1にチヤージされ
た電荷と重畳されてC2へチヤージされる。
度ドリフト成分の合成値がC1にチヤージされ
た電荷と重畳されてC2へチヤージされる。
ここでC1には１）により既にZVBT＋δVxx′がチ
ヤージされているが、この値は、ブリツジ８１の
出力の温度ドリフト成分であるから、互に相殺さ
れてC2には圧力出力のみがチヤージされる。す
なわち温度ドリフトを消去された圧力出力が外部
出力となつて現われる。
ヤージされているが、この値は、ブリツジ８１の
出力の温度ドリフト成分であるから、互に相殺さ
れてC2には圧力出力のみがチヤージされる。す
なわち温度ドリフトを消去された圧力出力が外部
出力となつて現われる。
以上詳述した例は、ブリツジ回路内に固定抵抗
を挿入して、積極的に零点温度変動を補償する場
合である。この補償条件を得るには、積極的に低
温、中温、高温の条件に素子を曝して、ｘ，x′を
求めなければならない。そのかわり、一たび条件
を求めれば、0.1％フルスケール以上の高精度を
得ることができる。このような高精度補償とは別
に、数％フルスケール程度で良いから、常温のみ
の調整できるなら低コスト化の用途がある。この
場合にはブリツジ回路内には固定抵抗を挿入しな
いで、最初から内部結線した素子を製作する方法
をとる。ICの製法と同じく、規格に合格するも
のだけを自動検査装置で選別する方法である。こ
のような場合のブリツジのオフセツト電圧を相殺
する場合にも、本発明は有効である。第１０図は
その一例を示す回路構成である。
を挿入して、積極的に零点温度変動を補償する場
合である。この補償条件を得るには、積極的に低
温、中温、高温の条件に素子を曝して、ｘ，x′を
求めなければならない。そのかわり、一たび条件
を求めれば、0.1％フルスケール以上の高精度を
得ることができる。このような高精度補償とは別
に、数％フルスケール程度で良いから、常温のみ
の調整できるなら低コスト化の用途がある。この
場合にはブリツジ回路内には固定抵抗を挿入しな
いで、最初から内部結線した素子を製作する方法
をとる。ICの製法と同じく、規格に合格するも
のだけを自動検査装置で選別する方法である。こ
のような場合のブリツジのオフセツト電圧を相殺
する場合にも、本発明は有効である。第１０図は
その一例を示す回路構成である。
この図において、圧力に感ずる歪ゲージRp，
R′p，Ro，R′oを組んだフルブリツジ回路９１には
固定抵抗が挿入されていない。ブリツジは温度と
連動する電源VBTによつて駆動され、これと並列
に固定抵抗R1，R2、可変抵抗R3を直列にしたブ
リーダ抵抗９２が結線されている。今、ブリツジ
回路９１の出力が圧力出力△Ｐ（Ｐ）の他に零点
出力（オフセツト電圧）δVpと重畳されたもので
あるとする。ブリーダ９２の可変抵抗R3を比ω
に調節し、R3×ω×VBT＝δVpにセツトする。切
換連動スイツチSM1，SM2はこの場合、下で閉じ
る。クロツクパルスＰにより、アナログスイツチ
SA1，SA2，SA5，SA7がonになると、可変抵抗
R3から出たδVp電圧が、コンデンサC1にチヤージ
される。この場合、アナログスイツチSA3，
SA4，SA6はパルス波形がインバータＩで反転さ
せられるため、off状態にある。次にSA1，SA2，
SA5，SA7がoffになり、SA3，SA4，SA6がonに
なると、ブリツジ９１の出力△Ｐ＋δVpは、先に
チヤージされたC1の電位に重畳される。このと
き、先にC1にチヤージされたδVpと、ブリツジ出
力の△Ｐ＋δVpとは極性が異るため、 −δVp＋△Ｐ＋δVp→△Ｐ となる。つまり、圧力出力のうちの一定電位成分
を相殺することができる。ここで出た△Ｐは差動
増幅器OP1で増幅され、次段の演算増幅器OP2で
再び増幅される。
R′p，Ro，R′oを組んだフルブリツジ回路９１には
固定抵抗が挿入されていない。ブリツジは温度と
連動する電源VBTによつて駆動され、これと並列
に固定抵抗R1，R2、可変抵抗R3を直列にしたブ
リーダ抵抗９２が結線されている。今、ブリツジ
回路９１の出力が圧力出力△Ｐ（Ｐ）の他に零点
出力（オフセツト電圧）δVpと重畳されたもので
あるとする。ブリーダ９２の可変抵抗R3を比ω
に調節し、R3×ω×VBT＝δVpにセツトする。切
換連動スイツチSM1，SM2はこの場合、下で閉じ
る。クロツクパルスＰにより、アナログスイツチ
SA1，SA2，SA5，SA7がonになると、可変抵抗
R3から出たδVp電圧が、コンデンサC1にチヤージ
される。この場合、アナログスイツチSA3，
SA4，SA6はパルス波形がインバータＩで反転さ
せられるため、off状態にある。次にSA1，SA2，
SA5，SA7がoffになり、SA3，SA4，SA6がonに
なると、ブリツジ９１の出力△Ｐ＋δVpは、先に
チヤージされたC1の電位に重畳される。このと
き、先にC1にチヤージされたδVpと、ブリツジ出
力の△Ｐ＋δVpとは極性が異るため、 −δVp＋△Ｐ＋δVp→△Ｐ となる。つまり、圧力出力のうちの一定電位成分
を相殺することができる。ここで出た△Ｐは差動
増幅器OP1で増幅され、次段の演算増幅器OP2で
再び増幅される。
ここでオフセツト電圧成分δVpの極性が異り、
△Ｐ−δVpの場合には、第９図の切換連動スイツ
チSM1，SM2を上にして、ブリーダ９２による出
力の極性を反転させれば、同じ相殺効果を得るこ
とができる。
△Ｐ−δVpの場合には、第９図の切換連動スイツ
チSM1，SM2を上にして、ブリーダ９２による出
力の極性を反転させれば、同じ相殺効果を得るこ
とができる。
以上詳述したように、本発明に係る手法を用い
れば、圧力検出用のブリツジ回路内に固定抵抗を
挿入する場合も、しない場合もそれによつて生ず
るオフセツト電圧を消すことが可能である。従来
法ではオフセツト電圧の極性が異る場合、２電源
化が必要であたつが、本発明は１電源で良いなど
の利点がある。
れば、圧力検出用のブリツジ回路内に固定抵抗を
挿入する場合も、しない場合もそれによつて生ず
るオフセツト電圧を消すことが可能である。従来
法ではオフセツト電圧の極性が異る場合、２電源
化が必要であたつが、本発明は１電源で良いなど
の利点がある。
第１図、第２図はそれぞれ従来装置の例を示す
構成図、第３図本発明者らが既に提案したハーフ
ブリツジ形零点補償法を説明するためのブリツジ
構成図、第４図、第５図は補償動作の説明図、第
６図は第３図をフルブリツジに拡張した場合の構
成図、第７図、第８図はフルブリツジの動作説明
図、第９図はフルブリツジに本発明に係る零点温
度補償法を適用した回路構成の一例図、第１０図
は本発明の他の構成例である。
構成図、第３図本発明者らが既に提案したハーフ
ブリツジ形零点補償法を説明するためのブリツジ
構成図、第４図、第５図は補償動作の説明図、第
６図は第３図をフルブリツジに拡張した場合の構
成図、第７図、第８図はフルブリツジの動作説明
図、第９図はフルブリツジに本発明に係る零点温
度補償法を適用した回路構成の一例図、第１０図
は本発明の他の構成例である。
Claims (1)
- １ 一対の駆動電圧印加端子および一対の出力端
子を有し、圧力に感応して異符号の抵抗変化を示
す一対のゲージ抵抗片を並列に結線して構成した
フルブリツジ回路と、このフルブリツジ回路の駆
動電圧印加端子間に温度変化に応動して駆動電圧
を可変設定して印加する電源回路と、前記駆動電
圧から接地電位までの任意の電位を所得できるよ
う前記フルブリツジ回路の駆動電圧印加端子間に
接続された可変抵抗および複数の固定抵抗から成
るブリーダ抵抗と、このブリーダ抵抗により取得
された電位をチヤージするための第１のコンデン
サと、この第１のコンデンサの両端に前記ブリー
ダ抵抗からの取得電位を選択的に供給する第１お
よび第２のアナログスイツチと、前記フルブリツ
ジ回路の一方の出力端子と、前記第１のコンデン
サとの一端との間に接続された第２のコンデンサ
と、前記フリブリツジ回路の他方の出力端子と前
記第１のコンデンサの他端との間に接続され前記
第１および、第２のアナログスイツチに対して相
補的に開閉される第３のアナログスイツチとを具
備したことを特徴とする圧力検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4545081A JPS57160037A (en) | 1981-03-30 | 1981-03-30 | Pressure detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4545081A JPS57160037A (en) | 1981-03-30 | 1981-03-30 | Pressure detection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57160037A JPS57160037A (en) | 1982-10-02 |
| JPH0346771B2 true JPH0346771B2 (ja) | 1991-07-17 |
Family
ID=12719672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4545081A Granted JPS57160037A (en) | 1981-03-30 | 1981-03-30 | Pressure detection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57160037A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61259134A (ja) * | 1985-05-14 | 1986-11-17 | Sumitomo Electric Ind Ltd | 半導体圧力センサ |
| JP6237453B2 (ja) * | 2014-03-05 | 2017-11-29 | 株式会社デンソー | 物理量検出装置 |
-
1981
- 1981-03-30 JP JP4545081A patent/JPS57160037A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57160037A (en) | 1982-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337665A (en) | Semiconductor pressure detector apparatus with zero-point temperature compensation | |
| JP3071202B2 (ja) | 半導体圧力センサの増巾補償回路 | |
| US5253532A (en) | Temperature compensated pressure transducer with digital output for low voltage power supply | |
| JP2928526B2 (ja) | 電源回路及び前記回路を備えるブリッジ型測定器出力補償回路 | |
| JPH02177566A (ja) | 半導体歪み検出装置 | |
| US4775830A (en) | Method of and arrangement for measuring low capacitances | |
| US4478527A (en) | Temperature compensation for zero and span changes in a measurement circuit | |
| JPH0346771B2 (ja) | ||
| JPH11194160A (ja) | 磁気抵抗素子用増幅回路 | |
| JP2898500B2 (ja) | 温度特性補正付圧力センサ | |
| JPS6343697B2 (ja) | ||
| JPS6255629B2 (ja) | ||
| JP2934538B2 (ja) | トランスジューサ回路とその製造方法 | |
| JPH11160347A (ja) | センサ回路 | |
| JPS60144632A (ja) | 温度補償回路 | |
| JPH0547372Y2 (ja) | ||
| JPS6139948Y2 (ja) | ||
| JPH07198412A (ja) | 自動車用温度補償抵抗器ブリッジ増幅器 | |
| GB1578791A (en) | Amplifiers circuit arrangement | |
| RU2165602C2 (ru) | Полупроводниковый датчик давления | |
| JP2792522B2 (ja) | 半導体センサ用信号処理回路 | |
| JPH08159884A (ja) | 単電源を使用したロードセル式重量計の温度特性の補正方法 | |
| JPS6311612B2 (ja) | ||
| JPS60152912A (ja) | 温度補償回路 | |
| KR830001352B1 (ko) | 영점 온도보상을 갖는 반도체 압력검출장치 |