[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0332094A - 印刷回路板の製造方法 - Google Patents

印刷回路板の製造方法

Info

Publication number
JPH0332094A
JPH0332094A JP15741990A JP15741990A JPH0332094A JP H0332094 A JPH0332094 A JP H0332094A JP 15741990 A JP15741990 A JP 15741990A JP 15741990 A JP15741990 A JP 15741990A JP H0332094 A JPH0332094 A JP H0332094A
Authority
JP
Japan
Prior art keywords
metal
printed circuit
layer
copper
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15741990A
Other languages
English (en)
Inventor
Albert Ott
アルバート・オット
Werner Motz
ワーナー・モッツ
Werner Kornmayer
ワーナー・コーンマイヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH0332094A publication Critical patent/JPH0332094A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0761Insulation resistance, e.g. of the surface of the PCB between the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0571Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、所要パターンをもつ金属導体構造を分離材料
、たとえば、電気絶縁材料の担持板上に製作する印刷回
路版の製造方法に関する。特に、本発明は、その表面に
積層した金属箔、たとえば銅箔を有する担持板を利用す
る方法に関する。
[従来技術とその問題点] 印刷回路版を製造する種々な方法が知られている。概略
は、たとえば、下記刊行物に示されている。rPrin
ted C1rcuits Handbook J C
,F。
Coombs+ Jr、 (&i集)、McGraw−
Hill 1988、および’)Iandbuch d
er Leiterplattentechnik  
J GunterHerra+am、  Eugen 
G、Leuze Verlag+  1982 EP−
^2−0150733 。
印刷およびエツチングの方法は、特に、導電路が板の片
面だけに施されている片面印刷回路版、たとえば、バッ
ク密度の低い印刷回路、を製作するのに使用されている
。この印刷およびエツチングの方法は、板の片面または
両面に銅層が積層されている非導電材料の板を用いて始
める。この印刷回路版の導電構造は、たとえば、スクリ
ーン印刷または写真法(フォトレジストを施し、露光し
、現像する)を用いて実施することができる。
両面印刷回路版または多層印刷回路を製造するには、下
記の方法の一つを利用することができる。
サブトラクティブ(subtractive)法、全(
フル)アディティブ(additive)法、または半
(七旦)アディティブ法。
サブトラクティブ法は、銅積層絶縁担持板、たとえば、
板の両面にF4Mを有し、典型的な厚さが35マイクロ
メートルのガラス・ファイバ強化エポキシ樹脂板、から
開始する。多層回路の内層は最初に板に陽画(ポジティ
ブ)レジストを塗布して製作される。次に、板上に製作
すべき導電構造のパターンに従ってレジストを露光して
から現像する。次に露出している銅をエッチし去り、レ
ジストを除去し、そして表面導電路を酸化して保護層を
形成する。最後に、このように製作した複数個の内層を
多層回路を形成するように合体してパッケージに押付け
る。
スルー・ホールのある内層を製作するためには、る。最
初に、それを通して電気接触を形成すべき穴をあける。
スルー・ホールの壁を銅の化学析出により金属化する0
次にスルー・ホールの金属化した壁を補強する。導電路
をパネルまたはパターンめっき法を用いて形成する。最
後に、外層をはさんだストップで被覆する。
サブトラクティブ法には、比較的厚い銅箔の最大の部分
を導電路の製作のためエッチ除去せねばならず、したが
って銅のかなりな損失を生ずるという短所がある。更に
、導電路のアンダー・エツチングを避けることができな
いから、サブトラクティブ法は、一定の寸法の、すなわ
ち、導電路の幅およびまたは間隔が80から100マイ
クロメートルの、導電構造の製作に限られる。
印刷回路版を製造する全アディティブ法は、絶縁材料の
最初の板を銅箔で被覆せずに、触媒基底積層とするか、
接着剤で被覆するかという点でサブトラクティブ法と異
なる。スルー・ホールの穴をあけ、レジストを施してか
ら、スルー・ホールのスリーブおよび導電路を銅の化学
析出により形成する。
半アディティブ法では、最初の材料は全アディティブ法
で使用するものと同じである。しかし、スルー・ホール
の穴をあけてから、板の全面を化学析出銅の薄層で被覆
する。その後で、陰画(ネガティブ)レジストを塗布し
、スルー・ホールの壁および導電構造を電気めっきする
。レジストを除去してから、導電構造間の銅の薄層をエ
ッチ除去する。
全アディティブ法と比較すると、半アディティブ法には
、スルー・ホール内の金属スリーブが延性の大きい電気
めっき銅から実質上構成されているという長所がある。
短所は工程段階数が多いということである。サブトラク
ティブ法から見た全アディティブ法および半アディティ
ブ法の短所は絶縁材料の板への導電構造の接着がアディ
ティブ法では悪いということである。サブトラクティブ
法から見たアディティブ法の長所はアディティブ法では
原理上−層微細な導電構造を製作できるということであ
る。
英国特許第1,056,814号では、導電通路が絶縁
担持板を貫いている印刷回路版の製作法が示されている
。この方法では、スルー・ホールの壁は無電解金属析出
により排他的に導電性になる。この方法は、金属の壁へ
の付着を確実に良好にするために、スルー・ホールの壁
への無電解金属析出中に、少くとも壁を増感溶液で処理
する「増感J段階を含んでいる。金属の層は絶縁担持板
の表面の導電路上にも析出されてこのような通路を堅固
にしている。
[発明の目的] 本発明の目的は、導電構造の幅および導電構造間の間隔
が50マイクロメートル以下である微細導電構造を製作
することができ、且つ同時に導電構造の絶縁担持板への
付着を良好にする、印刷回路版の製造方法を提供するこ
とである。
[発明の概要1 本発明によれば、この目的は、その表面に金属箔が積層
されている絶縁担持板(基板)を準備し、所要パターン
に対応する導電径路のパターンで化学的金属析出を行っ
て微細導体を製作することにより達成される。このよう
な導電径路は担持板に元来積層されている金属箔の基底
層部分を有する。
不活性化段階は、導電径路パターンの作製後、化学的金
属析出の段階の前に、たとえば、塩酸ですすぐことによ
り行われる。この段階で、絶縁担持板上の導電径路の外
側にある全ての物質は金属が径路の間に析出するのを避
けるために除去される。
本発明は、非常に微細な導電構造が、金属箔があらかじ
め積層してあり且つその箔が従来のサブトラクティブ法
で使用する箔より実質上薄い担持板を使用するとき得る
ことができるということに基いている。本発明によれば
、導電構造の必要な最終断面は、導電構造の所望パター
ンに対応する薄い金属箔パターン上に金属を無電解化学
析出することにより製作される。化学的金属析出の段階
中、触媒(活性剤)またはレジストが板上に存在しない
ので、金属はあらかじめ作製されている金属径路のパタ
ーン・上にのみ析出される。化学的金属析出の段階は、
前の段階で生じた導電径路のパターン内の欠陥をも確実
に埋め合せる。このような欠陥は、担持板に積層した薄
い金属箔内のピンホール、または製作工程中に生じた導
電径路内の縮みまたは引掻き傷、によることがある、化
学的金属析出の結果、−様な、傷の無い、最終導電構造
が得られる。導電構造の基層を形成する金属箔は担持板
に堅く積層されているので、最終導電構造は確実に良好
に担持板に付着している。薄い金属箔の使用により所要
パターンを精密にエツチングすることができ、寸法の小
さい微細導電構造の製作が可能になる。本発明の方法に
よれば、50マイクロメートルより小さい寸法の導電構
造を達成するのが容易に可能になるので、詰込み密度の
非常に高い印刷回路版を製作することができる。
本発明の一つの特徴によれば、最終導電構造を形成する
ために行う化学的金属析出の時間を制御することにより
、または化学的金属析出のために印刷回路版を浸す化学
浴の組成を適切に選定することにより、所望の導体断面
部分を製作することができる。必要な断面は、最終導電
構造に必要とされるオーム抵抗により、インピーダンス
要件により、または電流搬送導体の熱放散に関する要件
により、決めることができる。
本発明の方法は、片面印刷回路版の製造に、またはスル
ー・ホールの無い多層印刷回路1反の内層に、またはス
ルー・ホールのメタリゼーションを含む多層印刷回路版
の外層の製造に、利用することができる。
本発明の好適実施例によれば、導電径路のパターンを金
属箔の薄層を有する板上に写真法を用いて形成する。こ
の方法では、フォトレジストの層を金属箔上に施し、所
要パターンに従って露光し、現像し、続いてエツチング
工程に移る。薄いレジスト層の使用は微細導電層の達成
にも役に立つ。
本発明の別の実施例によれば、レジストは湿式積層乾性
膜レジストである。代りに、液体レジストを使用するこ
とも可能である。
スルー・ホールのある印刷回路版を製作するにあたり、
電気化学的に析出した金属では延性が確実に高くなるの
で、スルー・ホールの壁を電気めっきする中間段階を設
けるのが有利である。これはスルー・ホールが、特には
んだ付は中、大きな機械的応力を受けることがあるので
重要である。
化学的金属析出中に析出する金属は銅、ニッケル、また
はニッケルおよび金とすることができる。
ニッケルまたはニッケル/金を使用すれば、ニッケルの
良好な延性のために、スルー・ホールの壁の電気めっき
銅層の厚さを、印刷回路版の最終層を形成するのに延性
の小さい銅を使用した場合より小さく保つことができる
という利点がある。更に、はんだバッド上に施したニッ
ケル/全仕上げは、電子構成部品を印刷回路版に接合し
たとき銅仕上げに比較して幾つかの長所を持っている。
本発明の一実施例では、はんだマスクは化学的金属析出
の段階後に印刷回路版に施され、このはんだマスクを露
光し、現像してはんだストップ層のパターンを作製する
。この実施例では、板の表面上の、はんだストップ層が
無いままになっている部分だけが、スルー・ホールと共
に、電子構成部品がはんだ付けされるか、または接合さ
れる場所である。その後、自由な部分、すなわち化学的
析出金属の最上層に化学的金属析出を行う。この最終金
属析出に使用する金属はニッケル、またはニッケルおよ
び金である。
本発明には、絶縁担持板に特別な材料を必要とせず、ま
た各工程段階でそれ自体既知の材料または物質を使用す
ることができるという別の長所がある。更に、クロロ炭
化水素から成る溶剤が不要であるから、方法全体が生態
学的に有利である。
他の長所によれば、最終導体の所要断面を、化学的金属
析出の持続時間を対応して制御することにより、容易な
手段で達成することができる。これは印刷回路の導体構
造のインピーダンスに関する要件が厳しいとき特に重要
である。
[実施例] 第1a図〜第1f図はスルー・ホールをもたない多層回
路板の内部層を作る各工程を示した、各工程における断
面図である。
第1a図を参照すると、本発明に従って製造される回路
板はガラス・ファイバ強化エポキシ樹脂、ポリイミド、
またはシアン酸塩エステルのような絶縁材料の担持板1
から始まる。板lは両面が既知の工程により担持板1に
親密に接続される薄い銅箔2で被覆されている。たとえ
ば、銅箔の薄層が良好に接着して積層されている絶縁材
料の板から始めることは可能である。銅箔2の厚さは板
に設けられるべき導電構造の所要寸法に従って選定され
る。成る実用的例によれば、箔2の厚さは17.5、l
Olまたは5マイクロメートルとすることができる。
第1b図に示すように次の段階では、フォトレジストの
層3を板の両面のfI箔2の上に施す、既知のどんな形
式のフォトレジストでも使用することができる。本発明
の一実施例では、水性アルカリ乾性膜フオトレジスト層
が板の両面の銅層2に湿式積層される。
レジスト3は、既知の工程を利用して、板に施すべき導
体構造のパターンを備えた陰画のマスクを用いて露光す
る。その後、印刷回路版の製造において既知の方法に従
って陽画像を現像する。結果を第1C図に示しであるが
、この図で参照数字4および5は導電路の所要パターン
に対応するフォトレジストのパターン部分を示す。次に
レジスト4.5で被覆されていない銅箔2の部分を既知
の工程によりエッチ除去し、第1d図に示す構造、すな
わち、レジストで覆われた銅のトレースのパターンが生
ずるようにする。エツチング溶液は、たとえば、塩化銅
の塩酸溶液とすることができる。
エツチングの後、板を適切な液体ですすいで不活性化し
、板1の表面のレジスト5で覆われていない場所が完全
にきれいで金属性外来異物のような汚染物が存在しない
ようにするのが望ましい。
この不活性化段階の理由は、前段階からの板上の残留物
が後続の無電解金属析出の段階で(第1f図に関連して
後述する)望ましくない金属成長の「核」として作用す
ることがあるからである。好適な不活性化(清浄化)液
は濃塩酸である。
塩酸ですすぐことにより、エツチング段階(第1d図)
で得られる塩化銅(r)がクロロ錯体として分解され、
こうして板から除去できることがわかった。塩酸ですす
げば更に、汚染化学物、たとえば、塩化鉄による残留物
が除去される。更に金属摩耗粉(鉄、ニッケル)および
ごみ(硫酸カルシウム)がこのすすぎ段階により除去さ
れる。
不活性化段階の結果、レジストN4.5を有する導電構
造8.19のパターンの間に横たわっている絶縁担持板
1の表面から完全に異物が無くなる。
したがって、第1f図に関連して以下に説明する化学的
金属析出の段階で、金属は導体トレース(径路)上だけ
に析出し、トレース間には析出しない。
次の段階で、その結果は第1e図に示しであるが、レジ
ストを印刷回路版の製作に使用されている好適な方法で
除去する。絶縁担持体lはこの時点では板1に元来積層
されている銅箔2の厚さを有する導体径路8.9のパタ
ーンで覆われている。
最後に、銅を導電路8.9の上に析出して板上図に示す
。この工程段階に対して、化学的銅析出用の既知のいわ
ゆるアディティブ浴を使用することができる。板には触
媒または活性剤が設けられていないから、また導体間の
空間は絶縁担持板に金属析出の核として作用することの
ある異物が皆無になるように不活性化剤ですすがれてい
るので、銅は元来の銅箔2の、先のエツチング段階でエ
ツチング除去されなかった部分8.9上にだけ析出する
。板1の残りの部分は銅が皆無のままである。
本発明の方法を用いることにより、寸法の小さい−様な
導電路を製作できることがわかった。これまでの説明で
、板の片面にのみ導体を製作することについて述べてき
たが、この方法により導体のパターンを板の両面に製作
できることが理解され、且つ第1図かられかる。
不活性剤で担持板をすすぐことによる銅の除去作用は、
比較的入念な処理を受けた積層銅箔(銅箔2用の)を使
用することにより(すなわち、担持板と接触している箔
の表面はあまり強く荒らされていない)、高められる。
このような箔を利用することによって、金属被膜に対す
る核として作用する外来物の除去作用が高められる。
第1a図〜第1f図に関連して説明した方法は導電製造
が板の片面または両面にある単層印刷回路版の製作に、
またはスルー・ホール無しの多層印刷回路版の内層の製
作に使用することができることが理解される。
本発明の別の実施例では、内層の製作に対して、第1a
図および第1b図に示した段階の間に別に工程段階を加
える。この実施例は、担持板lの両面に積層した非常に
薄い銅箔2、たとえば厚さ約5マイクロメートルの箔を
もつものから始まる。
その後、厚さがたとえば3から5マイクロメートルの銅
の層を銅箔2の上に無電解析出する。次の段階で、フォ
トレジストを第1b図に示すものと同様に銅の上に施す
。その後の段階は第1b図から第1f図に関連して説明
した上の実施例について説明した段階と同じである。今
説明したばかりの代りの実施例は絶縁担持板に積層した
最初の銅箔2が非常に薄くてピンホールがある可能性が
ある場合に使用することができる。i箔全体の上に無電
解銅析出する段階は欠陥が全く無い−様な銅層を製作す
ることを目的としている。
内層を製作する本発明の工程について記述した上述二つ
の実施例の各種変形が可能であることが理解される0本
質的なことは、最終導体構造があらかじめ製作した導電
径路(トレース)のパターンの化学的金属析出により製
作され、工程は薄い金属箔が積層されている担持板を用
いて始まるということである。工程段階および導電径路
の所要パターンを製作する材料に関しては、多数の代案
が可能である。
下記では、スルー・ホールおよび外層を有する多層印刷
回路版の内層を製作する本発明による工程を第2図を参
照して説明する。第2a図に、導電構造25が、好適に
は第1図と関連して説明した工程を用いて設けられてい
る絶縁材料の第1の板20を備えた印刷回路版の多層パ
ッケージを示しである。第1図の箔2と同様の銅箔23
が板20の他の側に積層されている。第2の板22の一
方の面には導電構造26.27が、他方の面には銅箔2
4が設けられている。板20と22との間に接着剤層2
1がはさまれている。構成体全体が共に押付けられてパ
ッケージを形成している。
第2b図に示す第1の段階で、スルー・ホール28を所
要パターンに従って穴あけする0次にスルー・ホールの
壁29を、たとえば、パラジウムを用いる核形成により
活性化して化学銅析出を可能にする。次の段階で、比較
的薄い銅N30(第20図に示す)をスルー・ホールの
壁29を含む板の全面に化学析出させる。
第2d図により、フォトレジスト層31を板の両面の1
30の上に施す。フォトレジスト層31は第1b図のフ
ォトレジストN3と同じにすることができる。次にレジ
ストを陽画マスクを用いて導電構造の所要パターンに従
って露光し、そして陰画像を現像する。すなわち、最終
導体が現われることになる位置33およびスルー・ホー
ル28の縁32はレジストで被覆されない(第2e図)
第2f図による段階で、スルー・ホールの壁と、レジス
トJI31の自由空間32.33との電気めっきを行う
、この方法で形成した導電路34およびスルー・ホール
の金属化した壁および縁46を金属レジストのJii3
5.36、たとえば錫の層で電気めっきする(第2g図
)。その後、フォトレジストを既知の方法で除去する(
第2h図)。
第21図により、露出している銅を、たとえば、アンモ
ニア・アルカリ性エツチング溶液を用いてエッチ除去し
、次いで金属レジスト46を除去する(第2j図)。そ
の結果、板は今や導体径路のパターンで覆われ、このパ
ターンは基層にあった元来の銅T323の部分45を有
している。その後で、残留物を導体径路の間の絶縁担持
板から除去するために第1d図に関連して説明したよう
に濃塩酸を用いてすすぎを行う。
今度は、本発明の方法の重要な段階に従い、導電路37
およびスルー・ホールの導電壁38が化学銅する。多層
板の下面上への導電構造の製作は、上面への導電構造の
上記説明した製作と同時に同じ方法で行われることを理
解すべきである。
本発明の実施例によれば、厚さが17,5マイクロメー
トルの銅箔(2,23)および厚さが15マイクロメー
トルのレジスト膜(3,31)を用いるとき、寸法が5
0マイクロメートル以下の導電構造を作ることができる
。化学的銅析出(第1r図および第2に図)を約317
2時間行うと、化学析出層の厚さは約12マイクロメー
トルとなり導電構造の全体の厚すが約30マイクロメー
トルになる。化学的銅析出の段階には各種化学浴を使用
することができるので、ある厚さの層を析出するに必要
な時間は採用する化学浴によって変ることが理解される
約30マイクロメートルという導電構造の厚さは印刷回
路版にとって現在のところ習慣的であるが、本発明によ
れば所要のどんな厚さの導電構造をも製作できることが
理解される。
本発明の一例においては、化学的析出銅の層30(第2
C図)の厚さを約2マイクロメートルにすることができ
る。電気めっきの段階中(第2f図)に施される銅層の
34の厚さは約15マイクロメートルとすることができ
、銅JW35.36(第2g図)は約5マイクロメート
ルとすることができる。
化学的銅析出中に回路板を浸す好適な銅浴は典型的には
次の成分から成る「アディティブ浴」である、すなわち
、第二銅塩、錯化剤、還元剤、塩基、および安定剤、こ
のようなアディティブ浴は当業者に既知である。たとえ
ば、西ドイツ、ベルリンの会社Schering AG
からr ULTRAGANTHJの名のもとに入手でき
るのはこのようなアディティブ浴である。アディティブ
浴は、最終導電構造が良好な硬度、銅基層への良好な接
着、高導電率、および小有孔度を確実に備えるように前
述の成分を対応させて選択することにより更に最適化す
ることができる。−船釣に言えば、使用する銅浴は析出
した銅の構造が電気めっきした銅の結晶構造と確実に同
じになるようにすべきである。本発明の実施例において
は、これはアディティブ浴中の第二銅塩の濃度を1リツ
トあたり約0.05モルより小さくなるように選定する
ことにより達成することができる。
本発明の更に別の実施例によれば、化学的金属析出の段
階は(v4の代りに)ニッケルの化学析出から構成する
ことができ、これによりそれ自体既知の化学ニッケル浴
を使用することができる。ニッケルを使用すれば、ニッ
ケルの延性が銅より大きく、ホールの壁の機械的強度が
増大するという利点がある。この強度の増大により、前
の段階で施された電気めっき銅の層を最小限にすること
ができる。実用例では、厚さ10マイクロメートルのニ
ッケル層を鋼構造上に化学析出し、これにより鋼構造の
表面が活性化され、ニッケルが銅に確実に良好に接着す
る。最後に、典型的には厚さが0.1から0.15マイ
クロメートルの金の薄層を無電解めっきでニッケル層上
に施すことができる。金層はニッケルの不動態を防止し
、したがってはんだ付は性を確実に良好にする。
はんだパッド上のニツケル7金仕上げには更に、板に電
子部品を(はんだ付けの代りに)接合するのに非常に適
した仕上げであるという利点がある。
更に、ニッケルは接合金属に対する拡散障壁となる。ニ
ツケル7金仕上げは着脱可能なパッドを使用するときに
も有利である。ニッケルの腐食性は比較的小さいので、
下の胴径路を包囲する外層としてニッケルまたはニッケ
ル/金層を使用すれば印刷回路版の信頼性を上げるのに
も役立つ。
第2a図から第2b図に関連して上述した、多層印刷回
路版の外層を製作する、またはスルー・ホールのある内
層を製作する、実施例は勿論本発明の範囲内で可能な唯
一の実施例ではない。再び、上述の内層の工程の場合の
ように、最終接続構造およびスルー・ホールの最終金属
被膜は、外板の積層した薄い金属箔から始めて、前の工
程段階で製作したパターン上に無電解析出する段階によ
り製作されるということが基本である。
更に別の代りの実施例によれば、多層パッケージの上下
の層の金属箔の厚さを前の実施例で述べたものより厚く
してもよい。より厚い金属箔から始めることができる理
由は、たとえば、非常に薄い箔を備えている絶縁担持板
は製造するのにかかる費用が高い可能性があるからであ
る。このような状況では、金属箔の厚さをエツチングに
まり先づ所望の微細導電構造を達成することができる厚
さにまで減らす。次に、第2b図でのように、スルー・
ホールを穴あけする。第2c図に示す化学銅析出の段階
に代るものとして、幾つかの連続工程段階を採用するこ
とができる。この工程は実質上、板の全面およびスルー
・ホールの壁に薄い金属層を無電解析出し、続いて金属
面の電気めっきを行うことから戒る。次に第2d図に対
応して、フォトレジスト層を板の両面に施し、レジスト
を導電径路の所要パターンに対応して露光し、現像する
導電径路の製作については、陽画または陰画のフォトマ
スクを使用することができる。すなわち、現像したフォ
トレジストのパターンは導電径路間の自由空間(スペー
ス)に、または導電径路それ自身のパターンに対応させ
ることができる。その後で、現像したフォトレジスト間
のスペースとスルー・ホールの壁とを金属レジストで電
気めっきすることができる。続いて、フォトレジストを
除去し、露出している銅をエッチし去り、次に金属レジ
ストを除去する。最終導体路を今や化学的金属析出によ
り製作する。化学的金属析出の段階の前に、塩酸による
すすぎを行って不要物質を絶縁担持板の表面から除去す
るのが望ましい。
次に、はんだマスクを板の表面に積層し、所定パターン
に従って露光し、現像する。その結果、導電路および導
電路間のスペースがはんだストップ層で覆われる。電子
部品を板にはんだ付けまたは接合する場所の他、スルー
・ホールおよび仮の面上のスルー・ホールの近辺の位置
だけにはんだストップ層が無い。次の段階で、ニッケル
の層を板の自由空間(すなわち、はんだストップで覆わ
れていない空間)に無電解析出し、その後金の層をニッ
ケル層上に無電解析出する。ニッケル層は硬度および腐
食保護に役立ち、金層は表面導電率を確実に良好にする
。この実施例の実用例では、ニッケル層の厚さは6から
8マイクロメートルであり、最終金層の厚さは0.1マ
イクロメートルである。
本発明の更に別の実施例によれば、フォトレジストの露
光に陰画マスクを使用してもよい。このような場合には
、露出銅をレジストの現像後エッチ除去する。次にフォ
トレジストを最終導体路を化学的金属析出で製作する前
に除去する。
すべての実施例において、導電径路上に無電解金属析出
を行う段階の前に、導体が現われない板の表面を好適に
は塩酸ですすぐことにより確実に不活性化すべきである
すべての実施例において、はんだマスクを最終的に印刷
回路版または多層パッケージの上下面に施して導電径路
および板面に金属が析出されていない部分を覆う。代り
に、はんだマスクを板に積層してから、化学金属析出の
段階の前に露光し、現像してもよい。はんだパターンは
導電径路および金属が存在しない板の部分がはんだスト
ップで覆われるが、はんだバッドおよびスルー・ホール
は覆われないように選択する。次に、無電解析出の最終
段階で、はんだバッドおよびスルー・ホールだけを、た
とえば、銅、またはニッケル、またはニッケルおよび金
の付加的金属層で被覆する。
本発明について特定の実施例を参照して説明してきたが
、当業者は本発明の原理から逸脱することなく種々の変
形を行うことができることを理解するであろう。
[発明の効果] 本発明による印刷回路版の製造方法においては、絶縁担
持板上の所望パターンに従って金属導体構造が作られる
0本発明の方法は、表面上に積層された金属泊を有する
前記絶縁担持板で開始され、モして担持板上に導電トレ
ースを作り、そして不活性化する。これにより担持板上
に形成された導電トレース以外のすべての物は実質的に
除去され、そして無電解金属析出により前記導電トレー
ス・パターン上に最終導体構造を作る。化学的金属析出
の結果、−様な、傷の無い、最終導電構造が得られる。
導電構造の基層を形成する金属箔は担持板に堅く積層さ
れているので、最終導電構造は確実に良好に担持板に付
着している。薄い金属箔の使用により所要パターンを精
密にエツチングすることができ、寸法の小さい微細導電
構造の製作が可能になる。本発明の方法によれば、50
マイクロメートルより小さい寸法の導電構造を達成する
のが容易に可能になるので、詰込み密度の非常に高い印
刷回路版を製作することができる。また最終導電構造を
形成するために行う化学的金属析出の時間を制御するこ
とにより、または化学的金属析出のために印刷回路版を
浸す化学浴の組成を適切に選定することにより、所望の
導体断面部分を製作することができる。必要な断面は、
最終導電構造に必要とされるオーム抵抗により、インピ
ーダンス要件により、または電流搬送導体の熱放散に関
する要件により、決めることができる。
本発明はまた、絶縁担持板に特別な材料を必要とせず、
また各工程段階でそれ自体既知の材料または物質を使用
することができるという別の長所がある。更に、クロロ
炭化水素から成る溶剤が不要であるから、方法全体が生
態学的に有利である。
他の長所によれば、最終導体の所要断面を、化学的金属
析出の持続時間を対応して制御することにより、容易な
手段で達成することができる。これは印刷回路の導体構
造のインピーダンスに関する要件が厳しいとき特に重要
である。
また不活性化処理により、導電トレース・パターン以外
に金属が析出するのが防止される。
本発明による方法は、スルー・ホールを有するか、また
は有しない単層または多層印刷回路版の製造に使用する
ことができ、50マイクロメータ以下の範囲の導体構造
を形成することができる。
【図面の簡単な説明】
第1a図から第1f図は本発明によりスルー・ホールを
持たない多層印刷回路版の内層を製造する場合の製造工
程を示した図、 を 第2a図から第2牛図は本発明によりスルー・ホールを
有する多層印刷回路版の外層を製造する場合の製造工程
を示した図である。 l、20.22:絶縁担持Fi(基板)、2.23.2
4:薄い金属泊、 3:ホトレジスト、8.9:導体、 21:接着層、   28ニスルー・ホール、30:薄
い銅層、  31:ホトレジスト、39.40:銅層、
  41:ソルダー・ストップ図である。

Claims (4)

    【特許請求の範囲】
  1. (1)表面上に積層された金属箔を有する絶縁基板上に
    導体径路を形成し、前記絶縁基板を不活性化して前記絶
    縁基板上の前記導体径路以外の部分にある物を実質的に
    除去し、無電解金属析出により前記導体径路上に導体構
    造を形成し、前記導体構造は前記金属箔の部分を基層と
    して有することを特徴とする印刷回路板の製造方法。
  2. (2)前記不活性化の工程は塩酸による洗浄を有する請
    求項第1項記載の印刷回路版の製造方法。
  3. (3)請求項第1項における導体径路を形成する工程は
    、金属泊上にホトレジスト層を形成すること、所望導体
    径路にしたがって前記ホトレジスト層を露光すること、
    現像すること、ホトレジストで覆われなかった金属泊部
    分をエッチ除去することを含む、スルー・ホールを持た
    ない単層印刷回路板または多層印刷回路板の内層を形成
    する方法。
  4. (4)請求項第1項における導体構造を形成する工程は
    、スルー・ホールの壁を化学的に析出された金属によっ
    て覆う工程を有するスルー・ホールを有する印刷回路板
    の製造方法。
JP15741990A 1989-06-16 1990-06-15 印刷回路板の製造方法 Pending JPH0332094A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89110954.8 1989-06-16
EP89110954 1989-06-16

Publications (1)

Publication Number Publication Date
JPH0332094A true JPH0332094A (ja) 1991-02-12

Family

ID=8201509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15741990A Pending JPH0332094A (ja) 1989-06-16 1990-06-15 印刷回路板の製造方法

Country Status (4)

Country Link
EP (1) EP0402811B1 (ja)
JP (1) JPH0332094A (ja)
CA (1) CA2018208C (ja)
DE (1) DE69023816T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016536453A (ja) * 2013-10-21 2016-11-24 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH 更なる金属の存在下で銅を選択的に処理する方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783093B2 (ja) * 1992-10-21 1998-08-06 日本電気株式会社 プリント配線板
JP3253203B2 (ja) 1993-01-19 2002-02-04 キヤノン株式会社 フレキシブル配線基板、及びこれを使用したインクジェット記録ヘッドおよびインクジェット記録ヘッドの製造方法
US5779921A (en) * 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for selectively plating an organic substrate
EP1802186B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
US20020140105A1 (en) * 2001-02-16 2002-10-03 Higgins Leo M. High strength vias
CN113316309A (zh) * 2021-04-23 2021-08-27 厦门理工学院 柔性线路板及其制备方法、装置以及计算机设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3269861A (en) * 1963-06-21 1966-08-30 Day Company Method for electroless copper plating
GB2113477B (en) * 1981-12-31 1985-04-17 Hara J B O Method of producing printed circuits
EP0090900B1 (en) * 1982-04-05 1987-02-11 Kanto Kasei Co., Ltd. Process of manufacturing printed wiring boards and printed wiring boards manufactured by the same
EP0095256B1 (en) * 1982-05-21 1986-03-26 Hewlett-Packard Company Method of making printed circuits
US4568562A (en) * 1984-11-28 1986-02-04 General Dynamics, Pomona Division Method of electroless plating employing plasma treatment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016536453A (ja) * 2013-10-21 2016-11-24 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH 更なる金属の存在下で銅を選択的に処理する方法

Also Published As

Publication number Publication date
EP0402811A3 (en) 1992-01-08
EP0402811A2 (en) 1990-12-19
CA2018208C (en) 1995-01-31
EP0402811B1 (en) 1995-11-29
DE69023816D1 (de) 1996-01-11
DE69023816T2 (de) 1996-04-11
CA2018208A1 (en) 1990-12-16

Similar Documents

Publication Publication Date Title
US5302492A (en) Method of manufacturing printing circuit boards
US7378227B2 (en) Method of making a printed wiring board with conformally plated circuit traces
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
JPH0472396B2 (ja)
JPH06318783A (ja) 多層回路基板の製造方法
US20080236872A1 (en) Printed Wiring Board, Process For Producing the Same and Semiconductor Device
JPH06275933A (ja) 回路基板及びその作製方法
US6547946B2 (en) Processing a printed wiring board by single bath electrodeposition
JPH0332094A (ja) 印刷回路板の製造方法
JPH04100294A (ja) プリント配線板の製造方法
JPS63503585A (ja) 印刷回路板製造の改良方法
JPH05259639A (ja) プリント配線板の製造方法
JP4137279B2 (ja) プリント配線板及びその製造方法
JP2001110939A (ja) 半導体パッケージ用基板とその製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
KR970004760B1 (ko) 인쇄 회로 기판 제조 방법
JP2858564B2 (ja) 印刷配線板の製造方法
JP3475962B2 (ja) プリント回路板の製造方法
JPS63280496A (ja) 多層回路板の製造方法
JPH06260757A (ja) プリント回路板の製造方法
JP3951938B2 (ja) エッチング方法とそれを用いたプリント配線板の製造方法
JP3130707B2 (ja) プリント基板およびその製造方法
JP3400933B2 (ja) 可撓性回路基板の製造法
JPH03194992A (ja) プリント基板の製造方法
JPH04118992A (ja) プリント配線板の製造方法