JPH03254211A - Nonlinear distortion compensation circuit for high output amplifier - Google Patents
Nonlinear distortion compensation circuit for high output amplifierInfo
- Publication number
- JPH03254211A JPH03254211A JP5222490A JP5222490A JPH03254211A JP H03254211 A JPH03254211 A JP H03254211A JP 5222490 A JP5222490 A JP 5222490A JP 5222490 A JP5222490 A JP 5222490A JP H03254211 A JPH03254211 A JP H03254211A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- circuit
- output amplifier
- order
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000003786 synthesis reaction Methods 0.000 abstract description 8
- 230000002194 synthesizing effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【発明の詳細な説明】
[目 次]
概要
産業上の利用分野
従来の技術(第11図)
発明が解決しようとする課題
課題を解決するための手段(第1図)
作 用(第1図)
実施例(第2〜10図)
発明の効果
[概 要]
送信側に設けられる高出力増幅器の非線形歪を補償する
高出力増幅器用非線形歪補償回路に関し、帰還遅延に対
する許容範囲を拡大するとともに、波形制御時の記憶領
域の削減をはかれるようにすることを目的とし、
高出力増幅器への入力信号に高出力増幅器の歪と逆特性
となるような歪をもたせるべく、ベースバンド信号から
2i+1次歪を発生させる歪発生回路と、高出力増幅器
の出力から非線形歪を次数ごとに分離する歪抽出回路と
、歪発生回路からの次数ごとの歪に歪抽出回路からの次
数ごとの非線形歪を負帰還させて合成しこの合成信号を
高出力増幅器側へ出力する合成回路とをそなえるように
構成する。[Detailed description of the invention] [Table of contents] Overview Industrial field of application Prior art (Fig. 11) Means for solving the problem to be solved by the invention (Fig. 1) Effect (Fig. 1) ) Embodiments (Figures 2 to 10) Effects of the invention [Summary] Regarding a nonlinear distortion compensation circuit for a high output amplifier that compensates for nonlinear distortion of a high output amplifier provided on the transmitting side, the tolerance range for feedback delay is expanded and the tolerance range for feedback delay is expanded. , with the aim of reducing the storage area during waveform control, and in order to give the input signal to the high-output amplifier a distortion that has the opposite characteristics to the distortion of the high-output amplifier, the baseband signal is converted to 2i + 1st order. A distortion generation circuit that generates distortion, a distortion extraction circuit that separates nonlinear distortion for each order from the output of a high-output amplifier, and a distortion extraction circuit that separates the nonlinear distortion for each order from the distortion generation circuit and the nonlinear distortion for each order from the distortion extraction circuit. It is configured to include a combining circuit that feeds back and combines the signals and outputs the combined signal to the high-output amplifier side.
[産業上の利用分野]
本発明は、送信側に設けられる高出力増幅器(ハイパワ
ーアンプ)の非線形歪を補償する高出力増幅器用非線形
歪補償回路に関する。[Industrial Field of Application] The present invention relates to a nonlinear distortion compensation circuit for a high output amplifier that compensates for nonlinear distortion of a high output amplifier (high power amplifier) provided on a transmitting side.
[従来の技術]
第11図は従来の高出力増幅器用非線形歪補償回路のブ
ロック図であるが、この第11図において、100は高
出力増幅器で、この高出力増幅器100は非線形歪を有
している。即ち、この高出力増幅器100へ信号が入力
されると、これが歪んで出力される。[Prior Art] Fig. 11 is a block diagram of a conventional nonlinear distortion compensation circuit for a high-output amplifier. In Fig. 11, 100 is a high-output amplifier, and this high-output amplifier 100 has nonlinear distortion. ing. That is, when a signal is input to this high-output amplifier 100, it is distorted and output.
101は方向性結合器で、この方向性結合器101は、
高出力増幅器100の出力の一部を取り出すものである
。101 is a directional coupler, and this directional coupler 101 is
A part of the output of the high output amplifier 100 is taken out.
102は復調器で、この復調器102は、方向性結合器
101によって取り出された高出力増幅器100の出力
の一部を復調するものである。102 is a demodulator, and this demodulator 102 demodulates a part of the output of the high-power amplifier 100 taken out by the directional coupler 101.
103は偏差演算器で、この偏差演算器103は、復調
器102の出力Uとベースバンド信号Vとの偏差を演算
するものである。103 is a deviation calculator, and this deviation calculator 103 calculates the deviation between the output U of the demodulator 102 and the baseband signal V.
104は記憶部で、この記憶部104は、偏差演算器1
03からの偏差情報を記憶しておくもので、例えばRA
Mが使用される。104 is a storage unit, and this storage unit 104 is used for the deviation calculator 1.
It stores deviation information from 03, for example, RA
M is used.
105は合成器で、この合成器105は、ベースバンド
信号Vと記憶部104からの偏差情報とを負帰還状態で
合成するものである。105 is a combiner, and this combiner 105 combines the baseband signal V and the deviation information from the storage unit 104 in a negative feedback state.
106は変amで、この変調器106は1合成器105
からの信号を変調して高出力増幅器100へ入力するも
のである。106 is a variable am, and this modulator 106 is 1 combiner 105
The signal is modulated and input to the high output amplifier 100.
このような構成により、高出力増幅器100の非線形歪
を補償するために、入力信号Vと復調器出力信号Uとの
比較を偏差演算器103で行ない、偏差信号(u−v)
を入力信号Vに負帰還することが行なわれる。このとき
の帰還量は記憶部104に蓄えられ、記憶部104のデ
ータが入力信号Vに加えられる。なお、記憶部104に
記憶されるデータは1回データを送信するたびにアップ
ディトされる。With this configuration, in order to compensate for nonlinear distortion of the high-output amplifier 100, the input signal V and the demodulator output signal U are compared in the deviation calculator 103, and a deviation signal (uv) is generated.
is negatively fed back to the input signal V. The feedback amount at this time is stored in the storage section 104, and the data in the storage section 104 is added to the input signal V. Note that the data stored in the storage unit 104 is updated each time data is transmitted.
このようにして、逐次的に入力信%vが高出力増幅器1
00の非線形の逆関数に近付き、非線形補償が施される
。In this way, the input signal %v is successively increased to the high power amplifier 1
00, and nonlinear compensation is applied.
[発明が解決しようとする課題]
しかしながら、このような従来の高出力増幅器用非線形
歪補償回路では、時間波形を直接制御するので、第11
図に示す回路の帰還ループに遅延時間があると、復調器
出力Uの時間のずれによる変化がそのまま波形制御誤差
となる。従って、帰還ループ内の遅延時間を零にするか
、これを正確に推定して、時間合わせを行なう必要があ
る。ここで、歪補償に対する要求精度が高いほど、この
時間合わせの許容範囲は狭くなる。[Problems to be Solved by the Invention] However, in such conventional nonlinear distortion compensation circuits for high-output amplifiers, since the time waveform is directly controlled,
If there is a delay time in the feedback loop of the circuit shown in the figure, a change in the demodulator output U due to the time lag directly becomes a waveform control error. Therefore, it is necessary to make the delay time in the feedback loop zero or to accurately estimate it to perform time adjustment. Here, the higher the required accuracy for distortion compensation, the narrower the allowable range for this time adjustment.
また、高精度の歪補償のためには、波形制御は正確でな
ければならないので、上記の入力信号Vや復調器出力U
は多くのビットをもつディジタルデータとすべきで、ベ
ースバンド信号の個々の値に対して波形制御の情報を記
憶部104のRAMに記憶する必要が有る。−例として
、QPSK信号を伝送する場合、・I、Qチャネルのそ
れぞれを10ビツトデータとすると、入力信号の値は1
024 X 1024通りの組合せをもち、この全てに
対し10ビツトデータを記憶させる必要が有るので、こ
れに要する記憶領域は10Mbitにもなる。これだけ
のRAM領域をもつと、その消費電力も無視することが
できず、更にほこの消費電力は高出力増幅器100の効
率を実質的に下げてしまうという問題点がある。In addition, in order to achieve high-precision distortion compensation, waveform control must be accurate, so the above input signal V and demodulator output U
should be digital data with many bits, and it is necessary to store waveform control information for each value of the baseband signal in the RAM of the storage unit 104. - For example, when transmitting a QPSK signal: - If each of the I and Q channels is 10-bit data, the input signal value is 1
Since there are 024 x 1024 combinations and it is necessary to store 10 bit data for all of them, the storage area required for this is as much as 10 Mbit. With such a large RAM area, its power consumption cannot be ignored, and furthermore, there is a problem in that this power consumption substantially reduces the efficiency of the high-power amplifier 100.
本発明は、このような問題点に鑑みなされたもので、帰
還遅延に対する許容範囲を拡大するとともに、波形制御
時の記憶領域の削減をはかれるようにした、高出力増幅
器用非線形歪補償回路を提供することを目的としている
。The present invention has been made in view of these problems, and provides a nonlinear distortion compensation circuit for high-output amplifiers that expands the tolerance range for feedback delay and reduces the storage area during waveform control. It is intended to.
[課題を解決するための手段]
第1図は本発明の原理ブロック図(請求項1に対応する
もの)である。[Means for Solving the Problems] FIG. 1 is a block diagram of the principle of the present invention (corresponding to claim 1).
この第1図において、1は高出力増幅器で、この高出力
増幅器1は非線形歪を有している。即ち、この高出力増
幅器1へ信号が入力されると、これが歪んで出力される
。In FIG. 1, 1 is a high output amplifier, and this high output amplifier 1 has nonlinear distortion. That is, when a signal is input to this high-output amplifier 1, it is distorted and output.
2は信号取出部で、この信号取出部2は、高出力増幅器
lの出力の一部を取り出すものである。Reference numeral 2 denotes a signal extraction section, and this signal extraction section 2 extracts a part of the output of the high-output amplifier l.
3は復調器で、この復調器3は、信号取出部2によって
取り出された高出力増幅器1の出力の一部を復調するも
のである。3 is a demodulator, and this demodulator 3 demodulates a part of the output of the high-output amplifier 1 extracted by the signal extraction section 2.
4は歪抽出回路で、この歪抽出回路4は、高出力増幅器
1の出力から非線形歪を次数ごとに分離するもので、特
に請求項2に記載のものは、高出力増幅器lの出力から
非線形歪を次数ごとに分離するフィルタ4l−i(iは
自然数)を有している。Reference numeral 4 denotes a distortion extraction circuit, and this distortion extraction circuit 4 separates nonlinear distortion from the output of the high-output amplifier 1 for each order. It has a filter 4l-i (i is a natural number) that separates distortion by order.
6は歪発生回路で、この歪発生回路6は、ベースバンド
信号から2i+1次歪(iは自然数)を発生させるもの
である。6 is a distortion generation circuit, and this distortion generation circuit 6 generates 2i+1st-order distortion (i is a natural number) from the baseband signal.
7は合成回路で、この合成回路7は、歪発生回路6から
の次数ごとの歪に、歪抽出回1Ir4からの次数ごとの
非線形歪を負帰還させて合成しこの合成信号を高出力増
幅器1側へ出力するものである。7 is a synthesis circuit, which synthesizes the distortion for each order from the distortion generation circuit 6 by negative feedback of the nonlinear distortion for each order from the distortion extraction circuit 1Ir4, and sends this synthesized signal to the high output amplifier 1. It is output to the side.
8は変調器で、この変調器8は、合成回路7からの信号
を変調して高出力増幅器1へ入力するものである。8 is a modulator, and this modulator 8 modulates the signal from the combining circuit 7 and inputs it to the high output amplifier 1.
このようにして、高出力増幅器1への入力信号に、高出
力増幅器lの歪と逆特性となるような歪をもたせること
ができる。In this way, the input signal to the high-output amplifier 1 can be given a distortion having characteristics opposite to the distortion of the high-output amplifier l.
[作 用コ
上述の本発明の高出力増幅器用非線形歪補償回路(請求
項1記載のもの)では、信号取出部2で。[Function] In the above-mentioned nonlinear distortion compensation circuit for a high-output amplifier of the present invention (as claimed in claim 1), in the signal extraction section 2.
高出力増幅器1の出力の一部が取り出され、復調器3で
、復調されてから、歪抽出回路4によって、高出力増幅
器1の出力から非線形歪が次数ごとに分離される。なお
、この際に、請求項2記載のものでは、フィルタを用い
て、非線形歪が次数ごとに分離される。A part of the output of the high-power amplifier 1 is taken out and demodulated by a demodulator 3, and then a distortion extraction circuit 4 separates nonlinear distortion from the output of the high-power amplifier 1 for each order. At this time, in the second aspect of the present invention, a filter is used to separate the nonlinear distortion for each order.
一方、歪発生回路6では、ベースバンド信号を基に2i
+1次歪が発生されており、合成回路7にて、この歪発
生回路6からの次数ごとの歪に、歪抽出回路4からの次
数ごとの非線形歪を負帰還させて合成することが行なわ
れる。On the other hand, the distortion generation circuit 6 uses 2i based on the baseband signal.
+1st-order distortion is generated, and in the synthesis circuit 7, the nonlinear distortion for each order from the distortion extraction circuit 4 is negatively fed back to the distortion for each order from the distortion generation circuit 6, and synthesized. .
その後は、変調器8で、合成回路7からの信号を変調し
て高出力増幅器1へ入力することが行なわれる。Thereafter, the modulator 8 modulates the signal from the combining circuit 7 and inputs the modulated signal to the high output amplifier 1.
これにより、高出力増幅器1への入力信号に高出力増幅
器1の歪と逆特性となるような歪をもたせることができ
る。Thereby, the input signal to the high-output amplifier 1 can be given a distortion having characteristics opposite to the distortion of the high-output amplifier 1.
[実施例コ 以下1図面を参照して本発明の詳細な説明する。[Example code] The present invention will be described in detail below with reference to one drawing.
第2@は本発明の一実施例を示すブロック図であるが、
本実施例にかかる高出力増幅器用非線形歪補償回路は、
第2図に示すように、高出力増幅器1.信号取出部とし
ての方向性結合器2.復調器3.歪抽出回路4.記憶回
路5.歪発生回路6゜合成回路7.変調器8をそなえて
いる。The second @ is a block diagram showing one embodiment of the present invention,
The nonlinear distortion compensation circuit for high output amplifier according to this example is as follows:
As shown in FIG. 2, a high power amplifier 1. Directional coupler as a signal extraction section 2. Demodulator 3. Distortion extraction circuit 4. Memory circuit 5. Distortion generation circuit 6° synthesis circuit 7. It is equipped with a modulator 8.
ここで、高出力増幅器1は非線形歪を有しており、従っ
て、この高出力増幅器1へ信号が入力されると、これが
歪んで出力される。Here, the high-output amplifier 1 has nonlinear distortion, and therefore, when a signal is input to this high-output amplifier 1, it is outputted with distortion.
方向性結合器2は、高出力増幅器1の出力の一部を取り
出すもので、復調器3は、方向結合器2によって取り出
された高出力増幅器1の出力の一部を復調するものであ
る。なお、この復調器3の代わりに、ダウンコンバータ
を用いることもできる。The directional coupler 2 takes out a part of the output of the high-output amplifier 1, and the demodulator 3 demodulates part of the output of the high-output amplifier 1 taken out by the directional coupler 2. Note that a down converter can also be used instead of this demodulator 3.
歪抽出回路4は、高出力増幅器1の出力から非線形歪を
次数(2i +1次)ごとに分離するもので、このため
に歪抽出回路4は、第3図に示すごとく、1(=n)I
Iのフィルタ41−1〜4l−n9乗算器42−0.4
2−1〜42−n、極性反転器432割算器44−1〜
44−nをそなえて構成されている。The distortion extraction circuit 4 separates nonlinear distortion from the output of the high-output amplifier 1 for each order (2i + 1st order), and for this purpose, the distortion extraction circuit 4 separates nonlinear distortion from the output of the high-output amplifier 1 by 1 (=n) as shown in FIG. I
I filter 41-1 to 4l-n9 multiplier 42-0.4
2-1 to 42-n, polarity inverter 432 divider 44-1 to
44-n.
フィルタ41−1〜41−nは、3,5. ・・2n
+1次の歪を抽出するもので、バンドパスフィルタある
いはバイパスフィルタが使用される。The filters 41-1 to 41-n are 3, 5 .・・2n
It extracts +1st-order distortion, and uses a bandpass filter or a bypass filter.
例えばフィルタ41−1.41−2の通過帯域を示すと
、第6図のようになる。これからフィルタ41−1によ
って、3次歪が抽出され、フィルタ41−2によって、
5次歪が抽出されることがわかる。For example, the passbands of filters 41-1 and 41-2 are shown in FIG. From this, the third-order distortion is extracted by the filter 41-1, and the third-order distortion is extracted by the filter 41-2.
It can be seen that fifth-order distortion is extracted.
乗算器42−Oは復調器出力Uの自己相関出力A0を得
るもので、乗算器42−1〜42−nはそれぞれフィル
タ41−1〜41−nの出力の自己相関出力A1〜An
を得るもので、このようにして自己相関をとると、帰還
遅延に無関係に非線形歪を抽出できる。The multiplier 42-O obtains the autocorrelation output A0 of the demodulator output U, and the multipliers 42-1 to 42-n obtain the autocorrelation outputs A1 to An of the outputs of the filters 41-1 to 41-n, respectively.
By taking the autocorrelation in this way, nonlinear distortion can be extracted regardless of the feedback delay.
極性反転器43は1乗算器42−Oの出力A。The polarity inverter 43 is the output A of the 1 multiplier 42-O.
について極性を反転するもので、負帰還状態にするため
の処理を行なうものである。This is to invert the polarity of the signal and perform processing to create a negative feedback state.
割算器44−1〜44− nは、乗算器42−1〜42
−nの出力A□〜Anを極性反転器43の出力−A0で
割ることにより、正規仕出カーA工/A、〜−A n
/ A 、を得るものである。そして、これらの正規仕
出カーA工/A、〜−A n / A 。Dividers 44-1 to 44-n are multipliers 42-1 to 42-n.
By dividing the output A□~An of -n by the output -A0 of the polarity inverter 43, the regular catering car A/A, ~ -A n
/A, is obtained. And these regular catering cars A/A, ~-A n/A.
が重み情報を有する。has weight information.
記憶回路5は、高出力増幅器1への入力信号に高出力増
幅器1の歪と逆特性となるような歪をもたせるべく、歪
抽出回路4で得られた次数ごとの非線形歪−A1/A、
〜−A n/ A (1を記憶するもので、この記憶回
路5は上記の次数ごとの非線形歪の更新が可能なように
、書き換え可能なメモリ(RAM)をそなえている。The storage circuit 5 stores the nonlinear distortion -A1/A for each order obtained by the distortion extraction circuit 4, in order to give the input signal to the high-output amplifier 1 a distortion having characteristics opposite to the distortion of the high-output amplifier 1.
~-A n/A (1) This storage circuit 5 includes a rewritable memory (RAM) so that the nonlinear distortion for each order can be updated.
歪発生回路6は、ベースバンド信号V(この信号VはQ
PSKにおける直交変調信号のI、Qチャネル信号VI
eVQからなる)から3,5.・・2n+1次歪を発生
させるもので、この歪発生回路6は、第4図に示すよう
に、加算1i161および信号の相関を演算するための
多数の乗算器62をそなえている。The distortion generation circuit 6 generates a baseband signal V (this signal V is Q
I and Q channel signals VI of quadrature modulation signals in PSK
consisting of eVQ) from 3,5. . . 2n+1st-order distortion is generated, and as shown in FIG. 4, this distortion generation circuit 6 is equipped with an adder 1i 161 and a large number of multipliers 62 for calculating the correlation of signals.
ところで、高出力増幅器1の非線形歪は利得飽和とAM
/PM変換で表すことができるが、それらは入力パワー
レベルの関数である。従って、複素表示を用いると、ベ
ースバンド信号Vはvl+jvoとなるため、3次の非
線形は(vv本)vで表され、5次の非線形は(vv*
)”vで表される。なお、7本はVの共役複素数である
。By the way, the nonlinear distortion of the high-output amplifier 1 is caused by gain saturation and AM
/PM conversions, which are a function of the input power level. Therefore, when complex representation is used, the baseband signal V becomes vl+jvo, so the third-order nonlinearity is represented by (vv lines)v, and the fifth-order nonlinearity is expressed as (vv*
)”v. Note that the seven numbers are the conjugate complex numbers of V.
ここで、3,5次歪を発生させる場合の回路例を示すと
、第5図のようになる。この回路も加算s61と乗算器
62とを組合せて構成されているが、この回路では、V
IyVQの各自己相関を加算したあと、この結果にVI
yVQを掛けることにより、3次の非線形歪を発生する
と共に、(vv本)について自己相関をとり、これにV
IyVQを掛けることにより、5次の非線形歪を発生し
ている。Here, an example of a circuit for generating 3rd and 5th order distortion is shown in FIG. This circuit is also configured by combining an adder s61 and a multiplier 62, but in this circuit, V
After adding up each autocorrelation of IyVQ, add VI to this result.
By multiplying by yVQ, third-order nonlinear distortion is generated, and autocorrelation is taken for (vv lines), and V
By multiplying by IyVQ, fifth-order nonlinear distortion is generated.
なお、(vv本)Vxt (VV”)Voはそれぞれ
I、Q両チャネルに加えられ、(vv本)VIを■チャ
ネルに加えると、利得飽和の3次成分を補償し、(vv
*)vxをQチャネルに加えると、AM/PM変換の3
次成分の補償に寄与する。Note that (vv lines) Vxt (VV'') Vo are added to both the I and Q channels, and (vv lines) VI is added to the ■ channel to compensate for the third-order component of gain saturation, and (vv
*) When adding vx to the Q channel, 3 of AM/PM conversion
Contributes to compensation of next component.
もちろん、5次以降、7.・・、2n+1次の非線形歪
を発生させる場合も、同様の要領で、得られる。Of course, after the 5th, 7. ..., 2n+1st-order nonlinear distortion can be obtained in a similar manner.
合成回路7は、歪発生回路6からの次数ごとの歪に、記
憶回路5からの次数ごとの非線形歪を負帰還させて合成
しこの合成信号を高出力増幅器1側へ出力するもので、
このために、n個の加算器711−1〜711−nから
なる加算回路71と。The synthesizing circuit 7 negative-feeds back and synthesizes the distortion for each order from the distortion generation circuit 6 and the nonlinear distortion for each order from the storage circuit 5, and outputs this composite signal to the high-output amplifier 1 side.
For this purpose, an addition circuit 71 consisting of n adders 711-1 to 711-n.
この加算回路71からのn個の次数ごとの歪補償信号を
合成加算する合成加算回路72とをそなえている。A combining/adding circuit 72 is provided for combining and adding the distortion compensation signals for each of the n orders from the adding circuit 71.
そして、上記の記憶回路5.歪発生回路62合成回路7
で、プリディストータPDを構成する。Then, the above memory circuit 5. Distortion generation circuit 62 synthesis circuit 7
A predistorter PD is configured.
変調器8は、合成回路7からの信号を変調して高出力増
幅器1へ入力するものである。なお、この変調器8の代
わりに、アップコンバータを用いてもよい。The modulator 8 modulates the signal from the combining circuit 7 and inputs the modulated signal to the high output amplifier 1. Note that an up-converter may be used instead of this modulator 8.
上述の構成により、方向性結合器2で、高出力増幅器1
の出力の一部が取り出され、復調器3で、復調されてか
ら、歪抽出回路4によって、高出力増幅器1の出力から
非線形歪が次数ごとに分離される。そして、このように
して抽出された非線形歪は記憶回路5に記憶される。な
お、この記憶回路5に記憶されるデータは1回データを
送信する度に、更新される。With the above configuration, the directional coupler 2 connects the high output amplifier 1
A part of the output is extracted and demodulated by a demodulator 3, and then a distortion extraction circuit 4 separates nonlinear distortion from the output of the high-power amplifier 1 for each order. The nonlinear distortion thus extracted is stored in the storage circuit 5. Note that the data stored in this storage circuit 5 is updated each time data is transmitted.
一方、歪発生回路6では、ベースバンド信号Vを基に3
〜b
回路7にて、この歪発生回路6からの次数ごとの歪に、
歪抽出回路4からの次数ごとの非線形歪を負帰還させて
合成することが行なわれる。On the other hand, the distortion generation circuit 6 uses 3
~b In the circuit 7, for each order distortion from this distortion generation circuit 6,
The nonlinear distortion of each order from the distortion extraction circuit 4 is negatively fed back and synthesized.
その後は、変調器8で、合成回路7からの信号を変調し
て高出力増幅器1へ入力することが行なわれる。Thereafter, the modulator 8 modulates the signal from the combining circuit 7 and inputs the modulated signal to the high output amplifier 1.
これにより、高出力増幅器1への入力信号に高出力増幅
器1の歪と逆特性となるような歪をもたせることができ
る。Thereby, the input signal to the high-output amplifier 1 can be given a distortion having characteristics opposite to the distortion of the high-output amplifier 1.
このように、歪抽出回路4の各出力と歪発生回路6で作
られた歪信号との相関をとることにより。In this way, by correlating each output of the distortion extraction circuit 4 with the distortion signal generated by the distortion generation circuit 6.
遅延に対する許容範囲が大幅に改善される。この点を定
量的に比較するため、相互変調歪の抑圧効果を計算機シ
ュミレーションし、遅延時間に対する許容範囲を評価し
た結果を示すと、第7図のようになる。この第7図のも
のは、5次までの非線形を補償したものであるが、この
図から従来のものに比べ、遅延に対する許容範囲が大き
くなっていることがわかる。Delay tolerance is significantly improved. In order to quantitatively compare this point, a computer simulation was performed on the suppression effect of intermodulation distortion, and the results of evaluating the allowable range for the delay time are shown in FIG. 7. The one in FIG. 7 compensates for nonlinearities up to the fifth order, and it can be seen from this figure that the tolerance range for delay is larger than in the conventional one.
また、波形制御に必要な情報は、非線形をベキ級数で表
した場合、その係数のみであり、上記のようにプリディ
ストータPDで次数ごとに非線形歪を作るとすれば、そ
の情報の記憶は僅かの領域で十分である。例えば5次ま
での非線形歪を補償する場合は、1次に対する3次及び
5次の係数の比だけでよい。但し、高出力増幅器1の非
線形歪には、前述のように利得飽和とAM/PM変換と
があるので、各次数に対して2つの情報が必要である。In addition, the information necessary for waveform control is only the coefficients when nonlinearity is expressed as a power series, and if nonlinear distortion is created for each order with the predistorter PD as described above, the information storage is A small area is sufficient. For example, when compensating for nonlinear distortion up to the 5th order, only the ratio of the 3rd and 5th order coefficients to the 1st order is sufficient. However, since the nonlinear distortion of the high-output amplifier 1 includes gain saturation and AM/PM conversion as described above, two pieces of information are required for each order.
従って、この場合、4つの情報で十分である。これによ
り、波形制御に際して記憶領域を大幅に削減することが
できる。Therefore, in this case, four pieces of information are sufficient. This makes it possible to significantly reduce the storage area required for waveform control.
なお、上記の実施例において、復調器出力Uの自己相関
A。を線形成分の重みとして記憶回路5のRAMに加え
、各フィルタ41−1の自己相関A1を極性反転して、
割算を行なわないで、記憶回路5のRAMに加えること
も可能である。Note that in the above embodiment, the autocorrelation A of the demodulator output U. is added to the RAM of the storage circuit 5 as a linear component weight, and the polarity of the autocorrelation A1 of each filter 41-1 is inverted,
It is also possible to add to the RAM of the storage circuit 5 without performing division.
また、フィルタ41−iの各出力と歪発生回路6の2i
+1次成分とそれぞれを掛けて、これらをプリディスト
ータPDに帰還してもよい。この場合、上記の割算を行
なうものでも、割算を行なわないものでも実現が可能で
ある。In addition, each output of the filter 41-i and 2i of the distortion generation circuit 6
These may be multiplied by the +1st-order component and fed back to the predistorter PD. In this case, it is possible to implement either the above-mentioned division method or no division method.
ところで、ベースバンド信号V(V工+jvc+)と復
調器出力u (ux+j uo)との関係は次のよは、
次数毎の歪wkが作られている。By the way, the relationship between the baseband signal V (V + jvc +) and the demodulator output u (ux + j uo) is as follows:
A distortion wk is created for each order.
ここで、wkは次のとおりである。Here, wk is as follows.
wk= (vv*) v (k=1.2. #・)
・・ (2)
ここで、上記のAkは次数ごとの抽出歪成分情報をもっ
ているので、このAkを求めることができれば、これを
求める回路が歪抽出回路4を構成することになる。wk= (vv*) v (k=1.2. #・)
(2) Here, since the above-mentioned Ak has extracted distortion component information for each order, if this Ak can be determined, the circuit for determining this constitutes the distortion extraction circuit 4.
以下に、上記の信号UとVとを用いて、Akの近似値を
求める手法について説明する。A method for obtaining an approximate value of Ak using the above signals U and V will be described below.
まず、A、の近似値を得るためには、uv本の時間平均
(uv*)を求めればよい、また、Uから<uv*>
v/(vv*)を引けば、Uから線形成分を除去するこ
とができる。ここで、割り算を行なわないようにするた
めには、
p=(vv本>u−<uv本〉V・・ (3)を作れば
よい。これを行なう回路を第8図に示す。First, in order to obtain an approximate value of A, it is sufficient to find the time average (uv*) of uv pieces, and from U, <uv*>
The linear component can be removed from U by subtracting v/(vv*). Here, in order to avoid division, p=(vv book>u-<uv book>V... (3). A circuit for doing this is shown in FIG. 8.
この図は実際のDSP処理を忠実に表したために、煩雑
となっているが、これをブロックを使って簡略化すると
、第9図のようになる。This figure is complicated because it faithfully represents the actual DSP processing, but if it is simplified using blocks, it becomes as shown in FIG. 9.
即ち、第8,9図に示すように、この回路は、遅延線1
0,11.乗算器12〜14.積分器15.16.減算
器17をそなえて構成されている。That is, as shown in FIGS. 8 and 9, this circuit has delay line 1
0,11. Multipliers 12-14. Integrator 15.16. It is configured with a subtracter 17.
ここで、遅延線10は信号Uを積分器15の演算時間分
だけ遅延させるもので、遅延線11は信号Vを乗算器1
3.積分器16の演算時間分だけ遅延させるもので、実
際には、I、Qチャネル分存在する。Here, the delay line 10 delays the signal U by the calculation time of the integrator 15, and the delay line 11 delays the signal V by the calculation time of the integrator 15.
3. It is delayed by the calculation time of the integrator 16, and actually exists for the I and Q channels.
積分器15はv v * (= vz”+ vg”)に
ついて時間積分するもので、その結果〈vv*〉は乗算
器12へ入力される。The integrator 15 performs time integration on v v * (= vz''+vg''), and the result <vv*> is input to the multiplier 12 .
乗算器12は、積分器15からの(v v * )情報
と信号Uとを掛は合わせて、(vv*)uを出力するも
のであるが、信号UのI、Qチャネル成分についての乗
算を行なうため、複数の乗算器12iを有している。The multiplier 12 multiplies (v v *) information from the integrator 15 and the signal U to output (vv *) u, but multiplies the I and Q channel components of the signal U. In order to perform this, it has a plurality of multipliers 12i.
乗算器13は、信号v、u* (u*はUの共役複素数
)を掛は合わせてuv*を出力するものであるが、この
乗算器13は、各信号u、vの工。The multiplier 13 multiplies the signals v and u* (u* is the complex conjugate of U) and outputs uv*.
Qチャネル威令についての乗算を行なうため、複数の乗
算器131.加算器132.減算器133をそなえてい
る。なお、加算器132の出力は07本のリアルパート
Re(uv*)、減算器133の出力は07本のイマジ
ナリパートIm(uv本)である。A plurality of multipliers 131 . Adder 132. A subtracter 133 is provided. Note that the output of the adder 132 is 07 real parts Re (uv*), and the output of the subtracter 133 is 07 imaginary parts Im (uv).
積分器16は、乗算器13の出力について時間積分する
ものであるが1乗算器13の出力は実数部と虚数部とが
あるため、2つの積分器161を有している。そして、
この積分器16の出力〈97本〉は線形成分として取り
出すことができるようになっている。The integrator 16 performs time integration on the output of the multiplier 13, and since the output of the multiplier 13 has a real part and an imaginary part, two integrators 161 are provided. and,
The outputs (97 outputs) of this integrator 16 can be taken out as linear components.
乗算器14は、積分器16からの(uv本〉情報と信号
Vとを掛は合わせて、(uv本〉■を出力するものであ
るが、各信号のI、Qチャネル成分についての乗算を行
なうため、複数の乗算器141、加算器142.減算器
143をそなえている。The multiplier 14 multiplies the (uv pieces) information from the integrator 16 and the signal V and outputs (uv pieces). However, it multiplies the I and Q channel components of each signal. For this purpose, a plurality of multipliers 141, adders 142, and subtracters 143 are provided.
減算器17は、乗算器12の出力(vv*)uから乗算
器14の出力(uv*)vを引くもので、この場合もI
、Qチャネル分の演算を行なうため、複数の減算器17
1をそなえていて、この減算器17の出力として、上記
(3)式で示されるp(p工?PQ)が出力されるよう
になっている。The subtracter 17 subtracts the output (uv*)v of the multiplier 14 from the output (vv*)u of the multiplier 12, and in this case, I
, a plurality of subtracters 17 to perform calculations for Q channels.
1, and the subtracter 17 outputs p (p?PQ) as shown in equation (3) above.
さらに、第8,9図で抽出される線形成分〈97本〉は
次のようになる。Furthermore, the linear components (97) extracted in FIGS. 8 and 9 are as follows.
まAs<vv*) ・ ・ ・ (4)また、非線形
歪の成分を低次から順に抽出するためには、歪発生回路
6の作るwkを次式のf(1)k・ ・ (5)
これを作ることにより、第8,9図の作るPはとなる、
このf(1)kを作る回路を第10図に示す。As<vv*) ・ ・ ・ ・ (4) In addition, in order to extract the nonlinear distortion components in order from the lowest order, wk generated by the distortion generation circuit 6 is expressed as f(1)k ・ ・ (5) By creating this, the P created in Figures 8 and 9 becomes,
A circuit for creating this f(1)k is shown in FIG.
この第10図に示す回路は(5)式を実現するための回
路で、このために遅延線18,19.積分器20,2i
.乗算器22,23.減算器24をそなえている。すな
わち、信号77本が積分器2iで時間積分されたあと、
これが遅延線19で8で積分演算時間だけ遅延せしめら
れた信号■と乗算器22で掛けされて、減算器24で、
乗算器23の出力から乗算器22の出力が引かれる。こ
れにより、f(1)kが得られるのである。The circuit shown in FIG. 10 is a circuit for realizing equation (5), and for this purpose, delay lines 18, 19 . Integrator 20, 2i
.. Multipliers 22, 23. It is equipped with a subtracter 24. That is, after 77 signals are time-integrated by the integrator 2i,
This is multiplied by the signal ■ delayed by the integral calculation time at 8 in the delay line 19 in the multiplier 22, and in the subtracter 24,
The output of multiplier 22 is subtracted from the output of multiplier 23. As a result, f(1)k is obtained.
なお、第9.10図においては、I、Qチャネル分必要
な部分のラインは、二重ラインで描かれている。In FIG. 9.10, the lines necessary for the I and Q channels are drawn as double lines.
ここで、歪発生回路6で作る非線形歪を2n+1次まで
(2n+1次きで補償する)とすれば、第10図と同形
の回路をn個必要とする。但し、各回路のkは1からn
となる。すなわち、f(1)、からf(1)nまで作る
必要がある。Here, if the nonlinear distortion generated by the distortion generating circuit 6 is set to the 2n+1st order (compensation is performed to the 2n+1st order), n circuits having the same shape as that shown in FIG. 10 are required. However, k of each circuit is from 1 to n
becomes. That is, it is necessary to create from f(1) to f(1)n.
なお、pから3次の係数A1を求めるための回路は、第
8,9図と全く同型で、入力u、v*。Note that the circuit for determining the third-order coefficient A1 from p is completely the same as that in FIGS. 8 and 9, and has inputs u and v*.
vv本の代わりに、それぞれP v f(1)i *y
f(1)、f(1)□本を用いればよい。このとき、P
の代わりに、次式で定義されるqlを得る。Instead of vv books, each P v f(1)i *y
f(1), f(1)□ books may be used. At this time, P
Instead, we obtain ql defined by the following equation.
但し、f(2)kは、
分器20で時間積分されたあと、これが遅延線1f(2
)k= <f(1)tf(IL* > f(L)k−<
f(1)kf(1)、* > f(1)。However, after f(2)k is time-integrated by the divider 20, it becomes the delay line 1f(2
)k= <f(1)tf(IL*>f(L)k-<
f(1)kf(1), *>f(1).
・ (8)
であり、このf(2)kは第10図でVの代わりに(v
v*) の代わりにf(1)kf(1)、木を入力
させれば、出力として得られる。また、ここで得られる
< p f(1)、木〉は、
路を所要数設けることにより、フィルタを含む歪抽出口
Mt4を構成することができるのである。・(8), and this f(2)k is replaced by (v
If we input the tree f(1)kf(1) instead of v*), we can obtain it as an output. In addition, < p f (1), tree> obtained here can be used to configure a distortion extraction port Mt4 including a filter by providing a required number of paths.
このように本実施例によれば、高出力増幅器の出力から
非線形歪を次数ごとに分離することが行なわれるので、
帰還遅延に対する許容範囲を拡大すことができるととも
に、歪発生回路からの次数ごとの歪に歪抽出回路からの
次数ごとの非線形歪を負帰還させて合成することが行な
われるので、波形制御時の記憶領域の削減をはかれるの
である。As described above, according to this embodiment, since the nonlinear distortion is separated for each order from the output of the high-power amplifier,
In addition to expanding the tolerance range for feedback delay, the nonlinear distortion for each order from the distortion extraction circuit is negatively fed back and synthesized with the distortion for each order from the distortion generation circuit, so it is possible to The storage area can be reduced.
ニA工<f(1)□f(1)□木〉・・ (9)であり
、3次の係数へ〇の近似値が得られる。NiA<f(1)□f(1)□Thu> (9), and an approximate value of 〇 is obtained for the third-order coefficient.
さらに、上記と同様の要領で、入力を変えるだけで、第
8,9図と同型のDSP処理で、AntA 1.A2
y ・・yAnを決定することができる。Furthermore, in the same manner as above, by simply changing the input, the AntA 1. A2
y...yAn can be determined.
そして、このようにして求められたAiは記憶回路5の
RAMに記憶され、その後歪発生回路6からの歪信号w
kと負帰還状態で合成加算されて。Ai obtained in this way is stored in the RAM of the storage circuit 5, and then the distortion signal w from the distortion generation circuit 6 is
k and are combined and added in a negative feedback state.
高出力増幅器1へ入力されるのである。It is input to the high output amplifier 1.
したがって、上記の第8,9図に示す簡素な回[発明の
効果]
以上詳述したように、本発明の高出力増幅器用非線形歪
補償回路(請求項1)によれば、高出力増幅器の出力か
ら非線形歪を例えばフィルタ(請求項2)を用いて次数
ごとに分離することが行なわれるので、帰還遅延に対す
る許容範囲を拡大すことができるとともに、歪発生回路
からの次数ごとの歪に該歪抽出回路からの次数ごとの非
線形歪を負帰還させて合成することが行なわれるので、
波形制御時の記憶領域の削減をはかれる利点がある。Therefore, the simple circuit shown in FIGS. 8 and 9 above [Effects of the Invention] As detailed above, according to the nonlinear distortion compensation circuit for a high-output amplifier (claim 1) of the present invention, the nonlinear distortion compensation circuit for a high-output amplifier Since nonlinear distortion is separated from the output by order using a filter (claim 2), the tolerance range for feedback delay can be expanded, and the distortion of each order from the distortion generation circuit can be separated. Since the nonlinear distortion of each order from the distortion extraction circuit is negatively fed back and synthesized,
This has the advantage of reducing the storage area during waveform control.
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例を示すブロック図、第3図は
本発明の一実施例としての歪抽出回路を示すブロック図
、
第4,5図はそれぞれ本発明の一実施例としての歪発生
回路を示すブロック図、
第6図はフィルタの通過帯域を説明する図。
第7図は遅延時間の許容範囲について従来と本発明とを
比較して示す図、
第8,9図はいずれも線形成分の抽出と除去のための回
路、
第10図は非線形要素の変換回路、
第11図は従来例を示すブロック図である。
図において、
1は高出力増幅器、
2は方向性結合器(信号取出部)、
3は復調器、
4は歪抽出回路。
5は記憶回路、
6は歪発生回路、
7は合成回路、
8は変調器、
10.11は遅延線、
12〜14は乗算器、
15.16は積分器、
17は減算器、
18.19は遅延線、
20.2iは積分器、
22.23は乗算器、
24は減算器、
41−1はフィルタ、
42−0.42−iは乗算器、
43は極性反転器、
44−1は割算器、
61は加算器、
62は乗算器、
1は加算回路。
2は合成加算回路、
OOは高出力増幅器。
01は方向性結合器、
02は復調器、
03は偏差演算器、
04は記憶部、
05は合成部。
2i〜141は乗算器、
61は積分器、
71は減算器。
11−1は加算器。
Dはブリデイストークである。Fig. 1 is a block diagram of the principle of the present invention; Fig. 2 is a block diagram showing an embodiment of the invention; Fig. 3 is a block diagram showing a distortion extraction circuit as an embodiment of the invention; Each figure is a block diagram showing a distortion generation circuit as an embodiment of the present invention, and FIG. 6 is a diagram illustrating a pass band of a filter. Figure 7 is a diagram comparing the conventional and the present invention regarding the allowable range of delay time. Figures 8 and 9 are both circuits for extracting and removing linear components. Figure 10 is a conversion circuit for nonlinear elements. , FIG. 11 is a block diagram showing a conventional example. In the figure, 1 is a high output amplifier, 2 is a directional coupler (signal extraction section), 3 is a demodulator, and 4 is a distortion extraction circuit. 5 is a storage circuit, 6 is a distortion generation circuit, 7 is a synthesis circuit, 8 is a modulator, 10.11 is a delay line, 12 to 14 are multipliers, 15.16 is an integrator, 17 is a subtracter, 18.19 is a delay line, 20.2i is an integrator, 22.23 is a multiplier, 24 is a subtracter, 41-1 is a filter, 42-0.42-i is a multiplier, 43 is a polarity inverter, 44-1 is a 61 is an adder, 62 is a multiplier, 1 is an addition circuit. 2 is a synthesis adder circuit, and OO is a high output amplifier. 01 is a directional coupler, 02 is a demodulator, 03 is a deviation calculator, 04 is a storage unit, and 05 is a combination unit. 2i to 141 are multipliers, 61 is an integrator, and 71 is a subtracter. 11-1 is an adder. D is Bridaystoke.
Claims (1)
増幅器用非線形歪補償回路において、 該高出力増幅器(1)への入力信号に該高出力増幅器の
歪と逆特性となるような歪をもたせるべく、ベースバン
ド信号から2i+1次歪(iは自然数)を発生させる歪
発生回路(6)と、 該高出力増幅器(1)の出力から非線形歪を次数ごとに
分離する歪抽出回路(4)と、 該歪発生回路(6)からの次数ごとの歪に該歪抽出回路
(4)からの次数ごとの非線形歪を負帰還させて合成し
この合成信号を該高出力増幅器(1)側へ出力する合成
回路(7)とをそなえて構成されたことを 特徴とする、高出力増幅器用非線形歪補償回路。(1) In a high-output amplifier nonlinear distortion compensation circuit that compensates for nonlinear distortion of a high-output amplifier (1), the input signal to the high-output amplifier (1) has characteristics opposite to the distortion of the high-output amplifier. A distortion generation circuit (6) that generates 2i+1st-order distortion (i is a natural number) from the baseband signal in order to provide distortion, and a distortion extraction circuit (6) that separates nonlinear distortion for each order from the output of the high-power amplifier (1). 4) and the distortion for each order from the distortion generation circuit (6) by negative feedback of the nonlinear distortion for each order from the distortion extraction circuit (4), and the combined signal is sent to the high output amplifier (1). 1. A nonlinear distortion compensation circuit for a high-output amplifier, characterized in that it is configured with a combining circuit (7) that outputs to the side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5222490A JPH03254211A (en) | 1990-03-02 | 1990-03-02 | Nonlinear distortion compensation circuit for high output amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5222490A JPH03254211A (en) | 1990-03-02 | 1990-03-02 | Nonlinear distortion compensation circuit for high output amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03254211A true JPH03254211A (en) | 1991-11-13 |
Family
ID=12908774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5222490A Pending JPH03254211A (en) | 1990-03-02 | 1990-03-02 | Nonlinear distortion compensation circuit for high output amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03254211A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837427A (en) * | 1994-07-25 | 1996-02-06 | Nec Corp | Nonlinear characteristic generating circuit |
JPH08139527A (en) * | 1994-11-07 | 1996-05-31 | Nec Corp | Distortion compensating circuit |
US6466628B1 (en) | 1998-04-18 | 2002-10-15 | Lucent Technologies Inc. | Technique for effectively rendering power amplification and control in wireless communications |
-
1990
- 1990-03-02 JP JP5222490A patent/JPH03254211A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837427A (en) * | 1994-07-25 | 1996-02-06 | Nec Corp | Nonlinear characteristic generating circuit |
JPH08139527A (en) * | 1994-11-07 | 1996-05-31 | Nec Corp | Distortion compensating circuit |
US6466628B1 (en) | 1998-04-18 | 2002-10-15 | Lucent Technologies Inc. | Technique for effectively rendering power amplification and control in wireless communications |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7333562B2 (en) | Nonlinear distortion compensating circuit | |
US6647073B2 (en) | Linearisation and modulation device | |
JP4086133B2 (en) | Wireless device distortion compensation method and distortion compensation device | |
JP5605271B2 (en) | Synthetic amplifier, transmitter, and synthetic amplifier control method | |
JP3990974B2 (en) | Peak factor reduction device | |
US6956433B2 (en) | Polynomial predistorter using complex vector multiplication | |
US7817746B2 (en) | Peak factor reduction unit and baseband signal processing device | |
CN104170008B (en) | The method for transmitting data sample with the bandwidth of reduction | |
US20070063769A1 (en) | Arrangement and method for digital predistortion of a complex baseband input signal | |
JPH05509446A (en) | Apparatus and method for reducing distortion in amplification | |
US10797737B2 (en) | Distortion compensation device and distortion compensation method | |
US6757338B1 (en) | Predistortion linearizer using even order intermodulation components | |
WO2012023624A1 (en) | Chireix power amplification method and transmitter using envelope-tracking power supply | |
Cheang et al. | A hardware-efficient feedback polynomial topology for DPD linearization of power amplifiers: Theory and FPGA validation | |
EP1496612A2 (en) | Non-linear compensation circuit, transmission apparatus and non-linear compensation method | |
JP2003174332A (en) | Pre-distorted amplifier | |
JPH03254211A (en) | Nonlinear distortion compensation circuit for high output amplifier | |
KR20040045403A (en) | Methods and apparatus for signal distortion correction | |
JP2004516745A (en) | IQ modulator and method | |
JPH089200A (en) | Complex filter device | |
EP0498457B1 (en) | Digital type VSB modulation apparatus | |
JP2004165900A (en) | Communication device | |
KR20050108462A (en) | Method and apparatus for estimating sample delay between transmission signal and feedback signal in a mobile communication system | |
IES20001074A2 (en) | A method and precoding circuit for minimising distortion of a signal being transmitted in a communication channel resulting from the transfer function of the communication channel | |
JP2001268144A (en) | Circuit and method for compensating nonlinear distortion |