[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH03254117A - Thin-film elimination method - Google Patents

Thin-film elimination method

Info

Publication number
JPH03254117A
JPH03254117A JP2051901A JP5190190A JPH03254117A JP H03254117 A JPH03254117 A JP H03254117A JP 2051901 A JP2051901 A JP 2051901A JP 5190190 A JP5190190 A JP 5190190A JP H03254117 A JPH03254117 A JP H03254117A
Authority
JP
Japan
Prior art keywords
film
resist
wafer
thin film
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2051901A
Other languages
Japanese (ja)
Inventor
Kiyoshi Mogi
清 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2051901A priority Critical patent/JPH03254117A/en
Publication of JPH03254117A publication Critical patent/JPH03254117A/en
Priority to US08/459,806 priority patent/US5656229A/en
Priority to US08/563,349 priority patent/US5597590A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To prevent smear of a thin-film surface due to thin-film fine particles which scatters when a beam is projected by forming a smear-preventing film on the thin film previously and then eliminating this smear-preventing film after machining by the beam. CONSTITUTION:A smear-preventing film 1 is formed on a surface of a thin film 2 previously, an energy beam 5 is projected onto this smear-preventing film 1 to allow a desired part of the smear-preventing film 1 and a thin film 2 to be eliminated, and then the smear-preventing film 1 on the thin film 2 which has not been eliminated is eliminated. Thus, the thin films which scattered due to pumping phenomenon etc., attach onto the smear-preventing film 1, and the thin films which attach onto the smear-preventing film 1 are eliminated along with the smear-preventing film 1 after irradiation with the energy beam 5. Thus preventing thin pieces of the thin film which scattered onto the surface of the thin film 2 from remaining, thus preventing the surface of the thin film 2 from being smeared and enabling the desired part of the thin film 2 to be eliminated.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、例えば半導体基板(ウェハ)等の支持基板上
に被着された薄膜に選択的にエネルギービームを照射す
ることにより、薄膜の所望の部分を除去する方法に関す
る。
Detailed Description of the Invention [Industrial Field of Application] The present invention provides a method for forming a thin film as desired by selectively irradiating an energy beam onto a thin film deposited on a supporting substrate such as a semiconductor substrate (wafer). Concerning how to remove the part.

[従来の技術] 半導体素子製造の光りソゲラフイエ程においては、一般
に、フォトレジストをン技着したウェハに対してフォト
マスクを介して紫外光を照射し、マスクパターンを焼き
付ける。フォトレジストには、ポジ型とネカ型かあり、
ポジ型は紫外線が照射すれた部分か現像7夜に可溶とな
り、一方ネカ型は紫外線か照射された部分か現像凛に不
溶となる。
[Prior Art] In the photoresist process of manufacturing semiconductor devices, a wafer coated with a photoresist is generally irradiated with ultraviolet light through a photomask to print a mask pattern. There are two types of photoresists: positive type and negative type.
For positive type, the area exposed to ultraviolet rays becomes soluble after 7 days of development, while for negative type, the area exposed to ultraviolet rays becomes insoluble during development.

近年、半導体素子の大規模集積化により、半導体素子製
造における光りソゲラフイエ程の一層の微細化への対応
が要求されている。高集積化を達成するための光リソグ
ラフィー技術において、紫外線光源として超高圧水銀ラ
ンプか使用され、微細パターン形成の中心的な役割を果
たしてきている。更に、今後の集積回路に求められるサ
ブミクロン領域の微細パターンの形成には、より短い波
長を持つ光源の使用が検則され、それに伴い短波長兄に
ヌ4して十分な感度を持ち、優れた解像度か望めるフォ
トレジストの開発か待たれている。
In recent years, with the large-scale integration of semiconductor devices, it has become necessary to respond to further miniaturization of the semiconductor device manufacturing process to the level of light sockeye. In optical lithography technology for achieving high integration, ultra-high pressure mercury lamps are used as ultraviolet light sources, and have played a central role in forming fine patterns. Furthermore, in order to form fine patterns in the submicron range that will be required for future integrated circuits, the use of light sources with shorter wavelengths is being regulated. We are waiting for the development of a photoresist that can achieve high resolution.

方ては、後の現像工程を必要としない光エツチング法が
検討されている。この方?去はエキシマレーザ等の高エ
ネルギーの紫外光をフォトマスクを通して、あるいは、
ビームの二次元的な走査により、ウェハ上のレジストの
不必要な部分に選択的に照射する。高エネルギーの紫外
光か照射された部分のレジストは、その分子の結合か切
断され、飛散した分子は酸化し揮発性分子(H2O,(
:02等)として徐々に除去され、所望のパターンが形
成される。
On the other hand, photo-etching methods that do not require a subsequent development step are being considered. This one? In the past, high-energy ultraviolet light such as an excimer laser was passed through a photomask, or
By scanning the beam two-dimensionally, unnecessary portions of the resist on the wafer are selectively irradiated. When the resist is irradiated with high-energy ultraviolet light, its molecular bonds are broken, and the scattered molecules are oxidized and become volatile molecules (H2O, (
:02 etc.) to form the desired pattern.

[発明が解決しようとする課題] しかし、上記のような従来の技術において、光エツチン
グ法は、レジストの光感度、解像度等の特性に依存しな
いためサブミクロン領域の微細パターンの形成にあたっ
ても従来のレジストを用いることができる利点がある半
面、その除去速度が遅く実用的ではないという欠点があ
る。除去速度を上げるためには大きなエネルギーの紫外
光をレジストに照射する必要かある。しかしなから、こ
の様な高エネルギービームかレジスト表面に照射される
と表面部分に急激な鹿皮上昇か生し、下層部分との熱膨
張度の違いから生しる応力のため、表面部のレジストか
細片となってはしけ飛ぶ現象(ボンピングなどと呼はれ
る)か発生することかある。はしけ飛んたレジストはビ
ーム照射領域の周囲に付着し、レジスト層表面を汚染す
るため、次の製造工程の支障となる。
[Problems to be Solved by the Invention] However, in the conventional techniques as described above, the photoetching method does not depend on the characteristics of the resist such as photosensitivity and resolution, so it is difficult to form a fine pattern in the submicron region. Although it has the advantage of being able to use a resist, it has the disadvantage that its removal speed is slow and impractical. In order to increase the removal rate, it is necessary to irradiate the resist with high energy ultraviolet light. However, when such a high-energy beam is irradiated onto the resist surface, a rapid rise occurs in the surface area, and due to the stress caused by the difference in the degree of thermal expansion with the lower layer, the surface area increases. A phenomenon in which the resist becomes small pieces and flies away (also known as bombing) may occur. The blown resist adheres to the periphery of the beam irradiation area and contaminates the surface of the resist layer, thereby interfering with the next manufacturing process.

また、従来の光りソゲラフイエ程ては、ウェハの毛先領
域に付随して設けられたアライメント用のマークからの
光情報を充電検出することによって、重ね合わせ露光す
べきレチクルやマスクとウェハを位置合わせ(アライメ
ント)している。通常、ウェハのアライメントは、アラ
イメントマークに光を照射し、そのマークからの反射光
、散乱光、又は回折光等を光電検出することによって行
われる。
In addition, in the conventional optical solenoid printing process, the reticle or mask to be overlaid and exposed is aligned with the wafer by charging and detecting optical information from alignment marks attached to the wafer tip area. (alignment). Typically, wafer alignment is performed by irradiating an alignment mark with light and photoelectrically detecting reflected light, scattered light, diffracted light, etc. from the mark.

しかしながら、露光前のウェハにはり熱的にレジストが
被着されているため、アライメントマークの検出はレジ
スト層(1〜2μmの厚さ)を介して行われことになる
。アライメントを露光装置の投影光学系を介して行なう
場合(TTLThrough The Lens) 、
投影光学系は強い色収差をもっているので、アライメン
トの際にも露光光を用いる必要かあるか、当然なから露
光光はレジストに吸収されるため、アライメントマーク
から発生する光情報かレジスト層の影響で弱められてし
まうという不都合が生しる。
However, since a resist is thermally applied to the wafer before exposure, detection of the alignment mark is performed through the resist layer (1 to 2 μm thick). When alignment is performed via the projection optical system of the exposure device (TTL Through The Lens),
Since the projection optical system has strong chromatic aberration, is it necessary to use exposure light during alignment? Naturally, exposure light is absorbed by the resist, so it is difficult to determine whether the optical information generated from the alignment mark is affected by the resist layer. This results in the inconvenience of being weakened.

また、アライメントマークが微少な段差構造をとること
から、マーク周辺でレジストの膜厚が不均一になること
は避けられない。このため、薄膜固有の干渉効果がマー
ク近傍で顕著になったり、あるいはマーク両端でレジス
ト膜厚のムラが非対称になったりすること等によってア
ライメント精度が低下してしまう。
Furthermore, since the alignment mark has a minute step structure, it is inevitable that the resist film thickness will be non-uniform around the mark. For this reason, the alignment accuracy decreases because the interference effect inherent to the thin film becomes noticeable in the vicinity of the mark, or because the unevenness of the resist film thickness becomes asymmetrical at both ends of the mark.

更に、パターンの微細化を計るために多層レジストを使
う場合等は、アライメントマークそのものが照明波長の
もとて光学的に見えなくなるといった現象が起こり得る
ため、アライメント精度の確保はなかなか難しい間硬ど
なっている。
Furthermore, when using a multilayer resist to achieve finer patterns, the alignment mark itself may become optically invisible under the illumination wavelength, making it difficult to ensure alignment accuracy. It has become.

そこで、アライメント動作に先たって、エキシマレーザ
等の高エネルギービームをマーク上部のレジスト層に照
射することでレジストを部分的に除去することか考えら
れているか、この場合においても、光エツチング方法と
同様な理由により、レジスト表面の汚染か生し、次の製
造工程に支障をきたすこととなる。
Therefore, is it possible to partially remove the resist by irradiating the resist layer above the mark with a high-energy beam such as an excimer laser prior to the alignment operation? For these reasons, the resist surface may become contaminated, which may interfere with the next manufacturing process.

この発明は、かかる点に鑑みてなされたものであり、W
#膜表面を汚染せずに、薄膜の所望の部分を除去するこ
とができる薄膜除去力(去を提供することを目的とする
ものである。
This invention was made in view of these points, and W.
# Aims to provide a thin film removal force that can remove a desired portion of the thin film without contaminating the film surface.

[課題を解決するための手段] 本発明においては、支持基板上に被着された薄rAニs
−ネルギービームを選択的に照射することにより、薄膜
の所望の部分を除去するに際して、前記薄膜の表面に予
め汚染防止膜を被着しておき、この汚染防止膜の上から
エネルギービームを照射して汚染防止膜と薄膜の所望の
部分を共に除去し、しかる後、除去しなかった薄膜上の
汚染防止膜を取り除くことによって、上記の課題を達成
している。
[Means for Solving the Problems] In the present invention, a thin rA varnish deposited on a support substrate is used.
- When removing a desired portion of a thin film by selectively irradiating an energy beam, a contamination prevention film is applied on the surface of the thin film in advance, and the energy beam is irradiated from above this contamination prevention film. The above object is achieved by removing both the anti-contamination film and the desired portion of the thin film, and then removing the anti-contamination film on the thin film that was not removed.

[作 用] 本発明においては、エネルギービームの照射に先立って
薄膜表面に汚染防止膜を被着しておくのて、ボンピング
現象等によってはしけ飛んた薄膜は全て汚染防止膜上に
付着することになる。汚染防止膜上に付着した薄膜は、
エネルギービームの照射後に汚染防止膜と共に除去され
るのて、薄膜表面にはじけ飛んた薄膜の細片が残存する
ことかない。
[Function] In the present invention, a contamination prevention film is applied to the surface of the thin film prior to energy beam irradiation, so that all of the thin film blown away by the bombing phenomenon etc. will adhere to the contamination prevention film. Become. The thin film attached to the pollution prevention film is
Since it is removed along with the anti-contamination film after irradiation with the energy beam, no scattered pieces of the thin film remain on the surface of the thin film.

汚染防止膜としては、次の条件を満たすものを使用する
ことができる。
As the anti-contamination film, one that satisfies the following conditions can be used.

■薄膜が溶解しない溶媒によって溶解除去できる。■Can be dissolved and removed using a solvent that does not dissolve the thin film.

■照射するエネルギービームを吸収する。汚染防止膜自
体がほとんどビームを吸収しないと、下層の薄膜の吸収
が良くとも、上層に膜が張った状態となってしまうため
、所望部分の薄膜を除去できない。
■Absorbs the irradiated energy beam. If the contamination prevention film itself hardly absorbs the beam, even if the lower layer thin film absorbs well, the upper layer will remain stretched, making it impossible to remove the desired portion of the thin film.

■薄M上に被着する際に、溝膜と置台しないこと。薄膜
と汚染防止膜とか全く混り合ってはならないということ
てはないか、後に<5染防止膜を分離除去する際に、薄
膜表面に後工程て支障となるような凹凸等かてきてはな
らない。
■When depositing on thin M, do not place the groove film on a stand. Isn't it true that the thin film and anti-contamination film should not be mixed together at all?When separating and removing the anti-staining film later, there should be no unevenness on the surface of the thin film that could interfere with subsequent processes. No.

[実施例] 以下、図面を参照して本発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.

ます、本発明実施例による薄膜除去古注の工程の概略を
第1図(a)〜(C) により説明する。かかる方法で
は、第1図(a)  に示されるように、高エネルギー
ビーム5の照射に先立ち、支持基板4(ウェハ)上のレ
ジスト層2(薄膜)の表面に更に汚染防止膜1を被着す
る。この時、汚染防止膜1はレジスト層2の表面全体に
わたって一様に被着しても良いし、場合によっては汚染
か予想される除去領域を中心とする一定の範囲のみに被
着してもよい。
First, the outline of the thin film removal old note process according to the embodiment of the present invention will be explained with reference to FIGS. 1(a) to (C). In this method, as shown in FIG. 1(a), a contamination prevention film 1 is further coated on the surface of the resist layer 2 (thin film) on the support substrate 4 (wafer) prior to irradiation with the high-energy beam 5. do. At this time, the contamination prevention film 1 may be applied uniformly over the entire surface of the resist layer 2, or in some cases, it may be applied only to a certain area centered on the removal area where contamination is expected. good.

次いで、第1図(b)のように、高エネルギービーム5
をレジスト層2の所望の領域に照射し、レジスト層2と
汚染防止膜1を共に除去する。この時、照射を受けたレ
ジスト層2と汚染防止膜1は、その分子結合か光子エネ
ルギーにより切断されて微粒子状となり飛散し、更に一
部は酸化されてCO2,820等の揮発物質となるか、
大部分は微粒子状のまま(微粒子3)周囲に飛散して汚
染防止膜1上に付着する。
Next, as shown in FIG. 1(b), the high energy beam 5
is applied to a desired area of the resist layer 2, and both the resist layer 2 and the anti-contamination film 1 are removed. At this time, the irradiated resist layer 2 and contamination prevention film 1 are cut by their molecular bonds or by photon energy and scattered into fine particles, and some are further oxidized and become volatile substances such as CO2, 820. ,
Most of the particles remain in the form of fine particles (fine particles 3) and are scattered around and adhere to the pollution prevention film 1.

しかる後、第1図(C)のように、汚染防止膜1をレジ
スト層2として表面より物理的に剥離除去するかまたは
エツチング溶液により溶解除去して本工程を終了する。
Thereafter, as shown in FIG. 1C, the contamination prevention film 1 is physically peeled off from the surface as a resist layer 2 or dissolved and removed using an etching solution to complete this process.

汚染防止膜1の溶解除去において、例えは、レジスト層
2として光の当った部分が可溶性となるポジ型レジスト
を用いる場合は、汚染防止膜1として光の当った部分が
架橋反応をして溶剤に不溶性となるネガ型レジストを用
いれば、露光前においてはネガ型レジストたけが現像液
に溶解するので、現像液への浸漬により汚染防止膜1の
みを除去することが可能である。
In dissolving and removing the contamination prevention film 1, for example, if a positive resist is used as the resist layer 2 in which the light-exposed part becomes soluble, the light-exposed part of the contamination prevention film 1 undergoes a crosslinking reaction and dissolves in the solvent. If a negative resist is used, only the negative resist is dissolved in the developer before exposure, so it is possible to remove only the contamination prevention film 1 by immersion in the developer.

この他、ポジ型のレジストN2に対する汚染防止膜とし
ては、g線の吸収か大きく、一般には定在岐の発生を低
減する目的て使用されているARC(商品名: BRE
WER5CIENCE社製)や、アルイハセル用の層間
分l!i11膜として用いられているBC5(商品名+
 General Electric社製)等を使用す
ることかできる。ARCは、ブリヘークを行なった場合
にはレジストの現像7夜て、ブリヘークを行なわない場
合には純水て熔解除去か可能であり、BC5はアルカリ
の現像液によって溶解除去することかできる。後述する
コータ・デベロッパーを用いてシステム化する場合、ラ
ンニングコストの低減を図ることを考慮すれは、従来の
レジスト現像工程やレジスト塗布前工程(特に洗浄工程
)を利用して溶解除去できる汚染防止膜(即ち、レジス
トの現像液か純水て剥離可能な汚染防止膜)を用いるこ
とが好ましい。
In addition, as a contamination prevention film for positive resist N2, ARC (product name: BRE), which has a high absorption of g-rays and is generally used for the purpose of reducing the occurrence of standing branching, is recommended.
(manufactured by WER5CIENCE) and interlayer parts for Al-Ihacell! BC5 (product name +
(manufactured by General Electric), etc. can be used. ARC can be removed by dissolving in pure water after 7 nights of resist development if bri-hake is carried out, and BC5 can be dissolved and removed in an alkaline developer when bri-hake is not carried out. When systemizing using a coater/developer, which will be described later, in order to reduce running costs, it is necessary to use a contamination prevention film that can be dissolved and removed using the conventional resist development process or resist coating pre-process (especially cleaning process). (That is, it is preferable to use a contamination prevention film that can be peeled off using a resist developer or pure water).

レジスト層2としてネガ型レジスト、特に有機溶剤現像
タイプのネガ型レジストを用いる場合は、汚染防止膜と
してBC5を用いれは、アルカリ現像液によりBC5た
けを除去できる。あるいは、汚染防+h flUとして
アルカリ現像タイプのXP8843 (商品名 シブレ
ー社製)を使用し、前述のARCをブリヘークなして汚
染防止膜に用いると良い。ARCはブリヘークしなけれ
は2分+ffl 度の純水リンス(スピンウォッシュ)
て溶解除去することかてき、その後はいわゆるスピント
ライて乾燥すれは良い。この他、汚染防止膜1としてレ
ジスト層2のレジストよりエツチング速度の大きい材料
を用いれは、エツチング時間を適切に設定することによ
り汚染防止膜1だけを完全に除去することかてき、レジ
スト層2は第1図(C)の様に支持基板4の上に残るこ
とになる。
When a negative resist, especially an organic solvent-developed negative resist, is used as the resist layer 2, if BC5 is used as the anti-contamination film, only the BC5 can be removed by an alkaline developer. Alternatively, it is preferable to use an alkaline development type XP8843 (trade name, manufactured by Sibley) as the anti-contamination layer, and use the above-mentioned ARC as the anti-contamination film without briking. If ARC is not washed, rinse with purified water (spin wash) for 2 minutes + ffl degree.
It is best to dissolve it and remove it, and then dry it by what is called a spin try. In addition, if a material with a higher etching rate than the resist of the resist layer 2 is used as the contamination prevention film 1, it is possible to completely remove only the contamination prevention film 1 by setting the etching time appropriately. It remains on the support substrate 4 as shown in FIG. 1(C).

次に、第2図を参照して本実施例による方法を実施する
際に好適なシステムを具体的に説明する。
Next, a system suitable for carrying out the method according to this embodiment will be specifically explained with reference to FIG.

第2図は半導体素子製造のりソゲラフイエ程で用いられ
る投影縮小露光装置(以下ステッパーとい’+)本体1
0.コータ・デヘロッパ=(レジスト塗布部と現像部を
一体にもつ装置で、以下CD、と呼ぶ)15及びレジス
ト除去装置20とをインラインて結合した様子を示す概
略平面図であり、C,D、+5に本実施例の方7去を効
率良く行なうための改良かなされている。
Figure 2 shows the main body 1 of a projection reduction exposure apparatus (hereinafter referred to as stepper) used in the process of manufacturing semiconductor devices.
0. It is a schematic plan view showing how a coater/deheroper (a device having a resist coating section and a developing section integrated, hereinafter referred to as CD) 15 and a resist removing device 20 are coupled in-line, and C, D, +5 Improvements have been made in this embodiment to efficiently carry out the process.

ます、これから露光しようとするウェハはC,D、15
のポジションP1に載置された後、レジスト塗布・乾燥
部11でレジスト(本実施例てはポジ型レジストとする
)か塗布され、次いて汚染防止膜塗布部12においてレ
ジスト上に汚染防止膜か塗布(必要に応して乾燥)され
る。ウェハはこの状態でバッファポジションP2て待機
する。
The wafers to be exposed are C, D, 15.
After being placed at position P1, a resist (positive type resist in this embodiment) is applied in a resist coating/drying section 11, and then a contamination prevention film is applied on the resist in a contamination prevention film application section 12. Applied (and dried if necessary). The wafer waits in this state at buffer position P2.

レジスト除去装置20(詳細後述)の動作に合わせて、
ウェハはバッファポジションP2からレジスト除去装置
20のステージ上の加工位置P3に搬送される。ここで
、アライメントマーク(後述)等を含む所定の領域のレ
ジストと汚染防止膜か除去されたウェハは、C,D、1
5のポジションP2に戻る。そして、分岐ポジションP
 4. P 7及びポジションP8を通って現像部13
へ送られる。例えば汚染防止膜としてネガ型レジストを
用いている場合には、レジストの現像工程によって75
染防止膜たけか溶解除去される。
In accordance with the operation of the resist removing device 20 (details will be described later),
The wafer is transported from the buffer position P2 to the processing position P3 on the stage of the resist removing device 20. Here, the wafer from which the resist and anti-contamination film in predetermined areas including alignment marks (described later) etc. have been removed is C, D, 1
Return to position P2 of 5. And branch position P
4. P7 and the developing section 13 through position P8.
sent to. For example, when using a negative resist as a contamination prevention film, the resist development process
The stain-preventing film is dissolved and removed.

ここて、本実施例におけるC、D、15か特に改良され
ている点は、レジスト塗布部11と現像部13との間に
リニアなカイトレール14か配置され、このカイトレー
ル14に沿って、ウェハを保持して一次元に移動する搬
送アーム16か設けられていることである。アーム16
は、上下動・回転運動可能に構成されており、現像部1
3から出てきたウェハをポジションP9て保持した状態
て所定量もち上げ、カイトレール14に沿って第2図中
で右方へ移動し、ウェハを分岐ポジションP7に搬送す
る。ウェハはポジションP7からバッファポジションP
4に受は渡され、ここて待機する。
Here, C, D, and 15 in this embodiment are particularly improved in that a linear kite rail 14 is disposed between the resist coating section 11 and the developing section 13, and along this kite rail 14, A transfer arm 16 that holds the wafer and moves in one dimension is also provided. Arm 16
is configured to be able to move up and down and rotate, and the developing section 1
The wafer that has come out from position P9 is lifted up by a predetermined amount while being held at position P9, and is moved to the right in FIG. 2 along the kite rail 14 to convey the wafer to branch position P7. The wafer moves from position P7 to buffer position P.
The uke is passed to the 4th and waits here.

尚、レジスト除去装置20から搬出されてバッファポジ
ションP2て待機しているウェハを、アーム16により
現像部13へ直接搬送しても構わない。
Note that the wafer that has been taken out of the resist removing device 20 and is waiting at the buffer position P2 may be directly transported to the developing section 13 by the arm 16.

ステッパー本体10か露光動作を開始すると、ウェハは
ポジションP4からステッパー10のロートポジション
P5に搬送され、ウェハステージ上に受は渡されて露光
か行なわれる。露光後のウェハはステージから取り出さ
れ、アンロードポジションP6を経て、再ひC,D、+
5の分岐ポジションP7に受は渡され、ポジションP8
を通って現像部13へ送られる。レジストの現像か終了
したウェハはC,D、15のポジションP9を介してテ
ィク・アウトポジションPIOに保存される。
When the stepper main body 10 starts the exposure operation, the wafer is transferred from position P4 to the funnel position P5 of the stepper 10, and the wafer is transferred onto the wafer stage where exposure is performed. After exposure, the wafer is taken out from the stage, passes through unload position P6, and is reloaded to C, D, +
5, the receiver is passed to branch position P7, and position P8
The image is sent to the developing section 13 through the. The wafer on which resist development has been completed is stored in the tick-out position PIO via positions C, D, and 15 P9.

上記のように、ガイトレール14と上下動・回動運動可
能な搬送アーム16を設けたC、  D15を用いてイ
ンラインを組むことにより、従来のレジストの現像部を
利用して汚染防止膜を効率良く除去することがてき、ス
ルーブツトをあまり低下させずに、所望の領域のレジス
トを除去することが可能である。
As described above, by assembling in-line using guide rails 14 and C and D15 equipped with transport arms 16 that can move up and down and rotate, a contamination prevention film can be efficiently formed using a conventional resist development section. It is possible to remove the resist in a desired area without significantly reducing throughput.

また、第2図に示された装置においては、上述したよう
な順で処理を行なうたけてなく、例えは現像後のウェハ
を直ちにステッパー本体1oに戻してレジスト像の観察
や各種計測をステッパーのアライメント系を用いて行な
うようにしても良い。もちろん、レジスト除去の必要か
ない場合には、従来通りレジストを塗布・乾燥したウェ
ハをそのままステッパー10に搬送して露光することも
できる。
Furthermore, in the apparatus shown in FIG. 2, processing cannot be carried out in the order described above; for example, the wafer after development must be immediately returned to the stepper main body 1o to observe the resist image and perform various measurements on the stepper. This may be done using an alignment system. Of course, if there is no need to remove the resist, the wafer coated with the resist and dried can be directly transported to the stepper 10 for exposure in the conventional manner.

次に第3図は、第2図に示されたシステムに用いられる
露光装置(ステッパー10)の−例を示す構成図である
。本実施例で用いられる露光装置は、従来の装置(特開
昭63−283129号公報に開示されている露光装置
)をそのまま利用できるものである。
Next, FIG. 3 is a block diagram showing an example of an exposure apparatus (stepper 10) used in the system shown in FIG. As the exposure apparatus used in this embodiment, a conventional apparatus (the exposure apparatus disclosed in Japanese Patent Application Laid-open No. 63-283129) can be used as is.

図において、超高圧水銀ランプ等の照明光源21はg線
、1線等のレジスト層を感光するような波長(露光波長
)の照明光を発生し、この照明光はミラー22を介して
可変ブラインド24、不図示のオブチカルインテグレー
タ(フライアイレンズ)等を含む照明光学系23に入射
する。照明光学系23で光束の一様化等か行なわれた照
明光は、コンデンサーレンズ25を通ってダイクロイッ
クミラー26で垂直に反射された後、レチクルRのパタ
ーン領域PAを均一な照度て照明する。
In the figure, an illumination light source 21 such as an ultra-high pressure mercury lamp generates illumination light of a wavelength (exposure wavelength) that sensitizes the resist layer, such as G-line and 1-line, and this illumination light is passed through a mirror 22 to a variable blind. 24, the light enters an illumination optical system 23 including an optical integrator (fly's eye lens), etc. (not shown). The illumination light whose luminous flux has been made uniform by the illumination optical system 23 passes through the condenser lens 25, is vertically reflected by the dichroic mirror 26, and then illuminates the pattern area PA of the reticle R with uniform illuminance.

レチクルRにはパターン領域PAに付随して、矩形の透
明窓部と回折格子マークとから成るアライメント用のレ
チクルマークRMか形成されている。可変ブラインド2
4の面はレチクルRと結像関係にあるのて、可変ブライ
ンド24を構成する可動プレートを開閉させて開口位置
、形状を変えることにより、レチクルRの観測、視野(
露光時は照明視野)を任意に選択することがてきる。レ
チクルRのパターン領域PAを透過した照明光は、両側
(若しくは片側)テレセントリックな投影レンズPLに
入射し、投影レンズPLは回路パターンやレチクルマー
クRMO像をウェハW上に投影する。ウェハWの新炭の
位置ムニは回折格子状のウェハマークWM(アライメン
トマーク)か設けられており、表面にはレジスト層(単
層レジスト、多層レジスト、又は色素入りレジスト等)
か形成されている。ウェハWはステップ・アント・リピ
ート方式で2次元移動するウェハステージ27上に載置
される。
A reticle mark RM for alignment consisting of a rectangular transparent window and a diffraction grating mark is formed on the reticle R in association with the pattern area PA. variable blinds 2
Since the surface 4 has an image forming relationship with the reticle R, by opening and closing the movable plate constituting the variable blind 24 to change the opening position and shape, the observation of the reticle R and the field of view (
During exposure, the illumination field of view can be arbitrarily selected. The illumination light transmitted through the pattern area PA of the reticle R is incident on the telecentric projection lens PL on both sides (or on one side), and the projection lens PL projects the circuit pattern and the reticle mark RMO image onto the wafer W. A diffraction grating-like wafer mark WM (alignment mark) is provided to determine the position of the fresh coal on the wafer W, and a resist layer (single layer resist, multilayer resist, pigmented resist, etc.) is provided on the surface.
or is formed. The wafer W is placed on a wafer stage 27 that moves two-dimensionally in a step-and-repeat manner.

また、露光装置には回折格子マークに対して2方向から
平行なレーザビームを同時に照射して1次元の干渉縞を
作り、この干?j) Mを用いてアライメントを行なう
T T R(Through The Reticle
 )方式のアライメント系、特に2方向から照射される
レーザビームに一定の周波数差を与えるヘテロタイン法
を採用したアライメント系(以下、La5er Int
erferomatric Alignment;L 
I A系と呼ぶ)か、2焦点光学系28を介して、ダイ
クロイックミラー26の上方に設けられている。
In addition, the exposure device simultaneously irradiates the diffraction grating mark with parallel laser beams from two directions to create one-dimensional interference fringes. j) TTR (Through The Reticle) that performs alignment using M
) type alignment system, especially an alignment system that adopts the heterotine method that gives a certain frequency difference between the laser beams irradiated from two directions (hereinafter referred to as La5er Int).
Erferomatric Alignment;L
It is provided above the dichroic mirror 26 via a bifocal optical system 28 (referred to as an IA system) or a bifocal optical system 28.

LIA系は良く知られたアライメント系であるので詳細
な説明は省略するが、レチクルマークRMとウェハマー
クWMに、それぞれ異なる偏光の2光束を照射し、マー
クRM、WM上にそれぞれに生しる干渉縞の移動(2光
束の周波数差に対応)による士−次回折光を光電変換す
ることによってビート信号を検出し、このビート信号と
基準ビート信号の位相差からレチクルRとウェハWの相
対的位置ずれを求めるものである。
Since the LIA system is a well-known alignment system, a detailed explanation will be omitted, but the reticle mark RM and wafer mark WM are irradiated with two beams of different polarization, and two beams of light are generated on the marks RM and WM, respectively. A beat signal is detected by photoelectrically converting the second-order diffracted light due to the movement of interference fringes (corresponding to the frequency difference between two beams), and the relative position of reticle R and wafer W is determined from the phase difference between this beat signal and the reference beat signal. This is to find the deviation.

次ニ、第4図は、第2図に示されたシステムに用いられ
るレジスト除去装置20の一例を示す構成図である。
Second, FIG. 4 is a block diagram showing an example of the resist removing apparatus 20 used in the system shown in FIG. 2.

このレジスト除去装置には、レジスト除去用のエキシマ
レーザ光源31とアライメント用の照明系41とが設け
られ、エキシマレーザ光はレンズ系32、ビームスプリ
ッタ−33及びレンズ系34を介して、可変開口絞り(
可変アパーチャ)35を均一に照射する。可変アパーチ
ャ35の開口像は加工用対物レンズ37によりウェハW
の表面に縮小結像される。対物レンズ37とウェハWの
間には加工時の対物レンズ37の汚れを防止するための
透明な保護板39か取り外し可能に配置されている。
This resist removal apparatus is provided with an excimer laser light source 31 for resist removal and an illumination system 41 for alignment. (
(variable aperture) 35 is uniformly irradiated. The aperture image of the variable aperture 35 is set on the wafer W by the processing objective lens 37.
A reduced image is formed on the surface of. A transparent protection plate 39 is removably disposed between the objective lens 37 and the wafer W to prevent the objective lens 37 from getting dirty during processing.

ウェハWの表面には、レジスト層及びくち染助止膜が塗
布されており、このウェハWは干渉計等て位置計測され
て2次元移動するステージ4oに載置される。また、照
明系41からのアライメント照明光はビームスプリッタ
−42で反射されて、アライメント用対物レンズ43に
入射し、ウェハWの表面を均一に囮明する。ウェハW上
のマークWMからの反射光は対物レンズ43、ビームス
フリツタ−42を介してリレー系44を通って観察系に
導かれる。この対物レンズ43、ビームスフリッター4
2及びリレー系44によって、オフ・アクシス方式のウ
ェハ・アライメント系が構成される。
A resist layer and a dyeing support film are coated on the surface of the wafer W, and the position of the wafer W is measured using an interferometer or the like, and the wafer W is placed on a two-dimensionally moving stage 4o. Further, the alignment illumination light from the illumination system 41 is reflected by the beam splitter 42, enters the alignment objective lens 43, and illuminates the surface of the wafer W uniformly. The reflected light from the mark WM on the wafer W is guided to the observation system through the objective lens 43 and the beam fritter 42, and through the relay system 44. This objective lens 43, beam flitter 4
2 and the relay system 44 constitute an off-axis wafer alignment system.

また、加工用対物レンズ37を介して加工点(レジスト
除去部)を直接観察するため、対物レンズ37と可変ア
パーチャ35との間の光路中に進退可能なビームスフリ
ツタ−36が配置される。このビームスプリッタ−36
か光路中にある時、照明系41からの照明光は対物レン
ズ37に導かれ、ウェハW上の加工部を均一に照射する
Further, in order to directly observe the processing point (resist removed portion) through the processing objective lens 37, a beam fritter 36 that can move forward and backward is arranged in the optical path between the objective lens 37 and the variable aperture 35. This beam splitter 36
When the wafer W is in the optical path, the illumination light from the illumination system 41 is guided to the objective lens 37 and uniformly illuminates the processed portion on the wafer W.

ウェハWの表面からの反射光は対物レンズ37、ビーム
スプリッタ−36及び可変アパーチャ35を通り、さら
にレンズ系34及びビームスプリッター33を介してリ
レー系38に入射し、観察系に導かれる。ここで、ウェ
ハWと可変アパーチャ35とは共役なので、リレー系3
8を介して可変アパーチャ35の開口像と、ウェハW上
の加工部とか同時観察される。即ち、可変アパーチャ3
5の開口内にマークWMか位置するようにステージ40
を位置法めした後、ビームスプリッタ−36を退避させ
て、エキシマレーザ光源31からエキシマレーザ光(パ
ルス光)を発振させれば、ウェハマークWMを含む局所
領域のみのレジスト層か除去されることになる。上記構
成において、ビームスフリツタ−33はタイクロイック
ミラーのような波長選択性のものにし、照明系41から
の照明光の波長は可視域にすることか望ましい。
The reflected light from the surface of the wafer W passes through an objective lens 37, a beam splitter 36, and a variable aperture 35, and then enters a relay system 38 via a lens system 34 and a beam splitter 33, and is guided to an observation system. Here, since the wafer W and the variable aperture 35 are conjugate, the relay system 3
8, the aperture image of the variable aperture 35 and the processed portion on the wafer W are simultaneously observed. That is, variable aperture 3
The stage 40 is positioned so that the mark WM is located within the opening of 5.
After locating the wafer mark WM, the beam splitter 36 is retracted and the excimer laser light source 31 emits excimer laser light (pulsed light), thereby removing only the resist layer in a local area including the wafer mark WM. become. In the above configuration, it is preferable that the beam fritter 33 is wavelength selective, such as a tichroic mirror, and that the wavelength of the illumination light from the illumination system 41 is in the visible range.

ところで、レチクルRのパターン像とウェハW上のショ
ット領域とを正確にアライメントするため、例えば特開
昭61−44429号公報、又は特開昭62−8451
6号公報に開示されているように、拡弓長されたウェハ
・グローバル・アライメント(以下、エンハンスト・グ
ローバル・アライメント−EGAと呼ぶ)方式を採用す
ることが有望視されている。ここで、EGA方式とは1
枚のウェハWを露光するのに、まず始めにウェハW上の
複数のショット領域に付随したマークの位置を計測(サ
ンプル・アライメント)した後、ウェハ中心位置のオフ
セット(X、Y方向)、ウエノ\Wの伸縮(X、Y方向
)、ウェハWの残存回転量及びウェハステージ直交度(
或はシヨ・ント領域の配列の直交度)の計6つのパラメ
ータを、マクの設計位置とマークの計測位置との差に基
ついて統計的な手法て決定する。そして、法定されたパ
ラメータの値に基づいて、重ね合わせ露光すべきセカン
ド(2nd) ショットの位置を設計位置から補正して
順次ウェハステージをステッピングさせていく方式であ
る。この方法の利点は、1シヨツト毎のアライメントに
比へてスループ・ントの向上が望めること、及び十分な
数のマークをサンプル・アライメントすると、個々のマ
ーク検出誤差が統計的な演算のもとて平均化されること
になり、1シヨツト毎のアライメントと同等、若しくは
それ以上のアライメント精度が、ウェハ全面の全てのシ
ョット領域に対して望めることである。そこで、本実施
例てはLIA系を用いてEGA方式のアライメントを行
なうもとし、サンプル・アライメントを行なうショット
領域に付随したウェハマクWMのみ、レジスト除去装置
20を用いてレジスト層を除去する。このため、十分な
精度てアライメントか可能となると共に、レジスト層の
除去を要因とするスルーブツトの低下を最小限に抑える
ことかできる。
By the way, in order to accurately align the pattern image of the reticle R and the shot area on the wafer W, for example, Japanese Patent Application Laid-Open No. 61-44429 or Japanese Patent Application Laid-Open No. 62-8451 has been proposed.
As disclosed in Japanese Patent No. 6, it is considered promising to employ an extended wafer global alignment (hereinafter referred to as enhanced global alignment-EGA) method. Here, the EGA method is 1
To expose a single wafer W, first, the positions of marks attached to multiple shot areas on the wafer W are measured (sample alignment), and then the offset of the wafer center position (X, Y direction), \Expansion and contraction of W (X, Y directions), remaining rotation amount of wafer W, and wafer stage orthogonality (
A total of six parameters (orthogonality of the arrangement of the point areas) are determined by a statistical method based on the difference between the designed position of the mark and the measured position of the mark. Then, the position of the second (2nd) shot for overlapping exposure is corrected from the designed position based on legally established parameter values, and the wafer stage is sequentially stepped. The advantages of this method are that throughput can be improved compared to alignment for each shot, and when a sufficient number of marks are sampled and aligned, individual mark detection errors can be reduced by statistical calculation. This means that alignment accuracy equivalent to or higher than alignment for each shot can be expected for all shot areas on the entire surface of the wafer. Therefore, in this embodiment, alignment is performed using the EGA method using the LIA system, and the resist layer is removed using the resist removing device 20 only in the wafer mask WM attached to the shot area where sample alignment is to be performed. Therefore, it is possible to perform alignment with sufficient accuracy, and it is possible to minimize the decrease in throughput caused by the removal of the resist layer.

第5図は、ウェハW上のショット領域SAとウェハマー
クWMとの配置を示す平面図てあり、第6図はウェハマ
ークWM上のレジスト除去工程を示した断面図である。
FIG. 5 is a plan view showing the arrangement of shot areas SA and wafer marks WM on wafer W, and FIG. 6 is a sectional view showing the resist removal process on wafer marks WM.

第5図において、各ショット領域SAはX方向下方向に
伸びた細い帯状のスクライブ領域CLによって区画され
ている。また、各ショット領域SAは露光装置10にお
いてレチクルRの回路パターン領域が1回て投影露光さ
れる大きさに対応している。本実施例において、ウェハ
マークWMは1つのショット領域SAに付随した2ケ所
にX方向用とY方向用とで別に設けられ、X方向用のマ
ークはWMx 、Y方向用のマークはWMyである。ウ
ェハマークWMx 、WMyは、複数本の長い格子エレ
メント(ハーバターン)か、各々X。
In FIG. 5, each shot area SA is divided by a narrow band-shaped scribe area CL extending downward in the X direction. Furthermore, each shot area SA corresponds to the size of the circuit pattern area of the reticle R that is projected and exposed once in the exposure apparatus 10. In this embodiment, wafer marks WM are provided separately for the X direction and the Y direction at two locations attached to one shot area SA, and the mark for the X direction is WMx, and the mark for the Y direction is WMy. . The wafer marks WMx and WMy are a plurality of long lattice elements (haver turns) or each X.

Y方向に配列された回折格子マーク(デユーティは1.
1)である。
Diffraction grating marks arranged in the Y direction (duty is 1.
1).

木実施例では、第2層目のレチクルの露光に先立ってL
IA系によるEGA方式のアライメントを行なう際、第
5図中に示したショット領域SA1〜SA5をサンプル
・アライメントするために、ショット領域SAI〜SA
5に各々付随したウェハマークWMx、WMyを含む領
域のレジスト層2を除去してやれば良いことになる。
In the wood embodiment, L is
When performing alignment using the EGA method using the IA system, shot areas SAI to SA5 shown in FIG.
All that is required is to remove the resist layer 2 in the area including the wafer marks WMx and WMy attached to the wafer marks WMx and WMy, respectively.

ここで、除去されるレジスト層2の大きさ(除去領域D
A、第6図参照)はスクライブ領域CLの幅よりも小さ
く、且つウェハマークWMの専有面積、例えはウェハマ
ーク以外のパターンを設けてはならない最小の領域(所
謂、マーク形成領域)よりは大きくなるように定められ
ている。同様に、レジスト除去装置20でのエキシマレ
ーザ光LBの照射領域(可変アパーチャ35の開口像)
の大きさも一義的に定められる。尚、可変アパーチャ3
5は開口寸7L、形状を任意に変えられるのて、ウェハ
マークWMを含むマーク形成領域(除去領域DA)の形
状、寸7去に適宜合致させることかできる。
Here, the size of the resist layer 2 to be removed (removal area D
A, see FIG. 6) is smaller than the width of the scribe area CL, and larger than the exclusive area of the wafer mark WM, for example, the minimum area where no pattern other than the wafer mark must be provided (so-called mark forming area). It is determined that it will become. Similarly, the irradiation area of the excimer laser beam LB in the resist removal device 20 (aperture image of the variable aperture 35)
The size of is also uniquely determined. In addition, variable aperture 3
Since the opening size 7L and the shape of the opening 5 can be changed arbitrarily, the shape and size 7 of the opening 7L can be made to suit the shape and size of the mark forming area (removal area DA) including the wafer mark WM.

サンプル・アライメントのためのウェハマークWM上の
レジストを除去してマークWMを露出させるには、レジ
スト層2上にく5染防止膜1を塗布したウェハWをc、
D、+ 5 (+2図)からレジスト除去装置20に搬
送し、ここて第6図Aに図示される如く、ウェハマーク
WM形成領域に対してレーザビームLBを照射する。す
ると、有機材料からなるレジスト層2及び汚染防止膜1
の分子かヒールの光子エネルギーによって切断されて飛
散し、更に一部が雰囲気中の酸素等によって醍化され、
Co2. )120として揮発し、第6図Bのようにウ
ェハマークWMか露出する。この際、レジスト層2及び
汚染防止膜1の一部は微粒子3となって周囲に飛散する
が、微粒子3は汚染防止膜1上に付着するのて下層のレ
ジスト層2か汚染されることはない。次いてウェハWを
レジスト除去装置20からC,D、+5の現像部13に
運ひ、純水もしくは現像液等によって第6図Cの如くレ
ジスト層2上の汚染防止膜1を溶解すれは、このとき微
粒子3も汚染防止膜1と共に除去される。
In order to remove the resist on the wafer mark WM for sample alignment and expose the mark WM, the wafer W coated with the stain prevention film 1 on the resist layer 2 is c.
D, +5 (Fig. +2), the wafer is transported to the resist removing apparatus 20, and the wafer mark WM forming area is irradiated with a laser beam LB as shown in FIG. 6A. Then, a resist layer 2 made of an organic material and a contamination prevention film 1 are formed.
molecules are cut off by the photon energy of the heel and scattered, and some of them are further oxidized by oxygen in the atmosphere,
Co2. ) 120, and the wafer mark WM is exposed as shown in FIG. 6B. At this time, part of the resist layer 2 and the anti-contamination film 1 becomes fine particles 3 and scatters around, but the fine particles 3 adhere to the anti-contamination film 1, so that the underlying resist layer 2 is not contaminated. do not have. Next, the wafer W is transported from the resist removing device 20 to the developing sections C, D, +5, and the contamination prevention film 1 on the resist layer 2 is dissolved using pure water or a developer as shown in FIG. 6C. At this time, the fine particles 3 are also removed together with the anti-contamination film 1.

このようにしてサンプルアライメント用のマークWMを
露出させたウェハWを露光装置10に運んてEGA方式
てアライメントすれは、レジスト層によるアライメント
精度の低下か回避され、非常に正確にアライメントする
ことか可能である。
By transporting the wafer W with the mark WM for sample alignment exposed in this way to the exposure apparatus 10 and aligning it using the EGA method, the deterioration of alignment accuracy due to the resist layer is avoided, and it is possible to achieve very accurate alignment. It is.

また、従来のように飛散したレジスト微粒子に起因する
パターンの欠損や短絡等も生しない。
Further, unlike the conventional method, pattern defects and short circuits caused by scattered resist particles do not occur.

なお、以上においては、ウェハマークWM形成領域のレ
ジスト層を除去する場合について具体的に説明したか、
本発明の方法は、光エツチング法によって直接レジスト
を所望のパターン形状に加工する場合にも同様に適用て
きることは言うまでもない。
In addition, in the above, the case where the resist layer in the wafer mark WM formation area is removed has been specifically explained.
It goes without saying that the method of the present invention can be similarly applied to the case where a resist is directly processed into a desired pattern shape by photo-etching.

[発明の効果] 以上のように本発明においては、高エネルギービームに
よって所望の部分の薄膜を除去するに際して、予め薄膜
上に汚染防止膜を被着しておき、ヒールによる加工後に
このZ5染防止膜たけを取り除くので、ビーム煕射時に
飛散するF’l膜微粒子によって薄膜表面が汚染される
のを防止することかできる。かかる方7去を半導体素子
製造に適用すれは、レジスト表面のQ%染によってリッ
クラフイエ程に支障をきたすことなく、レジストの所望
の部分たけを除去することか可能であり、例えはアライ
メント用のウェハマーク上のレジストを除去することに
より、アライメント精度の向上を図ることができる。
[Effects of the Invention] As described above, in the present invention, when removing a desired portion of a thin film with a high-energy beam, a contamination prevention film is applied on the thin film in advance, and this Z5 stain prevention film is applied after processing with a heel. Since the film thickness is removed, it is possible to prevent the thin film surface from being contaminated by F'l film fine particles scattered during beam irradiation. When applying this method to the manufacturing of semiconductor devices, it is possible to remove a desired portion of the resist without causing problems as much as Rick Rough due to Q% staining on the resist surface. By removing the resist on the mark, alignment accuracy can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a) 、 (b) 、 (c)は本発明の薄膜
除去方法の基本工程を示す断面図、第2図は本発明実施
例による方法に好適なシステムの概略平面図、第3図は
第2図に示されたシステムの露光装置の一例を示す構成
図、第4図は第2図に示されたシステムのレジスト除去
装置の一例を示す構成図、第5図はウェハ上のショット
領域とウェハマークの配列を示す平面図、第6図(A)
 、 (B) 、 (C)はウエハマーり上のレジスト
の除去工程を示す断面図である。 [主要部分の符号の説明] 1・・・汚染防止膜 2・・・レジスト層(薄膜) 3・・・レジスト微粒子 4・・・支持基板 W・・・ウェハ WM・・・ウェハマーク 10・・・露光装置 11・・・レジスト塗布・乾燥部 12・・・汚染防止膜塗布部 13・・・現像部 14・・・ガイトレール 15・・・コータ・デベロッパー 16・・・搬送アーム 20・・・レジスト除去装置 第
FIGS. 1(a), (b), and (c) are cross-sectional views showing the basic steps of the thin film removal method of the present invention, FIG. 2 is a schematic plan view of a system suitable for the method according to an embodiment of the present invention, and FIG. The figure is a block diagram showing an example of the exposure apparatus of the system shown in Fig. 2, Fig. 4 is a block diagram showing an example of the resist removing apparatus of the system shown in Fig. 2, and Fig. 5 is a block diagram showing an example of the resist removal apparatus of the system shown in Plan view showing shot area and wafer mark arrangement, FIG. 6(A)
, (B) and (C) are cross-sectional views showing the process of removing the resist on the wafer. [Explanation of symbols of main parts] 1... Contamination prevention film 2... Resist layer (thin film) 3... Resist fine particles 4... Support substrate W... Wafer WM... Wafer mark 10...・Exposure device 11...Resist coating/drying section 12...Contamination prevention film coating section 13...Developing section 14...Guide rail 15...Coater/developer 16...Transport arm 20...Resist Removal device No.

Claims (2)

【特許請求の範囲】[Claims] (1)支持基板上に被着された薄膜にエネルギービーム
を選択的に照射することにより、薄膜の所望の部分を除
去する薄膜除去方法において、前記薄膜の表面に汚染防
止膜を被着し、この汚染防止膜の上からエネルギービー
ムを照射して汚染防止膜と薄膜の所望の部分を共に除去
し、しかる後、除去しなかった薄膜上の汚染防止膜を取
り除くことを特徴とする薄膜除去方法。
(1) In a thin film removal method in which a desired portion of the thin film is removed by selectively irradiating the thin film deposited on a support substrate with an energy beam, a contamination prevention film is deposited on the surface of the thin film, A thin film removal method characterized by irradiating an energy beam from above the contamination prevention film to remove both the contamination prevention film and a desired portion of the thin film, and then removing the contamination prevention film on the thin film that was not removed. .
(2)前記支持基板上に位置合わせマークが設けられて
おり、少なくともこの位置合わせマークを露出させるよ
うに、前記薄膜を除去することを特徴とする請求項1記
載の薄膜除去方法。
(2) The thin film removing method according to claim 1, wherein alignment marks are provided on the support substrate, and the thin film is removed so as to expose at least the alignment marks.
JP2051901A 1990-02-20 1990-03-05 Thin-film elimination method Pending JPH03254117A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2051901A JPH03254117A (en) 1990-03-05 1990-03-05 Thin-film elimination method
US08/459,806 US5656229A (en) 1990-02-20 1995-06-02 Method for removing a thin film layer
US08/563,349 US5597590A (en) 1990-02-20 1995-11-28 Apparatus for removing a thin film layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2051901A JPH03254117A (en) 1990-03-05 1990-03-05 Thin-film elimination method

Publications (1)

Publication Number Publication Date
JPH03254117A true JPH03254117A (en) 1991-11-13

Family

ID=12899782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2051901A Pending JPH03254117A (en) 1990-02-20 1990-03-05 Thin-film elimination method

Country Status (1)

Country Link
JP (1) JPH03254117A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270488A (en) * 2001-03-09 2002-09-20 Toshiba Corp Film-forming system, pattern-forming system and method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270488A (en) * 2001-03-09 2002-09-20 Toshiba Corp Film-forming system, pattern-forming system and method of manufacturing semiconductor device
JP4537603B2 (en) * 2001-03-09 2010-09-01 株式会社東芝 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JP3972035B2 (en) Inspection method and device manufacturing method
US8638415B2 (en) Active drying station and method to remove immersion liquid using gas flow supply with gas outlet between two gas inlets
JP5055310B2 (en) Lithographic apparatus, radiation system, contaminant trap, device manufacturing method, and method of capturing contaminant in a contaminant trap
US10474039B2 (en) Methods and patterning devices and apparatuses for measuring focus performance of a lithographic apparatus, device manufacturing method
US20070200276A1 (en) Method for rapid printing of near-field and imprint lithographic features
TWI389137B (en) Method of forming a substrate for use in calibrating a metrology tool, calibration substrate and metrology tool calibration method
JP2000330294A (en) Lithography projector and production of device using the same
JP2002532738A (en) Mask repair method using defect correction
US20030190534A1 (en) Method and apparatus for producing a photomask blank, and apparatus for removing an unnecessary portion of a film
JPH08227851A (en) Method of photolithography and photolithography system for use therein
KR102598196B1 (en) Euv lithography method and euv lithography apparatus
JPH03254117A (en) Thin-film elimination method
US7101645B1 (en) Reflective mask for short wavelength lithography
WO1998057363A1 (en) Exposure system, process for manufacturing the exposure system, and process for fabricating devices
JPH0777188B2 (en) Processing equipment
JPH03254112A (en) Method and device for eliminating thin film
US6896999B2 (en) Method of exposing a semiconductor wafer in an exposer
KR20060071228A (en) Pattern of semiconductor device and method for forming the same
JP6606620B2 (en) Substrate processing method and substrate processing apparatus in lithographic apparatus
JP2805827B2 (en) Alignment method
JPS56146138A (en) Method and apparatus for exposing photomask
JPH03297126A (en) Reduction projection aligner
JP2010199453A (en) Detection method, method of measuring optical characteristics, exposure method and aligner, and method of manufacturing device
JP4496363B2 (en) Mask drawing method and mask drawing apparatus
JPS63237413A (en) Removal of resist