JPH03214343A - 情報処理システムおよびデータ処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、複数の処理装置及び記憶装置が共通のデータ
・バスを共用する情報処理システムに関するものであり
、とりわけ、データ・バスを共用する装置間においてそ
の制御を分散するための構成に関するものである。本発
明は、とりわけ、主記憶装置の複数メモリ・カードの１
つにデータ要求（指令及びアドレス情報を含む）を送り
、データが戻るのを待つプロセッサによって用いられる
“高性能な”゜インターフェイスに利用するのに適して
いる。

Ｂ．従来技術及びその課題 コンピュータ●ノステムのアーキテクチャにおける最近
の開発は、主記憶装置のサイズの大形化、プロセノサと
主記憶装置の接続を行なうデータ・バスを共用する複数
のプロセンサ、及び、プロセッサ自体における動作速度
の上昇といった傾向をボしている。こうした傾向は、全
て、プロセッサと主記憶装置の間で増加するデータ転送
の能率を向上させることを必要とする従って、インター
フェイスの設計を改良することが要求される。

こうした改良の１つには、インターフェイスに独立した
データ・バスまたはデータ・バス●セグメントを設ける
ことが含まれる。例えば、米国特許第４　，３７５　，
６３９号（Ｊｏｈｎｓｏｎ，　Ｊｒ．）には、通信バス
に、並列データ・バス回線を含むデータ・バス部分、ア
ドレス●バス部分、及び、制御バス部分が含まれている
、同期バス●アービトレーション構成が開示されている
。同様に、米国特許第４，５６１，０５１号（　Ｒｏｄ
ｍａｎ他）には、いくつかの独立したプロセソサによっ
て共用される、独立したデータ、アドレス、及び、指令
経路を備えたメモリ●バスが開示されている。

複数のプロセッサを含むシステムは、プロセノサ間にお
けるバスに対するアクセスの優先順位を決定するアービ
トレー／ヨン案を有しているのが普通である。前述のＪ
ｏｈｎｓｏｎの特許には、指定のバスとそのバスについ
て見込まれるユーザーとの間に結合される”局域′”信
号制御回線と、システム内の全ユニットに接続された“
共通”制御回線との組合せによる、ユーザーの優先順位
の決定が開示されている。米国特許第４　，７１９　，
［ｉ２２号（Ｗｈｉｐｐｌｅ他）では、中央演算処理装
置、記憶装置、及び、他の装置が、システム●バスを共
用する。システム働バスの制御は、現在そのバスを制御
している装置が、バスへのアクセスを必要とする環状連
鎖に沿った次の装置にバスの制御を移す環状連鎖構成で
移行する。米国特許（Ｍａｒｉｎ）には、いくつかのプ
ロセッサが“マスタ”プロセソサとしての指定を共用し
、さらに、普通共用されているデータ・バス及びアドレ
ス●バスの制御を共用する分散化アーヒトレーンヨン案
が開示されている。バス魯アクセスとアービトレーショ
ンのマスタ●ンップは、両方とも全てのクロック・サイ
クル毎に決定されるので、同案は、全てのプロセッサの
完全なパイプ自ライン化を可能ならしめるものとみなさ
れ、完全な（１００パーセントの）バスの活用が可能に
なる。

インターフェイスの効率を増すための他のアプローチに
は、前述のＲｏｄｍａｎの特許に開示のように、内容関
連書込みバッファとコントローラを組合わせ、読取りし
修正●書込み手順に現在含まれているプロセッサ以外の
プロセッサが、メモリ●バスにアクセスできるようにす
ることが含まれる。米国特許第４　，２２３　，３８０
号（Ａｎｔｏｎａｃｃｌｏ他）には、複数のプロセッサ
が通信バスを共用し、各プロセッサが、該バスによる通
信の解読を行ない、データを一時的に記憶し、データを
受信した旨の肯定応答を送信側に送る通信インターフェ
イス●ユニソトを備えている、分散形マルチ●プロセッ
サ通信システムが開示されている。従って、これらのタ
スクは、各中央演算処理装置とは別個に処理される。

以上のアプローチによって、程度はさまざまではあるが
、インターフェイス●データ送信に改良が見られたが、
重大な問題が残されたままである。

高性能なインターフェイスのデータ・バスは、スケジュ
ールに従って用いられるのが普通であり、従って、デー
タ転送全般を通じて“使用中”のままである。このため
、インターフェイスは、比較的長いメモリ●アレイのア
クセス時間の間ふさがった状態になり、複数のプロセッ
サがインターフェイスを共用している場合、システムの
ボトルネックを生じることになる。

従って、本発明の目的は、データ・バスがデータ転送に
関連したメモリ●アレイのアクセス中に、自由に他の送
信の処理を行なえるインターフェイスを提供することに
ある。

本発明のもう１つの目的は、バスを共用する複数のプロ
セノサと記憶装置の間で共用されたデータ・バスの制御
を分散し、装置の１つがバスを制御している間に、現在
制御中の装置からすぐ制御を移行できるようにする手段
を提供することにある。

本発明のもう１つの目的は、インターフェイスのオーバ
ーヘッド（すなわち、作業情報とは対照的な制御、状況
、及び、アドレス情報）が作業情報のス｝　ＩＪ−ムか
ら隠される、複数処理装置と複数記憶装置の間のインタ
ーフェイスを提供することにある。

さらにもう１つの目的は、全ての装置の間におけるデー
タ・バス制御論理回路が、マスタ装置だけの間における
優先順位を決定するアービトレーション論理回線と組み
合わせて用いられ、メモリ●アレイのアドレス発生機能
が記憶装置に存在する。マスタ装置として構成された１
組の処理装置とスレーブ装置として構成された１組の記
憶装置の間におけるインターフェイスを提供することに
ある。

Ｃ．発明の概要及び解決課題 以上の目的及びその他の目的を達成するため、ビット・
コード化作業情報の送受信を行なう複数の装置を備えた
情報処理システムが提供される。

該システムは、少なくとも１つのマスタ装置を含む第１
組の装置と、少なくとも１つのスレーブ装置を含む第２
組の装置と、第１組の装置と第２組の装置の間における
インターフェイスから構成される。

該インターフェイスには、第１組の装置と第２組の装置
の間で作業情報の送信を行なう装置によって共用される
第１のデータ・バスが含まれている。各装置は、送信の
１つにおいて第１のデータ・バスに作業情報を送り出す
場合、第１のデータ・バスだけを制御する。

該インターフェイスには、さらに、第１組と第２組の装
置に接続されて、現在第１のデータ・バスを制御してい
る装置の１つから他の装置にデータ・バス保持信号を送
り、現在制御中の装置が送信の１つを完了するまで、別
の装置が第１のデータ・バスを制御しないようにする両
方向信号伝送手段か含まれている。該・ｒンターフェイ
スには、さらに、第１組と第２組の装置に接続された選
択手段が含まれている。選択手段は、それぞれ、マスタ
装置の選択された１つからスレーブ装置の選択された１
つへの制御信号の送信を可能にし、これによって、現在
制御中の装置がその送信を完了した後、第１のデーター
バスの制御を装置の１つに転送することが可能になる。

制御信号には、データ・バス保持信号の終了後に第１の
データ・バスの制御を移し、選択されたマスタ装置が第
１のデータ・バスを介して作業情報を選択されたスレー
ブ装置に送れるようにする働きをする第１の制御信号と
、選択されたスレーブ装置から選択されたマスタ装置へ
の後続の送信に関する作業情報を選択されたスレーブ装
置が一時的に保持できるようにする第２の制御信号と、
データ・バス保持信号の終了後、選択されたマスタ装置
を介して第１のデータ・バスの制御を選択されたスレー
ブ装置に移し、前に一時的に保持された作業情報が選択
されたマスタ装置に送られるようにする働きをする第３
の制御信号が含まれている。

望ましいネットーワクの場合、第１組の装置には、その
いくつかがプロセッサである複数のマスタ装置が含まれ
、一方、第２組の装置には、そのいくつかがメモリ・カ
ードである複数のスレーブ装置が含まれる。該システム
は、マスタ装置の間たけで、制御信号を発生する優先順
位、すなわち、第１のデータ会バスにアクセスする優先
順位を決める働きをするアービトレーンヨン案を含んで
いることが望ましい。これに関して、明らかに、本発明
はアービトレーンヨン案ではなく、アービトレーション
案と組み合わせて利用し、より有効に共用データ・バス
を用いれるようにするのに適したものである。従って、
アービトレーンヨン案は、いすれにせよ、当該技術にお
ける慣例に従って、各マスタ装置内のアービトレー／ヨ
ン論理回路、または、マスタ装置の全てに接続された単
一のアービタを含めることが可能である。

第１のデータ●ハスに加え、該／ステムは、第２のデー
タ拳ハスを用いて、指令及びアドレス↑ｈ報を送り、第
３のデータ・バスを用いて、指令を受信した旨の肯定応
答及び他の状況情報を送る点が有利である。バスは全て
の装置に接続されており、並列に働く。

特定の望ましいアプローチの場合、データΦバス保持信
号は、全ての装置に接続された単線の許可トークンによ
って伝送され、選択手段には、複数の選択トークンが含
まれている。選択トークンのそれぞれは、第１と第２の
制御信号を送る指令活回線、第３の制御信号を送る戻り
データ回線、その関連したスレーブ装置から全てのマス
タ装置に、そのバノファがふさがっている旨の表示を送
るバッファ満杯回線から構成されている。これらのため
に各選択トークンは、スレーブ装置の関連するものたけ
と、マスタ装置の全てに接続されている。

本発明によれば、装置間における制御の転送は、２つの
タイプの指令、すなわち、マスタ装置からスレーブ装置
への作業情報の転送に関する記憶指令とスレーブ装置か
らマスタ装置へのデータ転送に関する取出し指令に関連
したプロトコルに従う。

選択されたマスタ装置が記憶指令を選択されたスレーブ
装置に送る場合には、同時に、第１の制御信号を送る。

作業データは、次のクロンク●サイクルにおいて作業デ
ータ・バスでマスタ装置からスレーブ装置に転送される
。

取出し操作には、３つのステージが含まれており、最初
のステージでは、取出し指令が第２のデータ・バスを介
して選択されたマスタ装置から選択されたスレーブ装置
へ送られ、同時に、第１の制御信号が選択されたスレー
ブ装置に送られる。

第２のステージでは、スレーブ装置が、要求されたデー
タを求めてメモリ●アレイにアクセスする。

最後のステージでは、戻りデータ回線を介してマスタ装
置からスレーブｇ置に送られる第３の制御信号に応答し
、スレーブ装置は、第１のデーターバスを制御して、要
求された作業情報をマスタ装置に送る。各メモリ会カー
ドには、プロセソサの制御とは別個にアクセス要求の処
理を行なうのに十分な論理回路が含まれており、従って
、取出し操作の第２ステージにおいて、第１のデータ・
バスが解放され、取出し操作と無関係なデータ処理が行
なわれる。

本発明によって構成される情報処理システムは、共用イ
ンターフェイスの高能率化に役立ついくつかの特徴を提
供する。ます、全て、作業データ・バスを支援する、選
択及び許可トークン、指令／アドレスーバス及び通信バ
スを用いることによって、作業データ●ストリームから
インターフェイスＯオーバヘッドが有効に隠され、デー
タ・バスヲ１００パーセントに活用して、データ転送速
度を最高にする可能性が得られることになる。許可及び
選択トークンは、全ての装置の間で作業データ・バスの
制御を分散し、その利用前に、このバスの制御を移行す
る。メモリ●アレイのアドレス発生を含む所定の単純な
データ操作が、プロセンサからメモリ・カードに移行す
る。これには、メモリーカードを制御する高レベルの指
令セットが必要になる。独立した指令／アドレス●バス
は、２つの独特な対をなす装置の間における指令及び作
業データの並列送信を可能にする。メモリ・カードに対
する記憶制御機能及び単純な操作のオフ●ローディング
によって、主記憶装置に対する単サイクルの記憶が可能
になり、さらに、メモリ・カードがその記憶を完了する
間に、インターフェイスを後続の転送に利用できるよう
になる。最後に、インターフェイス●プロトコルは、指
令がオーバラツプするのを可能にし、取出しの第２ステ
ージにおいて他の転送に対して作業データ・バスを解放
する。

以上の特徴によって、作業データ・バスのほぼ１００パ
ーセントに近い利用が容易に行なえるようになり、イン
ターフェイスの効率が最高になる。

また、同じシステムに異なるタイプのスレーブ装置を利
用できるようになるので、フレキンビリティが助長され
る。データの戻りが要求される場合には、低速で動作す
るスレーブ装置がインターフェイスをより長《保持する
たけですむ。インターフェイスに必要な唯一の条件は、
全てのメモリ・カードが同し同期サイクル時間を有し、
バス論理回路、すなわち、ドライバー及び受信装置に適
合するテクノロノーを用いなければならないということ
である。デュアル●トークン通過案によって、主記憶装
置に対する単一データ経路を共用する複数プロセノサ及
びＩ　／Ｏ装置を扱うインターフェイスの効率が大幅に
向上し、この結果、／ステムの総合性能が大幅に高めら
れることになる。

Ｄ．実施例 ここで図面を参照すると、第１図には、１組のマスタ装
置、１組のスレープ装置、及び、これらそれぞれの組の
間におけるインターフェイス１８を含む情報処理システ
ム１６が示されている。マスタ装置の組には、複数の主
プロセッサ２０が含まれている。スレーブ装置の組には
、複数のメモリ拳カード２２を含む主記憶装置が含まれ
ている。スレーブ装置には、さらに、例えば、Ｉ／Ｏ装
置、ベクトル壷プロセッサ、補助プロセノサ等が考えら
れる補助スレーブ装置２４も含まれている。システム１
６のようなノステムには、複数の補助スレーブ装置を含
めることもてきるし、あるいは、代替案として、こうし
た装置は含まないようにすることもできる。いすれにせ
よ、該システムには、少なくとも１つのマスタ装置と、
少なくとも１つのスレーブ装置が含まれる。

第２図には、システム１６がさらに詳細に示されている
。マスタ装置の組には、　“Ｎ“個のプロセッサが含ま
れており、第１と第２のプロセッサが、それぞれ、２６
及び２８て示されている。プロセッサ２６には、アービ
トレー／ヨン論理回路３０が含まれており、プロセッサ
２８には、ほぼ同一のアービトレーション論理回路３２
が含まれている。残りのプロセッサにも、同様に、アー
ビトレーション！理回路が含まれている。各プロセッサ
は、二地点間式に、すなわち、複数回線によって残りの
プロセッサの全てに接続されている。１組のこうした回
線は、各プロセッサにおけるアービトレーション論理回
路要素を他の各プロセッサにおける対応する回路要素に
リンクしている。これらの回線は、第１のプロセソサに
関して２−Ｎで表示され、第２のプロセソサに関して１
及び３−Ｎて表示されている。各プロセノサには、さら
に、それぞれ、プロセソサ２６及び２８と関連して３４
及び３６で表示されたプロセ，サとスレーブ装置の間で
インターフェイス１８の制御を分散するのに用いられる
インターフェイス制御論理回路が含まれている。

処ｆ，ｊｌｊ装置は　ｕ　Ｘ　＋１個のスレーブ装置と
インク−フェイス１８を共用しており、そのうちの４つ
が、３８、４０、４２、及び、４４でボされている。ス
レーブ装置３８には、インターフェイス制御論理回路要
素４６が含まれており、スレーブ装置４０〜４４には、
４８、５０、及び、５２で表示されたほぼ同一のインタ
ーフェイス制御論理回路要素が含まれている。スレーブ
装置３８には、さらに、ビットΦコード化データを記憶
する、５４で表示されたメモリ●アレイと、インターフ
ェイス１８から受信した作業データを中間記憶し、メモ
リ●アレイから検索されたデータを送信のためロードす
るバッファ５Ｂが含まれている。同様のメモリ●アレイ
５８、６０、及び、６２と、バ，ファ６４、６Ｇ、及び
、６８は、それぞれ、スレーブ装置４０、４２、及び、
４４の一部である。

インターフェイス１８は、全てのマスタ装置と全てのス
レーブ装置によって共用され、通常は、マスタ装置内に
おける操作、あるいは、スレーブ装置内における記憶の
ため、個々のマスタ装置とスレーブ装置の間で作業情報
の通信を行なう。インターフェイスは、さらに、その全
てが作業情報の処理に関連している、制御、アドレス、
及び、状況情報の送信にも利用できる。

インターフェイス１８には、データ送信のための３つの
バス、すなわち、作業情報を送信するためのデータ・バ
ス７０、記憶及び取出し指令、アドレス情報、及び、必
要なデータ●バイト数を送信するための指令／アドレス
●バス７２、及び、状況情報を送信するための通信バス
７４が含まれている。

インターフェイス１８には、さらに、マスタ装置とスレ
ーブ装置の間でインターフェイスの制御を移行するため
の一連の回線が含まれている。これらには、全ての装置
によって共用される単一回線である許可トークン７６と
、それぞれ、スレーブ装置の１つと固脊の関連性を膏し
、マスタ装置の全てに接続された一連の“゜Ｘ“個の選
択トークンが含まれている。スレーブ装置３８に接続さ
れた選択トークンか詳細に示されており、これによって
、選択トークンが３つの回線、すなわち、指令活回線７
８、戻りデータ回線８０、及び、ハ，ファ満杯すなわち
バ，ファ占有回線８２から成ることが明らかである。

選択トークンを構成するインターフェイス回線は、マス
タ装置とスレーブ装置の間でデータ・バス制御信号の送
信を行ない、これらの装置間でデータ・バス７０の制御
が移行するようにする。許可トークン７６は、マスタ装
置とスレーブ装置のそれぞれに接続された、両方向送信
のための単一回線である。すなわち、マスタ装置とスレ
ーブ装置のそれぞれが、許可トークンを駆動するか、あ
るいは、許可トークンから信号を受信する。

ある装置がデータ・バス７０を介して別の装置に作業情
報を送っている間、その装置は、他の全ての装置を排除
して、データ・バスの制御を行なう。

便宜上、　”現在制御中の“装置と呼ばれるこの装置は
、許可トークン７６を介して他の装置にデータ・バス保
持信号を送ることによって、バス７０の制御を維持する
。すなわち、許可トークン７６は、選択トークンかデー
タ・バスの制御を他の装置の１つに移せるようにするた
めには、活動状態でなければならない。従って、現在制
御中の装置は、許可トークンを非活動化し、非活動状態
に保つことによって、制御を維持する。しかし、現在制
御中の装置がその動作、すなわち、作業データの送信の
最終サイクルに達すると、この装置は、許可トークンを
活動化する。これは、例えば、許可トークンに対する信
号の論理レベルを″０”から“１”に変えることによっ
て行なわれる。許可トークン７６の活動化は、全ての装
置にとって、現在制御中の装置がその動作の最終サイク
ルにあり、後続のサイクルのためにインターフェイスが
解放されることを表わす信号になる。現在の動作の最終
サイクルにおいて、選択トークンか、データ・バス７０
の制御を次の装置に移行するので、次の装置は、現在の
送信の完了直後に、データをデータ拳ハス７０に送り出
すことかできる。

選択トークンのそれぞれを構成する個々の回線は、単一
方向にデータ●ハス制御信号を送る。例えば、スレーブ
装置３Ｂに関連した選択トークンを考慮して、記憶指令
のための指令活回線７８は、マスタ装置のいずれかから
の“指令活動中”信号をスレーブ装置３８に送り、マス
タ装置の選択された１つが、次の動作のためデータ・バ
スの制御を許可されたことを知らせる。戻りデータ回線
８０は、また、マスタ装置のいずれかからの制御信号を
スレーブ装置３８に送るが、この場合は、データ・バス
７０の制御が選択されたマスタ装置からスレーブ装置３
８に移行中であり、データがデータ・バスを介して選択
されたマスタ装置に送られることを表わしている。バッ
ファ占有回線８２も単同性であるが、スレーブ装置３８
からのバッファ満杯信号を全てのマスタ装置に送る。こ
の信号は、バッファ５６が占何されているため、一般に
、スレーブ装置３日は、マスタ装置からの指令を受けず
、マスタ装置からデータを受信して、記憶するか、ある
いは、選択されたマスタ装置への後続の送信に備えて、
アレイ５４からデータを検索して、そのバノファへ納め
ることになるということを表わしている。

残りの選択トークンは、ほぼ同一である。一般に、各指
令活回線は、選択されたマスタ装置から選択トークンと
固有の関連性を何するスレーブ装置へ駆動される。各戻
りデータ回線は、同様に、選択されたマスタ装置から固
膏のスレーブ装置に駆動され、スレーブ装置に対し、後
続のサイクル時に、前に要求されたデータを選択された
マスタ装置へ送るように命令する。指令活回線及び戻り
データ回線を介して送られるデータ・バス制御信号が有
効になるのは、もちろん、許可トークンが活動状態の場
合に限られる。許可トークンが現在制御中の装置によっ
て非活動状態に保持されている場合、こうした信号は、
無視されるので、許可トークンが活動中に送り出された
場合に有効になるように、選択されたマスタ装置によっ
て再度送り出されなければならない。各バ，ファ満杯回
線は、その固有の関連性を有するスレーブ装置から全て
のマスタ装置に対して駆動される。この回線が活動状態
にある場合、関連スレーブは、他の回線の状態とは関係
なく、指令を受けつけない。

データ●ハス７０は、両方向性である。該ハスは、作業
情報に対する排他的ダクトであり、作業情報だけしか送
らない。マスタ装置きスレーブ装置は、全て、送信のた
めバス７０に接続されており、従って、各装置は、デー
タ・バス７０を制御して、作業情報を送信する場合に、
データ・バス７０を駆動することが可能であり、さらに
、もう１つの装置から送られる作業情報を受信すること
が可能である。

このバスの容量は、特定のシステムの要求に適合するよ
うに変更することができるが、データ・バス７０は、８
バイトまでのデータを並列に送信することができるのが
望ましい。

指令／アドレス●バス７２は、選択されたマスタ装置か
ら選択されたスレーブ装置に情報を送信する。情報には
、指令（すなわち、記憶または取出し）、データが配置
されている、または、データを記憶すへき、ハイトのア
ライメントがとられた開始アドレス、及び、必要なバイ
ト数に関したアドレス、及び、必要なバイト数に関した
アドレスの長さが含まれている。スレーブ装置は、この
情報を受信するか、送信はしない。マスタ装置と指令／
アドレス●バス７２との両方向性接続によって、各マス
タ装置は、指令及びアドレス情報をバス７２に送る際、
他のマスタに対しアクセスの長さ及びアドレスに関する
情報を与えることが可能である。

通信バス７４は、全てのマスタ装置及びスレーブ装置に
共通しており、データ・バス７０及び指令／アドレス●
バス７２と並列に機能する。通信バスは、スレーブ装置
からマスタ装置へ駆動され、マスタ装置とスレーブ装置
との間に、インターフェイスに知能を付加する通信リン
クを形成する。通信バス７４は、３つのプロトコルに従
って、情報を転送する働きをし、現在のプロトコルは、
前のサイクルで送り出されたデータ・バス制御信号、及
び、現在のサイクルの許可トークンによって決まる。

第１のプロトコルに従って、データ・バス７０を制御し
て、作業情報をマスタ装置の１つに送るスレーブ装置が
、同時に、状況情報を該マスタ装置に送る。状況情報は
、同時に送られる作業情報に関連しており、良い、悪い
、また、補正されたものとして作業情報の識別を行なう
。このプロトコルは、スレーブ装置が、データを戻すた
めにインターフェイス（すなわち、データ・バス７０）
を制御し、現在許可トークン７６を活動化している場合
に有効である。

第２のプロトコルに従って、選択されたスレーブ装置は
、マスタ装置に対して、サービスが必要であること、す
なわち、内部エラー　トラップ状態等にさらされている
ことを知らせる。このプロトコルは、スレーブ装置がデ
ータを戻すためにインターフェイス１８を制御するが、
許可トークンを活動状態にしておらす、スレーブ装置が
まだインターフェイスの制御を戻していないことが表示
される場合に有効である。

第３のプロトコルは、任意選択されるものであり、スレ
ーブ装置が、プロセッサまたは他のマスタ装置に対し、
前のクロック・サイクル時にマスタ装置によって送られ
た指令を受信していることを、あるいは、受信していな
いことを（例えば、カードが使用中）知らせるのに、用
いられる。さらに、このプロトコルに従って、スレーブ
装置は、サービスが必要である旨のメソセージを送るこ
とができる。このプロトコルは、関連する指令活回線及
び許可トークンが活動化した後のサイクルにおいて、何
効になる。

マスタ装置とスレーブ装置の間における転送は、マスタ
装置からのデータがスレーブ装置に送られて、記憶され
ることになる記憶操作と、スレーブ装置の１つに記憶さ
れているデータがそのデータを要求するマスタ装置に送
られる取出し操作のいずれかである。記憶及び取出し操
作は、インターフェイス１８の２つのプロトコル、すな
わち、指令転送に関するプロトコルと戻りデータの転送
に関するプロトコルに従って実施される。

第３図には、指令転送プロトコルが示されているが、こ
れは、記憶操作、または、取出し操作の最初のステージ
に適用することができる。指令転送の最初のクロック・
サイクルにおいて、選択されたマスタ装置が指令活回線
及び許可トークンを活動化させ、同時に、指令／アドレ
ス●バス７２を介して選択されたスレーブ装置に指令を
送る。指令が記憶操作の一部であれば、後続する次のク
ロック・サイクルにおいて、作業情報がデータ・バス７
０を介してマスタ装置からスレーブ装置へ送られる。さ
らに、任意選択の肯定応答プロトコルが用いられる場合
には、スレーブ装置は、記憶指令を受信した旨の肯定応
答を通信バス７４を介してマスタ装置に送る。

第４図の戻りデータ転送プロトコルに従って、選択され
たマスタ装置は、選択されたスレーブ装置に関連した戻
りデータ回線に加え、許可トークン７６が他のスレーブ
装置によって制御中でない限り、許可トークンも活動化
する。許可トークンの制御は、スレーブ装置に転送され
る。スレーブ装置は、許可トークンを活動状態に保ち、
データ・バス７０を介して要求されたデータをマスタ装
置に送り、同時に、通信バスを介して関連する状況情報
をマスタ装置に転送する。

各記憶操作には、指令転送を伴い、必要な指令は、記憶
指令である。取出し操作は、３つのステージで実施され
る。ます、指令転送プロトコルに従って、取出し指令が
マスタ装置からスレーブ装置に送られるが、第３図と異
なるのは、後続する次のクロック・サイクル時に、イン
ターフェイスを介したデータ転送が行なわれないという
点である。取出し操作の第２ステージにおいて、スレー
ブ装置は、取出し指令に応答して、メモリ●アレイから
要求されたデータの検索を行ない、検索したデータをそ
のバッファに転送する。第３ステージにおいて、前に一
時的に保持されたデータが、マスタ装置による関連する
戻りデータ回線の活動化と、それに伴うハス制御のスレ
ーブ装置への移行に応答し、マスタ装置へ送られる。

第３図及び第４図に関連して分るように、記憶指令を送
り出し、指令活回線を活動化させる特定のマスタ装置、
または、戻りデータ回線を活動化させるもう１つのマス
タ装置は、それ自体、本発明とは密接な関係のないアー
ビトレーション案に従って選択されるが、その選択は、
当該技術の熟練者に周知のいくつかあるアービトレーン
ヨン案から行なわれ、本発明と連係して利用される。

本発明の顕著な特徴は、主としてデータ●パス７０がよ
り有効に用いられることによって、インクーフェイスの
効率が増すことにある。第５図には、１５クロック・サ
イクルにわたる一連の指令及び戻りデータの転送が示さ
れているが、この場合、最初のクロック・サイクルの後
、データ・バス７０は、１００％利用されることになる
。そのタイミング図には、インターフェイスを介して互
いに接続された、マスタ装置２６及び２９とスレーブ装
置３８、４０、４２、及び、４４との間における送信が
示されている。

これに留意して、次に、各サイクル毎の説明を行なうこ
とにする： １．マスタ装置２６が、バス７２を介してスレーブ装置
３８に記憶指令を送る。マスタ装置２Ｂが許可トークン
７Ｂを制御する。

２．マスタ装置２８が、記憶指令をスレーブ装置４０に
送り、許可トークンの制御を行なう。マスタ装置２６が
、データ・バス７０を介してスレーブ装置３８に作業情
報を送る。

３．マスタ装置２６が、バス７０を介してスレーブ装置
３８に取出し指令を出し、関連する指令活回線を活動状
態にする。マスタ装置２Ｂが再び許可ト−クンを制御す
る。スレーブ装置４０が、マスタ装置２日からのデータ
を受け始める。

４．スレーブ装置３８が、サイクル３における取出し指
令に応答して、そのバッファにデータをロードし、マス
タ装置に対しバッファ満杯信号を送る。スレーブ装置４
０は、引続き、マスタ装置２８からデータを受信する。

５．サイクル４を続行する。

６．マスタ装置２６が、スレーブ装置３８に関連した戻
りデータ●ラインを活動化する。同時に、マスタ装置２
６が、取出し指令をスレーブ装置４０に対して送り出す
。スレーブ装置４０が、マスタ装置２８からのデータの
受信を完了する。

７．マスタ装置２８が、スレーブ装置４２に対して記憶
指令を送り出し、対応する指令活回線を活動状態にする
。スレーブ装置４ｏが、前のサイクルで受信した取出し
指令のため、バノファ占有信号を送り出す。戻りデータ
回線は、サイクル６において活動状態になっているので
、許可トークンの制御は、マスタ装置２６からスレーブ
装置３８に移される。このスレーブ装置は、やはり、デ
ータ・バス７０を制御して、マスタ装置２６に作業情報
を送り、通信バスを制御して、同時に、状況情報も送る
。

８．スレーブ装置４２が、マスタ装置２８からのデータ
の受信を始める。

９．マスタ装置２８が、スレーブ装置４ｏの戻りデータ
回線を活動状態にする。マスタ状態２８は、スレーブ装
置４２がマスタ装置２８からのデータの受信を完了する
と、許可トークンを制御する。

１０．マスタ装置２８は、データがさらに戻されている
ので、スレーブ装置４０の戻りデータ回線を新たなサイ
クルについて活動状態に維持する。スレーブ装置４０は
、許可トークンを制御する。マスタ装置２６が、スレー
ブ装置４２に対して取出し指令を送り出す。

＋＋．　マスタ装置２６が、スレーブ装置４４に対して
記憶指令を送り出し、適合する指令活回線を活動状態に
する。スレーブ装置４ｏは、マスタ装置２８に対する作
業データ及び状況情報の送信を完了する。

＋２．　　スレーブ装置４４は、マスタ装置２６からの
データの受信を開始する。

！３．マスタ装置２６は、スレーブ装置４２の戻りデー
汐回線を活動状態にし、許可トークンを制御する。スレ
ーブ装置４４が、マスタ装置２６からのデータの受信を
完了する。

１４．マスタ装置２６は、引続き、スレーブ装置４２の
データ戻り回線を活動状態にして、許可トークンの制御
をスレーブ装置４２に送り、その結果、このスレーブ装
置は、作業情報及び状況情報のマスタ装置２６に対する
送信を完了する。

ＩＬ　　スレーブ装置４２が、許可トークン７６を活動
状態にし、作業情報及び状況情報の転送を完了する。

第６図には、第５図に示すものと同様であるが、肯定応
答プロトコルが任意選択になっている、定時シーケンス
の操作が示されている。従って、通信バス７４は、状況
情報を転送するだけでな《、指令を受信した旨の肯定応
答をスレーブ装置からマスタ装置に転送する。クロ，ク
●サイクル２及び３において、スレーブ装置３８及び４
０は、それぞれ１マスタ装置２６及び２８に対して″記
憶指令を受信した”旨の肯定応答を行なう。クロック・
サイクル４において、スレーブ装置３８は、マスタ装置
２６に対して、前のサイクルで送り出された取出し指令
を受信した旨の肯定応答を行なう。

第５図との比較から明らかなように、肯定応答プロトコ
ルによって、インターフェイスの効率が少し低下する。

指令肯定応答により、指令バス７２は、指令の送信が可
能になる前に、データ・バス７０に関する自由なサイク
ルが利用できるようになるのを待つ。これは、通信バス
７４が必すこのプロトコルに従ってデータ・バスと結び
つくことになり、従って、データの状況は、作業データ
と同時に戻されるためである。とりわけ、肯定応答を伴
わすに、サイクル６で生じるマスタ装置２６からスレー
ブ装置４０への取出し指令は（第５図）、第６図の場合
、クロ，ク●サイクル７まで生じない。

状況情報が、クロノク拳サイクル７において既にスレー
ブ装置３日によって送られている場合、このサイクルで
は、通信バスは、サイクル６で受信した指令に関する肯
定応答の送信に利用することができない。

こうした肯定応答がなければ、記憶指令以外の転送は、
データ・バスのトラフィノクに関係なく、指令バスにお
いて行なわれる。指令は、許可トークンが活動状態にあ
り、バッファ満杯回線が非活動状態にある場合には、受
けいれられるものと仮定する。関連する特定のメモリ拳
カードまたは他のスレーブ装置は、次に、通信バスを制
御することになるまで、エラー●メノセージでプロセッ
サに応答するこさはできない。従って、肯定応答プロト
コルの利点は、性能か少し低下するが、エラーの検出が
より早くなるということである。

第７図のタイミング図には、スレーブ装置の１つが、選
択されたマスタ装置に対してデータを戻す、または、送
ることができるようになっているか、おそら《、メモリ
・カード●データ拳アレイからのデータ検索がまたすん
でいないために、データを戻すことができない状況が示
されている。

この場合、関連する戻りデータ回線が作動すると、前述
のように、データ・バス７０の制御が選択されたマスタ
装置から選択されたスレーブ装置に移行する。スレーブ
装置は、要求されたデータを送信できるようになるまで
、許可トークンの制御を維持して、許可回線を非活動状
態に保つだけである。

第７図には、マスタ装置２６及びスレーブ装置３８に関
連してこの事象のシーケンスが示されている。

クロック・サイクル６において、対応する戻りデータ拳
ラインが活動状態になる。サイクル７〜９において許可
トークンを制御するスレーブ３８が、通信バス７４と関
連して上述の３つのプロトコルのうち第２のプロトコル
に従って、適合する信号の送信を行なう。スレーブ装置
３８がデータ・バス７ｏを制御しているが、許可トーク
ンを活動状態にしていないので、このプロトコルは育効
である。クロック・サイクル９において、スレーブ装置
３８は、許可トークンを活動状態にし、データ・バス７
ｏヲ介してマスタ装置２６に要求された作業情報を転送
する。スレーブ装置３８が許可トークンを制御している
間、マスタ装置２８は、データをスレーブ装置４２に転
送するための制御を行なうことができない。

従って、ますた装置２８は、記憶指令を引続き送り出し
、スレーブ装置３８が許可トークンを活動状態にして、
マスタ装置２８からスレーブ装置４２への指令と、スレ
ーブ装置３８からマスタ装置２６へのデータ転送の両方
を完了させるまで、サイクル６〜９において、関連する
指令活回線を活動状態に維持する。

Ｅ．　発明の効果 従って、本発明によれば、複数プロセッサとＩ／Ｏ装置
が主記憶装置に対する同しデータ・バスを共用すること
ができ、ノステムの総合性能は、データ・バスの有効利
用によって大幅に高められる。マスタ装置として構成さ
れた装置は、アービトレーンヨンとバス共用論理の両方
を必要とするが、スレーブ装置は、全てのマスタ装置と
スレーブ装置の間で、データ・バスの制御を分散するた
めのバス共用論理を必要とするたけである。現在の送信
中における次のインターフェイス●コントローラのイン
ターフェイス−プロトコルの選択に関して、付加指令／
アドレス●バス及び通信バスをデータ・バスと並列に用
いることによって、作業データ拳ハスの利用が大幅に改
善される。マスタ●プロセッサからスレーブ●メモリ・
カードへの所定の論理機能の移行、及び、取出し操作の
１つのステージにおいて関連のない転送のためにバスを
解放するデータ取出しプロトコルによって、バスの活用
がさらに改善されることになる。

【図面の簡単な説明】

第１図は、本発明に従って構成された情報処理システム
の概略図である。 第２図は、マスタ装置とスレーブ装置の間におけるイン
ターフェイスの特徴を示すシステムのより詳細な概略図
である。 第３図は、データ記憶の転送に関するインターフェイス
のプロトコルを表わしたタイミング図である。 第４図は、戻りデータの転送に関するインターフェイス
のプロトコルを表わしたタイ、ミング図である。 第５図は、インターフェイス●プロトコルによる記憶及
びデータ取出し操作のシーケンスを表わしたタイミング
図である。 第６図は、第５図のものと同様であるが、第３図に示す
プロトコルの肯定応答の特徴を含んだシーケンスを表わ
すタイミング図である。 第７図は、第５図のものと同様であるが、システムのメ
モリ・カードが占有された場合のシーケンスを表わすタ
イミング図である。 １６・・・情報処理システム １８・・・インターフェイス ２０・・・主プロセノサ、２２・・・メモリ・カード２
４・・・補助スレーブ装置、２６・・・第１のプロセソ
サ２８・・・第２のプロセ，サ ３０．　３２・・・アービトレーノヨン論理回路３４、
３１１ｉ・・・インターフェイス制御論理回路３８、４
０、４２、４４・・・スレーブ装置４Ｂ、４８、５０、
５２・・・インターフェイス制御論理回路要素 ５４・・・メモリ●アレイ、５６・・・バッファ５８、
６０、６２・・・メモリφアレイ８４、ｌｌｉ６、６８
・・・バノファ、７０・・・データ●ハス７２・・・指
令／アドレス●バス ７４・・・通信バス、７６・・・許可トークン７８・・
・指令活回線、８０・・・戻りデータ回線８２・・・バ
ッファ占宵回線

Claims (26)

【特許請求の範囲】
1. （１）少なくとも１つのマスタ装置を含む第１組の装置
   と、少なくとも１つのスレーブ装置を含む第２組の装置
   と、第１組の装置と第２組の装置の間のインターフェイ
   スから成る、ビット・コード化作業情報の送受信を行な
   う複数の装置を具備しており、該インターフェイスが、 （ａ）各装置が、送信時、第１のデータ・バスに作業情
   報を送り出す場合には、第１のデータ・バスだけを制御
   する。第１組の装置と第２組の装置の間で作業情報の送
   信を行なう前記複数の装置によって共用される第１のデ
   ータ・バスと、 （ｂ）第１組と第２組の装置に接続され、現在第１のデ
   ータ・バスを制御中の装置の１つから他の前記装置へデ
   ータ・バス保持信号を送信し、それによって、現在制御
   中の装置が前記送信の１つを完了するまで、別の装置が
   第１のデータ・バスに制御を加えるのを阻止する両方向
   信号伝送手段と、 （ｃ）第１組と第２組の装置に接続され、それぞれ、マ
   スタ装置のうち選択された１つからスレーブ装置のうち
   選択された１つへ制御信号を送り、それによって、前記
   現在制御中の装置が前記送信の１つを完了後、第１のデ
   ータ・バスの制御を該装置の１つに移行する選択手段と
   を備えていることと、前記制御信号が、 データ・バス保持信号の終了後に、第１のデータ・バス
   の制御を移行可能にする働きをし、選択されたマスタ装
   置が第１のデータ・バスを介して選択されたスレーブ装
   置に作業情報を送ることを可能ならしめる第１の制御信
   号と、選択されたスレーブ装置が、選択されたスレーブ
   装置から選択されたマスタ装置への後続の送信に関する
   作業情報を一時的に保持できるようにする第２の制御信
   号と、データ・バス保持信号の終了後に、選択されたマ
   スタ装置を介して第１のデータ・バスの制御を選択され
   たスレーブ装置に移す働きをし、前に一時的に保持され
   た作業情報が選択されたマスタ装置に送られるようにす
   る第３の制御信号からなることと、 を特徴とする、情報処理システム。
2. （２）前記選択手段に、選択されたスレーブ装置から前
   記第１組の装置に対し、選択されたスレーブ装置のバッ
   ファがふさがっていることを示すバッファ満杯信号を送
   信し、選択されたスレーブ装置が第１と第２の制御信号
   のどちらも受信することがないようにする手段がさらに
   含まれることを特徴とする、 請求項１に記載の情報処理システム。
3. （３）前記インターフェイスに、複数の装置によって共
   用されて、第１のデータ・バスと並列に働き、ビットコ
   ード化制御及びアドレス情報を送る第２のデータ・バス
   がさらに含まれることを特徴とする、 請求項１に記載の情報処理システム
4. （４）前記選択手段に、第１と第２の制御信号を送信す
   るための第１の送信手段と、第３の制御信号を送信する
   ための第２の送信手段とが含まれることを特徴とする、 請求項３に記載の情報処理システム。
5. （５）前記第１組の装置に、複数のマスタ装置が含まれ
   ており、少なくともそのいくつかは、プロセッサである
   ことと、第２組の装置に、複数のスレーブ装置が含まれ
   ており、少なくともそのいくつかは、メモリ・カードで
   あることと、 を特徴とする、請求項３に記載の情報処理システム。
6. （６）前記信号伝送手段が、前記複数の装置に共通した
   接続を施された単線の許可トークンからなくことを特徴
   とする、 請求項５に記載の情報処理システム。
7. （７）前記選択手段が、それぞれ、スレーブ装置の１つ
   に固有で、その関連スレーブ装置と全てのマスタ装置の
   間に接続される、複数の選択トークンからなることを特
   徴とする、請求項６に記載の情報処理システム。
8. （８）選択トークンのそれぞれには、第１と第２の制御
   信号を送信する指令活回線と、第３の制御信号を送信す
   る戻りデータ回線が含まれていることを特徴とする、 請求項７に記載の情報処理システム。
9. （９）選択トークンのそれぞれに、関連スレーブ装置か
   らマスタ装置のそれぞれに、関連スレーブ装置のバッフ
   ァがふさがっていることを表わした信号を送り、選択さ
   れたスレーブ装置がマスタ装置から第１の指令または第
   ２の指令を受けることがないようにするバッファ満杯回
   線が含まれていることを特徴とする、 請求項８に記載の情報処理システム。
10. （１０）前記選択トークンのそれぞれが、指令活回線の
    １つ、戻りデータ回線の１つ、及び、バッファ占有回線
    の１つから構成されることを特徴とする、 請求項９に記載の情報処理システム。
11. （１１）マスタ装置、スレーブ装置、及び、インターフ
    ェイスが所定のクロック・サイクルで動作することと、
    第１の制御信号が選択されたマスタ装置によって発生し
    、前記クロック・サイクルの指定の１つにおいて、関連
    する指令活回線を介して選択されたスレーブ装置に送ら
    れることと、宛先アドレス情報を含む記憶指令が選択さ
    れたマスタ装置によって発生し、指定のサイクル時に、
    第２のデータ・バスを介して選択されたスレーブ装置に
    送られることと、指定のクロック・サイクルに続く次の
    クロック・サイクル時に、作業情報が第１のデータ・バ
    スを介し選択されたマスタ装置から選択されたスレーブ
    装置へ送られる。ことを特徴とする、請求項８に記載の
    情報処理システム。
12. （１２）前記第２と第３の制御信号が、第２の制御信号
    が選択されたマスタ装置によって発生し、関連指令活回
    線を介して選択されたスレーブ装置に送られる、また、
    選択されたマスタ装置が、アドレス情報を含む取出し指
    令を第２のデータ・バスを介して前記選択されたスレー
    ブ装置に対して送り出す第１のステージと、スレーブ装
    置が、第２の制御信号に応答し、選択された作業情報を
    一時的に保持する第２のステージと、選択されたスレー
    ブ装置が、選択されたマスタ装置からの第３の制御信号
    の受信に応答し、関連戻りデータ回線を介して一時的に
    保持された作業情報を選択されたマスタ装置に送る第３
    のステージからなる、データ取出しシーケンスの３つの
    連続したステージにおいて生じる部分を構成しているこ
    とを特徴とする、 請求項１１に記載の情報処理システム。
13. （１３）前記第１と第２のデータ・バスは、前記第２の
    ステージにおいて、前記データ取出しシーケンスに含ま
    れる情報以外の情報を送るのに利用するこができるとい
    うことを特徴とする、 請求項１２に記載の情報処理システム。
14. （１４）前記複数の装置によって共用され、第１と第２
    のデータ・バスと並列に働いて、第２組の装置から第１
    組の装置へビット・コード化状況情報を送る第３のデー
    タ・バスがさらに含まれることを特徴とする、 請求項３に記載のデータ処理システム。
15. （１５）前記状況情報は、選択されたスレーブ装置によ
    る第１のデータ・バスの制御時に、選択されたスレーブ
    装置から選択されたマスタ装置に送られる作業情報に対
    応するということと、前記選択されたスレーブ装置は、
    また、第３のデータ・バスを制御して、作業情報と関連
    状況情報を同時に送信するということを特徴とする、 請求項１４に記載の情報処理システム。
16. （１６）前記状況情報に、選択されたスレーブ装置が、
    第２のデータ・バスを介して選択されたマスタ装置から
    指令及びアドレス情報を受信したことを表わす肯定応答
    が含まれることと、前記肯定応答が、指令及びアドレス
    情報を転送後の次のクロック・サイクル時に、第３のデ
    ータ・バスを介して前記選択されたマスタ装置に送られ
    ることを特徴とする、請求項１４に記載の情報処理シス
    テム。
17. （１７）マスタ装置、スレーブ装置、及び、インターフ
    ェイス装置は、選択されたマスタ装置が選択手段を介し
    て第１の制御信号を選択されたスレーブ装置に送り、同
    時に、第２のデータ・バスを介して宛先アドレス情報を
    含む記憶指令を選択されたスレーブ装置に送り、また、
    作業情報が、第１の制御信号及び記憶指令の転送直後に
    、選択されたマスタ装置から選択されたスレーブ装置に
    送られることになる、所定のプロトコルに従って動作す
    るということを特徴とする、 請求項５に記載の情報処理システム。
18. （１８）第２と第３の制御信号が、選択されたマスタ装
    置が第２のデータ・バスを介して取出し指令を選択され
    たスレーブ装置に送り、同時に、選択手段を介して第２
    の制御信号を選択されたスレーブ装置に送る第１のステ
    ージと、選択されたスレーブ装置が作業情報を一時的に
    保持する第２のステージと、選択されたスレーブ装置が
    、選択手段を介して選択されたマスタ装置から受信する
    第３の制御信号に応答し、第１のデータ・バスを介して
    一時的に保持された作業情報を選択されたマスタ装置に
    送る第３のステージからなる、データ取出しプロトコル
    の３つのステージにおける部分を構成するということを
    特徴とする、 請求項１７に記載の情報処理システム。
19. （１９）第１と第２のデータ・バスは、前記第２のステ
    ージの間、取出しプロトコルに関連した情報以外の情報
    を自由に送れるということを特徴とする、 請求項１８に記載の情報処理システム。
20. （２０）制御及びアドレス情報には、バイトのアライメ
    ントがとられた開始アドレスと、データの記憶または取
    出しを行なうべきアドレスの長さが含まれることを特徴
    とする、 請求項３に記載の情報処理システム。
21. （２１）少なくとも１つの処理装置を含む複数のマスタ
    装置と、少なくとも１つのメモリ・カードを含む複数の
    スレーブ装置と、マスタ装置とスレーブ装置によって共
    用され、マスタ装置とスレーブ装置の間におけるビット
    ・コード化作業情報の送信を行なう第１のデータ・バス
    を含むマスタ装置とスレーブ装置の間のインターフェイ
    スを備えたデータ処理システムにおいて、 現在第１のデータ・バスを制御中の装置の１つから前記
    他の装置にデータ・バス保持信号を送り、これによって
    、現在制御中の装置が第１のデータ・バスを介して、作
    業情報の現在の送信を完了するまで、別の装置が第１の
    データ・バスを制御しないようにするステップと、 それぞれ、マスタ装置及びスレーブ装置に接続された選
    択手段を介して、選択されたマスタ装置の１つから選択
    されたスレーブ装置の１つに制御信号を送り、これによ
    って、現在制御中の装置が現在の送信を完了した後、第
    １のデータ・バスの制御が装置の１つに移るようにする
    ステップから成り、前記制御の移行に、それぞれ、 （ａ）データ・バス保持信号の終了後、第１のデータ・
    バスの制御を選択されたマスタ装置に移す働きをする第
    １の制御信号を送り、選択されたマスタ装置が、第１の
    データ・バスを介して作業情報を選択されたスレーブ装
    置に送ることができるようにすることによって、データ
    を記憶する代替ステップと、 （ｂ）第２の制御信号を送り、選択されたスレーブ装置
    が、選択されたスレーブ装置から選択されたマスタ装置
    への後続の送信に関する作業情報を一時的に保持できる
    ようにし、データ・バス保持信号の終了後、選択された
    マスタ装置を介して第１のデータ・バスの制御を選択さ
    れたスレーブ装置に移す働きをする第３の制御信号を送
    って、前に一時的に記憶された作業情報が選択されたマ
    スタ装置に送られるようにすることによって、データを
    取り出す代替ステップと、 の一方が含まれることを特徴とする、マスタ装置とスレ
    ーブ装置の間で、第１のデータ・バスの排他的制御を移
    行するデータ処理方法。
22. （２２）第１のデータ・バスの制御を移行する前記ステ
    ップに、現在制御中の装置が第１のデータ・バスを制御
    している間に、第１の制御信号を送るステップ、または
    、代りに、第２と第３の制御信号を送るステップが含ま
    れることを特徴とする、請求項２１に記載のデータ処理
    方法。
23. （２３）選択手段を介して、選択されたスレーブ装置か
    ら全てのマスタ装置へ、選択されたスレーブ装置のバッ
    ファが占有されていることを表わすバッファ満杯信号を
    送り、これによって、選択されたスレーブ装置が第１と
    第２の制御信号のどちらも受けることがないようにする
    ステップがさらに含まれることを特徴とする、 請求項２２に記載のデータ処理方法。
24. （２４）選択手段に、それぞれ、スレーブ装置の１つに
    固有で、その関連スレーブ装置と全てのマスタ装置の間
    に接続されており、それぞれ、指令活回線と戻りデータ
    回線を含んでいる複数の選択トークンが含まれているこ
    とと、記憶ステップに、指定のクロック・サイクル時に
    、関連指令活回線を介して選択されたマスタ装置から選
    択されたスレーブ装置に第１の制御信号を送ることと、
    指定のクロック・サイクル時に、第１のデータ・バスと
    並列に全ての装置と接続された第２のデータ・バスを介
    して、選択されたマスタ装置から選択されたスレーブ装
    置に記憶指令を送ることと、指定のクロック・サイクル
    後の次のクロック・サイクル時に、第１のデータ・バス
    を介して選択されたマスタ装置から選択されたスレーブ
    装置に作業情報を送ることが含まれることを特徴とする
    、請求項２２に記載のデータ処理方法。
25. （２５）前記データ取出しステップには、第２のデータ
    ・バスを介して、選択されたマスタ装置から選択された
    スレーブ装置にアドレス情報を含む取出し指令を送り、
    同時に、関連指令活回線を介して、選択されたマスタ装
    置から選択されたスレーブ装置に第２の制御信号を送る
    ことと、 第２の制御信号の受信に応答し、選択された作業情報を
    選択されたスレーブ装置に一時的に保持することと、 関連戻りデータ・ラインを介して、選択されたマスタ装
    置から受信する第３の制御信号に応答し、第２のデータ
    ・バスを介して、一時的に保持された作業情報を選択さ
    れたスレーブ装置から選択されたマスタ装置へ送ること
    と、 が含まれることを特徴とする、請求項２４に記載のデー
    タ処理方法。
26. （２６）一時的に保持された作業情報の前記送信と同時
    に、選択されたスレーブ装置から選択されたマスタ装置
    へビット・コード化状況情報を送るステップがさらに含
    まれることを特徴とする、請求項２５に記載のデータ処
    理方法。