JPH03192768A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03192768A JPH03192768A JP33212889A JP33212889A JPH03192768A JP H03192768 A JPH03192768 A JP H03192768A JP 33212889 A JP33212889 A JP 33212889A JP 33212889 A JP33212889 A JP 33212889A JP H03192768 A JPH03192768 A JP H03192768A
- Authority
- JP
- Japan
- Prior art keywords
- high melting
- metal
- wiring
- metal nitride
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 238000002844 melting Methods 0.000 claims abstract description 40
- 230000008018 melting Effects 0.000 claims abstract description 36
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 abstract 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- -1 metal oxide nitride Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概 要〕
半導体基板と配線金属とのコンタクトに関しバリヤメタ
ルのバリヤ性を向上させることを目的とし 半導体基板上の絶縁膜に形成されたコンタクトホール内
に埋め込まれた配線金属と半導体基板とのコンタクトに
おいて、配線金属と半導体基板との間に、窒化高融点金
属、窒化高融点金属酸化物および窒化高融点金属の３層
構造から成るバリヤメタルを介在させるように構成する
。
ルのバリヤ性を向上させることを目的とし 半導体基板上の絶縁膜に形成されたコンタクトホール内
に埋め込まれた配線金属と半導体基板とのコンタクトに
おいて、配線金属と半導体基板との間に、窒化高融点金
属、窒化高融点金属酸化物および窒化高融点金属の３層
構造から成るバリヤメタルを介在させるように構成する
。
本発明は、半導体装置、特に半導体基板と配線金属との
コンタクトに関する。
コンタクトに関する。
Ｓｉｌ板上にＡＩ系配線をコンタクトした場合、その後
のプロセスにおける熱処理により、配線中のＡｔがＳｉ
基板にスパイク状に侵入する。この現象はＡＩスパイク
と呼ばれており、コンタクトの下の浅い拡散層を突き抜
け、短絡の原因となる。
のプロセスにおける熱処理により、配線中のＡｔがＳｉ
基板にスパイク状に侵入する。この現象はＡＩスパイク
と呼ばれており、コンタクトの下の浅い拡散層を突き抜
け、短絡の原因となる。
Ａ１スパイクは、ＳｉがＡｌ系配線層中に拡散するため
に起きると考えられている。Ａｌ系配線層中へのＳｉの
拡散を抑えてＡＩスパイクの発生を防止する方法の１つ
にＳｉ基板とＡＩ系配線層との間にバリャメタルを介在
させる方法がある。
に起きると考えられている。Ａｌ系配線層中へのＳｉの
拡散を抑えてＡＩスパイクの発生を防止する方法の１つ
にＳｉ基板とＡＩ系配線層との間にバリャメタルを介在
させる方法がある。
この方法の１例を第８図に従来例として示す。
第８図において、２１はＳｉ基板、２２はＳｉｎ、膜。
２３はＳｉＯ□膜２２膜形２されたコンタクトホール。
２４はコンタクトメタルとしてのＡＩ、２５はバリヤメ
タルとしてのＴｉＮ、２６はＡＩ配線である。
タルとしてのＴｉＮ、２６はＡＩ配線である。
バリヤメタルとしてのＴｉＮ２５は、ｓｉ基板２１中の
ＳｉがＡＩ配線２６中へ拡散するのを防止する。
ＳｉがＡＩ配線２６中へ拡散するのを防止する。
その結果、Ｓｉｌ仮２１中へのＡＩスパイクの発生が防
止される。
止される。
ＬＳＩの高集積化すなわち微細化、複雑化に伴って第８
図に示した従来例のＴｉＮ２５単層のバリヤメタルでは
、バリヤ性が完全ではなくなってきた。すなわち、 Ｓ
ｉ基板２１中ノＳｉがＴｉＮ２５を突き抜けてＡ１配線
２６中に拡散して析出する現象が生ずるようになった。
図に示した従来例のＴｉＮ２５単層のバリヤメタルでは
、バリヤ性が完全ではなくなってきた。すなわち、 Ｓ
ｉ基板２１中ノＳｉがＴｉＮ２５を突き抜けてＡ１配線
２６中に拡散して析出する現象が生ずるようになった。
その結果、ＴｉＮ２５はバリヤメタルとしての役割を充
分に果たすことができなくなり、 ＡＩ配線２６中に析
出したＳｔによりＡＩ配線２６の電気的導通が悪化する
。という問題があった。
分に果たすことができなくなり、 ＡＩ配線２６中に析
出したＳｔによりＡＩ配線２６の電気的導通が悪化する
。という問題があった。
本発明は、この問題点を解決して、バリヤメタルのバリ
ヤ性を向上させた半導体装置、特に半導体基板と配線金
属とのコンタクトを提供することを目的とする。
ヤ性を向上させた半導体装置、特に半導体基板と配線金
属とのコンタクトを提供することを目的とする。
上記の目的を達成するために９本発明に係る半導体装置
は、半導体基板上の絶縁膜に形成されたコンタクトホー
ル内に埋め込まれた配線金属と半導体基板とのコンタク
トにおいて、配線金属と半導体基板との間に、窒化高融
点金属、窒化高融点金属酸化物および窒化高融点金属の
３層構造から成るバリヤメタルを介在させるように構成
する。
は、半導体基板上の絶縁膜に形成されたコンタクトホー
ル内に埋め込まれた配線金属と半導体基板とのコンタク
トにおいて、配線金属と半導体基板との間に、窒化高融
点金属、窒化高融点金属酸化物および窒化高融点金属の
３層構造から成るバリヤメタルを介在させるように構成
する。
本発明では、バリヤメタルを窒化高融点金属。
窒化高融点金属酸化物および窒化高融点金属の３層構造
で構成している。
で構成している。
中間層の窒化高融点金属酸化物は１本発明の中心となる
ものであり、窒化高融点金属よりもバリヤ効果が大きい
ので９本発明のバリヤ性の向上に寄与する。
ものであり、窒化高融点金属よりもバリヤ効果が大きい
ので９本発明のバリヤ性の向上に寄与する。
下層の窒化高融点金属は、半導体基板上のコンタクトメ
タルと中間層の窒化高融点金属酸化物中の酸素とが反応
するのを防止する。
タルと中間層の窒化高融点金属酸化物中の酸素とが反応
するのを防止する。
上層の窒化高融点金属は、中間層の窒化高融点金属酸化
物の作用で配線金属の結晶粒が小さくなるのを防止する
。
物の作用で配線金属の結晶粒が小さくなるのを防止する
。
第１図は４本発明の一実施例を示す図である。
同図において、１１はＳｉ基板、１２はＳｉＯ□膜。
１３はＳｉＯ□膜に形成されたコンタクトホール、１４
はコンタクトメタルとしてのＡＩ、１５は下層窒化高融
点金属としてのＴｉＮ、１６は中間層窒化高融点金属酸
化物としてのＴｉＮ（Ｏ□）、１７は上層窒化高融点金
属としてのＴｉＮ、１Ｂは第１層ＡＩ配線である。
はコンタクトメタルとしてのＡＩ、１５は下層窒化高融
点金属としてのＴｉＮ、１６は中間層窒化高融点金属酸
化物としてのＴｉＮ（Ｏ□）、１７は上層窒化高融点金
属としてのＴｉＮ、１Ｂは第１層ＡＩ配線である。
本実施例のバリヤメタルは、下層ＴｉＮ１５．中間層Ｔ
ｉＮ（０□）１６および上層ＴｉＮ １７から成る３層
構造をもつ。
ｉＮ（０□）１６および上層ＴｉＮ １７から成る３層
構造をもつ。
中間層ＴｉＮ（０□）１６は、ＴｔＮよりもバリヤ効果
が大きいので、バリヤ性の向上に寄与する。
が大きいので、バリヤ性の向上に寄与する。
下層ＴｉＮ１５は、半導体基板上のコンタクトメタルと
しての八１１４と中間層Ｔｉ Ｎ （Ｏｘ） １６中の
酸素とが反応するのを防止する。
しての八１１４と中間層Ｔｉ Ｎ （Ｏｘ） １６中の
酸素とが反応するのを防止する。
上ＮＴｉＮ１７は、中間層Ｔｉ Ｎ （Ｏ□）１６の作
用で第１層ＡＩ配線１８中の＾ｌの結晶粒が小さくなる
のを防止する。
用で第１層ＡＩ配線１８中の＾ｌの結晶粒が小さくなる
のを防止する。
次に１本実施例に係るコンタクトの形成方法を説明する
。
。
■ 工程ｌ（第２図参照）
Ｓｉ基板１１表面にＳｉＯ□膜１２膜形２し、フォトリ
ソグラフィ技術により所定の位置に所定の大きさのコン
タクトホール１３を形成する。
ソグラフィ技術により所定の位置に所定の大きさのコン
タクトホール１３を形成する。
■ 工程２（第３図参照）
表面にスバンタ法により、コンタクトメタルとしてのＡ
１１４を１５０人成膜する。
１１４を１５０人成膜する。
■ 工程３（第４図参照）
表面にＮ２雰囲気中で反応性スパッタ法により下ＮＴｉ
Ｎ１５を５００人成膜する。
Ｎ１５を５００人成膜する。
■ 工程４（第５図参照）
チャンバ内にＯｚガスを導入し５表面にＴｉＮ（Ｏｘ）
１６を１０００人成膜する。
１６を１０００人成膜する。
■ 工程５（第６図参照）
チャンバ内への０□ガスの導入を止め１表面にＮｔ雰囲
気中で反応性スパッタ法により上層ＴｉＮ１７を５００
人成膜する。
気中で反応性スパッタ法により上層ＴｉＮ１７を５００
人成膜する。
以上の工程で、下層ＴｉＮ１５．中間層ＴｉＮ（Ｏｘ）
１６および上層ＴｉＮ １７の３層構造から成るバリヤ
メタルが形成される。
１６および上層ＴｉＮ １７の３層構造から成るバリヤ
メタルが形成される。
■ 工程６（第７図参照）
表面にスパッタ法によりＡＩを所定の厚さにＡ１１８を
成膜する。
成膜する。
■ 工程７（第１図参照）
フォトリソグラフィ技術によりＡＩをパターニングして
第１層配線を形成する。
第１層配線を形成する。
以上述べた実施例では、高融点金属としてＴｉを用いた
場合を説明したが、高融点金属としてＴｉに限らず、
Ｍｏ＋ Ｗ、 Ｔａなどを用いることができる。
場合を説明したが、高融点金属としてＴｉに限らず、
Ｍｏ＋ Ｗ、 Ｔａなどを用いることができる。
また、半導体基板としては、 Ｓｉ以外の半導体を用い
ることができる。さらに、配線金属として、 ＡＩのほ
かに、 Ａｌ−３ｉ、 ＡＩ −５ｔ−ＣｕなどのＡＩ
系合金やその他の配線材料を用いることができる。
ることができる。さらに、配線金属として、 ＡＩのほ
かに、 Ａｌ−３ｉ、 ＡＩ −５ｔ−ＣｕなどのＡＩ
系合金やその他の配線材料を用いることができる。
本発明によれば、バリヤメタルのバリヤ性が著しく向上
するので、ＬＳＩが高密度化し、その構造が微細化・複
雑化しても、半導体基板と配線との接合不良が生じない
から、配線の電気的導通の悪化を効果的に防止すること
が可能になる。
するので、ＬＳＩが高密度化し、その構造が微細化・複
雑化しても、半導体基板と配線との接合不良が生じない
から、配線の電気的導通の悪化を効果的に防止すること
が可能になる。
その結果、半導体装置の信転性が大幅に向上する。
第１図は本発明の一実施例を示す図。
第２図〜第７図は本発明に係るコンタクトの形成方法の
各工程を示す図。 第８図は従来例を示す図 である。 第１図において。 １１：半導体基板 １２：絶縁膜 １３：コンタクトホール １４：コンタクトメタル １５：下層窒化高融点金属 １６：中間層窒化高融点金属酸化物 １７：上層窒化高融点金属 １８：配線金属 二 才Ｌ１ 茶２ 凶
各工程を示す図。 第８図は従来例を示す図 である。 第１図において。 １１：半導体基板 １２：絶縁膜 １３：コンタクトホール １４：コンタクトメタル １５：下層窒化高融点金属 １６：中間層窒化高融点金属酸化物 １７：上層窒化高融点金属 １８：配線金属 二 才Ｌ１ 茶２ 凶
Claims (1)
- 【特許請求の範囲】 半導体基板上の絶縁膜に形成されたコンタクトホール内
に埋め込まれた配線金属と半導体基板とのコンタクトに
おいて、 配線金属と半導体基板との間に、窒化高融点金属、窒化
高融点金属酸化物および窒化高融点金属の３層構造から
成るバリヤメタルを介在させたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33212889A JPH03192768A (ja) | 1989-12-21 | 1989-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33212889A JPH03192768A (ja) | 1989-12-21 | 1989-12-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03192768A true JPH03192768A (ja) | 1991-08-22 |
Family
ID=18251468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33212889A Pending JPH03192768A (ja) | 1989-12-21 | 1989-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03192768A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5534730A (en) * | 1991-11-11 | 1996-07-09 | Mitsubishi Denki Kabushiki Kaisha | Conductive layer connection structure of a semiconductor device and a method of manufacturing thereof |
| US5561326A (en) * | 1992-01-08 | 1996-10-01 | Mitsubishi Denki Kabushiki Kaisha | Large scale integrated circuit device |
| US5763948A (en) * | 1994-09-22 | 1998-06-09 | Sony Corporation | Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction |
| US5972786A (en) * | 1992-01-21 | 1999-10-26 | Sony Corporation | Contact hole structure in a semiconductor and formation method therefor |
| US6882017B2 (en) | 1998-08-21 | 2005-04-19 | Micron Technology, Inc. | Field effect transistors and integrated circuitry |
| JP2010135603A (ja) * | 2008-12-05 | 2010-06-17 | Panasonic Electric Works Co Ltd | 配線構造 |
-
1989
- 1989-12-21 JP JP33212889A patent/JPH03192768A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5534730A (en) * | 1991-11-11 | 1996-07-09 | Mitsubishi Denki Kabushiki Kaisha | Conductive layer connection structure of a semiconductor device and a method of manufacturing thereof |
| US5561326A (en) * | 1992-01-08 | 1996-10-01 | Mitsubishi Denki Kabushiki Kaisha | Large scale integrated circuit device |
| US5972786A (en) * | 1992-01-21 | 1999-10-26 | Sony Corporation | Contact hole structure in a semiconductor and formation method therefor |
| US5763948A (en) * | 1994-09-22 | 1998-06-09 | Sony Corporation | Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction |
| US6882017B2 (en) | 1998-08-21 | 2005-04-19 | Micron Technology, Inc. | Field effect transistors and integrated circuitry |
| US6939799B2 (en) | 1998-08-21 | 2005-09-06 | Micron Technology, Inc. | Method of forming a field effect transistor and methods of forming integrated circuitry |
| JP2010135603A (ja) * | 2008-12-05 | 2010-06-17 | Panasonic Electric Works Co Ltd | 配線構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016626A (ko) | 반도체장치 및 그 제조방법 | |
| JPS6373660A (ja) | 半導体装置 | |
| JPH06151815A (ja) | 半導体装置とその製造方法 | |
| JPH03192768A (ja) | 半導体装置 | |
| JPH02137230A (ja) | 集積回路装置 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JP2757796B2 (ja) | 半導体集積回路装置 | |
| JPS62274624A (ja) | 半導体装置の製造方法 | |
| KR100336655B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH03274732A (ja) | 半導体集積回路装置 | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| JPH04196486A (ja) | 半導体装置 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH04242960A (ja) | 集積回路用配線 | |
| JPH0418760A (ja) | 半導体装置 | |
| JPH08153791A (ja) | 半導体デバイス及びその製造方法 | |
| JPH02143429A (ja) | 半導体装置及びその製造方法 | |
| JPH06318594A (ja) | 半導体集積回路の配線構造体及びその製造方法 | |
| JP2906815B2 (ja) | 半導体装置の製造方法 | |
| JPH02231735A (ja) | 半導体装置 | |
| KR970052244A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05109725A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2797367B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS5931041A (ja) | 薄膜半導体装置 | |
| JPH02249274A (ja) | 半導体装置の製造方法 |