JPH03187646A - Cell compound/decomposing system - Google Patents
Cell compound/decomposing systemInfo
- Publication number
- JPH03187646A JPH03187646A JP1326115A JP32611589A JPH03187646A JP H03187646 A JPH03187646 A JP H03187646A JP 1326115 A JP1326115 A JP 1326115A JP 32611589 A JP32611589 A JP 32611589A JP H03187646 A JPH03187646 A JP H03187646A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- frame
- layer
- atm
- frames
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title 1
- 238000000034 method Methods 0.000 claims description 13
- 238000000354 decomposition reaction Methods 0.000 abstract description 13
- 210000004027 cell Anatomy 0.000 description 134
- 239000000284 extract Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 210000002588 alveolar type II cell Anatomy 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はATM通信装置、とくにフレームのセルへの分
解、およびセルのフレームへの組立てを行なう適応層の
セル組立ておよび分解方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an ATM communication device, and more particularly to an adaptation layer cell assembly and disassembly method for disassembling frames into cells and assembling cells into frames.
(従来の技術)
ATM交換機とその端末との間に伝送されるデータはレ
イヤ2フレームである。ATM交換機は、レイヤ2フレ
ームを受信する′と、ATM交換網の伝送単位としての
セルにこれを分解し、複数のセルのそれぞれにあるAT
Mヘッダに含まれる分割・組立て情報フィールドに分解
情報を入れてセルを形成する。また、セルをレイヤ2フ
レームに組み立てるときは、各セルのATMヘッダの分
割・組立て情報に従ってフレームに組み立てる。(Prior Art) Data transmitted between an ATM switch and its terminals is a layer 2 frame. When an ATM switch receives a layer 2 frame, it decomposes it into cells, which are transmission units of the ATM switching network, and sends the layer 2 frame to each cell.
A cell is formed by putting disassembly information into the division/assembly information field included in the M header. Furthermore, when assembling cells into layer 2 frames, the cells are assembled into frames according to division/assembly information in the ATM header of each cell.
従来、ATM通信装置におけるセルの組立ておよび分解
の方式として、たとえば森田茂男他、「高速高帯域にお
ける統合通信方式の検討」電子情報通信学会技術研究報
告5E87−104、第55〜60頁、電子情報通信学
会発行(1987年)に開示された方式がある。この方
式では、あらかじめ−意に定まっているATMセルフオ
ーマットに従って、レイヤ2フレームをATMセルに分
解し、またATMセルをレイヤ2フレームに組み立てる
。Conventionally, as a method for assembling and disassembling cells in ATM communication equipment, for example, Shigeo Morita et al., "Study of integrated communication system in high-speed, high-bandwidth" IEICE Technical Report 5E87-104, pp. 55-60, Electronic Information There is a method disclosed in a publication published by the Communication Society of Japan (1987). In this method, layer 2 frames are decomposed into ATM cells and ATM cells are assembled into layer 2 frames according to a predetermined ATM self-format.
(発明が解決しようとする課題)
換言すればこの従来方式は、ATMセルフオーマットが
一意に定まっていないと、レイヤ2フレームをATMセ
ルに分解したり、ATMセルをレイヤ2フレームに組み
立てることができないという問題を有していた。その理
由は、レイヤ2フレームをATMセルに分解する際、フ
レームを所定の長さに区切ってセルに分解する方式をと
っているので、セル長が与えられないと、セルに分解で
きないためである。また、分解したセルにはセルヘッダ
を付加し、このヘッダ内にバーチセルチャネル識別fV
cIlおよび組立て情報などの所要の情報を格納する構
成をとっている。したがって、セルヘッダ長、VCIの
位置および組立て情報の位置が決まっていないと、セル
に分解できなかった。(Problem to be Solved by the Invention) In other words, in this conventional method, unless the ATM self-format is uniquely determined, it is not possible to disassemble layer 2 frames into ATM cells or assemble ATM cells into layer 2 frames. There was a problem. The reason for this is that when decomposing a layer 2 frame into ATM cells, the frame is divided into predetermined lengths and decomposed into cells, so if the cell length is not given, it cannot be decomposed into cells. . In addition, a cell header is added to the disassembled cell, and within this header is a verch cell channel identification fV.
It is configured to store necessary information such as cIl and assembly information. Therefore, unless the cell header length, the position of the VCI, and the position of the assembly information are determined, it is impossible to disassemble into cells.
ATMセルのレイヤ2フレームへの組立ては、セルヘッ
ダを除去して行なわれる。したがって、セルヘッダ長が
所定の値と異なると、フレームを正常に組み立てること
ができなかった。またフレームへの組立ては、セルヘッ
ダの後に所定のバイト数のユーザデータを付加して行な
う。このため。Assembly of ATM cells into layer 2 frames is performed by removing cell headers. Therefore, if the cell header length was different from a predetermined value, the frame could not be assembled correctly. Furthermore, assembling into a frame is performed by adding a predetermined number of bytes of user data after the cell header. For this reason.
セル長が一意的に決まっていないと、フレーム組立てを
行なうことができなかった。If the cell length was not uniquely determined, the frame could not be assembled.
また、フレームの組立てはvCI単位で行なわれる。し
たがってVCIの位置が所定の値と相違すると、組立て
を行なうことができない、さらに、フレーム組立ては組
立て情報に基づいて行なわれる。したがって、組立情報
の位置が所定の値と違うと、フレームを組み立てること
ができない。Furthermore, frame assembly is performed in vCI units. Therefore, if the position of the VCI differs from a predetermined value, assembly cannot be performed.Furthermore, frame assembly is performed based on assembly information. Therefore, if the position of the assembly information is different from a predetermined value, the frame cannot be assembled.
このようなフォーマット上の制約が存在するので、たと
えば利用分野に最適な状態にATMセルフオーマットを
設定すると、それぞれのATMシステムで独自のセル組
立て・分解装置が必要になるという欠点があった。Because of these format constraints, for example, if an ATM self-automated system is set up to be optimal for the field of use, each ATM system has the disadvantage that its own cell assembly/disassembly equipment is required.
本発明はこのような従来技術の欠点を解消し、多様なA
TMセルフオーマットに対応可能なセル組立・分解方式
を提供することを目的とする。The present invention solves the drawbacks of the prior art and enables various A
The purpose is to provide a cell assembly/disassembly method that is compatible with TM self-automation.
(課題を解決するための手段)
本発明は、ATMセルの分解および組立てに必要な情報
を任意に設定可能に構成することにより、上述の課題を
解決する。(Means for Solving the Problems) The present invention solves the above problems by configuring information necessary for disassembling and assembling ATM cells to be arbitrarily settable.
本発明によれば、ATMセルをレイヤ2フレームに組み
立て、レイヤ2フレームをATMセルに分解するセル組
立・分解方式は、ATMセルの複数fI類のセルフオー
マットのいずれかを選択的に設定し、この設定されたセ
ルフオーマットに従って、ATMセルをレイヤ2フレー
ムに組み立て、またはレイヤ2フレームをATMセルに
分解する。According to the present invention, the cell assembly/disassembly method for assembling ATM cells into layer 2 frames and disassembling layer 2 frames into ATM cells selectively sets one of the self-format of multiple fI types of ATM cells, According to this set self-format, ATM cells are assembled into layer 2 frames, or layer 2 frames are disassembled into ATM cells.
本発明によればまた、ATMセルを受け、ATMセルを
レイヤ2フレームに組み立てて出力するフレーム組立て
装置は、ATMセルの複数種類のセルフオーマットのい
ずれかを選択的に設定する選択手段と、ATMセルを受
け、ATMセルを前記設定された七ルフォーマット1こ
従ってレイヤ2フレームに組み立てる組立て手段とを有
する。According to the present invention, the frame assembling device that receives ATM cells, assembles the ATM cells into layer 2 frames, and outputs the frames includes a selection means for selectively setting one of a plurality of types of self-formatting of the ATM cells; assembling means for receiving the cells and assembling the ATM cells into layer 2 frames according to the set seven file formats.
さらに本発明によれば、レイヤ2フレームを受け、レイ
ヤ2フレームをATMセルに分解するフレーム分解装置
は、ATMセルの複数種類のセルフオーマットのいずれ
かを選択的に設定する選択手段と、レイヤ2フレームを
受け、レイヤ2フレームを前記設定されたセルフオーマ
ットに従ってATMセルに分解する。Furthermore, according to the present invention, a frame disassembly device that receives a layer 2 frame and disassembles the layer 2 frame into ATM cells includes a selection means for selectively setting one of a plurality of types of self-formatting of the ATM cell; It receives the frame and decomposes the layer 2 frame into ATM cells according to the set self-format.
本発明によればさらに、AT&lセルをレイヤ2フレー
ムに組み立て、レイヤ2フレームをATMセルに分解す
るフレーム組立ておよび分解装置は、ATMセルの複数
種類のセルフオーマットのいずれかを選択的に設定する
選択手段と、 ATMセルを受け、ATMセルを前記設
定されたセルフオーマットに従ってレイヤ2フレームに
組み立てる組立て手段と、レイヤ2フレームを受け、レ
イヤ2フレームを設定されたセルフオーマットに従って
ATMセルに分解する。According to the present invention, the frame assembly and disassembly device for assembling AT&I cells into layer 2 frames and disassembling layer 2 frames into ATM cells is configured to selectively set one of a plurality of types of self-formatting of ATM cells. means for receiving the ATM cells and assembling the ATM cells into layer 2 frames according to the set self-format; assembling means for receiving the layer 2 frames and disassembling the layer 2 frames into ATM cells according to the set self-format.
−(作 用)
本発明によるセル組立・分解方式では、ATMセルの複
数種類のセルフオーマットのいずれかを選択的に設定す
る。この設定されたセルフオーマットに従って、ATM
セルをレイヤ2フレームに組み立て、またレイヤ2フレ
ームをATMセルに分解する。- (Function) In the cell assembly/disassembly method according to the present invention, one of a plurality of types of self-automation of an ATM cell is selectively set. According to this set self-automation, ATM
Assemble cells into layer 2 frames, and decompose layer 2 frames into ATM cells.
本発明によるフレーム分解装置は、選択手段に設定され
た情報に従ってフレームを分解し、そのユーザ情報を設
定セル長のセルに含めてセルヘッダを付加し、ヘッダに
、たとえば組立て情報およびVCIを付加してATMセ
ルを形成する。また、フレーム組立て装置は、選択手段
に設定された情報によりATt4セルのヘッダから、た
とえばVCI i3よび組立て情報を取り出し、セルの
ユーザ情報部をVClごとに組立て情報に従ってレイヤ
2フレームに組み立て、出力する。The frame disassembly device according to the present invention disassembles a frame according to the information set in the selection means, includes the user information in a cell of a set cell length, adds a cell header, and adds, for example, assembly information and VCI to the header. Form an ATM cell. Further, the frame assembling device extracts, for example, VCI i3 and assembly information from the header of the ATt4 cell according to the information set in the selection means, and assembles the user information part of the cell into a layer 2 frame according to the assembly information for each VCl, and outputs the frame. .
(実施例)
次に添付図面を参照して本発明によるセル組立て・分解
方式の実施例を詳細に説明する。まず、第3図を参照し
て本実施例におけるフレームの組立ておよび分解の概要
を説明する。4丁Mセル60は、セルへラダ62とユー
ザ情報部64とを含む、セルへラダ62には、バーチセ
ルチャネル識別(VCII66、および組立て情報68
などの所要の情報が格納される。後述するが、本実施例
のフレーム組立て・分解装置は、セルへラダ62の長さ
の値、セル60の長さの値、VCl 66の位置、およ
び組立て情報68の位置を指定するためのスイッチを有
する。(Example) Next, an example of the cell assembly/disassembly method according to the present invention will be described in detail with reference to the accompanying drawings. First, an outline of the assembly and disassembly of the frame in this embodiment will be explained with reference to FIG. The four-cell M cell 60 includes a cell ladder 62 and a user information section 64. The cell ladder 62 includes a vertical cell channel identification (VCII 66) and assembly information 68.
Necessary information such as the following information is stored. As will be described later, the frame assembly/disassembly apparatus of this embodiment includes a switch for specifying the length value of the ladder 62, the length value of the cell 60, the position of the VCl 66, and the position of the assembly information 68 to the cell. has.
レイヤ2フレーム70をセル60に分解するときは、矢
印Aで示すように、それらのスイッチの設定状態に従っ
て、それに応じたセル長のセル60にフレーム70を分
解し、それに応じたヘッダ長のへラダ62の、それに応
じたそれぞれの位置にVCI66および組立て情報68
を格納する。セル60をレイヤ2フレーム70に組み立
てるときは、矢印Bで示すように、スイッチの設定状態
に従って、それに応じたセル60の位置から組立て情報
68およびVCI66を取り出し、それに応じたセル長
とセルヘッダ長に従って情報を取り出してフレーム70
に組み立てる。このような方法で、複数種類のATMセ
ルフオーマットのうちの任意のものに対応してATMセ
ルの組立ておよび分解が可能となる。When decomposing a layer 2 frame 70 into cells 60, as shown by arrow A, the frame 70 is decomposed into cells 60 with a corresponding cell length according to the setting status of those switches, and the frame 70 is divided into cells 60 with a corresponding header length. VCI 66 and assembly information 68 at their respective positions on the ladder 62.
Store. When assembling the cell 60 into the layer 2 frame 70, as shown by arrow B, the assembly information 68 and VCI 66 are extracted from the corresponding position of the cell 60 according to the setting state of the switch, and according to the corresponding cell length and cell header length. Extract information and frame 70
Assemble to. In this way, it is possible to assemble and disassemble ATM cells corresponding to any one of a plurality of types of ATM self-automated cells.
本実施例のフレーム組立て・分解装置は、フレーム分解
部50およびフレーム組立部80で構成されている。第
1図は、本発明の実施例におけるフレーム分解部50の
機能ブロック図である。レイヤ2フレーム70は入力端
子1よりフレーム分解回路17に入力される。フレーム
分解回路17は、レイヤ2フレーム70をATMセル6
0に分解する回路である。The frame assembly/disassembly apparatus of this embodiment includes a frame disassembly section 50 and a frame assembly section 80. FIG. 1 is a functional block diagram of a frame decomposition unit 50 in an embodiment of the present invention. The layer 2 frame 70 is input to the frame decomposition circuit 17 from the input terminal 1. The frame decomposition circuit 17 converts the layer 2 frame 70 into the ATM cell 6
This is a circuit that decomposes into 0.
フレーム分解部50はスイッチ2〜5を有し、これらは
、利用可能な複数種類のATMセルフオーマットのうち
より所要のフォーマットを上位の装置(図示せず)の制
御の下に選択する選択的設定回路である。セルフオーマ
ットとして指定できるパラメータは、本実施例では、セ
ル60の長さ5VCI 66の位置2組立て情報68の
位置、およびセルヘッダ62の長さである。The frame decomposition unit 50 has switches 2 to 5, which are used for selective setting to select a more desired format from among a plurality of available ATM self-format formats under the control of a higher-level device (not shown). It is a circuit. Parameters that can be specified as self-format are the length of the cell 60, the position 2 of the VCI 66, the position of the assembly information 68, and the length of the cell header 62 in this embodiment.
スイッチ2はセル長を指定するスイッチであり、その出
力90はフレーム分解回路17に接続されている。セル
ヘッダレジスタ18は、上位装置から送られるセルヘッ
ダ62のデータを蓄積する一時蓄積回路であり、その出
力92はセルヘッダ作成部19に接続されている。スイ
ッチ3は、VCI G6の位置を設定する設定回路であ
り、またスイッチ4は、組立て情報68の位置を設定す
るスイッチである。The switch 2 is a switch that specifies the cell length, and its output 90 is connected to the frame decomposition circuit 17. The cell header register 18 is a temporary storage circuit that stores the data of the cell header 62 sent from the host device, and its output 92 is connected to the cell header creation section 19. Switch 3 is a setting circuit that sets the position of VCI G6, and switch 4 is a switch that sets the position of assembly information 68.
スイッチ3の出力94オよびスイッチ4の出力96は、
セルヘッダ作成部19に接続されている。スイッチ5は
セルヘッダ長を設定するスイッチであり、その出力98
はフレーム分解回路17およびATMセル作成部20に
接続されている。The output 94 of switch 3 and the output 96 of switch 4 are
It is connected to the cell header creation section 19. Switch 5 is a switch that sets the cell header length, and its output 98
is connected to the frame decomposition circuit 17 and the ATM cell creation section 20.
フレーム分解回路17は、レイヤ2フレーム70をAT
Mセル60に分解し、そのユーザ情報部64をATMセ
ル作成部20に出力し、組立て情報68およびVCI6
6をセルヘッダ部19に出力する。なお第1図では、信
号線の参照符号は、その信号線の転送する情報と同じ参
照符号(第3図)で示す。セルヘッダ作成部19は、セ
ルへラダ62を作成し、ATMセル作成部20に出力す
る機能部である。ATMセル作成部20は、ユーザ情報
64にセルヘッダ60を付加してATMセル60を形成
し、これをその出力端子6に出力する機能を有する。The frame decomposition circuit 17 converts the layer 2 frame 70 into AT
It disassembles into M cells 60, outputs its user information part 64 to ATM cell creation part 20, and assembles information 68 and VCI 6.
6 is output to the cell header section 19. In FIG. 1, the reference numerals of the signal lines are indicated by the same reference numerals as the information transferred by the signal lines (FIG. 3). The cell header creation unit 19 is a functional unit that creates a ladder 62 for a cell and outputs it to the ATM cell creation unit 20. The ATM cell creation section 20 has a function of adding a cell header 60 to user information 64 to form an ATM cell 60, and outputting this to its output terminal 6.
つぎに、フレーム分解部50の動作を説明する。Next, the operation of the frame decomposition unit 50 will be explained.
レイヤ2フレーム70が入力端子lに到来すると、フレ
ーム分解回路17は、スイッチ2に設定されているセル
長90、およびスイッチ5に設定されているセルヘッダ
長98に従ってユーザ情報部64の長さを算出してこの
長さでフレーム70を分割し、ユーザ情報部64として
これをセル作成部20へ出力する。これとともに、フレ
ーム70を分割したときの分割条件を組立て情報68と
してセルヘッダ作成部19へ出力し、また、フレーム7
0より抽出したVCI66をセルヘッダ作成部19へ出
力する。When the layer 2 frame 70 arrives at the input terminal l, the frame decomposition circuit 17 calculates the length of the user information section 64 according to the cell length 90 set in the switch 2 and the cell header length 98 set in the switch 5. The frame 70 is then divided by this length and outputted as the user information section 64 to the cell creation section 20. At the same time, the division conditions for dividing the frame 70 are output to the cell header creation unit 19 as assembly information 68, and
The VCI 66 extracted from 0 is output to the cell header creation section 19.
セルヘッダ作成部19は、セルへツタレジスタ18から
入力されるセルヘッダのデータ92に、スイッチ3に設
定されているVCI位置94に応じた位置にVCI 6
6を、またスイッチ4に設定されている組立て情報位置
96に応じた位置に組立て情報68を格納してセルヘッ
ダ62を作成する。作成されたセルへラダ62はセル作
成部へ出力される。The cell header creation unit 19 adds a VCI 6 to the cell header data 92 input from the cell register 18 to a position corresponding to the VCI position 94 set in the switch 3.
6 and the assembly information 68 is stored in a position corresponding to the assembly information position 96 set in the switch 4 to create the cell header 62. The created cell ladder 62 is output to the cell creation section.
ATMセル作成部20は、フレーム分解回路17からの
ユーザ情報部64とセルヘッダ作成部19からのセルへ
ラダ62とを合成してATMセル60を作成し、これを
端子6に出力する。その際、ヘッダ62の長さは、スイ
ッチ5から指定されるヘッダ長に依存する。The ATM cell creation section 20 creates an ATM cell 60 by combining the user information section 64 from the frame decomposition circuit 17 and the cell/ladder 62 from the cell header creation section 19, and outputs this to the terminal 6. At this time, the length of the header 62 depends on the header length specified by the switch 5.
第2図は同実施例におけるフレーム組立部80の機能ブ
ロック図である。フレーム組立部80は遅延レジスタ2
6を有し、これは、入力端子21から入力されるATM
セル60を遅延させて並列データに変換し、その出力1
04〜105より選択回路37および39に出力するレ
ジスタ回路である。フレーム組立部80はまたスイッチ
22〜25を有し、これらは利用可能な複数種類のセル
フオーマットのうちより入力セル60のフォーマットを
上位の装置(図示せず)の制御の下に選択する選択的設
定回路である。スイッチ22は、VCI 66の位置を
設定する設定回路であり、またスイッチ23は、組立て
情報68の位置を設定するスイッチである。スイッチ2
2の出力100およびスイッチ23の出力102は、選
択回路38に接続されている。さらに、スイッチ24は
セルヘッダ長を設定するスイッチであり、その出力10
8は選択回路39に接続されている。また、スイッチ2
5はセル長を指定するスイッチであり、その出力110
はフレーム組立て回路42に接続されている。FIG. 2 is a functional block diagram of the frame assembly section 80 in the same embodiment. The frame assembly unit 80 has a delay register 2
6, which is an ATM input from the input terminal 21.
The cell 60 is delayed and converted into parallel data, and its output 1
This is a register circuit that outputs signals from 04 to 105 to selection circuits 37 and 39. The frame assembly section 80 also includes switches 22-25, which are selectively used to select the format of the input cell 60 from among a plurality of available self-format formats under the control of a higher-level device (not shown). This is a setting circuit. The switch 22 is a setting circuit that sets the position of the VCI 66, and the switch 23 is a switch that sets the position of the assembly information 68. switch 2
The output 100 of switch 2 and the output 102 of switch 23 are connected to selection circuit 38. Further, the switch 24 is a switch for setting the cell header length, and its output 10
8 is connected to a selection circuit 39. Also, switch 2
5 is a switch that specifies the cell length, and its output 110
is connected to the frame assembly circuit 42.
選択回路37は、セル60からVCI 66および組立
て情報68を抽出し、それらをそれぞれMCIレジスタ
40オよび組立て情報レジスタ41へ出力する機能を有
する。選択回路38は、VCI 66の位置を示すデー
タと組立て情報68の位置を示すデータを選択して選択
回路37に出力する回路である。また選択回路39は、
セル60からユーザ情報部64を抽出してフレーム組立
て回路42に出力する回路である。 VCIレジスタ4
0はVCI 66を保持し、組立て情報レジスタ41は
組立て情報を蓄積する一時蓄積回路である6両者の出力
112および114はフレーム組立て回路42に接続さ
れている。フレーム組立て回路42は、VCIレジスタ
40、組立て情報レジスタ41.選択回路39およびス
イッチ25より与えられる情報に従ってATMフレーム
70を組み立てる回路であり、組み立てられたフレーム
70はその出力端子13に出力される。The selection circuit 37 has the function of extracting the VCI 66 and assembly information 68 from the cell 60 and outputting them to the MCI register 40 and assembly information register 41, respectively. The selection circuit 38 is a circuit that selects data indicating the position of the VCI 66 and data indicating the position of the assembly information 68, and outputs the selected data to the selection circuit 37. Further, the selection circuit 39
This circuit extracts the user information part 64 from the cell 60 and outputs it to the frame assembly circuit 42. VCI register 4
0 holds the VCI 66, and the assembly information register 41 is a temporary storage circuit that stores assembly information.The outputs 112 and 114 of both are connected to the frame assembly circuit 42. The frame assembly circuit 42 includes a VCI register 40, an assembly information register 41 . This circuit assembles the ATM frame 70 according to information given from the selection circuit 39 and the switch 25, and the assembled frame 70 is output to its output terminal 13.
つぎにフレーム組立部60の動作を説明する。まず、入
力端子21からATMセル60が入力されると、これは
、遅延レジスタ26で遅延され、バイト単位に並列デー
タとして出力線104〜105に出力される。スイッチ
22に設定されているVCI 66の位置データ100
.およびスイッチ23に設定されている組立て情報68
の位置データ102は、選択回路38で選択され、直列
に選択回路37へ転送される。選択回路37では、遅延
レジスタ36から出力された遅延データよりVCI G
615よび組立て情報68を選択回路38からの出力1
16に基づいて抽出し、それぞれVCIレジスタ40お
よび組立て情報レジスタ41に供給する。VCIレジス
タ40はVCI B6を受けて保持し、組立て情報レジ
スタ41は組立て情報を受けて保持する。Next, the operation of the frame assembly section 60 will be explained. First, when an ATM cell 60 is inputted from the input terminal 21, it is delayed by the delay register 26 and outputted to the output lines 104-105 as parallel data in units of bytes. Position data 100 of VCI 66 set in switch 22
.. and assembly information 68 set in switch 23
The position data 102 of is selected by the selection circuit 38 and transferred to the selection circuit 37 in series. The selection circuit 37 selects VCI G from the delay data output from the delay register 36.
615 and assembly information 68 as output 1 from the selection circuit 38
16 and supplies them to the VCI register 40 and assembly information register 41, respectively. The VCI register 40 receives and holds VCI B6, and the assembly information register 41 receives and holds assembly information.
選択回路39は、スイッチ24かも供給されるセルヘッ
ダ長108に基づいて、遅延レジスタ26から受けるセ
ルデータからセルヘッダ62を取り除き、ユーザ情報部
64のみを抽出してフレーム組立て回路42に出力する
。フレーム組立て回路42は、スイッチ25で設定され
たセル長110までユーザ情報をVCIレジスタ40の
保持値ごとに組立て情報レジスタ41の組立て情報に従
って切り出し、これによってATMフレーム70を組み
立てる0組み立てられたフレーム70はその出力端子1
3に出力される。The selection circuit 39 removes the cell header 62 from the cell data received from the delay register 26 based on the cell header length 108 also supplied to the switch 24, extracts only the user information part 64, and outputs it to the frame assembly circuit 42. The frame assembly circuit 42 extracts user information up to the cell length 110 set by the switch 25 for each value held in the VCI register 40 according to the assembly information in the assembly information register 41, and thereby assembles the ATM frame 70. is its output terminal 1
3 is output.
(発明の効果)
このように本発明によれば、複数種類のA丁■セルフオ
ーマットのうちの任意のものに従ってATMセルをレイ
ヤ2フレームに組み立て、またレイヤ2フレームをAT
Mセルに分解することができる。(Effects of the Invention) As described above, according to the present invention, ATM cells can be assembled into layer 2 frames according to any one of a plurality of types of self-organized frames, and layer 2 frames can be assembled into AT
It can be decomposed into M cells.
したがって、様々な種類のフォーマットに従ったセルを
交換可能なATM交換機が提供される。また、各種のシ
ステムに最適なATMセルフオーマットを選択すること
ができる。たとえば、システムのトラヒックなどの条件
に適するセル長や、システムの特性に適するセルヘッダ
の構造を選択することができる。さらに、たとえば、フ
レーム組立て・分解装置の外部の装置において使用する
情報の変更を伴うセルフオーマットの変更があった場合
にち、効果的に対処することができる。Therefore, an ATM switch is provided that is capable of exchanging cells according to various types of formats. Furthermore, it is possible to select the most suitable ATM self-automation for various systems. For example, a cell length suitable for conditions such as system traffic and a cell header structure suitable for system characteristics can be selected. Furthermore, for example, if there is a change in self-automation that involves a change in information used in a device external to the frame assembly/disassembly device, it can be effectively dealt with.
【図面の簡単な説明】
第1図は本発明によるセル組立て・分解方式の実施例に
おけるフレーム分解部の構成例を示す機能ブロック図、
第2図は同実施例におけるフレーム組立て部の構成例を
示す機能ブロック図、
第3図は同実施例におけるセル組立ておよび分解方式を
説明する説明図である。
主 部 の、″の説
2.22. 、 スイッチ
17、 、 、フレーム分解回路
18、 、 、セルヘッダレジスタ
19、 、 。
20、 、 。
26、 、 。
37〜39゜
40、 、 。
41、 、 。
42、 、 。
50、 、 。
60、 、 。
62、 、 。
64、 、 。
66、 、 。
68、 、 。
70、 、 。
80、 。
セルへツタ作成部
ATIIセル作成部
作成−ジスタ
選択回路
VCIレジスタ
組立て情報レジスタ
フレーム組立て回路
フレーム分解部
ATMセル
セルへツタ
ユーザ情報部
VCI
組立て情報
レイヤ2フレーム
フレーム組立部[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a functional block diagram showing a configuration example of a frame disassembly section in an embodiment of the cell assembly/disassembly method according to the present invention, and FIG. FIG. 3 is an explanatory diagram illustrating the cell assembly and disassembly method in the same embodiment. 2.22. Main part, Frame decomposition circuit 18, Cell header register 19, 20, 26, 37-39° 40, 41, . 42, , 50, , 60, , 62, , 64, , 66, , 68, , 70, , 80, Cell to ivy creation section ATII Cell creation section creation - register selection circuit VCI Register assembly information Register frame assembly circuit Frame disassembly section ATM cell To cell User information section VCI Assembly information Layer 2 frame Frame assembly section
Claims (1)
2フレームをATMセルに分解するセル組立・分解方式
において、該方式は、ATMセルの複数種類のセルフォ
ーマットのいずれかを選択的に設定し、該設定されたセ
ルフォーマットに従って、該ATMセルをレイヤ2フレ
ームに組み立て、または前記レイヤ2フレームをATM
セルに分解することを特徴とするセル組立・分解方式。 2、ATMセルを受け、該ATMセルをレイヤ2フレー
ムに組み立てて出力するフレーム組立て装置において、
該装置は、 ATMセルの複数種類のセルフォーマットのいずれかを
選択的に設定する選択手段と、 ATMセルを受け、該ATMセルを該設定されたセルフ
ォーマットに従ってレイヤ2フレームに組み立てる組立
て手段とを有することを特徴とするフレーム組立て装置
。 3、レイヤ2フレームを受け、該レイヤ2フレームをA
TMセルに分解するフレーム分解装置において、該装置
は、 ATMセルの複数種類のセルフォーマットのいずれかを
選択的に設定する選択手段と、 レイヤ2フレームを受け、該レイヤ2フレームを該設定
されたセルフォーマットに従ってATMセルに分解する
ことを特徴とするフレーム分解装置。 4、ATMセルをレイヤ2フレームに組み立て、レイヤ
2フレームをATMセルに分解するフレーム組立ておよ
び分解装置において、該装置は、 ATMセルの複数種類のセルフォーマットのいずれかを
選択的に設定する選択手段と、 ATMセルを受け、該ATMセルを該設定されたセルフ
ォーマットに従ってレイヤ2フレームに組み立てる組立
て手段と、 レイヤ2フレームを受け、該レイヤ2フレームを前記設
定されたセルフォーマットに従ってATMセルに分解す
ることを特徴とするフレーム組立ておよび分解装置。[Claims] 1. In a cell assembly/disassembly method in which ATM cells are assembled into layer 2 frames and layer 2 frames are disassembled into ATM cells, the method selects one of a plurality of cell formats of ATM cells. according to the configured cell format, assemble the ATM cells into layer 2 frames, or assemble the layer 2 frames into ATM
A cell assembly/disassembly method characterized by disassembling into cells. 2. A frame assembling device that receives ATM cells, assembles the ATM cells into layer 2 frames, and outputs them,
The device includes: a selection means for selectively setting one of a plurality of cell formats for ATM cells; and an assembling means for receiving an ATM cell and assembling the ATM cell into a layer 2 frame according to the set cell format. A frame assembly device comprising: 3. Receive layer 2 frame and send the layer 2 frame to A
A frame disassembly device for disassembling into TM cells, the device includes a selection means for selectively setting one of a plurality of types of cell formats of an ATM cell; A frame disassembly device that disassembles a frame into ATM cells according to a cell format. 4. A frame assembly and disassembly device for assembling ATM cells into layer 2 frames and disassembling layer 2 frames into ATM cells, the device comprising: a selection means for selectively setting one of a plurality of cell formats of ATM cells; and assembling means for receiving ATM cells and assembling the ATM cells into layer 2 frames according to the set cell format; and receiving layer 2 frames and disassembling the layer 2 frames into ATM cells according to the set cell format. A frame assembly and disassembly device characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1326115A JPH03187646A (en) | 1989-12-18 | 1989-12-18 | Cell compound/decomposing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1326115A JPH03187646A (en) | 1989-12-18 | 1989-12-18 | Cell compound/decomposing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03187646A true JPH03187646A (en) | 1991-08-15 |
Family
ID=18184254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1326115A Pending JPH03187646A (en) | 1989-12-18 | 1989-12-18 | Cell compound/decomposing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03187646A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0634879A2 (en) * | 1993-07-14 | 1995-01-18 | ATecoM GmbH | Arrangement and method for handling data structures during their flow through a network node |
KR100863129B1 (en) * | 2007-01-29 | 2008-10-15 | 주식회사 케이티 | Packet header configuration method using connection identifier based on wireless broadband access network, and packet transfer method using its |
-
1989
- 1989-12-18 JP JP1326115A patent/JPH03187646A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0634879A2 (en) * | 1993-07-14 | 1995-01-18 | ATecoM GmbH | Arrangement and method for handling data structures during their flow through a network node |
EP0634879A3 (en) * | 1993-07-14 | 1997-02-05 | Cadis Gmbh | Arrangement and method for handling data structures during their flow through a network node. |
KR100863129B1 (en) * | 2007-01-29 | 2008-10-15 | 주식회사 케이티 | Packet header configuration method using connection identifier based on wireless broadband access network, and packet transfer method using its |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070140231A1 (en) | Smooth capacity expansion method and system for data communication products | |
JP2964457B2 (en) | Communication processing device | |
CA2036756C (en) | High-speed time-division switching system | |
JPH0758963B2 (en) | Cell exchange device | |
SE9900798D0 (en) | Method for bandwidth adapted utilization | |
JPH03187646A (en) | Cell compound/decomposing system | |
JPH04168841A (en) | Frame transmission reception system | |
JP3074570B2 (en) | ATM switch path test method | |
JPS6135646A (en) | Line exchange switch with packet exchange function | |
JP2608733B2 (en) | Switching network | |
EP0116386B1 (en) | Time division switching system | |
JPH0714256B2 (en) | Automatic connection system for electric network simulator | |
JPH088576B2 (en) | Channel characteristics monitoring method | |
JPS6318900A (en) | Burst multiplex terminal equipment | |
JPH0380736A (en) | Speech path control system | |
CN114979813A (en) | VPX equipment communication forwarding board and communication method thereof | |
EP1298867A1 (en) | Master-slave communication system and method for a network element | |
JPH06261062A (en) | Remote supervisory system for asynchronous transfer mode network | |
JPS63191431A (en) | Timing signal generating circuit | |
JPS58153443A (en) | Composite exchanging system | |
JPH02123850A (en) | Inter-processor communication method | |
JPS62160896A (en) | Digital trunk circuit | |
JPH0810857B2 (en) | AIS sending circuit | |
JPH04137843A (en) | Data generator | |
JPH01160131A (en) | High efficiency signal transmission system between terminal equipment and exchange |