JPH03171384A - 情報読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する． Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術（第２１図及び第２２図）Ｄ発明が解決し
ようとする問題点 Ｅ問題点を解決するための手段（第１図〜第２０図） Ｆ作用 Ｇ実施例 （Ｇ１）情報読取装置の全体構１１ｉ．（第１図〜第５
図）（Ｇ２）情報データ信号或分へのＰＬＬ回路部の引
込み（第６図一第８図） （Ｇ３）　Ｐ　Ｌ　Ｉ、回路部ノｗｊ４威（第９図〜・
第１５図）（Ｇ４）情報データのブロック化（第１６図
〜第１８図） （Ｇ５）ブＵツク情報データの合或（第１９図及び第２
０図） （Ｇ６）他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明は情報読取装ＷＥ関し、例えば識別コード（ＩＤ
コード）が割り当てられたＩＤカ一ドでなる情報カード
から送出されるデータを確実に読み取るこｔができるよ
うにしたものである。

Ｂ発明の概要 本発明は、情報読取装置において、情報データ信号をＰ
ＬＩ、回路部において発生させたパルス信号によって駆
動されるアナロ゜グ／ディジタル変換回路及びディジタ
ルバンドバスフィルタを通じてＰ　Ｌ　ｉ−回路部に人
力するようにしたことにより、簡易な構成によってＰ　
Ｌ　ｒ−回路部を情報データ信号の周波数に高速度でロ
ックさせることができる．Ｃ従来の技術 従来ＩＤカードでなる情報カードから情報データを読み
取る情報カード読取装置として、第２１図に示すよう？
，こ、例えば２．４５（ＧＨｚ）のマイクｏ波を搬送波
とする応答要求信号Ｗ１を情報読取装置１の応答要求信
号発生回路２において発生して送信アンテナ３から情報
カ一ド４に送出し、情報力・一・ド４から返送されて来
る磨答情報信号Ｗ２を情報読取装Ｗ１の受信アンテナ５
を介ｉ〜で応答信号処理回路６に取り込むことにより、
情報カ一ド４を例えば人出門証として所持する人出門者
や、情報カード４をタグとして付着されている貨物をチ
ェックする等の情報カード読取システムを構築すること
が考えられている。

かかる情報カード読取システムに適応し得る情報カ一ド
４としては、基板４Ａ上に配線パターンの−・部を形成
するように付着されたダイボールアンテナ４Ｂと、情報
倍号を形或するＳ積回路（ＩＣ）構或の情報信号発生回
跡４Ｃと、電源電池推Ｄとを配線パターン４Ｅによって
接続し、ダイボールアンテナ４Ｂの給電点におけるイン
ピーダンスを情報信号発生回路４Ｃにおいて発生される
情報信号に応じて変更することにより、情報読取袋故１
から応答要求信号Ｗ１．！：ｌ，て放出される搬送波に
対する反射率を変更することにより、当該反射波を応答
情報信号Ｗ２として返送するようにしたものが提案きれ
ている（特顧昭６３−６２９２５号）ｎ情報発生回絡４
Ｃは第２２図に示すような電気的回路構或を有し、例え
ばＰ−ＲＯＭで構威された情報メモリ１１に予めＩＤコ
ードを付して格納された情報データＳ１を、クロツク発
振回路１２のクロツク信号Ｓ２によってカウンｌ・動作
するアドレスカウンタ１３のアドレス信号Ｓ３によって
読み出して、例えば電界効果盟トランジスタでなるイン
ピーダンス可変回路１４に供給する。

インピーダンス可変回路１４はグイボールアンテナ４Ｂ
の一対の給電点端子Ｔ１及びＴ２間に接続され、かくし
て情報データＳ１が論理「１」又は論理「０」になった
とき電界効果型トランジスタがオン又はオフ動作するこ
とにより、給電点端子Ｔ１及びＴ２に接続されているダ
イボ・−ルアンテナ４Ｂの給電点におけるインピーダン
スを可変制御し、か《してダイボール）′ンテナ４８に
人１４しため答要求信号Ｗ１に対する反射率を可変制御
するようになされている、 情報信号発生回路４Ｃのア・・−ス側給電点端子Ｔ１及
びｔ源端子Ｔ３間には電源電池４Ｄが接続され、これに
より情報データＳ１によるダイボールアンテナ４Ｂの給
電点におけろイ゛／ビーダンスの可変制御を常時連続的
になし得るようになされている． 情報メモリ１１には情報カ一　ド４に対して固有のＩＤ
コードが割り当てられ、かくして情報読取装置１によっ
て情報カ一ド框がもっている情報データをＩＤコードを
識別したと永読み出すようにし得る． Ｄ発明が解決しようとする問題点 ところでかかる構戒の情報カ一ド４から受信アンテナ５
に到来する応答情報信号Ｗ２の信号レベルは実際上微弱
であり、しかも応答情報信号Ｗ２のデータ伝送レート及
び位相が情報カード４の動作状態に応じて変動する． 因に応答情報信号Ｗ２のデータ伝送レートは情報信号発
生回路４Ｃのクロツク発振回路ｌ２における発振周波数
に応じて決まり、その発振周波数は情報カ一ド４ごとに
ＩＣ製作上のばらつき、又はｔｓ′ｇ１池のばらつきに
基づいてばらつくことに加えて、情報カード４の外囲温
度が変化すればこれに応じて大幅に変動する（例えば３
倍〜１０倍程度）ことを避け得ない。

特に情報カード４に搭載し得るクロツク発振回路１２と
しては情報カード４の小型化に適合させるために簡易か
つ小型のものを用いる傾向にあり、実際上外囲温度の影
響を受け易いＣＲ発振器構戒のものを適用するようにな
されているので、発振周波数の変動を回避し得ない． これに加えて受信アンテナ５には、応答情報信号Ｗ２の
信号レベルと比較して格段的に高い信号レベルの外来ノ
イズが到来する．外来ノイズとして例えば、送信アンテ
ナ３から送出される応答要求信号Ｗｌが直接受信アンテ
ナ５に到来したものや、応答要求信号Ｗ１が情報カード
４の周囲にある壁等において反射して受信アンテナ５に
到来したもの、蛍光灯などのノイズ発生源から到来した
もの、情報読取装ｙｌ１が複数台併設されている場合に
他の情報読取装置１から送出された応答要求信号Ｗ１が
到来したもの、当該他の情報読取装置１からの応答要求
償号Ｗ１と自己の応答要求償号Ｗ１とのビート戒分とし
て発生するものなどがあり、これらのノイズ戒分の信号
レベルは、実際上情報カー′１″４から反射波として得
られる応答要求信号Ｗ２と比較して格段的に高くなるこ
とを避け得ない． 本発明は以上の点を考慮してなされたもので、このよう
に過酷なノイズ条件を下において、微弱な応答情報信号
によって搬送されて来る情報デー夕信号を確実に読み取
ることができるようにした情報読取装置を提案しようと
するものである．Ｅ問題点を解決するための手段 かかる問題点を解決するため本発明においては、搬送波
を伝送情報データＳ６によって変調して得た伝送情報デ
ータ信号Ｗ２を情報読取装置１に伝送し、当該伝送情報
データ信号Ｗ２から伝送情報データＳ６を抽出する情報
読取システムにおいて、伝送情報データ信号Ｗ２をサン
プリングしてディジタル変換出力Ｓ１８Ａ，Ｓ１８Ｂに
変ぱするアナログ／ディジタル変換回路４０Ａ、４０Ｂ
と、このディジタル変換出力Ｓ１８Ａ，ＳＬ８Ｂに含ま
れている伝送情報データのデータ伝送レートに対応する
周波数通過帯域Ｊを有するディジタルバンドパスフィル
タ４１Ａ，４１Ｂと、このディジタルバンドパスフィル
タ４１Ａ，４１Ｂのフィルタ出力Ｓ１９Ａ，Ｓ１９Ｂに
含まれている伝送情報データのデータ伝送レートに対応
する周波数信号に位相ロツク動作するフエーズロツクド
ループ回路部４３Ａ，４３Ｂとを具え、フエーズロツク
ドループ回路部４３Ａ，４３Ｂの位相ロック状態に応じ
て周波数が変化するフエーズロック出力パルスＳ２１Ａ
，３２１Ｂによってアナログ／ディジタル変換回路４０
Ａ，４０Ｂ及びディジタルバンドパスフィルタ４１Ａ、
４１Ｂを駆動するようにする。

Ｆ作用 アナログ／ディジタル変換回路４０Ａ、４０Ｂ及びディ
ジタルバンドパスフィルタ４１Ａ，４１Ｂは、フエーズ
ロツクドループ回路部４３Ａ，４３Ｂが自走状熊にある
とき、その発振周波数の浮遊変動状態に応じて変動する
フエーズロック出力パルスＳ２１Ａ，３２１Ｂによって
駆動される．従ってこの自走状態においてディジタルバ
ンドパスフィルタ４１Ａ，４１Ｂの通過帯域Ｊの周波数
は広い範囲に亘って変動することにより受信した情報デ
ータ信号の周波数位置を通るようなスキャン動作をする
。このときフエーズロックドルーブ回路部４３Ａ、４３
Ｂ！；！ディジタルバンドパスフィルタ４１Ａ，４１Ｂ
の通過１＃−域Ｊが掛１在受｛落している情報デ・〜夕
信号の周波数を通過しようとしたときこれにロックした
状態になる．かくして簡易な構成のディジタルバンドバ
スフィルタ４１Ａ，４１Ｂを用いて実用上十分に高速度
で情報データ仇号をフエーズ口ツクドルーブ回路部４３
Ａ、４３Ｂによって抽出することができる。

Ｇ実施例 以下図面について、本発明の一実施例を詳述する。

（Ｇ１）情報読取装置の全体！＃或 第２１図との対め部分に同一符号を付して示す第１図に
おいて、情報読取装置１は応答要求信号発生回路２にお
いて発生した応答要求償号Ｗ１に基づいで返送されて来
る応答情報信号Ｗ２を第１及び第２系列応答信号取込回
＋５Ｊ２１Ａ及び２１Ｂを有する応答悟号処理回路６に
おいて信号処理するようになされている。

この実施例の場合、、応答要求信号発生回路２は水晶発
振回路２２の発振出力に基づいて電圧制御型発振回路２
３，、増幅回路２４、分周回路２５及び位相比較回路２
６でなるフエーズロツクドループ（　Ｐ　Ｌ　Ｌ　）型
の搬送波信号発生回路２７において搬送波信号Ｓ１を発
生し、これを送信増幅回路２８において増幅して、その
増幅出力Ｓ２を応答要求信号Ｗ１として送信アンテナ３
から送出する。

この実施例の場合情報力＝−　Ｆ　４は、第２２図との
対応部分に同一・符号を付して（第２図に）示すように
、情報メモリ１１の伝送情報データをデータエンコード
回路１６において所定の管理情報を｛４加すると共Ｖ、
パイフエーズ変調して情報データ信号Ｓ６としてインピ
ーダンス可変回路１４に供給する． これにより、エンコード回路１６は、期間ＩＴＯ間例え
ば高い信号レベルに立ち上がることにより論理「１」デ
ータを形威し、期間２Ｔの間低い借号レベルに立ち下が
ることにより論理「０」データを形威してこれを情報デ
ータ信号Ｓ６，！：Ｌて送出する。

データエンコード回路１６は当該管理情報を付加する際
に、７ドＩ／スカウンタ制御圓路１７を介してアドレス
カウンタ１３のアドレスカウント動作を停止させる。

応答信号処理回路６は情報カ一ド４から返送されて来る
応答情報信号Ｗ２を斐信アンテナ５において受信し、当
該受信信号Ｓｉ１を受信増幅回路３１Ａ、３１Ｂを介し
て第１及び第２系列応答体号取込回路２１八及び２１Ｂ
の混合回路３３Ａ及び３３Ｂに供給するや 混合回路３３Ａ及び３３Ｂには、モれぞれ位相シフト回
路３２Ａ及び３２８において応答要求信号発生同路２の
増幅出力Ｓ２の位相をそれぞれ所定の位相シフト量だけ
シフ１・させて得られる位相シフト出力Ｓ１３Ａ及びＳ
１３Ｂが与えられ、混合同路３３Ａ及び３３Ｂはそれぞ
れ当該位相シフト出力Ｓ１３Ａ及びＳ１３Ｂに対して受
信増幅信号Ｓ１２を乗算するこ．！！：により、混合出
力３１４Ａ及び３１４Ｂを得るや ここで位相シフト回路３２Ａは、位相シフト出力Ｓ１３
Ａ占して次式、 Ｓ　１　３　Ａ＝Ｋ．Ａｓｉｎωｔ ・・・・・・　（１） のように、応答要求信号Ｗ１の搬送波角周波数ωを有す
る基準位相の信号を送＋４５するのに対して、位相シフ
ト回路３２Ｂは次式、 Ｓ　１　３　Ｂ　＝　Ｋ．．ＣＯＳ（＋）　ｔ・・・・
・・　（２） のように、位相シフト出力Ｓ　ｉ　３　．Ａに対して位
相が９０゜シフトした位相シフト出力３１３Ｂを送出す
る。

これに対して受信増！！ＩＩ｛Ｓ号Ｓ１２は次式Ｓ　Ｘ
　２　＝　Ｋ．ｓｉｎ（ω＋　ｉｒ）　ｔ・・・・・・
　（３） のように、搬送波角周波数ωに対して、情報読取装ｔ１
と情報カード４との間の距離に相当する位相シフト角周
波数αだけ位相偏位した信号として表すことができる。

混合回路３３Ａ及び３３Ｂは、（３）式によって表され
る受信増幅信号３１２に対してそれぞれ（１）式及び（
２）式によって表される位相シフト出力Ｓ１３Ａ及び３
１３Ｂを乗算する乗算回路で構戒され、これにより混合
回路３３Ａ及び３３Ｂから次式、 Ｓ１４Ａ ＝３１３Ａ−３１２ ＝Ｋ，＾ｓｉｎωｔ Ｋ宜ｓｉｎ （ω＋α〉ｔ ２ ・・・・・・　（４） Ｓ ｌ ４　Ｂ ＝Ｓ１３Ｂ ３１ ２ 厘Ｋ目ｃｏｓωｔ Ｋ，ｓｉｎ （ω＋α）ｔ Ｚ ・・・・・・　（５） のように、位相シフト量αの信号戒分と、搬送波角周波
数ωの２倍の角周波数２ωを有する信号威分とでなる混
合出力Ｓ１４Ａ及びＳ１４Ｂが得られる． この混合出力Ｓ１４Ａ及びＳ１４Ｂはローバスフィルタ
３４Ａ及び３４Ｂに与えられて搬送波角周波数２ωの信
号威分を除去され、これにより次式、 ２ で表されるフィルタ出力Ｓ１５Ａ及びＳ１５Ｂが増幅回
路３５Ａ及び３５Ｂを通じてハイバスフィルタ３６Ａ及
び３６Ｂに供給される． （６）式及び（７）式によって表されるフィルタ出力Ｓ
１５Ａ及び３１５Ｂの信号レベルは、第３図に示すよう
に、位相αｔが時間ｔの経過に従って変化したとき、フ
ィルタ出力Ｓ１５Ａは位相αｔがα１−π／２、３π／
２、５π／２・・・・・・になると０になる（この信号
レベルが「０」の点をヌルポイント（ｎｕｌｌ　ｐａｉ
ｎｔ）と呼ぶ）のに対して、位相αｔがα１＝０、π、
２π・・・・・・になると最大値を呈する． これに対してフィルタ出力３１５Ｂは、フィルタ出力Ｓ
１５Ａがヌルポイントの位相、すなわちαｔ一π／２、
３π／２、５π／２・・・・・・になったとき信号レベ
ルが最大値になるのに対して、フィルタ出力Ｓ１５Ａが
最大値になる位相、すなわちα１−０，π、２π・・・
・・・においてヌルポイントになるような変化を呈する
． このようにしてフィルタ出力Ｓ１５Ａ及びＳ１５Ｂが相
補的な変化を呈するので、フィルタ出力Ｓ１５Ａ及びＳ
１５Ｂのうち信号レベルが大きい方のフィルタ出力を選
定するようにすれば、全ての時点において応答要求償号
Ｗ２がヌルポイント又はその近傍の低い信号レベルにな
らない状態において有効な受信信号として応答信号処理
回路６内に取り込むことができる。

ハイパスフィルタ３６Ａ及び３６Ｂはフィルタ出力Ｓ１
５Ａ及びＳ１５Ｂに含まれている直流〜数（ｋ｝ｔｚ）
程度の外乱ノイズを除去する．因に直流戒分でなる外乱
ノイズは実際上、情報読取装置１の送信アンテナ３から
送出される応答要求信号Ｗ１が移動しない反射物体（例
えば壁）によって反射して受信アンテナ５に到来した場
合に生ずる。また直流〜数（ｋＨｚ）の外乱ノイズは、
情報カ一ド４が移動した場合に生ずる．かくしてハイパ
スフィルタ３６Ａ及び３６Ｂのフィルタ出力Ｓ１６Ａ及
びＳ１６Ｂからこれらの低い周波数領域に生ずる外乱ノ
イズが除去されており、当咳フィルタ出力が増幅回路３
７Ａ及び３７Ｂを介してローパスフィルタ３８Ａ及び３
８Ｂに供給される． ローパスフィルタ３８Ａ及び３８Ｂは後段のアナＵグ／
デイジクル変換回路４ＯＡ及び４０Ｂにおいてサンプリ
ング周波数ｆ，でアナ１コグ／７′イジタル変換処理を
実行する際に、折返ＩＪ音を発生させないよ・うにナイ
キスト周波数以上の周波数或分を除去し、これによりフ
ィルタ出力Ｓ１６Ａ及びＳＬ６Ｂ（第５図（八））から
搬送周波数或分を除去して第福図（Ｂ）に示すよ・うな
情報データ信号或分Ｓ１７Ａ及びＳ１７Ｂを検波するこ
とができるようムニなされている、 アナログ／ディジタル変換回路４〇八及び４０Ｂは増幅
回路３９Ａ及び３９Ｂにおいて増輻された情報デークイ
３号戊分Ｓ１７Ａ及びＳ１７Ｂを８ビツＩ・のデイジク
ルｙ−ク３１１３八及びＳ１８Ｂに変換し、，′：れを
第５図に示すよ・うに通過帯域．Ｊをもつ周波数特性を
呈するディジタルバンドバスフィルタ４１Ａをｍ過さ」
ｔることにより、情報データ信号成）ｙｊ３　１　′７
八及び３１７Ｂから２Ｔ＄Ｊ間データＤＯＴ及びＩ下期
間データＤ，Ｔを抽出してなるフィルタｌｌＪｊ力３１
９Ａ及び３１９Ｂを得るようになされ、このフィルタ出
力Ｓ１９Ａ及、び３１９Ｂをゼ１つクロス検出回路４２
Ａ及び４２Ｂに供給する。

かくしてゼロク［］ス検出回路４２Ａ及，び４２Ｂは第
４図（Ｃ）に示すように情報データ信号成分Ｓ１７Ａ及
びＳ１７Ｂに含まれる２Ｔ及びＩ下期間データＤＯＴ及
びＤＩＴがゼロ点を横切るタイ港ングにおいて「＋１」
レベル又はｒ−１．１，ベルに遷移する情報データＤＡ
ＴＡでなる情報データ信号Ｓ２０Ａ及びＳ２０Ｂを送出
する。

ここでアナログ／ディジタル変換回路４０Ａ及び４０Ｂ
のザンブリング時点、ディジタルバンドバスフィルタ４
１Ａ及び４１Ｂの動作クロツク、並びにゼロクロス検出
回路４２Ａ及び４２Ｂのゼロクロス検出点のタイ兆ング
は、Ｐ　Ｌ　Ｌ回路部福３Ａ及び４３Ｂから得られるＰ
ＬＬ出力バルスＳ２１Ａ及び３２１Ｂによって制御され
、これによりＰ　Ｌ　Ｌ回路部４３Ａ及び４３Ｂが情報
データ信号成分Ｓ１７Ａ及びＳ１７Ｂの周波数が情報カ
ード４のデ・一夕伝送１／−｝条件に心して変動してい
ても、ＰＬＬ回路部４３Ａ及び４３Ｂが当該周波数の変
動に追従δ゜るようなＰ　Ｌ　Ｌ動作をし得るようにな
されている。

ＰＬＩＪＩ路部４３Ａ及び４３Ｂはゼロク１：ｌス検出
回路４２Ａ及び４２Ｂの情報データ倫号２ＯＡ及び２０
Ｂを位相比較回路４４Ａ及び４４Ｂにおいて￥ｉ値制御
型発振盟路４５八及び４５Ｂにおいて得られる位相比較
信号８２２Ｂと位相比較し、その位相エラー倫号３２３
Ａ及びＳ２３Ｂをデｄジタル信号処理回路４６Ａ及び４
６Ｂを介してフィードバックデータＳ２４Ａ及びＳ２４
Ｂに変換して数値制御型発振回路４５Ａ及び４５Ｂの発
振周波数を位相エラー信号Ｓ２３Ａ及びＳ２３Ｂが「０
」になるように制御する。

かくして数値制御型発振回路４５Ａ及び４５Ｂは位相比
較信号Ｓ２２Ａ及びＳ２２Ｂの位相を情報データ信号Ｓ
２０八及び３２０Ｂに追従させるような周波数で発振す
る状態に制御され、その発振出力をＰＩ、Ｌ山カバルス
Ｓ２　１Ａ及びＳ２１ＢとＩ２て送出ずると共に、位相
比較回路４４Ａ及び４４Ｂを介してデータデコード回路
５ＯＡ及び５ＯＢに対するデークサンプリングクロツク
信号Ｓ２５Ａ及びＳ２５Ｂとして供給する。

データデコード回路５０Ａ及び５０Ｂは情報カ一ド４に
おいて形威されたデータを解読するもので、伝送されて
来たデータに付されているヘツダデータを読み取った後
、バイフエーズ変調されている情報データを復調し、誤
り検出符号（この場合ＣＲＣコード（ｃｙｃｌｉｃ　ｒ
ｅｉＪｕｎｄａｎｅｙ　ｃｈｅｅｋ　ｃｏｄｅ）を用い
ている）によって伝送誤りの有無を評定する。

データデコード回路５０Ａ及び５０Ｂのデコード出力Ｓ
３ＯＡ及び３３０Ｂはデータ処理部２１Ｃの一部をｆｌ
Ｉ戒する中央処理ユニット（ＣＰＵ）５１に供給され、
ＣＰＵ５　１は供給されたデコード出力Ｓ３０Ａ及びＳ
３０Ｂのデータを、ＲＡＭ（ｒａｎｄｏｍ　ａｃｃｅｓ
ｓ　ｍｅｍｏｒｙ）横威のワークメモリ５２を必要に応
じて利用しながら、Ｒ　Ｏ　Ｍ　（ｒｅａｄ　ｏｎｌｙ
　ｍｅｍｏｒｙ）構戊のプログラムメモリ５３に格納さ
れているプログラムに基づいてデータ処理をした後、デ
ータ転送回路５４を介して伝送データＳ３１として送出
すると共に、表示入出力回路５５を介して表示データＳ
３２として送出する．第１図の構或において、搬送波信
号発生回路２７において発生された搬送波信号Ｓ１に基
づいて応答要求信号Ｗ１を送出している状態において微
弱な応答情報信号Ｗ２が返送されて来たとき、これを、
第１系列及び第２系列応答信号取込回路２１Ａ及び２１
Ｂの位相シフト回路３４Ａ，混合回路３３Ａ、及び位相
シフト回路３４Ｂ、混合回路３３Ｂにおいて互いに位相
が９０゜ずれた混合出力Ｓ１４Ａ及びＳ１４Ｂに変換し
てその後の処理をする。

かくして、たとえ情報カ一ド４及び情報読取装置１間の
距離が丁度ヌルボンイト又はその近傍の値になっていた
としても、混合出力Ｓ１４Ａ及びＳ１４Ｂの位相の違い
を利用して第１系列応答信号取込回路２１Ａ又は第２系
列応答信号取込回路２１Ｂのいずれか一方から常に実用
上信号処理をするのに十分な信号処理レベルの受信信号
を取り込むことができ、その結果安定に応答情報信号Ｗ
２を受信できる． かくするにつきこの実施例においては、第１に、アナロ
グ／ディジタル変換回路４０Ａ、ディジタルバンドパス
フィルタ４１Ａ１ゼロクロス検出回路４２Ａ及びＰＬＬ
回路部４３Ａ，並びにアナログ／ディジタル変換回路４
０Ｂ，ディジタルバンドパスフィルタ４１Ｂ１ゼロクロ
ス検出回路４２Ｂ及びＰＬＬ回路部４３Ｂの構戒によっ
て、ＰＬＬ回路部４３Ａ及び４３Ｂをその自走時に得ら
れる発振周波数の浮動状態を利用して簡易な構或によっ
て短時間の間にＰＬＬ回路部４３Ａを情報データ信号の
周波数にロックさせることができる．また第２に、この
実施例においては、ＰＬＬ回路部４３Ａ及び４３Ｂは高
速ロック動作をするために、ＰＬＬ追従動作が一段と高
速な構或を用いている． また第３に、この実施例においては、情報カード４にお
けるデータ伝送レートが大幅に変動する点を考慮してそ
の影響を有効に回避できるように伝送データをブロック
化して伝送するような構威をもっている。

さらに第４に、この実施例においては、ＣＰＵ５１がク
ロツクデータを確実に合或できるような処理を実行する
． これらの特徴的構威について、以下に詳細に説明する． （Ｇ２）情報データ信号或分へのＰＬＬ回路の引込み前
述したように情報カード４（第２図）はクロツク発振回
路１２としてＣＲ発振器構或のものを適用することによ
り、情報カード４を全体として小型かつ簡易化するよう
な工夫がなされているが、実際上ＣＲ発振器構戒のクロ
ツク発振回路１２は外囲温度の変化によって発振周波数
が最大１０倍程度は変動するおそれがあり、このことは
、情報カード４から送出される情報データ信号戒分、従
ってローパスフィルタ３８Ａ及び３８Ｂ（第１図）から
得られる情報データ信号戒分Ｓ１７Ａ及びＳ１７Ｂに含
まれるＩＴ期間データＩ）ｔ’ｒ及び２Ｔ期間データＤ
．の周波数が１０倍程度変動するおそれ？あることを意
味している。

このように１０倍の変動幅の周波数範囲に含まれる特定
の１つの周波数をもつ情報データ信号或分Ｓ１７Ａ及び
Ｓ１７Ｂがローパスフィルタ３８Ａ及び３８Ｂから得ら
れたとき、この情報データ信号或分Ｓ１７Ａ及びＳＬ７
Ｂはアナログ／ディジタル変換回路４０Ａ及び４０Ｂに
おいてＰＬＬ出力パルスＳ２　１Ａ及び３２１Ｂによっ
て決まるサンプリング周波数で８ビットの直列ディジタ
ルデー夕に変換した後、そのディジタル変換出力Ｓ１８
Ａ及びＳ１８Ｂは第６図に示す周波数特性をもつディジ
タルバンドバスフィルタ４２Ａ及び４２Ｂの通過帯域Ｊ
によってフィルタ処理されることにより、ＩＴ期間デー
タＩ）ｔｔ及び２Ｔ期間データＤ■を抽出される． ディジタルバンドパスフィルタ４２Ａ及び４２Ｂは非巡
回型回路構戒の有限長インパルス応答回路（ＦＩＲ　，
　ｆｉｎｉｔｅ　ｉｍｐｕｌｓｅ　ｒｅｓｐｏｎｓａ　
）で構威され、ディジタル変換出力Ｓ１８Ａ及びＳ１８
Ｂを縦続接続された第１〜第８段遅延回路６１Ａ〜６１
■に供給する。

第１段一第０段遅延回路６１八一・６１ｌ４はセれぞれ
フリツブ′ノロツブ回路によってｌｌｌｉｌｔされ、Ｐ
１、Ｌ回路部４３Ａから送出されるＰ　Ｌ　Ｔ，出力バ
ルスＳ２　１Ａをクロツクパルスとして１クロック周期
ずつデイジクル変換出力３１８八及び３１８Ｂの各ビッ
トを遅延させながらシフｌ・させて行く。

第１段及び第８段遅延回＆’｝６１Ａ及び６１Ｈの遅延
出力は加算回跡６２Ａにおいて加算されて乗算回路６３
Ａにおいて重み付け信号ＷＡによって本みイづけされた
後加算回路６４に都えられ、以下同様にして第２段及び
第７段遅延回路６１Ｂ及び６１Ｇ，第３段及び第６段遅
延回路６１Ｃ及び６１Ｆ、第４段及び第５段遅延回路６
１Ｄ及び６１Ｅの遅延出力が、モれぞれ加算回路６２Ｂ
、６２Ｃ，６２Ｄにおいて加算された後乗算回１１６　
３　Ｂ，６３Ｃ，６３Ｄにおいて員み付け信号Ｗ，　、
Ｗ，、ＷＤによって寵みイづけされて加算回路６４Ｇこ
与えられる。

か《して加算回路６４の出力端には、第７図に示すよう
に、　　ＩＴ及び２Ｔ期間ダークＤＩＴ及びＤ，Ｔに対
ｌ，てこれを高い選択度で選択できるような通過帯域６
Ｉを有するフィルタ出力Ｓ１９Ａ及びＳ１９Ｂを得るこ
とができる。

第６図のＩ１威において、ディジタルバンドバスフィル
タ４２Ａ及び４２ＢはＰ　Ｌ　ＬバルスＳ２１Ａ及びＳ
２１Ｂの周波数によって決まる周波数位置に通過帯域Ｊ
　（第７図）を設定することかで券、従って通過帯域．
ＪがＩＴ及び２Ｔ期間デ・一夕Ｔ）＋ｙ及びＤ４と一致
した状態になれば、当該ＩＴ及び２ＴＭ間データＤＩＴ
及びＤ，Ｔを抽出してフィルタ出力Ｓ１９Ａ及、びＳｌ
９Ｂとしてゼロクロス検出回路４２Ａ及び４２Ｂ（第１
図）に送出することかでき、これによりＰ　ｉ−　ｉ−
回路部４３Ａ及び４３Ｂのロック状態を維持さ｛ｔるこ
とかできるゆところが実際上情報カ一ドｄのデータ伝送
レートはクロツク発振回路１２（第２図）の発振周波数
の変動に応じてｌＯ倍程度の範囲で大幅番こばらつくの
で、新たな情報カ一ド４から応答情報信号Ｗ２が返送さ
れた来た当初においては、第７図において実線で示すよ
・うに、通過帯域Ｊが必ずしもＩＴ及び２Ｔ期間データ
ＤＩ？及びＤＸＴの周波数位置にあるとは限らない。

このままではＰＬｉ、回路部４３Ａは、現在交倍してい
る情報カード益のＩＴ及び２Ｔ期間データＤ　＋ｔ及び
Ｔｅｘｔにロックした状態にはなり得す、非ロック状態
のまま数値制御聖発振回路４５Ａ及び４５Ｂを目送発振
させる。

ところがこの目送発振状態においては、実際上ローバス
フィルタ３８Ａ及び３８Ｂにおいて除去し切れずに情報
信号威分Ｓ１７Ａ及びＳ１７Ｂにノイズ威分が混在して
いれば、これがディジタルバンドバスフィルタ４１Ａ及
び４１Ｂの通過帯域Ｊを通ってゼロクロス検出回路４２
Ａ及び４２Ｂ，従ってＰＬＩ、回路部４３八及び４３Ｂ
に送り込まれることにより、ＰＬＬ回路部４３Ａ及び４
３Ｂが当該ノイズ成分に疑似酌に位相ロックしようとす
るような動作をする。しかしこのノイズ或分は定常的に
受信できるわけではないので結局Ｐ　Ｌ　ｉ，回路部４
３Ａ及び４３ＢはＩＴ及び２Ｔ期間デ−夕ＤＩ？及びＤ
，Ｔがばらつく範囲全体に亘って通遇弗域Ｊをふらつか
せるような浮動状態になる。

この結果Ｐ　Ｌ　Ｌ回路部４３Ａ及び４３Ｂが自走発振
状態にあるとき、そのＰ　Ｌ　Ｌ出力バルス２１Ａ及び
２１Ｂの周波数がふらつくことにより、実質上通過帯域
，■は第７図において破線で示すように、現在交信して
いる情報カード４のＩＴ及び２Ｔ期間データＴ）＋ｙ及
びＤ．の周波数位置を通ってこれをＰ　Ｌ　Ｌ回路部４
３Ａ及び４３Ｂに取り込むようなスキャン動作をする結
果になり、か《してＰＬＬ回路部４３Ａ及び４３Ｂを当
該ＩＴ及び２Ｔ期間データＩ）＋ｔ及びＤｔｒにロック
させた状態に引き込ませる。

この状態は、現在交信している情報カ一ド４から応答情
報信号Ｗ２が到来し続ける限り維持され、これによりた
とえ情報カード４のＩＴ及び２ＴＪｔＪＩ間データＤＩ
？及びＩ）ｚｙの周波数位置が大幅にばらついていても
、これを確実にサーチしてデータデコード回路５０Ａ及
び５０Ｂを介してＣＰＵ５　１に送り込むことができる
。

かくするにつき、第６図の構戒によれば、アナログ／デ
ィジタル変換回路４０Ａ及び４０Ｂが情報データ信号或
分Ｓ１７Ａ及びＳ１７Ｂを８ビットの直列データに変換
するのに対応させて８段の遅延回路６１Ａ〜６１Ｈを設
けるようにしたことにより、第８図（Ａ）に示すように
、フィルタ出力Ｓ１９Ａ及びＳ１９Ｂの信号レベルがビ
ットデータの変化に応じて遷移したとき、リンギングを
発生させないようにできる． 因に非巡回型回路構或のＦＩＲを用いてバンドバスフィ
ルタを構或する場合、縦続接続される遅延回路の段数を
増やせば当該増やした段数に対応するサンプリング時間
の間第８図（Ｂ）に示すようなリンギング波形Ｘ１が発
生することを避け得ないが、第６図のように構威すれば
、当該リンギング波形Ｘ１を発生させないようにし得る
．（Ｇ３）　Ｐ　Ｌ　Ｌ回路部の構威 ＰＬＬ回路部４３Ａ及び４３Ｂ（第１図）は、ゼロクロ
ス検出回路４２Ａ及び４２Ｂのゼロクロス検出信号Ｓ２
０Ａ及び３２０Ｂに基づいて、周波数のばらつきが大き
い情報データ信号の周波数に対して高速度でロック動作
するように構威されている。

ゼロクロス検出回路４２Ａ及び４２Ｂは第９図に示すよ
うに、フィルタ出力Ｓ１９Ａ及び３１９ＢをＰＬＬ出力
パルスＳ２　１Ａ及びＳ２１Ｂによって遅延動作をする
第１段及び第２段遅延回路７１Ａ及び７１Ｂを通じて受
けてこれを２クロツク周期遅延させて比較回路７２に第
ｌ比較入力ＣＭ１として入力すると共に、フィルタ出力
Ｓ１９Ａ及びＳ１９Ｂを直接比較回路７２の第２比較入
力ＳＭ２として入力する構戒を有する． 比較回路７２は次式、 ＣＭＩ＞ＯかつＣＭ２＞＋Ｘ→＋１ ・・・・・・　（８） のように、第１比較入力ＣＭＩが正でかつ第２比較入力
ＣＭ２が正の基準値「＋Ｘ」より高いとき、正の値「＋
１」の情報データ信号Ｓ２０Ａ及びＳ２０Ｂを送出する
と共に、次式、 ＣＭＩ＜ＯかつＣＭ２＜−Ｘ→−■ ・・・・・・　（９） のように、第１比較入力ＣＭ１が負でかつ第２比較入力
ＣＭ２が負の基準値「一Ｘ」より低いとき、数値「−１
」の情報データ信号Ｓ２０Ａ及びＳ２０Ｂを送出する。

これに加えて比較回路７２は、（８）式及び（９）式の
入力条件以外の入力条件をもつ第１及び第２比較入力Ｃ
ＭＩ及びＣＭ２が到来したときにはこれを無視してそれ
以前の値を情報データ信号Ｓ２０Ａ及びＳ２０Ｂとして
送出し続ける．（８）式及び（９）式の条件の下に情報
データ信号Ｓ２０Ａ及びＳ２０Ｂを出力するのは、第１
０図（Ｂ）に示すように、ゼロクロス検出回路４２Ａ及
び４２Ｂに与えられるフィルタ出力Ｓ１９Ａ及びＳ１９
Ｂに十分大きな３次の高調波或分が含まれているような
場合には、フィルタ出力Ｓ１９Ａ及びＳ１９Ｂがその影
響を受けてゼロ点を横切るような状態が生ずるおそれが
あり、このような場合に比較回路７２において信号レベ
ルｒ−Ｘ」〜「＋Ｘ」の範囲に不感帯を設けることによ
り、当該正しくないゼロクロスを検出しないようにする
． 因に第１０図（Ａ）に示すように、３次の高調波戒分が
含まれていない理想的な場合には、現在のフィルタ出力
Ｓ１９Ａ及びＳ１９Ｂの信号レベルを表す第２比較入力
ＣＭ２に対して２サンプル周期分前のフィルタ出力Ｓ１
９Ａ及びＳ１９Ｂの信号レベルを表す第１比較人力ＣＭ
Ｉは、フィルタ出力Ｓ１９Ａ及びＳ１９Ｂが正しくゼロ
クロス点を負の信号レベルから正の信号レベルへ横切り
、又は正の信号レベルから負の信号レベルに横切れば、
それぞれ（８）式又は（９）式の条件を満足する状態が
得られることにより、第２比較入力ＣＭ２が正の基準値
「＋Ｘ」又は負の基準値ｒ−Ｘ」を超えたタイミングで
信号レベル「＋１」又は「−１」に遷移するような情報
データ信号Ｓ２ＯＡ及び３２０Ｂを得ることができる． こわ２に対して第１０図（Ｂ）の場合のように、第１及
び第２比較入力ＣＭ１及びＣＭ２が３高澗波或分の影響
を受けて＋″ｌコクロス点を横切った場合に＆ｊ、、（
８）式又は（９）式の条件を満足することができないこ
とにより当該第２比較入力ＣＭ２のタイミングで情報デ
ータ信号Ｓ２０Ａ及び３２０Ｂの信号レベルを遷移させ
な（ハようにできる。

かくして第６図について上述したように、８段の遅延囲
路ｆＪＩｔｃのディジタルバンドバスフィルタ４２Ａ及
び４２Ｂを適用した場合には、第５図？，こ示すよ・う
に、３次高調波威分Ｄ。を実用上十分に除去できないお
それがあり、当該３次高調波虎分Ｉ）！ｘがディジタル
バンドバスフィルタ４１Ａ及び４１Ｂを通遇したときこ
れをゼロクａス検出回路４２Ａ及び４２Ｂにおいて誤検
出するおそれがあるが、第９図の構戒のゼＯクａス検出
閘路４２Ａ及び４２Ｂを用いればこのおそれを有効に回
避し得る。

このようにしてゼロク目ス検出回ｉ４２Ａ及び４２Ｂか
ら得ｆ）れる情報データ信号Ｓ２ＯＡ及び３２０Ｂ　（
第１１図（Ａ））は、位相比較回路４４Ａ＆び４４Ｂの
カウント回路７５（第９図）にカウント制１１１信号と
して与えられるやカウント回路７５は情報データ信号５
２０Ａ及び３２０Ｂの立上り及び立下りに基づいて検出
パルスＳ４１（第ＩＦ図（Ｂ））を発生し、この検出バ
ルスＳ４１によ゛つて所定の周期１゛２の間論理「１」
レベルＣ立ち上がるカウンタ動作借号Ｓ４２（第１１図
（Ｃ））を発生し、その立１−り７，乙Ｊｌ：つて位相
比較体号Ｓ２２Ａ及び３２２Ｂと１／τ麩値制櫛型発振
（ｉ′！ｌ路４５Ａ及び４５ＢかＣ）与えられるパルス
列（第１１図（Ｄ））のパルス数を期間Ｔつの間カウン
トする。

ここでカウント回路７５は位相比較信号Ｓ２２Ａ及びＳ
２２Ｂのパルスを最大８個までカウントするようになさ
れ、８個以上のパルスが到来しかときには一旦ゼＱカウ
ントに戻ってカウントし欝すようになされている。

かくしてカウント回路７５はカウント動作伊−ＢＳ４２
（第１１図（Ｃ））が論理１０」レベルに？ち下がって
カウント動作を停止したとき、カウント値ｒ■，〜「７
」の値をもつカウント信号Ｓ４３を現在値換算回路７Ｇ
に与える。

現在｛ａ換算回路７６はカウント信号Ｓ４３として数値
デ・一タｒ■，一　ｒ７，が与えられたときこれを次式 Ｓ４　４＝　　｛（３４　３−４）→−０．５｝Ｘ２・
・・・・・　（１０） によって表される換算式によって現在値換算偉号Ｓ４４
に変換する， かくしてカウント信号＄４３が数値「０」、「１」、「
２」、「３」、ｒ４」、ｒ５，、「６」、「７」になっ
たときこれが「一７」、「一５」、ｒ＝３」、「一ｉ」
、「＋１」、「＋３」、「＋５Ｊ、「＋７」でなる現在
｛ｌ１！換算信号＄４４に変換される。

この現在値換算信号Ｓ４４は第１２図に示す換算値テー
ブルＴＡＢＬＥを構或する位相エラー換算回路７７に現
在値情報として入力される．位相エラー換算回路７７は
数値データｒ’７Ｊ〜「＋７」を変化範囲とする現在値
換算｛Ｍ　勺’　Ｓ　４４を、その変化の仕方に烏じで
数植データ１−１５」〜ｒ＋１５Ｊの変化幅を有する位
相エラ」言号Ｓ２３Ａ及びＳ２３Ｂに変換し、これによ
りカウント範囲が狭いカウント回路７５のカウント動作
結果によって得られたデータの変化範囲（すなわちｒｏ
」〜「７」）と、前回値保持回路７８から与えられる前
回値信号Ｓ４５どを換算条ぐｔとし７て格段的に広い変
化範囲（すなわちｒ　−１５，＋　”　ｒ＋１５Ｊ　）
をもつ位相エラー信号Ｓ２３Ａ及び８　２３Ｂへの換算
数を選定するようになされている．かかる＃Ｉ威の位相
比較回路４４Ａ及び４４Ｂにおいて、第１３図（Ａ）に
示すように前回の位相比較動作において位相エラー信号
Ｓ２３Ａ及び８２３Ｂの値が「＋ｌ」であったとすれば
、この値「＋１」が前回値保持回路７４に保持されてい
ることにより今回の位相エラー検出動作において前回値
信号Ｓ４５として位相エラー換算回路７７に与えられる
． このとき位相エラー換算回路７７は第１３図の換算値テ
ーブルＴＡＢＬＥにおいて前回値として「＋１」の欄が
指定され、これにより現在値が「−７」、「−５」、「
−３」、「−１」、「＋１」、「＋３」、「＋５」、「
＋７」になれば、これに応じて位相エラー信号Ｓ２３Ａ
及び３２３Ｂの値が「＋９」、「−５」、「−３」、「
一１」、「＋１」、「＋３」、「＋５」、「＋７」を取
り得る状態になる。

従ってこのときの位相比較動作範囲は、カウント回路７
５のカウント信号Ｓ４３が「１」、「２」・・・・・・
「７」になったとき現在値換算回路７６が現在値換算信
号Ｓ４４として「−５」、「−３」・・・・・・「＋７
」までの僅に換算することにより位相エラー換算回路７
７は位相エラー信号Ｓ２３Ａ及び３２３Ｂとして数値「
一５」、「−３」・・・・・・「＋７」の値を送出し得
る． これに加えてカウント回路７５のカウント量が最大カウ
ント値「７」を超えて最小カウント僅「Ｏ」に戻ったと
き、現在値換算回路７６は当該カウント信号３４３を数
値「−７」に換算して現在値換算信号３４４として位相
エラー換算回路７７に与えることにより、位相エラー換
算回路７７は数値「＋９」を位相エラー信号Ｓ２３Ａ及
びＳ２３Ｂとして送出する。

かくして位相比較回路４４Ａ及び４４Ｂはカウント回路
７５のカウント動作範囲「０」〜「７」に対応して位相
エラー量「−５」〜「＋９」の範囲の位相エラー信号Ｓ
２３Ａ及び３２３Ｂを送出することになる． ところでこのような位相比較動作をした結果、位相エラ
ー信号Ｓ２３Ａ及び３２３Ｂとして第１３図（Ｂ）に示
すように、数値「＋９」が前回値保持回路７８に保持さ
れた状態になると、次の位相比較動作は第１２図の換算
値テーブルＴＡＢ　ＬＥの前回値「＋９」の欄に示すよ
うに、カウント回路７５がカウント値「Ｏ」〜「７」ま
でのカウント信号Ｓ４３を送出したとき位相エラー信号
Ｓ２３Ａ及びＳ２３Ｂの値は当該前回値「＋９」を中心
として「＋３」〜Ｉ：＋１５Ｊに移動する．この実施例
の場合、位相エラー信号Ｓ２３Ａ及びＳ２３Ｂはその上
限値としてｒ＋１５Ｊに制限され、かしくてその後位相
エラー信号Ｓ２３Ａ及び３２３Ｂの値が上昇しても当該
上限値ｒ＋１５Ｊにおいて飽和する。

これに対して第１３図（Ａ）の範囲において位相比較動
作をした結果、前回値保持回路７８に第１３図（Ｃ）に
示すように、数値「−５」が保持されたときには、位相
比較回路４４Ａ及び４４Ｂはカウント回路７５がカウン
ト値「０」〜「７」のカウント信号Ｓ４３を送出したと
き、これに応じて位相エラー信号Ｓ２３Ａ及び３２３Ｂ
として数値ｒ−１３Ｊ〜「＋１」の位相比較動作範囲に
おいて位相比較動作する． さらにその結果前回値が第１３図（Ｄ）に示すように、
数値ｒ−１３４であったとすると、これに続く位相比較
動作においてカウント回路７５がカウント値「０」〜「
７」のカウント信号Ｓ４３を送出したとき、これに応じ
て位相エラー信号Ｓ２３Ａ及び３２３Ｂは数値ｒ−１５
４〜「−７」の範囲に位相比較動作範囲を移動させる。

このようにして位相比較回路４４Ａ及び４４Ｂにおいて
は、カウント回路７５のカウント信号Ｓ４３として同じ
カウント値の位相比較結果を得た場合であっても続いて
生ずる位相比較動作は、前回の位相動作において位相エ
ラー信号Ｓ２３Ａ及び３２３Ｂとして送出された前回値
を中心とする位相比較動作範囲に移動できることにより
、実質上位相比較範囲を一段と拡大することができ、し
かもその結果得ることができる位相エラー信号Ｓ２３Ａ
及び３２３Ｂの変化量に不連続を生じさせないように、
直線的な変化を生じさせることができる． このような直線的な変化は、当該位相エラー信号Ｓ２３
Ａ及び３２３Ｂを用いてディジタル信号処理回路４６Ａ
及び４６Ｂを介して数値制御型発振回路４５Ａ及び４５
Ｂを数値制御する際に不安定な動作を生じさせないよう
にし得、かくして安定なＰＬＬ引込み動作を実現できる
。

比較回路４４Ａ及び４４Ｂの位相エラー信号Ｓ２３Ａ及
び３２３Ｂはダイジクル信号処理回路４６Ａ′Ｂｌび４
６Ｂの１次亀み何け回路８１において所定の重み付けを
されｋ後１次加算回路８２に−Ｖえられると共に、２次
加算回路８３に与えられる。

２次加算回路８３の加算出力３２５は２次遅延回路８４
においてｌザンブリング周狗１だけ遅延された後２次加
算同路８３にフィー　ドバックされ、これにより２次加
賀回路８３は順次位相比較回路４４Ａ及び４４Ｂから専
えられる位相エラー信号Ｓ２３Ａ及びＳ２３Ｂの１−一
−クル積算値を表す加算出力Ｓ４５を送出する。

２次遅延回路８４から得られる加算出力Ｓ４５は２次重
み｛づけ回路８５を介して１次加算回路８２に供給され
、かくしてｌ次加算回路８２から現在の位相比較動作が
実行される前までの位相比較動作番こおげる１・−クル
位相エラー看に現在の位相比較動作による位相エラー景
を加算ｊ７た加算出力が得られ、これがフィードバック
データＳ２４Ａ及びＳ２４８として数値制御型発振回路
４５Ａ及び４５Ｂに供給される。

？値制御型発振回路４５Ａ及び４５Ｙ３は、、第１４図
に示すように、フィー　ドバックデータ２４Ａ及び２４
Ｂを数値制御回路８５に供給１−、これ（対応ずる７ビ
ツｌ・の数値制御４’Ａ号Ｓ５０を発生さ｛４−る。

数値制御信号Ｓ５０は２ビツ１・の選択信−ＷＳ５０Ａ
をセレクタ８６に供給すると共に、５ビツｌ・のべき数
信号Ｓ　５　Ｑ　Ｂをべき乗係数回１３８７に供給する
． セレクタ８６は、（９６〜１２７）人力端ニマスククロ
ツクＣＬＫを夛けると共に、１７２分周回路８８におい
てマスククロツクＣ　Ｌ　Ｋを１／２分周することによ
り得られる１／２分周クロツクＣＬＫ．，を（６４〜９
５）入力端に受け、さらにこの１７２分周ク｝コックＣ
Ｉ、ＫＩ，を１／２分周回路８９において分周して得ら
れる１７４分周クロツクＣＬＫ■を（３２〜・６３）大
力端に受け、さらにこの１７４分周ク口ツクＣ　Ｌ　Ｋ
　ａ，を１／２分周回路９０において分周して得られる
１／８分周クロツクＣＬＫ，．を（０〜３１）入力端に
受ける。

？くしてセ１／クタ８６に入力されるマスククロツクＣ
ＬＫ，１／２分周クロツクＣＩ，Ｋ．．、ｉ／４分周ク
ロツクＣＬＫ■及び１７８分周クＩコツク　ＣＬＫ　ａ
ｍぱ選択信号Ｓ５０Ａによって選択されて選択出力Ｓ５
１としてべき乗係数回路８７に与えられる． べき乗回９８７ば次式、 ？ように、２の３２乗根の値Ｘを数値制御回路８５から
与えられるべき数信号３５０Ｂによって人力されるべき
数ｎ（ｎｗＯ”■３１）によって次式Ｓ２　１Ａ　　（
３２　１Ｂ）＝ｘ”　　　　・・・・・・　（１２）の
ように、ｘｌｌのべき乗演算を実行してこの演算結果を
係数として選択出力Ｓ５１の周波数に乗算したと同様の
周波数ｆのパルス列信号を位相比較信号Ｓ２２Ａ及びＳ
　２　２　Ｂ，並びにＰＬＬ出力パルスＳ２　１Ａ及び
３２１Ｂとして送出する。

？１４図の構成、Ｉ．’：’．おいて、フィードバック
データＳ２４Ａ及びＳ２４Ｂは、数値「０」〜「１２７
」の範囲の値を取り得るようになされているのに対して
、数値制御回Ｂ８５はこれを４つの範囲、すなわち数値
ｒＱ，〜「３１」、「３２」〜ｒ６３」、「６４」へ■
ｒ９５Ｊ、「９６Ｊ〜ｒｌ２７　Ｊに分けて各範囲につ
いて指数関数的に変化する周波数ｆのパルス列信号でな
る位相比較信号Ｓ２２Ａ及びＳ２２Ｂを送出する． すなわちまずフィードバックデータ２４Ａ及び２４Ｂが
第ｉの範囲、すなわち数植ｒＱＪ−ｒ３１」のとき数値
制御回路８５は選択信号Ｓ５０Ａによってセレクタ回路
８６を（０〜３１）入力端を選択する状態に制御し、こ
れにより１７８分周クロツクＣＬＫ．．を選択出力Ｓ５
１としてべき乗係数問路８７に供給させる． これに加えて数値制御同路８５はフィードバックデータ
Ｓ２４Ａ及びＳ２４Ｂの内容が数値「Ｏ」〜「３１」の
いずれかであることに対応して当該数値ｎを表すべき数
信号３５０Ｂをべき乗係数回路８７に与えることにより
、１／８分周クロツクＣＬＫｓｍの周波数ｆ０に対して
次式、 ｒ＝ｘ”　　・　ｆ０ ・・・・・・　（１３） によって表され周波数ｆのパルス列信号を発生させてこ
れを位相比較信号Ｓ２２Ａ及びＳ２２Ｂとして数値制御
型発振回路４５Ａ及び４５Ｂから位相比較回路４４Ａ及
び４４Ｂのカウント回路７５（第９図）に与える。

かくして数値制御型発振回路４５Ａ及び４５Ｂは、第１
５図に示すように、Ｎ＝ｒＯ，〜「３１」の第１の範囲
において、位相比較信号Ｓ２２Ａ及び３２２Ｂのパルス
列信号の周波数ｆとして、１ｆ０から２ｆ．までの１オ
クターブ分の変化を３２段階（約１．０３倍のステップ
をもつ）に分けて指数関数的に変化させることができる
。

また数値制御回路８５はフィードバックデータＳ２４Ａ
及びＳ２４Ｂの値が数値「３２」〜「６３」になると、
選択信号Ｓ５０Ａによって１７４分周クロツクＣＬＫ４
ｍを選択させて選択出力３５１に送出させると共に、べ
き数信号３５０Ｂとして数値「Ｏ」〜「３ｌ」をべき数
係数回路８７に供給させる。

かくして数値制御型発振回路４５Ａ及び４５Ｂはフィー
ドバックデータＳ２４Ａ及びＳ２４Ｂの値Ｎが、第１５
図に示すように、「３２」〜「６３」の範囲になると、
１／４分周クロツクＣＬＫ４．の周波数２ｆ．からべき
数信号Ｓ５０Ｂによって表される３２段階の変化をする
ことにより１オクターブ高い周波数、すなわち４ｆ．の
周波数を有するパルス列でなる位相比較信号Ｓ２２Ａ及
び３２２Ｂを送出することかできる。

以下同様にしてフィードバックデータＳ２４Ａ及びＳ２
４Ｂが第１５図の数値Ｎ＝ｒ６３Ｊ〜「９５」の第３の
範囲になったとき、又は数値「９５」〜ｒｌ２７　Ｊの
第４の範囲になったとき、数値制御回路８５が１７２分
周クロツクＣＬＫ．．又はマスタクロックＣＬＫをセレ
クタ８６において選択させて選択出力Ｓ５１としてぺき
乗係数回路８７に供給させると共に、べき数信号３５０
Ｂとして数値「Ｏ」〜「３１Ｊをべき数としてべき乗係
数回路８７に与える。　　これにより、１／２分周クロ
ツクＣＬＫ．、又はマスタクロツクＣＬＫの周波数４ｆ
．、又は８ｆ．からそれぞれ３２ステップずつ指数関数
的に１オクターブ高い周波数８ｆ０、又は１６ｒ０にま
で変化するようなパルス列信号でなる位相比較回路Ｓ２
２Ａ及び３２２Ｂを数値制御型発振回路４５Ａ及び４５
Ｂの出力として送出させる。

第１４図の構戒によれば、フィードバックデータＳ２４
Ａ及びＳ２４Ｂとして直線的に変化する数値Ｎのデータ
が到来したとき、これを指数関数的に変化する周波数を
もつパルス列信号を発生できるようにしたことにより、
位相比較回路４４Ａ及び４４Ｂに与えられる情報データ
信号Ｓ２ＯＡ及び３２０Ｂの周波数がたとえ大幅にばら
ついたとしても、そのばらついた周波数範囲全体に亘っ
て容易に追従することができるような位相比較信号Ｓ２
２Ａ及びＳ２２Ｂを発生させることができる． 因に受信した情報データの周波数が大きく変動すること
により位相エラー信号Ｓ２３Ａ及び３２３Ｂが大きくな
ると、これに応じて位相比較的信号Ｓ２２Ａ及びＳ２２
Ｂが指数関数的に大きくなり、その結果位相ロック状態
からはずれるような変動が生ずると位相ロック状態への
引き込み動作が格段的に強まることにより引込み速度が
一段と高くなる。

（Ｇ４）情報データのブロック化 情報カード４（第２図）の情報メモリ１１に格納されて
いる情報データは、比較的小さい所定の情報量ずつの単
位ブロックデータにブロック化されて格納されており、
情報メモリ１１から情報データＳ１としてインピーダン
ス可変回路１４に送出する際に、各単位ブロックデータ
を所定の順序で繰り返し読み出すようになされている。

この実施例の場合、情報メモリ１１の情報データは、第
ｌ６図に示すように、４つの単位ブロックＢＬＫＩ〜Ｂ
ＬＫ４にブロック化され、各単位ブロックデー夕が２６
バイトの情報量をもつように？されている。

単位ブ口ツクデークＢＬＫＩ，Ｂｉ＝Ｋ２、Ｂ　Ｉ−Ｋ
　３　及びＢ　Ｉ−　Ｋ　４は１６バイ１・分のブロッ
クデータＤＡＴＡ．，、Ｄ　Ａ　Ｔ　Ａ　ｎ　ｚ、ＤＡ
ＴＡ■及、びＤＡＴＡ■を１’Ｌ、このブロックデ〜夕
に対して割り当てられたブ１コック番号を表ず２バイ１
一分のブロック番号データＤＦＩＮＩ　．．　Ｄｍｕｉ
　．．　Ｄ■、及びＤＩＩＩＭ４と、　　２バイト分の
誤り検出符号データＤ　ｒ：　ｌｌ（，　１、Ｌ）ｃ＋
ｉｃ，！、丁）　Ｉ：ｌｌＴ：ｌ．ｌ及びＤｃ，ｌｃｉ
＋を順次イ４加すると共に、フ１コツクデークＤ　Ａ　
Ｔ　Ａ　ｎ　＋、ＤＡＴＡｌｌ！、ＤＡＴＡ■及びＤＡ
ＴＡヮ，の先頭に当該カードに削り当てられたカード搦
号を表ず６バイ１・分の共通のカド番弓データＤ　Ｎｏ
がそれぞれ付加されている。

かくして各単位ブロックデータＢ　Ｌ　Ｋ　１〜ＢＬＫ
４は、それぞれ情報データを単独で伝送できるような情
報をもつようになされている。

情報メモリ１１の各単位ブロックデータＢ　Ｌ　Ｋ１＝
ＢＬＫ４を情報カ一ド４（第２図）から送出する際には
、情報メモリ１１は第１７図に示すように、単位ブロッ
クデータＢ　Ｌ　Ｋ　１、Ｂ　Ｉ，　Ｋ　２、Ｂ　Ｌ　
Ｋ　３及びＢＬＫ４をその順序で読み出してデー・クエ
ンコード回路１Ｇに供給し、各単位ブロックデータはデ
ータエンコード回路１６においてセキフーリテイコード
を含むヘツダデータＨをそれぞれ付加された後、バイフ
エーズ変澗ざれてインピーダンス可変回路１４に送出さ
れる． ここでデータエンコード回路１６は各単位ブｌコックデ
ータＢ　Ｌ　Ｋ　１、Ｂ　Ｔ−　Ｋ　２、Ｂ　Ｌ　Ｋ　
３及びＢＬ　Ｋ　４を読み出ず前に、アドＩ／スカウン
タ制御回路１７を介して゛アドレスカウンタ１３のカウ
ン｝・動作を一旦停止させた状態に制御し、この状態で
一・ツダデ・一タＨを付加するようになされている。

その結果情報カ一ド４は、それぞれへッダデータＨが付
加された単位ブ口ツクデータＢ　Ｌ　Ｋ　１、Ｂ　Ｌ　
Ｋ　２、Ｂ　１−　Ｋ　３及びＢ　Ｌ　Ｋ　４をその順
序で配列してなる１フレーム分のフレームデータ列Ｆ　
ＲＭを繰り返し連続的にダイボールアンテナ４Ｂから送
出する。

第１６図及び第１７図の構或によれば、伝送しようとす
る情報データを比較的少ないデータ餡の単位ブ１】ツク
データＢ　Ｌ　Ｋ　ｉ　−　Ｂ　Ｌ　Ｋ　４にブ１２ツ
ク化し、各単位ブロックデー夕ごと６こ独立的に伝送情
報データを伝送できるよう６こしたことにより、応答情
報信号Ｗ４を情報読取装置ｌに読み取らせる乙こつき、
情報データの読取速度及び読取精度を一段と高めること
ができる。

因乙こ応答信号処理回路６において応答情報信号Ｗ２を
受信する際に、応答情報信号Ｗ２の侶号１／ヘルが微弱
であること、情報カ一ド４が移動した場合には応答情報
信Ｍ−Ｗ２を安定に受信で閣なくなるおそれがあること
等の原因によって１フレーム分のフレームデータ列ＦＲ
Ｍの一部が受信できな（なったり、受信情報デ・一タに
誤りが発生したりした場合には、ｌ７１／−ム分のフレ
ームデータ列ＦＲＭのうちそれまで受信していた単位ブ
ロックデータＢＬＫＩ−ＢＬＫ４を有意情報としては使
用できないので廃棄し、その後正常な応答情報信号Ｗ２
が到来するのを待って改めて応答情報信号Ｗ２を受信し
始めるようにする必要があるが、当該再受信を正常受信
ができる最初の単位ブΩツクデータのタイ犬ングから受
信を開始することができる。

例えば第１８図（Ａ）に示すように、第１一第４の単位
ブロックデータＢＬＫＩ〜・Ｂ　Ｌ　Ｋ　４でなる１フ
レーム分のフレームデータ列ＦＲＭ．、ＦＲ　Ｍ−−＋
　、Ｆ　Ｒ　Ｍ．。，・・・・・・を連続的に伝送して
いる間に、ｍ番目のフレームデータ列ＦＲＭいの第２番
目の単位ブロックデータを応答信号処理回路６が正常に
受信できなかったとき、第１８図（Ｂ）において示すよ
うに、第３番目の単位ブロックデータから正常な受信が
できるようになれば、当該第３番目の単位ブロックデー
タから４つの単位ブロックデー夕をｍ番目のフ１／−ム
データ列ＦＲＭ，として取り込めば艮いこどになる。

これに対して第１８図（Ｃ）に示すように、１フレーム
分のフレームデータ列ごとに情報データを伝送しようと
する場合には、ｍ番目のフレームデータ列ＦＲＭ．（第
１８図（Ａ））の一部に正常な受信ができない状態が生
じたときには、次のフレームデータ列、すなわちｍ　−
ｔ−　１番目のフレームデー夕列ＦＲＭ．．，が到来す
るのを待たなければ正常な受信ができないことになる。

従って結局第１６図及び第１７図の構威によれば、情報
カード４から送出される応答情報信号Ｗ２の受信を単位
ブロックデータごとに受信できる分、効率良く情報を読
み取ることができる。

特にこの実施例の場合のように、搬送波として周波数が
２．４５　（ＧＨｚ）程度のマイクロ波を適用する場合
、第３図について上述したように、情報カード４と情報
読取装置１との間の距離に対応する位相量αに基づいて
受信信号がＯになるようないわゆるヌルボンイトが生ず
ることを避け得ないので、例えば情報カード４が一定速
度で移動しているような場合には情報カード４がヌルポ
イントを通過するごとに受信ができない状態に陥るおそ
れがあり、従って第１８図（Ｂ）に示すように、正常な
受信ができる状態になったときには直ちに当咳データを
取り込み得るようにできることにより、情報読取装１ｆ
１の情報読取動作を一段と効率良く、しかも読取精度を
高めることができる．（Ｇ５）ブロック情報データの合
或 情報読取装置１の応答信号処理回路６は第１６図及び第
ｌ７図について上述したように、ブロック化されて伝送
されて来る情報データをデータデコード回路５０Ａ及び
５０Ｂにおいてデコードしたとき、これをＣＰＵ５　１
によってワークメモリ５２に設けられているデータメモ
リＭＥＭ　（第１９図）に第２０図に示すプロックデー
タ合威処理手順を経て取り込んで行く． この場合データメモリＭＥＭはｊ枚の情報カード４から
読み取った情報データをそれぞれ別個に記憶する情報デ
ータメモリ部Ｍ１、Ｍ２・・・・・・Ｍｊを有し、各情
報データメモリ部Ｍ１、Ｍ２・・・・・・Ｍｊは１フレ
ームデータ列ＦＲＭとして読み取った４つの単位ブロッ
クデータＢＬＫＩ　１〜ＢＬＫＩ４、ＢＬＫ２　１〜Ｂ
ＬＫ２４・・・・・・ＢＬＫｊ　１〜ＢＬＫｊ４をそれ
ぞれデータ書込フラグＦｉｌ〜Ｆ１４、Ｆ２１〜Ｆ２４
・・・・・・Ｆｊｌ〜Ｆｊ４が付されたメモリエリアに
それぞれ記憶する。

単位ブロックデータＢＬＫＩＩ〜ＢＬＫ１４、ＢＬＫ２
　１〜ＢＬＫ２４・・・・・・ＢＬＫｊ　　１〜ＢＬＫ
ｊ４には、それぞれ読み取った情報カード４のカード番
号データＢＮＩ、ＢＮ２・・・・・・ＢＮｊと、タイマ
データＴＭＩ、ＴＭ２・・・・・・ＴＭｊとを記憶する
ようになされ、これによりデータ書込フラグＦ１１〜Ｆ
１４、Ｆ２１〜Ｆ２４・・・・・・Ｆｊｌ〜Ｆｊ４と共
に単位ブロックデータＢＬＫＩ　１〜ＢＬＫ１４、ＢＬ
Ｋ２　１−ＢＬＫ２４・・・・・・ＢＬＫｊ　１〜ＢＬ
Ｋｊ４を書き込み、伝送する際の管理データを形戒する
。

ブロックデータ構或処理手順（第２０図）において、Ｃ
ＰＵ５　１はステップＳＰＩにおいて当該処理手順を開
始した後、ステップＳＰ２においてデータメモリＭＥＭ
の管理データ、すなわちタイマデータＴＭＩ、ＴＭ２・
・・・・・ＴＭｊ、データ書込フラブＦｉｌ〜Ｆ１４、
Ｆ２１〜Ｆ２４・・・・・・Ｆｊ１〜Ｆｊ４をイニシャ
ライズすることにより論理ｒＱＪデータを書き込む． その後ＣＰＵ５　１はステップＳＰ３において、データ
合威許可信号ＣＳが論理ｒｌＪであるか否かを判断し、
否定結果が得られたとき（このことはデータ合威許可信
号ＣＳがｃｓ＝　ｒｏＪの状態にあってデータ合威禁止
状態にあることを意味する）　　ＣＰＵ５１は上述のス
テップＳＰ２に戻ってデータ合或許可信号ＣＳが論理「
１」　（このことはデータの合或処理に対する禁止が解
除されたことを意味する）になるのを待ち受ける。

この実施例の場合、ＣＰＵ５　１には外部からデータ合
或許可信号ＣＳが与えられ、その論理レベルが必要に応
じて切り換えられることにより、ＣＳ−　ｒＯＪになっ
たとき新たに受信した単位ブロックデータをデータメモ
リＭＥＭに書き込むことにより合戒することを禁止する
と共に、それまでにデータメモリＭＥＭに書き込まれて
いたデータを全て廃棄するような処理をなし得るように
なされている． ＣＰＵ５　１はステップＳＰ３において肯定結果が得ら
れたときステップＳＰ４に移って単位ブロックデータが
入力されたか否かの判断をする。

ここで現在交信している情報カード４があると、？ｉ　
Ｐ　Ｕ　５　１　６ｍはデータデコー・ド回路５０ＡＸ
Ｌ１：５０Ｂからデコー　ド出力３３　０Ａ又はＳ３０
Ｂとして第１７図に示すよ・うなブロックデー・ク列Ｆ
ＲＭが順次人力されて来る。

そこでＣＰＵ５　１は各単位ブ１コツク！−クＢ　ＬＫ
　１　＝　Ｂ　Ｌ　Ｋ　４に付されているヘッダデータ
ＨにＭついてステップＳＰ４の判断を実行する。

ここでｆｔ定結果が得られると、　ＣＰＵ５　１はステ
ップＳＰ５において各単位ブロックデータＢＬ　Ｋ　１
〜Ｂ　１−　Ｋ　４の誤り検出符号データＤ■Ｃ１・ｒ
−）ｃｉｃａ（第１６図）に基づいてデータに誤りが俯
いか否かの判断をする。

ここで肯定結果が得られると誤りなく各単位ブ０　ツク
７’−９　Ｂ　Ｌ　Ｋ　１−　Ｂ　Ｌ　Ｋ　４を受借し
たことを確認し得たことになり、ＣＰＵ５１は続いてス
テップＳＰ６以下の処理を実行することにより、単位ブ
ロックデータＢ　Ｌ　Ｋ　１−・Ｂ　Ｌ　Ｋ　４に基づ
いてブロックデータの合威処理を実行する。

これに対しＣステップＳＰ４又はステップＳＰ５におい
て盃定結果が得られると、ＣＰＵ５　１はデータの合或
処理をせずに−１二述のステップＳＰ３に戻る。

ＣＰＵ５　１はステップＳＰ６において現在取り込んだ
単位フ１コツクダークのうちからカード番号テ゛一夕Ｊ
）ＮＯと、データメモリＭＥＭのメモリ部Ｍ１〜Ｍ，ｉ
に書き込まれているカード番号データＢＮｌ”−ＢＮｊ
と比較して一致するメモリ部を選出すると共に、当ｓＳ
選出されたメモリ部のタイマデータＴＭＩ〜ＴＭｊが正
であることを確認する。

ここで否定結果が得られると、このことは、現在受信し
たブ１コツクデータＢＬＫＩ〜ＢＬＫ４を送出した情報
カ一ド４から過去所定の保持時間（二の実施例の場合０
．５　（ｓｅｃ　：ｌ　）の間にデータを受信したこと
がな（ハことを意味しており、このときＣＰＵ５　１は
ステップＳＰ７に移ってメモリ部Ｍ１〜ＭｊのうちにＴ
Ｍ．ｉ＝０　（ｊ＝１−Ｊ）のメモリ部があるか査かの
判断をする。

このステップＳＰ７の判断は、メモリ部Ｍｌ〜Ｍ　ｊの
うちからデータを保存するために使用されていないいわ
ゆる空レ１ているメモリエリアを探すことを意味Ｌ７、
肯定結宋が得ら４１，たときＣ　Ｐ　ｔＪ　５１はステ
ップＳＰ８に移って当該空いているメモリエリアのタイ
マデータＴＭ　ｊ　　（　Ｊ　＝　１〜．Ｊ　）として
保持時間データ「５０」を書き込み、これにより当該受
信した単位ブロックデータの書き込みを予約した状態に
なる。

これに対してステップＳＰ７において盃定結果が得られ
ると、このことは、メモリ部Ｍ　１　−Ｍ　ｊに空いて
いるメモリエリアがないことを意味し、このときＣ　Ｐ
　ｔＪ　５　１は当該受信した単位プロックデー夕を捨
てて上述のステップＳＰ３に戻る。

またステップＳＰ６において肯定結果が得られると、こ
のことは、過去に保持時間の間に当該更新している情報
メモリから単位ブロックデータＢＬ　Ｋ　１〜Ｂ　Ｔ−
　Ｋ　４を書き込んだメモリ部Ｍｊ　（ｊ＝１〜ｊ）が
あることを意味しており、このときＣＰＵ５　１ぱステ
ッフ゜ＳＰ８に移って当該メモリエリアのタイマデータ
ＴＭｊ（ｊ−１〜ｊ）に保持時間データ「５０」を書き
込むことにより、当該メモリエリアに新たに受倫した単
位ブＯツクデークＢ　Ｌ　Ｋ　１　＝−　Ｂ　Ｌ　Ｋ　
４を書き込むための予約状態にする。

この予約状態になったときＣＰｔＪ５１はステップＳＰ
９に移って当該選出したメモリ部Ｍｊ　（ｊ一１〜ｊ）
において、現在受信した単位ブロックデータＢＬＫｊ　
　（ｊ＝１〜４）に含まれるブロック番号データＤＩＩ
Ｎ最　（ｉ＝１〜４）に基づいて、当該ブロック番号デ
ータの４Ｉ　ｉに相当するデータ書込フラグＦｊｉ（ｊ
＝１〜ｊ，ｉ＝１−４）が「０」であるか否かの判断す
る。

ここで肯定結沫が得られると、このことは、当該ブロッ
ク番号ｉのメモリエリアにブロックデータＢＬＫｊ　ｉ
　　（ｊ＝１〜ｊ、１−１〜４）が書き込まれていない
ことを意味し、このときＣ　Ｐ　Ｕ　５１はステップＳ
ＰＩＯに移って当該ブロック番号ｉのブロックデータメ
モリエリアに現在受信した単位ブロックデー夕を書き込
み、かつデータ書込フラグＦｊｉに「１」をセットする
。かくしてＣＰＵ５　１は現在受信した単位ブロックデ
ータＢ　Ｉ，Ｋｉ（ｉ＝１〜４）を、送出された情報カ
ード４について選出されたメモリエリアに書き込んだ状
態にすることができる． これに対してステップＳＰ９において否定結果が得られ
ると、このことは、当該選出したメモリエリアに既に同
じ情報カードの同じ単位ブロックデータが書き込まれて
いたことを意味し、このときＣＰＵ５　１は新たなデー
タの書込処理をせずに上述のステップＳＰ３に戻る． 続いてＣＰＵ５　１はステップＳＰＩＩにおいて当該選
出したメモリ部ＭＪ（ｊ−１〜ｊ）のデータ書込フラグ
Ｆｊｌ〜Ｆｊ４　（ｊ＝１〜ｊ）が全て論理「１」レベ
ルになったか否かの判断をする．ここで否定結果が得ら
れると、このことは、現在交信している情報カード４か
ら全ての単位ブロックデータＢＬＫＩ、ＢＬＫ２、ＢＬ
Ｋ３、ＢＬＫ４をデータメモリＭＥＭに取り込んでいな
いことを意味し、このときＣＰＵ５　１は上述のステッ
プＳＰ３に戻って未だ受信していない単位ブロックデー
タについてこれを受信してデータメモリＭＥＭに書き込
む処理を実行できるように準備する．これに対してステ
ップＳＰＩＩにおいて肯定結果が得られると、このこと
は現在交信している情報カード４から全ての単位ブロッ
クデータＢＬＫ１、ＢＬＫ２、ＢＬＫ３、ＢＬＫ４をデ
ータメモＩＪ　Ｍ　Ｅ　Ｍに取り込むことができたこと
を意味し、従ってブロックデータの合成が終了したこと
を意味する。

このときＣＰＵ５　１はステップＳＰ１２に移って合威
されたフレームデータをデータ伝送回路５４に伝送した
後、上述のステップＳＰ３に戻ることにより新たな単位
ブロックデータの到来を待ち受ける状態になる． 第１９図及び第２０図の構威において、ＣＰＵ５１は新
たなブロックデータが入力されるごとにこれをステップ
ＳＰ４においてｔｉ認し、ステップＳＰ５においてデー
タ誤りがないことを確認した後、当該受信した単位ブロ
ックデータのカード番号及びブロック番号に基づいて、
データメモリＭＥＭに受信したカード番号と同じカード
番号のデータがある場合当該メモリエリアを選出する（
ステツプＳＰ６、ＳＰ８）．そして選出したメモリ部Ｍ
Ｊにおいて受信した単位ブロックデータのブロック番号
と同じブロック番号のデータ書込フラグＦｊｉの内容を
見て、データが書き込まれていないとき現在受信した単
位ブロックデータを書き込み（ステップＳＰ９、ＳＰ　
１　０）　、これに対して既にデータが書き込まれてい
るときには新たに受信したデータを捨てる． また受信した単位プロックデー夕のカード番号Ｄ８。と
同じカード番号のデータがデータメモリＭＥＭに書き込
まれていないときには、空いているメモリ部ＭＪ　（ｊ
−１〜ｊ）を選出して当該メモリ部に受信した単位ブロ
ックデータを書き込むのに対して、空いているメモリエ
リアがないときには現在受信したブロックデータをデー
タメモリＭＥＭに書き込まずに捨てるようにする．かく
して受信した単位ブロックデー夕がもつカード番号デー
タＤ　Ｎｏについて、１フレーム分のデータすなわち４
つのブロックデータを全てデータメモリＭＥＭに書き込
んだとき、これをデータ書込フラグＦｊｉによって確認
して（ステップＳＰ１１）、当該受信した単位ブロック
データの合或を終了する。

以上の構或によれば、複数の情報カード４から複数のブ
ロックデータにブロック化してなる情報データが順次伝
送されて来たとき、これを合或することにより受信した
情報データを確実に再現することができる。

？Ｇ６〉他の実施例 （１）　　第１６図及び第１７図の実施例においては、
カード番号データＤＮＯ、　ブロックデータＤＡＴＡ■
〜ＤＡＴＡ■、　ブロック番号データＤ　ｌｕｌｌ〜Ｄ
ＩｌＮ４及び誤り検出符号データＤ　ＣＲＣＩ　−　Ｄ
　ＣＲＣ４でなる単位ブロックデータＢＬＫＩ〜ＢＬＫ
４に対してそれぞれセキュリティデータをもつヘッダデ
ータＨを付けて１フレーム分のフレームデータＦＲＭと
して伝送するようにした場合について述べたが、セキュ
リティデータをヘッダデータＨに入ることに代え、又は
これに加えて、カード番号データｐ＋＋ｏにセキュリテ
ィデータを入てイ云送ずイ，よ）Ｃ７、”、しでも良い
。

（２）」述の実施例においでも，ヱ、、本髭明くＩ↑＃
ｉ”Ａｔノ！　−ｉ゛にー）い゛こ通用した場合につい
て述べたが、＊’ｊＤ１リ１は、−オｔ６、一眼１っず
、要は級りｌ！ｊ　＋−／情報ｊ・−；う゛は，　＝？
：出７ｊ−る拍報汽｛から当該δ′轄七デー・−イ゛苓
読♂ｒ取イ’　ｔ＋２　’？：＋１５，二広　＜ｉｊ’
ｆＪ↑１コｔ’　；５　　、了　。！４：　ブ）べ−Ｚ
’Ｆ　Ａ　　と６、１（３）第１　４　’Ｉ，２ｉの実
施イ列の３品合１，：；二、゜７スク・二川ス・＞１　
．＜（”（：　Ｌ　Ｋを３段を１／２分周１”ｌ　Ｍ　
ｔ３　Ｂ、８９及び９０に、｝ミつて分周ずるよう＾こ
１、，たが、分間比ｊ，、（これ乙二１服Ｉ′：−ず、
必要乙ご応（二で変甲ｌ、得る。

またべき乗係数回路８７０べき乗数０　＝−・３１及び
’！　（？）　４１１　１よ、、これを必要に応１：：
て変更し得る。

（４）第１４図の実施例の場合、フィードバックデータ
Ｓ２４Ａ及びＳ２４Ｂから位相比＄２信号３′；′２Ａ
及びＳ２２Ｂへの変換演算を、ハ・−１・的１−段し、
＝よ一丁で実行したが、これをソフト的手段によ゛一）
で実行するよ・うにしでも良い。

Ｆｉ発四〇）効果 上述のように本発明１之よれは、情報データ送出凋から
送出される情報データをＰ　Ｌ　Ｌ回路部の追従動作状
態を表ずＰＬ　Ｉ−出ノＪバルスｔ，“二よつ′７：駆
動されるアノログ７，・′ディジタル変換回路、ディジ
タルバンドパスブイルタを通！；　７：　Ｐ　Ｔ，　Ｌ
　Ｉｌ！．！ｌ路部に取り込むよっに１６たごとにより
、Ｐ　Ｌ　Ｌ回路部の自走発振状態？，こおいてアナｌ
：ｌＪグ７／゛′ディジタル変摸［：）１路及びデｆ・
゛２タルバンドバスフィルタを動作さ→４・るＰ　Ｉ−
　ｉ一出力パルスの闇波諌（がｉ”　Ｌ　Ｌ．．回路部
の１１走発振状態（８二応１二て浮動１るごとを有効ｒ
利用１、２てスキャン動作さゼ′るようｒ１−たことＬ
汀より、ＦＬ．　Ｔ−．回路部を情報チ一一一夕信号ｑ
）周波数（７こ高連度ζ．一引き込ませることができる
５、

【図面の簡単な説明】

第１図は本発明による情報読取装置の一実施例を示すブ
ロック図、第２図因、情報カー　ドの構或を示すブＩ−
Ｉツク簡、第３図は第１レｉｉレ“）　ｌ−ｒ−バスフ
１゛ルタ３４Ａ及ひ３４Ｂのフィルタ出力を示す４７ｆ
Ａ”％’１波形図、第４図は第１図の応答信月処理回路
６の↑Ｉ′ｆ報データ復調動作を示すイ３号波形図、鮎
？］図は弟ｊじくｌのディジタルバンドハスノイルタ゛
４１Ａｇび４１Ｂの周波ａ特性を示−４特１１一曲線図
、第６鎮１ムス颯ｌ１３ｉ　（Ｊ）ディジタルハンドバ
スフィルタ４１Ａ及び４１Ｂの構成を示す接綺ｔ．ｏｆ
，弟７図１，ｉ′やのスキャ・ン幼作の説明に供する特
性曲線図、第６図はそのリンギング波形発生防止効果の
説明に供する信号波形図、、第９図は第１図のＰＬＬ回
路部４３Ａ及び４３Ｂの詳細構成を示ずブＵツク図．、
第１０ビ＜ｊ　ｆ＋Ｊ：第９図のゼロクロス検２１４削
路４２八及び４２Ｂの動作の説明に供する信号波形図、
第１１図は第９図のカウント回路７５における位相ヲｔ
−出動作の説明に供する信号波形図、第１２図ほ第９図
の位相Ｊラー換Ｘ回路の換３Ｅ値テーブルをふす図表、
第１３図はその位相比較動作範囲の移動＠作の説明に供
する路線図、第ｌ４図は第９図の数俤制御型発振回路Ｏ
詳細構威を示すブロック図、第１５図はその数値周波数
変換特性を示す特性曲線図、第１６図及び第１７図は情
報データのブロック化の説明に供する略線図、第１８図
はブロック化の効果の説明１．；−．　｛共ずる略線｝
スｉ，’７５　１　９図はデータメモリの構威を示す図
表、第２０図はブ「１ツクデータの合成処理手１頓を示
ずノＬｌ−チヤ−１・、第２１図むよ情報冫５−ド読取
システｊ，を示ずブ匂ツク図、第２２図は従来の情報カ
ー　ドの梢威を示すフロック図である。 １・・・・・・・情報読取装翁、２・・・・・・廠答要
求信号発住回路、４・・・・・情報カード、６・・・・
・・応答信号処理回路、２１Ａ、２１Ｂ・・・・・・第
１系列、第２系列１ｉｅｅ　′Ａ信号取込同路、２ＩＣ
・・・・・・データ処理部、３２八、３２Ｂ・・・・・
・位相シフ｝回路、３３Ａ、３３Ｂ・・・・・混合回路
、４０Ａ、４０Ｂ・・・・・・アナログ／ディジタル変
換回路、４１Ａ，４１Ｂ・・・・・・ディジタルバンド
バスフィルタ、４２Ａ，４２Ｂ・・・・・・ゼロクロス
検出回路、４３Ａ、４３Ｂ・・・・・・Ｐ　Ｌ　Ｌ回路
部、４４Ａ、４４Ｂ・・・・・・位相比較回路、４５Ａ
、４５Ｂ・・・・・・数値制御型発振回路、４６Ａ、４
６Ｂ・・・・・・ディジタル信号処理回路、５１・・・
・・・ＣＰＵ、５２・・・・・・ワークメモリや ＮＳ／′）Ｆ ５′／うＡ 革 ３ 反 Ｋｌ Ｄ２７　ｆ）ｔｒ 通遇ｑｉ久Ｏス％ｑ’／劾采 茶　７　白 ゛，ギンｒ＊弗Ｏセ主乃」Ｌ 債扱データｎ復９ｉｔｙ！＋ 蔓 ４ 目 ＝ｊ２ＩＮ４２Ｂ）テ′イジグルバンドノＹスフィルタ
ぞイジゲ２】レバンドバスフィルタＯ構族椙 ０ 臼 イＸ相上Ｕ≠ζ０　万シさ−／）位相検８う１１ブフイ
乍茶ｉｉ　回 数徨−ＪＩＫ数変換者住 椿ｌ５　図 １立ネ呂毘蚊φ刊丁範荏呂ｔつ１＋量力夢 ｌ３ 回 １じ（イ１１　Ｓ’ｌ　Ｈ　”！！．　・５ｔ５＃Ｄ　
Ｔｈ／）＃　ｔ’ｒＦＪ　構，Ｎ茶 ｌ４ 閏 情名失テ゛一夕／）揖広二 躬ｌ６目 フレームテ“一タＯ送−ｔ テ“−メメそりの構威 弔 Ｉ９ 厠

Claims (1)

1. 【特許請求の範囲】 搬送波を伝送情報データによつて変調して得た伝送情報
   データ信号を情報読取装置に伝送し、当該伝送情報デー
   タ信号から上記伝送情報データを抽出する情報読取シス
   テムにおいて、 上記伝送情報データ信号をサンプリングしてディジタル
   変換出力に変換するアナログ／ディジタル変換回路と、 上記ディジタル変換出力に含まれている上記伝送情報デ
   ータのデータ伝送レートに対応する周波数通過帯域を有
   するディジタルバンドパスフィルタと、 上記ディジタルバンドパスフィルタのフィルタ出力に含
   まれている上記伝送情報データのデータ伝送レートに対
   応する周波数信号に位相ロック動作するフエーズロツク
   ドループ回路部と を具え、上記フエーズロツクドループ回路部の位相ロッ
   ク状態に応じて周波数が変化する位相ロック出力パルス
   によつて上記アナログ／ディジタル変換回路及びディジ
   タルバンドパスフィルタを駆動する ことを特徴する情報読取装置。