JPH0287188A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH0287188A JPH0287188A JP63238502A JP23850288A JPH0287188A JP H0287188 A JPH0287188 A JP H0287188A JP 63238502 A JP63238502 A JP 63238502A JP 23850288 A JP23850288 A JP 23850288A JP H0287188 A JPH0287188 A JP H0287188A
- Authority
- JP
- Japan
- Prior art keywords
- period
- display
- signal
- lines
- shift clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 31
- 230000003287 optical effect Effects 0.000 abstract 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- WKKNCBFGLHEOCW-UHFFFAOYSA-N 4-[2-(4-sulfamoylphenyl)iminohydrazinyl]benzenesulfonamide Chemical compound C1=CC(S(=O)(=O)N)=CC=C1NN=NC1=CC=C(S(N)(=O)=O)C=C1 WKKNCBFGLHEOCW-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- CVRXLMUYFMERMJ-UHFFFAOYSA-N N,N,N',N'-tetrakis(2-pyridylmethyl)ethylenediamine Chemical compound C=1C=CC=NC=1CN(CC=1N=CC=CC=1)CCN(CC=1N=CC=CC=1)CC1=CC=CC=N1 CVRXLMUYFMERMJ-UHFFFAOYSA-N 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、例えばプラズマデイスプレィ等のマトリク
ス表示装置の表示制御装置に関する。
ス表示装置の表示制御装置に関する。
[発明の概要]
この発明は、マトリクス表示装置に、その表示行数より
も少ない行数の画面を表示しようとする場合に、表示に
供さない行電極数に等しい数の空送り用シフトクロック
を発生する空送り期間を、空送り用シフトクロックの数
を可変可能として設定する信号を発生する手段を設け、
空送り用シフトクロックにより行送りをすると共に、空
送り期間では表示を行わないようにして、表示装置の表
示行数より任意の行数だけ少ない画面を、常に表示パネ
ルの上下方向の任意の位置、特に中央に表示できるよう
にしたものである。
も少ない行数の画面を表示しようとする場合に、表示に
供さない行電極数に等しい数の空送り用シフトクロック
を発生する空送り期間を、空送り用シフトクロックの数
を可変可能として設定する信号を発生する手段を設け、
空送り用シフトクロックにより行送りをすると共に、空
送り期間では表示を行わないようにして、表示装置の表
示行数より任意の行数だけ少ない画面を、常に表示パネ
ルの上下方向の任意の位置、特に中央に表示できるよう
にしたものである。
「従来の技術〕
複数の行電極と複数の列電極とが互いに直行するように
配列され、画電極の交点に画素が配置されたマトリクス
表示装置が知られている。
配列され、画電極の交点に画素が配置されたマトリクス
表示装置が知られている。
第4図はマトリクス表示装置の一例としてのプラズマデ
イスプレィのドライバ一部の構成の一例を示すものであ
る。
イスプレィのドライバ一部の構成の一例を示すものであ
る。
同図で、XO,Xi、X2.、、、X (M−1>は列
電極で、例えばM=640ある。また、YO。
電極で、例えばM=640ある。また、YO。
Yl、Y2.、、、Y (N−1)は行電極で、図の例
ではN=480ある0両電極の交点が画素(ビクセル)
となる。
ではN=480ある0両電極の交点が画素(ビクセル)
となる。
1は列シフトレジスタで、図の例では640段のレジス
タからなる。2は、このシフトレジスタ1の各段の出力
をラッチする゛640段分のラッチ回路である。3は、
このラッチ回路2の各段の出力をそれぞれ列電極に供給
するための列駆動回路である。
タからなる。2は、このシフトレジスタ1の各段の出力
をラッチする゛640段分のラッチ回路である。3は、
このラッチ回路2の各段の出力をそれぞれ列電極に供給
するための列駆動回路である。
4は行シフトレジスタで、図の例では480段のレジス
タからなる。5は、この行シフトレジスタの各段の出力
をそれぞれ行電極に供給するための行駆動回路である。
タからなる。5は、この行シフトレジスタの各段の出力
をそれぞれ行電極に供給するための行駆動回路である。
6は、行を駆動するパルスであるマーク信号を発生する
ためのレジスタである。
ためのレジスタである。
この種のマトリクス表示装置で、ラスタースキャン型の
陰極線管用の信号を受けて表示を行う場合のインターフ
ェイス信号は、一般に、垂直同期信号VD(第5図A)
、水平同期信号HD(同図B1画素データ、画素データ
の発生期間に同期する表示タイミング信号DSPT(同
図c)、画素データ周期の画素クロックがらなっている
。
陰極線管用の信号を受けて表示を行う場合のインターフ
ェイス信号は、一般に、垂直同期信号VD(第5図A)
、水平同期信号HD(同図B1画素データ、画素データ
の発生期間に同期する表示タイミング信号DSPT(同
図c)、画素データ周期の画素クロックがらなっている
。
表示タイミング信号DSPTは、第5図Cに示したよう
に、垂直ブランキング期間を除く垂直表示期間内でのみ
発生し、表示データ領域である水平期間内の画素データ
発生期間のみローレベル(以下、このローレベル期間を
アサート期間という)となる信号である。したがって、
この表示タイミング信号DSPTは、表示領域期間と一
致しており、この表示タイミング信号DSPTを検知し
て、その時のデータを表示する。
に、垂直ブランキング期間を除く垂直表示期間内でのみ
発生し、表示データ領域である水平期間内の画素データ
発生期間のみローレベル(以下、このローレベル期間を
アサート期間という)となる信号である。したがって、
この表示タイミング信号DSPTは、表示領域期間と一
致しており、この表示タイミング信号DSPTを検知し
て、その時のデータを表示する。
すなわち、列シフ1−レジスタ1には、入力端子7を通
じて画素データか供給されると共に、入力端子8を通じ
て画素クロックか画素データのシフトクロックSCXと
して供給され、このシフトクロックSCXにより画素デ
ータか順次シフトレジスタ1に転送される。これは、表
示タイミング信号DSPTのアサート期間のみで行われ
る。
じて画素データか供給されると共に、入力端子8を通じ
て画素クロックか画素データのシフトクロックSCXと
して供給され、このシフトクロックSCXにより画素デ
ータか順次シフトレジスタ1に転送される。これは、表
示タイミング信号DSPTのアサート期間のみで行われ
る。
シフトレジスタ1に転送された1行分の画素データは、
入力端子9を通じて供給される行シフトクロックSCY
によってうy子回路2にラッチされる。この行シフトク
ロックSCYは、第5図りに示すように水平同期信号に
同期した信号であるか、垂直同期信号VDか入力された
後、表示タイミング信号DSPTのアサート期間が検知
されるまでの期間、すなわち垂直同期信号のバックポー
チの期間は発生しないようにされている。
入力端子9を通じて供給される行シフトクロックSCY
によってうy子回路2にラッチされる。この行シフトク
ロックSCYは、第5図りに示すように水平同期信号に
同期した信号であるか、垂直同期信号VDか入力された
後、表示タイミング信号DSPTのアサート期間が検知
されるまでの期間、すなわち垂直同期信号のバックポー
チの期間は発生しないようにされている。
ラッチ回IJ@2からの1行分の画素データは、列駆動
回路3を介して列電極XO,XI、X2゜に供給され、
これら列電極が駆動される。すると、後述するように、
マーク信号か供給されている行電極との交点のうち、列
駆動回路3の出力で黒以外の輝度データが出力されてい
る交点が発光する。
回路3を介して列電極XO,XI、X2゜に供給され、
これら列電極が駆動される。すると、後述するように、
マーク信号か供給されている行電極との交点のうち、列
駆動回路3の出力で黒以外の輝度データが出力されてい
る交点が発光する。
シフトレジスタ1からラッチ回路2にラッチされた後1
列電極が駆動されることになるので、発光は、画素デー
タの入力時点に対し、時間的に1行分遅れる。
列電極が駆動されることになるので、発光は、画素デー
タの入力時点に対し、時間的に1行分遅れる。
一方、行側の駆動は次のようになる。垂直同期信号VD
が端子10を通じてレジスタ6に供給される。また、端
子11を通じ、さらにオアゲート12を通じて垂直同期
信号のパルス幅期間内において、ロードパルスLPがこ
のレジスタ6に供給される。また、端子13を通じた行
シフトクロックSCYがオアゲート12を通じてこのレ
ジスタ6に供給される。このレジスタ6の出力は行シフ
トレジスタ4に供給される9行シフトレジスタ4には、
行シフトクロックscYが供給されている。
が端子10を通じてレジスタ6に供給される。また、端
子11を通じ、さらにオアゲート12を通じて垂直同期
信号のパルス幅期間内において、ロードパルスLPがこ
のレジスタ6に供給される。また、端子13を通じた行
シフトクロックSCYがオアゲート12を通じてこのレ
ジスタ6に供給される。このレジスタ6の出力は行シフ
トレジスタ4に供給される9行シフトレジスタ4には、
行シフトクロックscYが供給されている。
したがって、垂直同期信号VDが入力されてがら最初の
シフトクロックSCYが到来すると、第1行電極YOに
マーク信号が供給され、この行電極YOが駆動される。
シフトクロックSCYが到来すると、第1行電極YOに
マーク信号が供給され、この行電極YOが駆動される。
以下、行シフトクロックSCYによって、1行づつマー
ク信号が供給される行電極が移動する。こうして、行シ
フトクロックscyによって、打電f!yo〜Y479
まで順次走査され、1画面分が表示される。
ク信号が供給される行電極が移動する。こうして、行シ
フトクロックscyによって、打電f!yo〜Y479
まで順次走査され、1画面分が表示される。
[発明が解決しようとする課題]
上述のようなマトリクス表示装置では、陰極線管の走査
ライン数に相当する表示行数は、行電極数により物理的
に固定されている。ところが、0All器などのデイス
プレィとして用いられる場合、画面の表示行数が、マト
リクス表示装置の表示行数よりも少ないことがある。こ
のように画面の行数が少ない画像信号を前述したような
従来のマトリクス表示装置に供給すると、画像は表示パ
ネルの上側に詰まったものとなり、下側には無意味なデ
ータが表示されてしまう。
ライン数に相当する表示行数は、行電極数により物理的
に固定されている。ところが、0All器などのデイス
プレィとして用いられる場合、画面の表示行数が、マト
リクス表示装置の表示行数よりも少ないことがある。こ
のように画面の行数が少ない画像信号を前述したような
従来のマトリクス表示装置に供給すると、画像は表示パ
ネルの上側に詰まったものとなり、下側には無意味なデ
ータが表示されてしまう。
しかも、マーク信号が行シフトレジスタ4の最終段のレ
ジスタから掃き出される前に、次の画面の垂直表示期間
が始まると、同時に2本の行を極にマーク信号が供給さ
れることになり、マトリクス表示パネルの下部に画面の
上部のコピーが表示されてしまい見苦しい。
ジスタから掃き出される前に、次の画面の垂直表示期間
が始まると、同時に2本の行を極にマーク信号が供給さ
れることになり、マトリクス表示パネルの下部に画面の
上部のコピーが表示されてしまい見苦しい。
マトリクス表示装置の表示パネルの表示行数よりも少な
い行数の画面をマトリクス表示パネルに表示させる場合
、表示画面は中央に在ったほうが見栄えが良い、そして
、表示に供しない行は、無意味な表示を行わないように
することが望ましい。
い行数の画面をマトリクス表示パネルに表示させる場合
、表示画面は中央に在ったほうが見栄えが良い、そして
、表示に供しない行は、無意味な表示を行わないように
することが望ましい。
そこで、次のようにすることが考えられる。
例えば、マトリクス表示装置のパネルサイズの行数が4
80であるときに、400行しかない画面を上下方向の
中央に表示する場合を考えると、この場合には、表示位
置を40行下げ、上部40行と下部40行で表示を行わ
ないようにすれば良い。
80であるときに、400行しかない画面を上下方向の
中央に表示する場合を考えると、この場合には、表示位
置を40行下げ、上部40行と下部40行で表示を行わ
ないようにすれば良い。
このためには、非表示領域である垂直表示期間の直前に
おいて、表示タイミング信号DSPTに、40行分のア
サート期間を形成し、この垂直表示期間の直前のアサー
ト期間において、行シフトクロックSCYを40発発生
させることが考えられる。
おいて、表示タイミング信号DSPTに、40行分のア
サート期間を形成し、この垂直表示期間の直前のアサー
ト期間において、行シフトクロックSCYを40発発生
させることが考えられる。
この場合に、インターフェイス信号として供給される水
平同期パルス数が、マトリクス表示パネルの行数に満た
なければ、水平同期パルスよりも速い周期のパルスを、
その40発の行シフトクロックとして得るようにする。
平同期パルス数が、マトリクス表示パネルの行数に満た
なければ、水平同期パルスよりも速い周期のパルスを、
その40発の行シフトクロックとして得るようにする。
そして、この40行分のシフトの間、無意味な表示が現
れないように、画像データを「黒」にするか、あるいは
、列または行駆動回路3または5をディスエーブルとし
て列または行電極の一方または双方にデータか供給され
ないようにする。
れないように、画像データを「黒」にするか、あるいは
、列または行駆動回路3または5をディスエーブルとし
て列または行電極の一方または双方にデータか供給され
ないようにする。
表示パネルの下部の部分の余りの40行に対しては、同
様にして、次の垂直同期信号が到来する前までにマーク
信号を掃き出すようにする行シフトクロックを発生させ
ると共に、その余りの行の期間は、画像データを「黒」
にするか、列または行電極の一方または双方にデータが
供給されないようにする。
様にして、次の垂直同期信号が到来する前までにマーク
信号を掃き出すようにする行シフトクロックを発生させ
ると共に、その余りの行の期間は、画像データを「黒」
にするか、列または行電極の一方または双方にデータが
供給されないようにする。
しかしながら、このように表示タイミング信号を変更す
ると、表示タイミング信号は、表示領域に一致しなくな
り、表示制御が複雑となる。すなわち、マトリクス表示
装置へのインターフェイス信号である表示タイミング信
号か変更されるため、マトリクス表示装置も大幅な構成
の変更が必要となる。
ると、表示タイミング信号は、表示領域に一致しなくな
り、表示制御が複雑となる。すなわち、マトリクス表示
装置へのインターフェイス信号である表示タイミング信
号か変更されるため、マトリクス表示装置も大幅な構成
の変更が必要となる。
また、マトリクス表示装置に表示しようとする画面の行
数は一定とは限らず、種々の行数が考えられる。この種
々の行数が、マトリクス表示装置の表示行数よりも少な
い場合に、その行数の少ない画面のそれぞれに全て適応
するようにするためには、垂直表示期間の前の期間にお
いて発生する行シフトクロックの数をその表示行数に応
じて変える必要がある。しかし、上述のように表示タイ
ミング信号に、非表示領域期間においてもアサート期間
を設けて、そのアサート期間に必要数のシフトクロック
を発生させるようにすることは、なかなか困難であり、
そのための構成が複雑になる。
数は一定とは限らず、種々の行数が考えられる。この種
々の行数が、マトリクス表示装置の表示行数よりも少な
い場合に、その行数の少ない画面のそれぞれに全て適応
するようにするためには、垂直表示期間の前の期間にお
いて発生する行シフトクロックの数をその表示行数に応
じて変える必要がある。しかし、上述のように表示タイ
ミング信号に、非表示領域期間においてもアサート期間
を設けて、そのアサート期間に必要数のシフトクロック
を発生させるようにすることは、なかなか困難であり、
そのための構成が複雑になる。
この発明は、以上のような欠点を回避できる表示制御装
置を提供しようとするものである。
置を提供しようとするものである。
[課題を解決するための手段]
この発明による表示制御装置は、
複数の行電極と複数の列電極との交点に画素が配置され
たマトリクス表示装置の表示をコントロールするもので
あって、行電極を所定周期のシフトクロックに基づいて
順次駆動する表示制御装置において、 表示に供さない行電極数に応じた数の空送り用シフトク
ロックを発生する空送り期間を、空送り用シフトクロッ
クの数を可変可能として設定する空送り期間信号を発生
する手段を設け、空送り用シフトクロックに基づいて空
送り期間において行電極を駆動させると共に、空送り期
間は表示をしないようにする。
たマトリクス表示装置の表示をコントロールするもので
あって、行電極を所定周期のシフトクロックに基づいて
順次駆動する表示制御装置において、 表示に供さない行電極数に応じた数の空送り用シフトク
ロックを発生する空送り期間を、空送り用シフトクロッ
クの数を可変可能として設定する空送り期間信号を発生
する手段を設け、空送り用シフトクロックに基づいて空
送り期間において行電極を駆動させると共に、空送り期
間は表示をしないようにする。
また、空送り用シフトクロックは、画像信号の表示領域
期間の行シフトクロックよりも高い周波数としても良い
。
期間の行シフトクロックよりも高い周波数としても良い
。
[作用]
空送り期間の空送り用シフトクロックの数だけ表示装置
の行が送られ、その期間は表示が行われない、したがっ
て、この空送り期間を、画面の行数が表示パネルよりも
少ない場合に、表示パネルの上部及び下部の余分の行数
の部分を空送りするように設定すると、その画面を中央
に表示することができる。
の行が送られ、その期間は表示が行われない、したがっ
て、この空送り期間を、画面の行数が表示パネルよりも
少ない場合に、表示パネルの上部及び下部の余分の行数
の部分を空送りするように設定すると、その画面を中央
に表示することができる。
画面の行数に応じて空送り期間のシフトクロック数を可
変でさるので、いかなる行数の画面であっても表示パネ
ルの中央に、常に表示することが可能になる。
変でさるので、いかなる行数の画面であっても表示パネ
ルの中央に、常に表示することが可能になる。
中央でなく・、任意の希望する上下方向の位置に表示す
ることも容易である。
ることも容易である。
そして、表示タイミング信号とは別個の空送り期間信号
を設定し、これにより表示に供さない行電極数に等しい
数の空送り用シフトクロックを発生するものであるから
、表示タイミング信号等のインターフェイス信号は、従
来のまま用いることができる。したがって、マトリクス
表示装置側の構成の変更は簡単な付加回路だけで済む。
を設定し、これにより表示に供さない行電極数に等しい
数の空送り用シフトクロックを発生するものであるから
、表示タイミング信号等のインターフェイス信号は、従
来のまま用いることができる。したがって、マトリクス
表示装置側の構成の変更は簡単な付加回路だけで済む。
また、空送り用行シフトクロックの数は、空送り期間の
長さを変えることにより、あるいはシフトクロックの周
波数を変えることにより、容易に変えられるから、種々
の行数の画面に対して、常に所定の(例えは中央の)位
置に画面を表示することができる。
長さを変えることにより、あるいはシフトクロックの周
波数を変えることにより、容易に変えられるから、種々
の行数の画面に対して、常に所定の(例えは中央の)位
置に画面を表示することができる。
空送り用シフトクロックの周波数を、表示領域の行シフ
トクロックよりも高く選ぶことにより、実際の画面表示
行数を減らすことなく空送りを行うことができる。
トクロックよりも高く選ぶことにより、実際の画面表示
行数を減らすことなく空送りを行うことができる。
[実施例]
第1図は、この発明による表示制御装置の一実施例のブ
ロック図、第2図はこの実施例の説明のためのタイムチ
ャートである。
ロック図、第2図はこの実施例の説明のためのタイムチ
ャートである。
この例では、マトリクス表示装置の表示行数よりも少な
い数の行を表示画面の行として指定したとき、その表示
画面を表示パネル中央に自動的に表示できるようにされ
ている。
い数の行を表示画面の行として指定したとき、その表示
画面を表示パネル中央に自動的に表示できるようにされ
ている。
画面を中央に表示したとき、表示パネルの上部に生じる
余分の行数をトップマージン、また表示パネルの下部に
生じる余分の行数をボトムマージンと、以下体する。
余分の行数をトップマージン、また表示パネルの下部に
生じる余分の行数をボトムマージンと、以下体する。
この例では、これらトップマージン及びボトムマージン
の分の行を、画像信号の垂直ブランキング期間内におい
て空送りすると共に、この空送り期間は表示を行わない
ようにする。
の分の行を、画像信号の垂直ブランキング期間内におい
て空送りすると共に、この空送り期間は表示を行わない
ようにする。
第1図で、20は垂直ブランキング期間の設定部で、ダ
ウンカウンタ21と、ブランキング期間レジスタ22と
からなる。
ウンカウンタ21と、ブランキング期間レジスタ22と
からなる。
30は垂直同期信号の形成部で、タイミング検出回路3
1と、垂直同期信号発生位置レジスタ32と、垂直同期
信号発生回路33とからなる。
1と、垂直同期信号発生位置レジスタ32と、垂直同期
信号発生回路33とからなる。
40はドッグマージン用空送り期間信号の形成部で、タ
イミング検出回路41と、トップマージンスタートレジ
スタ42と、ダウンカウンタ43と、トップマージン期
間イネーブル信号発生回路44と、トップマージンレジ
スタ45とからなる。
イミング検出回路41と、トップマージンスタートレジ
スタ42と、ダウンカウンタ43と、トップマージン期
間イネーブル信号発生回路44と、トップマージンレジ
スタ45とからなる。
50はボトムマージン用空送り期間信号の形成部で、ダ
ウンカウンタ51と、ボトムマージン期間イネーブル信
号発生回路52と、ボトムマージンレジスタ53とから
なる。
ウンカウンタ51と、ボトムマージン期間イネーブル信
号発生回路52と、ボトムマージンレジスタ53とから
なる。
60はマトリクス表示装置へのインターフェイス信号と
しての水平同期信号DPHの形成部で、空送り用行シフ
トクロックの発生回路61と、水平同期信号のn倍(n
は正の整数で、この例では、例えばn=4とされている
。)の周波数のパルスの発生回路62と、発生回路61
のキック回路63と、水平同期信号HDとの合成用のオ
ア回路64とからなる。
しての水平同期信号DPHの形成部で、空送り用行シフ
トクロックの発生回路61と、水平同期信号のn倍(n
は正の整数で、この例では、例えばn=4とされている
。)の周波数のパルスの発生回路62と、発生回路61
のキック回路63と、水平同期信号HDとの合成用のオ
ア回路64とからなる。
70は行シフトクロックの形成部で、ゲート信号形成用
のフリップフロ71回路71と、オア回路72と、ゲー
ト回路73とからなる。
のフリップフロ71回路71と、オア回路72と、ゲー
ト回路73とからなる。
80は空送り期間は表示をさせないようにするためのデ
ィスエーブル信号の発生回路である。
ィスエーブル信号の発生回路である。
91はテンキー 92は演算手段、93はオアゲートで
構成される合成回路である。
構成される合成回路である。
トップマージン及びボトムマージンは、テンキー91に
よって画面の行数が入力されたとき、演算手段92にお
いて演算されて求められ、それぞれトップマージンレジ
スタ45及びボトムマージンレジスタ53に、予めスト
アされる。また、トップマージン用の空送り期間の開始
時点も演算手段92において求められ、その開始タイミ
ング情報がレジスタ42にストアされる。
よって画面の行数が入力されたとき、演算手段92にお
いて演算されて求められ、それぞれトップマージンレジ
スタ45及びボトムマージンレジスタ53に、予めスト
アされる。また、トップマージン用の空送り期間の開始
時点も演算手段92において求められ、その開始タイミ
ング情報がレジスタ42にストアされる。
画像信号の垂直ブランキング期間の開始時点を示す信号
BLKS(第2図A)が入力端子101を通じて垂直ブ
ランキング期間形成部20のダウンカウンタ21のロー
ド端子に供給される。すると、このダウンカウンタ21
にはレジスタ22よりのブランキング期間の水平ライン
数がプリセットされる。一方、入力端子102から水平
同期信号HD(同図D)がこのダウンカウンタ21のク
ロック端子に供給されている。したがって、このダウン
カウンタ21は、垂直ブランキング期間の開始時点から
、水平同期信号HDをダウンカウントする。
BLKS(第2図A)が入力端子101を通じて垂直ブ
ランキング期間形成部20のダウンカウンタ21のロー
ド端子に供給される。すると、このダウンカウンタ21
にはレジスタ22よりのブランキング期間の水平ライン
数がプリセットされる。一方、入力端子102から水平
同期信号HD(同図D)がこのダウンカウンタ21のク
ロック端子に供給されている。したがって、このダウン
カウンタ21は、垂直ブランキング期間の開始時点から
、水平同期信号HDをダウンカウントする。
このダウンカウンタ21のカウント値は垂直同期信号の
形成部30のタイミング検出回路31に供給され、レジ
スタ32からの垂直同期信号の発生位置の値と比較され
、両者が一致したとき一致パルスEQ1(第2図B)が
得られる。この一致パルスEQIは垂直同期信号発生回
路33に供給され、これよりマトリクス表示装置用の垂
直同期信号DPV (同図C)か得られる。
形成部30のタイミング検出回路31に供給され、レジ
スタ32からの垂直同期信号の発生位置の値と比較され
、両者が一致したとき一致パルスEQ1(第2図B)が
得られる。この一致パルスEQIは垂直同期信号発生回
路33に供給され、これよりマトリクス表示装置用の垂
直同期信号DPV (同図C)か得られる。
タウンカウンタ21からのカウント値は、また、トップ
マージン用空送り期間信号の形成部40のタイミング検
出回f?841に供給され、レジスタ42からのトップ
マージン用空送り期間の開始時点情報と比較され、両者
か一致したとき一致信号EQ2(同図E)が得られる。
マージン用空送り期間信号の形成部40のタイミング検
出回f?841に供給され、レジスタ42からのトップ
マージン用空送り期間の開始時点情報と比較され、両者
か一致したとき一致信号EQ2(同図E)が得られる。
この一致信号EQ2はダウンカウンタ43のロード端子
に供給され、この一致信号EQ2の時点で、このダウン
カウンタ43にトップマージンレジスタ45からのドッ
グマージンの行数がプリセットされる。また、タイミン
グ検出回路42からの一致信号EQ2によりイネーブル
信号発生回路44がトリガされ、その出力信号TPEN
(第2図F)がローレベルとなり、ダウンカウンタ4
3はイネーブル状態となって、カウント可能状態になる
。
に供給され、この一致信号EQ2の時点で、このダウン
カウンタ43にトップマージンレジスタ45からのドッ
グマージンの行数がプリセットされる。また、タイミン
グ検出回路42からの一致信号EQ2によりイネーブル
信号発生回路44がトリガされ、その出力信号TPEN
(第2図F)がローレベルとなり、ダウンカウンタ4
3はイネーブル状態となって、カウント可能状態になる
。
信号TPENは、また、合成回路(オア回路)93を介
して空送り用行シフトクロックの発生回路61に供給さ
れ、この発生回路61が信号TPENのローレベル期間
はイネーブル状態になる。
して空送り用行シフトクロックの発生回路61に供給さ
れ、この発生回路61が信号TPENのローレベル期間
はイネーブル状態になる。
一方、パルス発生回路62からの水平同期信号のn=4
倍の周波数のパルスnHDがキック回路63に供給され
ると共に、水平同期信号HDがこのキック回路63に供
給され、水平同期信号HDとの同期が取られる。−1r
フック路63は、信号TPENにより発生回路61がイ
ネーブルの状態の間、この空送り用シフトクロック発生
回路61をパルスnHDによってキックし、パルスnH
Dに同期するクロックn5C(第2図G)を発生する。
倍の周波数のパルスnHDがキック回路63に供給され
ると共に、水平同期信号HDがこのキック回路63に供
給され、水平同期信号HDとの同期が取られる。−1r
フック路63は、信号TPENにより発生回路61がイ
ネーブルの状態の間、この空送り用シフトクロック発生
回路61をパルスnHDによってキックし、パルスnH
Dに同期するクロックn5C(第2図G)を発生する。
ただし、この場合、水平同期信号に一致するパルスnH
Dではキックしないようにされる。これは、後で、クロ
ックSCPと水平同期信号をオア回路64で合成したも
のを行シフトクロックとするためである。
Dではキックしないようにされる。これは、後で、クロ
ックSCPと水平同期信号をオア回路64で合成したも
のを行シフトクロックとするためである。
この空送り用シフトクロック発生回路61がらのパルス
nSCはオア回路64に供給され、入力端子102から
の水平同期信号HDと合成される。
nSCはオア回路64に供給され、入力端子102から
の水平同期信号HDと合成される。
そして、このオア回路64の出力パルスDPH(第2図
■;この信号はマトリクス表示装置に供給するインター
フェイス信号の従来の水平同期信号に対応)がダウンカ
ウンタ43のクロック端子に供給される。したがって、
ダウンカウンタ43はトップマージン期間の開始タイミ
ングからパルスDPHを順次ダウンカウントする。そし
て、このダウンカウンタ43のカウント値が「0」にな
ると、したがってトップマージン分の行数だけカウント
すると、イネーブル信号発生回路44の出力信号TPE
N (第2図F)がハイレベルとなり、ダウンカウンタ
43はディスエーブルの状態になり、カウントを停止す
る。
■;この信号はマトリクス表示装置に供給するインター
フェイス信号の従来の水平同期信号に対応)がダウンカ
ウンタ43のクロック端子に供給される。したがって、
ダウンカウンタ43はトップマージン期間の開始タイミ
ングからパルスDPHを順次ダウンカウントする。そし
て、このダウンカウンタ43のカウント値が「0」にな
ると、したがってトップマージン分の行数だけカウント
すると、イネーブル信号発生回路44の出力信号TPE
N (第2図F)がハイレベルとなり、ダウンカウンタ
43はディスエーブルの状態になり、カウントを停止す
る。
イネーブル信号発生回路44の出力信号TPENのロー
レベル期間は、トップマージンの空送り期間に相当し、
この期間にオア回路64からはトップマージンの行数分
の空送り用行シフトクロックが得られることになる。
レベル期間は、トップマージンの空送り期間に相当し、
この期間にオア回路64からはトップマージンの行数分
の空送り用行シフトクロックが得られることになる。
次に、ボトムマージンのスタート時点は、垂直ブランキ
ング期間のスタート時点と一致している。
ング期間のスタート時点と一致している。
入力端子101を通じた画像信号の垂直ブランキング期
間の開始時点を示す信号BLKS (第2図A)がボト
ムマージン用空送り期間信号の形成部50のダウンカウ
ンタ51のロード端子に供給され、垂直ブランキング期
間の開始時点で、ボトムマージンレジスタ53からのボ
トムマージンの行数がダウンカウンタ51にプリセット
される。また、信号BLKSによりイネーブル信号発生
回路52がトリガされ、その出力信号BTEN (第2
図H)がローレベルとなり、ダウンカウンタ51はイネ
ーブル状態となって、カウント可能状態になる。
間の開始時点を示す信号BLKS (第2図A)がボト
ムマージン用空送り期間信号の形成部50のダウンカウ
ンタ51のロード端子に供給され、垂直ブランキング期
間の開始時点で、ボトムマージンレジスタ53からのボ
トムマージンの行数がダウンカウンタ51にプリセット
される。また、信号BLKSによりイネーブル信号発生
回路52がトリガされ、その出力信号BTEN (第2
図H)がローレベルとなり、ダウンカウンタ51はイネ
ーブル状態となって、カウント可能状態になる。
信号BTENは、また、合成回路93を通じて空送り用
行シフトクロックの発生回路61に供給され、この発生
回路61が信号BTENのローレベル期間はイネーブル
状態になる。したがって、この発生回路61からは、こ
の信号BTENのローレベル期間においてもクロックパ
ルスn5C(第2図G)が得られる。このパルスnSC
はオア回路64において、水平同期信号と合成された後
、ダウンカウンタ51のタロツク端子に供給される。し
たがって、ダウンカウンタ51はボトムマージン期間の
開始タイミングからパルスDPHを順次ダウンカウント
する。そして、このダウンカウンタ51のカウント値が
「0」になると、したかってボトムマージン分の行数だ
けカウントすると、イネーブル信号発生回路52の出力
信号BTEN (第2図H)がハイレベルとなり、ダウ
ンカウンタ51はディスエーブルの状態になり、カウン
トを停止する。
行シフトクロックの発生回路61に供給され、この発生
回路61が信号BTENのローレベル期間はイネーブル
状態になる。したがって、この発生回路61からは、こ
の信号BTENのローレベル期間においてもクロックパ
ルスn5C(第2図G)が得られる。このパルスnSC
はオア回路64において、水平同期信号と合成された後
、ダウンカウンタ51のタロツク端子に供給される。し
たがって、ダウンカウンタ51はボトムマージン期間の
開始タイミングからパルスDPHを順次ダウンカウント
する。そして、このダウンカウンタ51のカウント値が
「0」になると、したかってボトムマージン分の行数だ
けカウントすると、イネーブル信号発生回路52の出力
信号BTEN (第2図H)がハイレベルとなり、ダウ
ンカウンタ51はディスエーブルの状態になり、カウン
トを停止する。
イネーブル信号発生回路52の出力信号BTENのロー
レベル期間は、ボトムマージンの空送り期間に相当し、
この期間にオア回路64からはボトムマージンの行数分
の空送り用行シフトクロックが得られることになる。
レベル期間は、ボトムマージンの空送り期間に相当し、
この期間にオア回路64からはボトムマージンの行数分
の空送り用行シフトクロックが得られることになる。
オアゲートからなる合成回路93からは、イネーブル信
号発生回路44及び52の出力信号TPEN及びBTE
Nを加算したトップマージン及びボトムマージンの空送
り期間を示す信号BLKLN(第2図J)が得られる。
号発生回路44及び52の出力信号TPEN及びBTE
Nを加算したトップマージン及びボトムマージンの空送
り期間を示す信号BLKLN(第2図J)が得られる。
以上のようにして得られた垂直同期信号DPV、合成回
路64の出力パルスD P I、合成回路93からの空
送り期間を示す信号BLKLNは、インターフェイス信
号として、画素データDA、画素クロックSCX及び表
示タイミング信号DSPTと共に、マトリクス表示装置
に供給される。
路64の出力パルスD P I、合成回路93からの空
送り期間を示す信号BLKLNは、インターフェイス信
号として、画素データDA、画素クロックSCX及び表
示タイミング信号DSPTと共に、マトリクス表示装置
に供給される。
行シフトクロックの形成部70とディスエーブル信号の
発生回路80とはマトリクス表示装置側に設けられるも
のである。
発生回路80とはマトリクス表示装置側に設けられるも
のである。
行シフトクロック形成部70のゲート回路73にはパル
スDPIが供給される。また、フリップフロップ回路7
1は、画像信号の垂直ブランキング期間の開始時点を示
す信号BLKS(第2図A)によりリセットされ、また
、端子103を通じた表示タイミング信号DSPT(第
2図K)によりセットされる。したがって、このフリッ
プフロ71回路71からは表示タイミング信号の最初の
アサート期間が到来してから次の垂直同期信号が到来す
るまでの間、ローレベルとなる信号GTI(第2図L)
が得られる。この信号GTIはオア回路72に供給され
る。このオア回路72には空送り期間の間、ローレベル
となっている信号BLKLNが、また、供給される。し
たがって、このオア回路72からは1垂直期間のうちト
ップマージンの空送り期間と、垂直表示期間以降の期間
でローレベルとなるゲート信号GT2 (第2図M)が
得られる。このゲート信号GT2はゲート回路73に供
給され、これによりパルスDPHがそのローレベル期間
でゲートされ、これより空送り用シフトクロックを含む
行シフトクロックDPSCY(第2図N)が得られる。
スDPIが供給される。また、フリップフロップ回路7
1は、画像信号の垂直ブランキング期間の開始時点を示
す信号BLKS(第2図A)によりリセットされ、また
、端子103を通じた表示タイミング信号DSPT(第
2図K)によりセットされる。したがって、このフリッ
プフロ71回路71からは表示タイミング信号の最初の
アサート期間が到来してから次の垂直同期信号が到来す
るまでの間、ローレベルとなる信号GTI(第2図L)
が得られる。この信号GTIはオア回路72に供給され
る。このオア回路72には空送り期間の間、ローレベル
となっている信号BLKLNが、また、供給される。し
たがって、このオア回路72からは1垂直期間のうちト
ップマージンの空送り期間と、垂直表示期間以降の期間
でローレベルとなるゲート信号GT2 (第2図M)が
得られる。このゲート信号GT2はゲート回路73に供
給され、これによりパルスDPHがそのローレベル期間
でゲートされ、これより空送り用シフトクロックを含む
行シフトクロックDPSCY(第2図N)が得られる。
ディスエーブル信号の発生回路80は、図の例のように
例えば2個のDフリップフロラ1回f#I81及び82
で構成できる。フリップフロ71回路81及び82のク
ロック端子にパルスDPHが供給され、フリップフロッ
プ回F#181のクリア端子に表示タイミング信号DS
PTが供給され、フリップフロ11回#I81の出力が
フリップフロップ回路82のD端子に供給される。79
717071回路81からは出力Fl(第2図O)が得
られる。そして、フリップフロップ回路82からは、垂
直表示期間以外の期間で表示を行わないようにするため
のディスエーブル信号DIS(第2図P)が得られる。
例えば2個のDフリップフロラ1回f#I81及び82
で構成できる。フリップフロ71回路81及び82のク
ロック端子にパルスDPHが供給され、フリップフロッ
プ回F#181のクリア端子に表示タイミング信号DS
PTが供給され、フリップフロ11回#I81の出力が
フリップフロップ回路82のD端子に供給される。79
717071回路81からは出力Fl(第2図O)が得
られる。そして、フリップフロップ回路82からは、垂
直表示期間以外の期間で表示を行わないようにするため
のディスエーブル信号DIS(第2図P)が得られる。
このディスエーブル信号DISは、表示タイミング信号
DSPTに対し約1水平期間遅れたものとなっているが
、これは実際の表示は1水平期間遅れるためである。
DSPTに対し約1水平期間遅れたものとなっているが
、これは実際の表示は1水平期間遅れるためである。
第3図に、マトリクス表示装置に以上の信号を供給する
状態を示す。
状態を示す。
行シフトクロック形成部70からの行シフトクロックD
PSCYは端子9を通じてラッチ回路2に供給されると
共に、端子13を通じて行シフトレジスタ4に供給され
る。
PSCYは端子9を通じてラッチ回路2に供給されると
共に、端子13を通じて行シフトレジスタ4に供給され
る。
また、ディスエーブル信号DISは端子14及び15を
それぞれ通じて列及び行駆動回路3及び5に供給される
。これら駆動回路3及び5は、ディスエーブル信号のロ
ーレベル期間ではディスエーブル状態とされ、列電極に
は画素データは供給されず、また、行電極には、マーク
信号が与えられないようにされる。つまり、空送り期間
を含む非表示領域期間で表示が行われないようにされる
。
それぞれ通じて列及び行駆動回路3及び5に供給される
。これら駆動回路3及び5は、ディスエーブル信号のロ
ーレベル期間ではディスエーブル状態とされ、列電極に
は画素データは供給されず、また、行電極には、マーク
信号が与えられないようにされる。つまり、空送り期間
を含む非表示領域期間で表示が行われないようにされる
。
したがって、垂直表示期間に先立ち、トップマージンの
分が表示期間のシフトクロックよりも速い空送り用シフ
トクロックで空送りされると共に、この期間は表示が行
われないようにされる。その後、表示タイミング信号の
アサート期間か到来すると、トップマージンの分だけ下
がった行位置から実際の表示が行われる。そして、表示
期間が終了すると、再び、速い空送り用シフトクロック
により空送りがなされ、ボトムマージンの分の行からマ
ーク信号が追い出されるるとともに、この期間は表示が
行われないようにされる。
分が表示期間のシフトクロックよりも速い空送り用シフ
トクロックで空送りされると共に、この期間は表示が行
われないようにされる。その後、表示タイミング信号の
アサート期間か到来すると、トップマージンの分だけ下
がった行位置から実際の表示が行われる。そして、表示
期間が終了すると、再び、速い空送り用シフトクロック
により空送りがなされ、ボトムマージンの分の行からマ
ーク信号が追い出されるるとともに、この期間は表示が
行われないようにされる。
なお、表示を行わないようにするためには、ディスエー
ブル信号DISは行または列駆動回F#13または5の
どちらか一方に供給するようにしても良い、また、表示
を行わないようにするためには、駆動回路3.5をディ
スエーブル状態とするのではなく、表示を行わない期間
、画素データをブランク(黒)としておくようにしても
良い。
ブル信号DISは行または列駆動回F#13または5の
どちらか一方に供給するようにしても良い、また、表示
を行わないようにするためには、駆動回路3.5をディ
スエーブル状態とするのではなく、表示を行わない期間
、画素データをブランク(黒)としておくようにしても
良い。
上記の例では、画面を表示パネルの中央に自動的に表示
するようにしたため、画面の行数をキー入力するだけで
、トップマージン及びボトムマージンが演算により求め
られたか、これらトップマージン及びボトムマージンを
それぞれ入力し、または、トップマージンとボトムマー
ジンの一方と画面の行数をキー人力するようにしても良
い。この場合には、表示パネルの上下方向の任意の位置
に画面を表示できる。
するようにしたため、画面の行数をキー入力するだけで
、トップマージン及びボトムマージンが演算により求め
られたか、これらトップマージン及びボトムマージンを
それぞれ入力し、または、トップマージンとボトムマー
ジンの一方と画面の行数をキー人力するようにしても良
い。この場合には、表示パネルの上下方向の任意の位置
に画面を表示できる。
また、任意の期間に空送り期間を設定するようにしても
良い。
良い。
なお、上記の例では、空送り用シフトクロックの周波数
は表示領域の行シフトクロックよりも高くしたが、垂直
ブランキング期間を含めた水平同期信号の数が、マトリ
クス表示パネルの行数よりも少なければ周波数を高くす
る必要はない。
は表示領域の行シフトクロックよりも高くしたが、垂直
ブランキング期間を含めた水平同期信号の数が、マトリ
クス表示パネルの行数よりも少なければ周波数を高くす
る必要はない。
また、空送り用シフトクロックの周波数は一定で、空送
り期間の長さを変えるようにしたが、逆に空送り期間の
長さを一定とし、空送り用シフトクロックの周波数を変
えて、表示に供さない行数に合わせた空送り用シフトク
ロックを得るようにすることもできる。なお、上記の例
のボトムマージンのために得る空送り用シフトクロック
は、ボトムマージンの行からマーク信号を追い出すだけ
で良いので、ボトムマージンの行数に等しい数である必
要はなく、この数量上であれば良い。
り期間の長さを変えるようにしたが、逆に空送り期間の
長さを一定とし、空送り用シフトクロックの周波数を変
えて、表示に供さない行数に合わせた空送り用シフトク
ロックを得るようにすることもできる。なお、上記の例
のボトムマージンのために得る空送り用シフトクロック
は、ボトムマージンの行からマーク信号を追い出すだけ
で良いので、ボトムマージンの行数に等しい数である必
要はなく、この数量上であれば良い。
なお、空送り期間は、用途に応じて垂直表示期間内に設
定することも可能である。
定することも可能である。
この発明の考えを発展させれば、上述の画面の行数が表
示パネルよりも少ない場合だけでなく、画面の列数が少
ない場合にも適用できる。すなわち、水平ブランキング
期間に空送り期間を設け、この期間に画素クロック周期
、あるいはこれより速い周期のクロックによりブランク
データ(黒データ)を、列シフトレジスタに転送するよ
うにする。このようにすれば、画面の左側及び右側の一
方または双方に表示をしない部分を作ることができる。
示パネルよりも少ない場合だけでなく、画面の列数が少
ない場合にも適用できる。すなわち、水平ブランキング
期間に空送り期間を設け、この期間に画素クロック周期
、あるいはこれより速い周期のクロックによりブランク
データ(黒データ)を、列シフトレジスタに転送するよ
うにする。このようにすれば、画面の左側及び右側の一
方または双方に表示をしない部分を作ることができる。
この場合に、空送り期間にブランクデータを列シフトレ
ジスタに転送するのではなく、列駆動回路のうち表示を
行わない列の駆動回路をアイスニープルとするようにし
てもよい。
ジスタに転送するのではなく、列駆動回路のうち表示を
行わない列の駆動回路をアイスニープルとするようにし
てもよい。
[発明の効果]
この発明によれば、表示に供さない行電極数に応じた数
の空送り用シフトクロックを発生する空送り期間信号を
発生する手段を設けたので、この空送り期間信号により
空送り期間を、画面の行数が表示パネルよりも少ない場
合に、表示パネルの上部及び下部の余分の行数の部分を
空送りするように設定すると、その画面を中央に表示す
ることができる。
の空送り用シフトクロックを発生する空送り期間信号を
発生する手段を設けたので、この空送り期間信号により
空送り期間を、画面の行数が表示パネルよりも少ない場
合に、表示パネルの上部及び下部の余分の行数の部分を
空送りするように設定すると、その画面を中央に表示す
ることができる。
また、画面の行数に応じて空送り期間のシフトクロック
数を可変できるので、いかなる行数の画面であっても表
示パネルの中央に、常に表示することが可能になる。
数を可変できるので、いかなる行数の画面であっても表
示パネルの中央に、常に表示することが可能になる。
また、中央でなく、任意の希望する上下方向の位置に表
示することも容易である。
示することも容易である。
また、空送り用シフトクロックの数を変えるには、空送
り期間の長さ、あるいは空送り用シフトクロックの周波
数を変えるだけで良いので、簡単な構成で済むという効
果もある。
り期間の長さ、あるいは空送り用シフトクロックの周波
数を変えるだけで良いので、簡単な構成で済むという効
果もある。
さらに、表示タイミング信号など、従来のマトリクス表
示装置のインターフェイス信号はそのまま用いることが
できるように、新たに空送り期間信号を設けるので、表
示装置側の構成の変更は簡単な付加回路を設けるだけで
よい。
示装置のインターフェイス信号はそのまま用いることが
できるように、新たに空送り期間信号を設けるので、表
示装置側の構成の変更は簡単な付加回路を設けるだけで
よい。
また、また、空送り用シフトクロックを表示期間の行シ
フトクロックよりも高い周波数とすることにより、実際
の画面表示行数を減らすことなく空送りを行うことがで
きる。
フトクロックよりも高い周波数とすることにより、実際
の画面表示行数を減らすことなく空送りを行うことがで
きる。
第1図は、この発明の一実施例を示すブロック図、第2
図は、その説明のためのタイムチャート、第3図は第1
図例により制御されるマトリクス表示装置の一例を示す
図、第4図は、マトリクス表示装置の一例を示す図、第
5図は、従来のマトリクス表示装置へのインタフェイス
信号を説明するための図である。 20;垂直ブランキング期間の形成部 30:垂直同期信号の形成部 40;トップマージン用空送り期間信号の形成50:ボ
トムマージン用空送り期間信号の形成部 60;空送り用シフトクロックを含む信号の形成部 70;行シフトクロックの形成部 80;ディスエーブル信号の発生回路 代理人 弁理士 佐 藤 正 美
図は、その説明のためのタイムチャート、第3図は第1
図例により制御されるマトリクス表示装置の一例を示す
図、第4図は、マトリクス表示装置の一例を示す図、第
5図は、従来のマトリクス表示装置へのインタフェイス
信号を説明するための図である。 20;垂直ブランキング期間の形成部 30:垂直同期信号の形成部 40;トップマージン用空送り期間信号の形成50:ボ
トムマージン用空送り期間信号の形成部 60;空送り用シフトクロックを含む信号の形成部 70;行シフトクロックの形成部 80;ディスエーブル信号の発生回路 代理人 弁理士 佐 藤 正 美
Claims (2)
- (1)複数の行電極と複数の列電極との交点に画素が配
置されたマトリクス表示装置の表示をコントロールする
ものであって、 画像信号の表示領域期間において、行電極を所定周期の
シフトクロックに基づいて順次駆動する表示制御装置に
おいて、 表示に供さない行電極数に応じた数の空送り用シフトク
ロックを発生する空送り期間を、上記空送り用シフトク
ロックの数を可変可能として設定する空送り期間信号を
発生する手段を設け、上記空送り用シフトクロックに基
づいて上記空送り期間において上記行電極を駆動させる
と共に、上記空送り期間は表示をしないようにした表示
制御装置。 - (2)上記空送り期間に発生される空送り用シフトクロ
ックは上記画像信号の表示領域期間のシフトクロックよ
りも高い周波数とされてなる請求項(1)記載の表示制
御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63238502A JPH0721700B2 (ja) | 1988-09-22 | 1988-09-22 | 表示制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63238502A JPH0721700B2 (ja) | 1988-09-22 | 1988-09-22 | 表示制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0287188A true JPH0287188A (ja) | 1990-03-28 |
JPH0721700B2 JPH0721700B2 (ja) | 1995-03-08 |
Family
ID=17031201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63238502A Expired - Fee Related JPH0721700B2 (ja) | 1988-09-22 | 1988-09-22 | 表示制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0721700B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04116588A (ja) * | 1990-09-06 | 1992-04-17 | Sharp Corp | 表示装置 |
FR2826220A1 (fr) * | 2001-06-18 | 2002-12-20 | St Microelectronics Sa | Procede d'affichage d'une image avec une synchronisation horizontale modifiee |
JP2006308900A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Epson Corp | 表示コントローラ、表示システム及び表示制御方法 |
JP2006308899A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Epson Corp | 表示システム、表示コントローラ及び表示制御方法 |
-
1988
- 1988-09-22 JP JP63238502A patent/JPH0721700B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04116588A (ja) * | 1990-09-06 | 1992-04-17 | Sharp Corp | 表示装置 |
FR2826220A1 (fr) * | 2001-06-18 | 2002-12-20 | St Microelectronics Sa | Procede d'affichage d'une image avec une synchronisation horizontale modifiee |
JP2006308900A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Epson Corp | 表示コントローラ、表示システム及び表示制御方法 |
JP2006308899A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Epson Corp | 表示システム、表示コントローラ及び表示制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0721700B2 (ja) | 1995-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930000455B1 (ko) | 플라즈마 디스플레이 컨트롤 시스템 및 방법 | |
EP0408834B1 (en) | On screen display in a TV receiver | |
KR100339898B1 (ko) | 영상표시장치 | |
US6542139B1 (en) | Matrix type display apparatus | |
US4720708A (en) | Display control device | |
JPS6061796A (ja) | 表示装置 | |
JPH0287188A (ja) | 表示制御装置 | |
JPH02281290A (ja) | プラズマデイスプレーパネルのスキャンライン駆動分離回路及び分離方法 | |
US6593918B2 (en) | Matrix-type panel driving circuit and method and liquid crystal display device | |
JP3618049B2 (ja) | 液晶表示装置の駆動方法 | |
JP2891730B2 (ja) | 液晶表示装置と液晶駆動装置 | |
JPH08160904A (ja) | 映像表示装置の駆動方法及び駆動回路 | |
JP2699846B2 (ja) | 同期タイミング回路 | |
SU1021024A1 (ru) | Устройство отображени информации на большом экране | |
JPH0827602B2 (ja) | 表示パネル用階調表示回路 | |
JPH09159990A (ja) | 液晶表示装置 | |
EP0163177B1 (en) | Window borderline generating circuit for crt display | |
JPS5961880A (ja) | フイ−ルドメモリ読み出し制御回路 | |
JPH01212182A (ja) | 表示システム | |
JP2905949B2 (ja) | 画像表示回路 | |
JPH0792933A (ja) | フラットパネル表示装置 | |
SU1460738A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
JP3020513B2 (ja) | 液晶表示装置および画像表示方式 | |
JPH05232899A (ja) | 画像表示装置 | |
JPS5960491A (ja) | デイスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |