[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0284725A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0284725A
JPH0284725A JP1023388A JP1023388A JPH0284725A JP H0284725 A JPH0284725 A JP H0284725A JP 1023388 A JP1023388 A JP 1023388A JP 1023388 A JP1023388 A JP 1023388A JP H0284725 A JPH0284725 A JP H0284725A
Authority
JP
Japan
Prior art keywords
metal layer
passivation film
layer
electrode
noble metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1023388A
Other languages
Japanese (ja)
Inventor
Soichiro Otani
聡一郎 大谷
Hiroaki Nakada
中田 弘章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eneos Corp
Original Assignee
Nippon Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining Co Ltd filed Critical Nippon Mining Co Ltd
Priority to JP1023388A priority Critical patent/JPH0284725A/en
Publication of JPH0284725A publication Critical patent/JPH0284725A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To prevent a passivation film from exfoliating from a wiring surface by the effect of electrodes coated with a noble metal layer, and improve the reliability and the yield of a semiconductor device by interposing a layer composed of metal easy to be oxidized, between the noble metal layer and the passivation film. CONSTITUTION:A passivation film 14 is formed on electrodes 3-5 or wiring on which a noble metal layer is formed. In this semiconductor device, a layer 13 composed of metal easy to be oxidized is interposed between the above noble metal layer and passivation film 14. For example, after an N-type GaAs semiconductor layer 2 is formed on a GaAs semiinsulative substrate 1, and an ohmic metal layer 11 of AuGe is patterned, a gate metal layer 12 like Ti/Pt/ Au turning to a Shottky barrier layer is formed. Next, after a metal layer 13 like Ti easy to be oxidized is formed, the gate metal layer 12 and the metal layer 13 are simultaneously patterned, and a source electrode 3, a drain electrode 4 and a gate electrode 5 are formed. After that, the passivation film 14 is formed, and the metal layer 13 on the upper surface of electrodes is eliminated.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体素子技術さらには貴金属層からなる
電極上へのパッシベーション膜の形成技術に関し、特に
高周波用GaAs  FETのパッシベーション膜の形
成に利用して効果的な技術に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to semiconductor device technology and also to a technology for forming a passivation film on an electrode made of a noble metal layer, and is particularly applicable to the formation of a passivation film for a high frequency GaAs FET. Regarding effective techniques.

[従来の技術] 一般に、半導体基板上に形成されるFET (電界効果
型トランジスタ)のような半導体素子は、その表面の能
動層や電極の保護や電極間の絶縁のためS i O,の
ようなパッシベーション膜で被覆される。
[Prior Art] Generally, semiconductor devices such as FETs (field effect transistors) formed on semiconductor substrates are made using SiO, such as SiO, to protect the active layer and electrodes on the surface and insulate between the electrodes. covered with a passivation film.

例えば、高周波用GaAs  FETにおいては、ゲー
ト電極のゲート長が1μm以下と狭くかつゲート幅がゲ
ート長に比べて非常に長いため切断され易いとともに、
ゲート電極とソース電極およびドレイン電極とは非常に
近接していてリークが生じ易い、そこで、電極間の絶縁
性を高めるとともに、ゲート電極とドレイン、ソース電
極間に露出している半導体基板の能動層の表面を保護す
るため、パッシベーション膜が形成されていた。
For example, in a high-frequency GaAs FET, the gate length of the gate electrode is as narrow as 1 μm or less, and the gate width is very long compared to the gate length, so it is easily cut.
The gate electrode, source electrode, and drain electrode are very close to each other and leakage easily occurs. Therefore, in addition to increasing the insulation between the electrodes, the active layer of the semiconductor substrate exposed between the gate electrode and the drain and source electrodes is A passivation film was formed to protect the surface.

[発明が解決しようとする課題] ところで、GaAs  FETにおいては、断面積の小
さなゲート電極の抵抗を下げ、またボンディングワイヤ
が接続されるゲート電極のパッド部やソース電極、ドレ
イン電極の表面に、ボンディングワイヤの接着性を良く
するため、Au等の貴金属層が形成される。
[Problems to be Solved by the Invention] By the way, in GaAs FETs, it is necessary to reduce the resistance of the gate electrode with a small cross-sectional area, and to apply bonding to the pad portion of the gate electrode to which the bonding wire is connected, and the surfaces of the source and drain electrodes. A noble metal layer such as Au is formed to improve the adhesion of the wire.

しかしながら、貴金属はパッシベーション膜として用い
られる5ixtyや、5ixNyOz。
However, the noble metals are 5ixty and 5ixNyOz, which are used as passivation films.

S i xNy等の絶縁膜となじみにくいため、パッシ
ベーション膜が非常に剥れ易く半導体素子の信頼性や歩
留りを低下させるという欠点が有ること、が分かった。
It has been found that the passivation film is not easily compatible with insulating films such as Si x Ny, and therefore has the disadvantage that the passivation film peels off easily, reducing the reliability and yield of semiconductor devices.

特に高周波用FETでは、ゲート・ドレイン間の寄生容
量が大きいと高周波特性を劣化させるという不都合があ
るので、パッジベージ3ン膜はできるだけ薄いことが望
ましい。ところが、このパッシベーション膜を薄くすれ
ばするほど貴金属層が形成された電極から剥れ易くなる
ことも実験によって確認された。
Particularly in high-frequency FETs, a large parasitic capacitance between the gate and drain deteriorates the high-frequency characteristics, so it is desirable that the padding film be as thin as possible. However, experiments have also confirmed that the thinner the passivation film is, the more likely it is that the noble metal layer will peel off from the electrode on which it is formed.

この発明の目的は、半導体装置において、貴金属層で被
覆された電極や配線の表面からのパッシベーション膜の
剥れを防止し、もって半導体装置の信頼性および歩留り
を向上させることができるような半導体技術を提供する
ことにある−[課題を解決するための手段] 上記目的を達成するため、この発明は、パッシベーショ
ン膜が被着される電極(配線を含む)の貴金属層の表面
に、Ti、AQ、Crのような酸化され易い金属層を形
成するようにした。
An object of the present invention is to provide a semiconductor technology that can prevent a passivation film from peeling off from the surface of an electrode or wiring coated with a noble metal layer in a semiconductor device, thereby improving the reliability and yield of the semiconductor device. - [Means for Solving the Problems] In order to achieve the above object, the present invention provides a coating of Ti, AQ, , a metal layer that is easily oxidized, such as Cr, is formed.

また、貴金属層が表面に形成された電極のワイヤボンデ
ィング部となる部位にある酸化され易い金属層は除去し
て貴金属層を露出させておくようにした。
In addition, the metal layer that is easily oxidized at the portion that will become the wire bonding portion of the electrode on which the noble metal layer is formed is removed to expose the noble metal layer.

[作用] 上記した手段によれば、酸化され易い金属は一般に貴金
属との密着性が良くしかも酸化され易い金属はSiOの
ような絶縁膜とも密着性が良いため、電極上に形成され
たパッシベーション膜の剥離を防止することができる。
[Function] According to the above-mentioned means, metals that are easily oxidized generally have good adhesion to noble metals, and metals that are easily oxidized also have good adhesion to insulating films such as SiO, so that the passivation film formed on the electrode peeling can be prevented.

また、ワイヤボンディング部等貴金属層を露出させてお
きたい部位については、パッシベーション膜もしくはパ
ッシベーション膜形成用マスクをエツチングマスクとし
て貴金属層表面の酸化され易い金属層を除去することに
より、何らマスクを追加することなくパッシベーション
膜の剥離を防止することができる。
In addition, for areas where the noble metal layer should be exposed, such as wire bonding parts, any mask is added by removing the easily oxidized metal layer on the surface of the noble metal layer using a passivation film or a mask for forming a passivation film as an etching mask. Peeling of the passivation film can be prevented without causing any damage.

[実施例] 第1図には、本発明を高周波用GaAs  FETに適
用した場合の一実施例が製造工程順に示されている。
[Example] FIG. 1 shows an example in which the present invention is applied to a high-frequency GaAs FET in the order of manufacturing steps.

この実施例では、先ずGaAs半絶縁性基板1上に、気
相成長法等により能動層となるn型GaAs半導体層2
を形成する。
In this embodiment, first, an n-type GaAs semiconductor layer 2 which will become an active layer is deposited on a GaAs semi-insulating substrate 1 by a vapor phase growth method or the like.
form.

次に、メサエッチングにより不必要な能動J12を除去
し、AuGeのオーミック金属層11をパターニングし
、しかる後、T i / P t / A uのような
ショットキ障壁となるゲート金属[12を形成する。
Next, unnecessary active J12 is removed by mesa etching, the AuGe ohmic metal layer 11 is patterned, and then a gate metal [12] which becomes a Schottky barrier such as Ti/Pt/Au is formed. .

そして、この実施例では、上記ゲート金属層12の上に
例えばTi(チタン)のような比較的酸化され易い金属
層13を200人程度の厚みに形成した後、ゲート金属
層12と酸化され易い金属層13を同時に゛パターニン
グし、ソース電極3とドレイン電極4およびゲート電極
5を形成する(第1図(A))。
In this embodiment, a metal layer 13 that is relatively easily oxidized, such as Ti (titanium), is formed on the gate metal layer 12 to a thickness of about 200 layers, and then a layer 13 that is easily oxidized with the gate metal layer 12 is formed. The metal layer 13 is simultaneously patterned to form a source electrode 3, a drain electrode 4, and a gate electrode 5 (FIG. 1(A)).

次に、基板1上にフォトレジスト膜を全面的に被着して
、パッシベーション膜を残したい部分のフォトレジスト
を除去した後、5ixtyまたは5iNyOz、Six
NyのようなMl膜を全面的に被着してから、リフトオ
フ法によって不要部分の絶縁膜を除去して、第1図(B
)のように、ゲート電極5の上方からソース、ドレイン
電極3゜4の一部にかけてパッシベーション膜14を形
成する。
Next, a photoresist film is deposited on the entire surface of the substrate 1, and after removing the photoresist in the portion where the passivation film is to be left, 5ixty or 5iNyOz, Six
After depositing an Ml film such as Ny on the entire surface, unnecessary parts of the insulating film are removed by lift-off method, and the result is shown in Figure 1 (B).
), a passivation film 14 is formed from above the gate electrode 5 to part of the source and drain electrodes 3.4.

しかる後、このパッシベーション膜14をエツチングマ
スクとして、反応性イオンエツチングを行なって電極上
面の金属層(Ti)13を除去し、貴金属層を露出させ
る(第1図(C))。
Thereafter, using this passivation film 14 as an etching mask, reactive ion etching is performed to remove the metal layer (Ti) 13 on the upper surface of the electrode and expose the noble metal layer (FIG. 1(C)).

具体的には、高周波用FETは、ゲート・ドレイン間寄
生容量をできるだけ小さくシ、た方が高周波特性が良好
となるので、パッシベーション膜14の最終膜厚は80
0人程度とするのが望ましい。
Specifically, in a high-frequency FET, the high-frequency characteristics will be better if the parasitic capacitance between the gate and drain is minimized, so the final film thickness of the passivation film 14 is 80 mm.
It is desirable to have around 0 people.

そこで、この実施例ではパッシベーション膜14を予め
1400〜1500人の厚みに形成しておくようにした
。これによって、Tiの不要部分の除去の際に、マスク
を使用しないで全面エツチングを行なっても、パッシベ
ーション膜14を所望の厚みに形成してやることができ
る。
Therefore, in this embodiment, the passivation film 14 is formed in advance to a thickness of 1,400 to 1,500 layers. As a result, the passivation film 14 can be formed to a desired thickness even if the entire surface is etched without using a mask when removing unnecessary portions of Ti.

第2図には、各電極3〜5の表面の貴金属層とパッシベ
ーション膜14との間に酸化され易い金属膜13を形成
する他の方法が示されている。
FIG. 2 shows another method of forming a metal film 13 that is easily oxidized between the noble metal layer on the surface of each electrode 3 to 5 and the passivation film 14.

この実施例における工程の前半すなわち表面に酸化され
易い金属M13を有するゲート電極5とソース、ドレイ
ン電極3,4を形成するまでの工程は、第1の実施例の
工程と同じである。
The first half of the steps in this embodiment, that is, the steps up to the formation of the gate electrode 5 having the easily oxidized metal M13 on the surface, and the source and drain electrodes 3 and 4, are the same as those in the first embodiment.

この第2の実施例では、表面にTi層を有する電極3〜
5を形成した後、SiOのようなパッシベーション膜1
4を全面的に形成する。そして、その上にフォトレジス
ト膜15を被着してから。
In this second embodiment, electrodes 3 to 3 having a Ti layer on the surface are used.
5, a passivation film 1 such as SiO is formed.
4 on the entire surface. Then, a photoresist film 15 is deposited thereon.

ワイヤボンディング部となる部位に相当するフォトレジ
ストを除去する(第2図(A))。しかる後、フォトレ
ジスト膜15をエツチングマスクとして、先ずパッシベ
ーション膜14にボンディング用の開口部14aを形成
する。それから、ソース電極3とドレイン電極4の表面
の酸化され易い金属M13を除去して電極表面の貴金属
層を露出させる(第2図(B))。
The photoresist corresponding to the portion that will become the wire bonding portion is removed (FIG. 2(A)). Thereafter, using the photoresist film 15 as an etching mask, an opening 14a for bonding is first formed in the passivation film 14. Then, the easily oxidized metal M13 on the surfaces of the source electrode 3 and drain electrode 4 is removed to expose the noble metal layer on the electrode surfaces (FIG. 2(B)).

なお、上記第1および第2の実施例のいずれにおいても
、第1図(C)、第2図(B)の工程終了後に基板1の
裏面をラッピングによって削った後、裏面全体にバック
サイドメタルを形成して、全工程が終了する。
In both of the first and second embodiments described above, after the back side of the substrate 1 is shaved by lapping after the steps shown in FIG. 1(C) and FIG. is formed, and the whole process is completed.

従来のデバイスでは、ときには30%程度の割合でパッ
シベーション膜の剥れが生じ、またその剥れの現われる
割合に非常にバラツキが大きかったものが、上記実施例
を適用することにより、パッシベーション膜の剥れを1
00%近く防止することができるようになった。
In conventional devices, the passivation film peels off at a rate of about 30%, and the rate of peeling varies greatly, but by applying the above example, the passivation film peels off at a rate of about 30%. 1
It has become possible to prevent almost 00% of this.

なお、上記実施例では、電極や配線表面の貴金属層の上
に形成する金属層としてTiを使用したが、その他にも
例えばAll、Orなどの酸化され易い金属ならばどの
ような材料でも使用することができる。
In the above embodiment, Ti was used as the metal layer formed on the noble metal layer on the surface of the electrode and wiring, but any other metal that is easily oxidized, such as All or Or, may be used. be able to.

また、本発明は、表面に貴金属層としてAt。Further, the present invention includes At as a noble metal layer on the surface.

Agその他の安定性が高くかつ低抵抗の金属が形成され
ている電極や配線の表面に絶縁膜を形成したい場合に広
く利用することができる。
It can be widely used when it is desired to form an insulating film on the surface of an electrode or wiring on which Ag or other highly stable and low-resistance metal is formed.

さらに、絶縁膜として5ixty、SixNy以外、S
ixNy以外の例えば有機化合物を使用する場合にも適
用できる。
Furthermore, as an insulating film, other than 5ixty and SixNy, S
It can also be applied to cases where organic compounds other than ixNy are used.

[発明の効果] 以上説明したようにこの発明は、パッシベーション膜が
被着される電極(配線を含む)の最上層の貴金属層の表
面に、Tiのような比較的酸化され昌い金属層を形成す
るようにしたので、貴金属とパッシベーション膜の両方
に対して密着性の良い金属層が電極とパッシベーション
膜との間に介在されるため、電極の表面に貴金属層が形
成されていてもその上のパッシベーション膜の剥れを防
止することができる。
[Effects of the Invention] As explained above, the present invention provides a layer of a relatively easily oxidized metal such as Ti on the surface of the uppermost noble metal layer of the electrode (including wiring) on which the passivation film is deposited. Since a metal layer with good adhesion to both the noble metal and the passivation film is interposed between the electrode and the passivation film, even if the noble metal layer is formed on the surface of the electrode, Peeling of the passivation film can be prevented.

その結果、半導体装置の信頼性と歩留りが向上するとい
う効果がある。
As a result, the reliability and yield of semiconductor devices are improved.

また、上記第1の実施例の製造方法では、パッシベーシ
ョン膜をマスクとして、また第・2の実施例の製造方法
ではパッシベーション膜形成用のマスク(フォトレジス
ト膜)をマスクとして、各電極表面の酸化され易い金属
層をエツチングするようにしているので、何ら新たにマ
スクを追加することなく、パッシベーション膜の剥離を
防止する構造を実現することができる。つまり、剥離防
止のための製造方法が簡単で、コストアップを抑えるこ
とができるものである。
In addition, in the manufacturing method of the first embodiment, the passivation film is used as a mask, and in the manufacturing method of the second embodiment, the mask for forming the passivation film (photoresist film) is used as the mask to oxidize the surface of each electrode. Since the metal layer that is easily etched is etched, a structure that prevents the passivation film from peeling off can be realized without adding any new mask. In other words, the manufacturing method for preventing peeling is simple and increases in cost can be suppressed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(A)〜(C)は、本発明を高周波用GaAs 
 FETに適用した場合の第1の実施例を工程順に示す
断面図、 第2図(A)、(B)は、同じく第2の実施例の要部を
工程順に示す断面図である。 1・・・・半絶縁性基板、2・・・・能動層、3・・・
・ソース電極、4・・・・ドレイン電極、5・・・・ゲ
ート電極、11・・・・オーミック性金属層、12・・
・・ゲート金属層、13・・・・酸化され易い金属層、
14・・・・パッシベーション膜、15・・・・レジス
ト膜。 第 図 第 ■ 図 手続補正書 平成元年1月19日 特許庁長官 吉 1)文 毅 殿 1、事件の表示 昭和63年特許願第10233号 2、発明の名称 半導体装置およびその製造方法 3、補正をする者 事件との関係  特許出願人 名称  日本鉱業株式会社 4、代理人 〒105  電話 505−8730 住所 東京都港区虎ノ門二丁目1o番1号3、補正の対
象 明細書の発明の詳細な説明の欄 7、補正の内容 明細書第9頁、4〜5行目「貴金属層としてAt、Ag
その他の」を「貴金属層としてAu、Pt、Agその他
の」と補正する。 以上
FIGS. 1(A) to (C) show that the present invention is made of GaAs for high frequency.
FIGS. 2A and 2B are cross-sectional views showing the main parts of the second embodiment in the order of steps. FIGS. 1... Semi-insulating substrate, 2... Active layer, 3...
- Source electrode, 4...Drain electrode, 5...Gate electrode, 11...Ohmic metal layer, 12...
...gate metal layer, 13...metal layer that is easily oxidized,
14... Passivation film, 15... Resist film. Figure 1 ■ Amendment to figure procedure January 19, 1989 Director General of the Patent Office Yoshi 1) Takeshi Moon 1, Indication of the case Patent Application No. 10233 of 1988 2, Name of the invention Semiconductor device and its manufacturing method 3, Relationship with the case of the person making the amendment Patent applicant name Nippon Mining Co., Ltd. 4, agent 105 Phone number 505-8730 Address 2-1-1-3 Toranomon, Minato-ku, Tokyo Details of the invention in the specification subject to amendment Explanation column 7, amendment details page 9, lines 4-5 “At, Ag as noble metal layer”
"Others" is corrected to "Au, Pt, Ag, and other noble metal layers."that's all

Claims (2)

【特許請求の範囲】[Claims] (1)貴金属層が形成されてなる電極もしくは配線の上
にパッシベーション膜が形成されるようにされた半導体
装置において、少なくとも上記貴金属層とパッシベーシ
ョン膜との間に酸化され易い金属からなる層を介在させ
たことを特徴とする半導体装置。
(1) In a semiconductor device in which a passivation film is formed on an electrode or wiring formed with a noble metal layer, a layer made of a metal that is easily oxidized is interposed between at least the noble metal layer and the passivation film. A semiconductor device characterized by:
(2)半導体基板上に、貴金属層を有する電極もしくは
配線となる導電層を形成した後、上記貴金属層の上に酸
化され易い金属からなる層を形成してから、所望の部位
にパッシベーション膜を形成し、しかる後上記酸化され
易い金属層の不要部分を除去するようにしたことを特徴
とする半導体装置の製造方法。
(2) After forming a conductive layer having a noble metal layer to serve as an electrode or wiring on a semiconductor substrate, forming a layer made of a metal that is easily oxidized on the noble metal layer, and then applying a passivation film to desired areas. A method for manufacturing a semiconductor device, characterized in that unnecessary portions of the metal layer that is easily oxidized are removed after forming the metal layer.
JP1023388A 1988-01-20 1988-01-20 Semiconductor device and manufacture thereof Pending JPH0284725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1023388A JPH0284725A (en) 1988-01-20 1988-01-20 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1023388A JPH0284725A (en) 1988-01-20 1988-01-20 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0284725A true JPH0284725A (en) 1990-03-26

Family

ID=11744576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1023388A Pending JPH0284725A (en) 1988-01-20 1988-01-20 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0284725A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016086A (en) * 2000-06-27 2002-01-18 Fujitsu Ltd Semiconductor device
JP2012175089A (en) * 2011-02-24 2012-09-10 Fujitsu Ltd Semiconductor device and method of manufacturing semiconductor device
JP2016103646A (en) * 2015-12-14 2016-06-02 富士通株式会社 Semiconductor device and method of manufacturing semiconductor device
WO2023228899A1 (en) * 2022-05-27 2023-11-30 ローム株式会社 Nitride semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50114170A (en) * 1974-02-15 1975-09-06
JPS5754634A (en) * 1980-09-18 1982-04-01 Sanwa Eng:Kk Direction corrector for sinking structure
JPS5795626A (en) * 1980-12-05 1982-06-14 Toshiba Corp Manufacture of semiconductor device
JPS59139647A (en) * 1983-01-31 1984-08-10 Fujitsu Ltd Manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50114170A (en) * 1974-02-15 1975-09-06
JPS5754634A (en) * 1980-09-18 1982-04-01 Sanwa Eng:Kk Direction corrector for sinking structure
JPS5795626A (en) * 1980-12-05 1982-06-14 Toshiba Corp Manufacture of semiconductor device
JPS59139647A (en) * 1983-01-31 1984-08-10 Fujitsu Ltd Manufacturing method of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016086A (en) * 2000-06-27 2002-01-18 Fujitsu Ltd Semiconductor device
JP2012175089A (en) * 2011-02-24 2012-09-10 Fujitsu Ltd Semiconductor device and method of manufacturing semiconductor device
US9379229B2 (en) 2011-02-24 2016-06-28 Fujitsu Limited Semiconductor apparatus including protective film on gate electrode and method for manufacturing the semiconductor apparatus
US9685547B2 (en) 2011-02-24 2017-06-20 Fujitsu Limited Semiconductor apparatus including barrier film provided between electrode and protection film
JP2016103646A (en) * 2015-12-14 2016-06-02 富士通株式会社 Semiconductor device and method of manufacturing semiconductor device
WO2023228899A1 (en) * 2022-05-27 2023-11-30 ローム株式会社 Nitride semiconductor device

Similar Documents

Publication Publication Date Title
JPS6125227B2 (en)
JPS5950567A (en) Manufacture of field effect transistor
JPH0284725A (en) Semiconductor device and manufacture thereof
JPH04188770A (en) Thin-film transistor
TW200901374A (en) Semiconductor device and manufacturing method thereof
JPS6222536B2 (en)
JP3219056B2 (en) Processing method of organic insulating film
JP4120748B2 (en) Method for manufacturing gate electrode and gate electrode structure
JP3324946B2 (en) MIM capacitor and its manufacturing method, and semiconductor device and its manufacturing method
JP3096461B2 (en) Semiconductor device and manufacturing method thereof
JP2530932B2 (en) Field effect transistor and method of manufacturing the same
JPH0439228B2 (en)
JPH10261658A (en) Manufacture of semiconductor device
JP2917872B2 (en) Method for manufacturing semiconductor device
JPH04199681A (en) semiconductor equipment
JPH036817A (en) Manufacture of multilayer electrode of semiconductor element
JPS62104176A (en) Field effect transistor
JPS60160120A (en) Formation of electrode for semiconductor element
JPS63318145A (en) Manufacture of semiconductor device
JPH02189936A (en) Manufacture of semiconductor device
JP3018677B2 (en) Method for manufacturing semiconductor device
JPH04206842A (en) Formation of pad
JPH03225823A (en) Compound semiconductor device
JPS62281356A (en) Manufacture of semiconductor device
JPH03219674A (en) Electrode structure and manufacturing method of semiconductor device