JPH0283733A - 外部プログラムモード中内部ｒａｍ秘密性を有するマイクロコンピュータ - Google Patents
外部プログラムモード中内部ｒａｍ秘密性を有するマイクロコンピュータInfo
- Publication number
- JPH0283733A JPH0283733A JP63230231A JP23023188A JPH0283733A JP H0283733 A JPH0283733 A JP H0283733A JP 63230231 A JP63230231 A JP 63230231A JP 23023188 A JP23023188 A JP 23023188A JP H0283733 A JPH0283733 A JP H0283733A
- Authority
- JP
- Japan
- Prior art keywords
- program
- microcomputer
- secret
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims abstract 3
- 230000006870 function Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 2
- ZBMRKNMTMPPMMK-UHFFFAOYSA-N 2-amino-4-[hydroxy(methyl)phosphoryl]butanoic acid;azane Chemical compound [NH4+].CP(O)(=O)CCC(N)C([O-])=O ZBMRKNMTMPPMMK-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はマイクロコンピュータ、特にマイクロコンピュ
ータが外部プログラムモードで動作されるときにそれに
蓄積されるデータに対して安全性を提供することに関す
る。
ータが外部プログラムモードで動作されるときにそれに
蓄積されるデータに対して安全性を提供することに関す
る。
［従来技術］
マイクロコンピュータは、本質的にプログラムを内部に
蓄積する内部プログラムメモリと、ブタをマイクロコン
ピュータとの間で伝送するバスと、データを蓄積するラ
ンダムアクセスメモリ（ＲＡＭ）と、内部蓄積プログラ
ムにしたがって前記蓄積データおよび／またはハスを介
して受信されたデータを処理する中央処理ユニットと、
マイクロコンピュータの動作のモードにしたがって内部
プログラムメモリ、バス、ＲＡＭおよび中央処理ユニッ
トの間の相互接続を制御する制御装置とを含む。
蓄積する内部プログラムメモリと、ブタをマイクロコン
ピュータとの間で伝送するバスと、データを蓄積するラ
ンダムアクセスメモリ（ＲＡＭ）と、内部蓄積プログラ
ムにしたがって前記蓄積データおよび／またはハスを介
して受信されたデータを処理する中央処理ユニットと、
マイクロコンピュータの動作のモードにしたがって内部
プログラムメモリ、バス、ＲＡＭおよび中央処理ユニッ
トの間の相互接続を制御する制御装置とを含む。
マイクロコンピュータが内部メモリに蓄積されたプログ
ラムにしたがって動作する外部プログラムモードを持た
ないマイクロコンピュータに対して、内部ＲＡＭに蓄積
されたデータの安全性は内部メモリに蓄積されたプログ
ラムの制御の下にあるため、このようなデータの安全性
はほぼ確実である。しかしながら内部メモリの大きさは
制限され、シリコン領域とその費用か増すために経済的
に可能である一定の大きさまでしか拡大することができ
ない。したがって多数の適用に対して外部プログラム動
作モードを有するマイクロコンピュータが経済的理由か
ら好ましい。
ラムにしたがって動作する外部プログラムモードを持た
ないマイクロコンピュータに対して、内部ＲＡＭに蓄積
されたデータの安全性は内部メモリに蓄積されたプログ
ラムの制御の下にあるため、このようなデータの安全性
はほぼ確実である。しかしながら内部メモリの大きさは
制限され、シリコン領域とその費用か増すために経済的
に可能である一定の大きさまでしか拡大することができ
ない。したがって多数の適用に対して外部プログラム動
作モードを有するマイクロコンピュータが経済的理由か
ら好ましい。
［発明の解決すべき課題］
マイクロコンピュータか外部プログラム動作モードを有
する従来技術において、バスはプログラムを外部メモリ
から伝送し、データを外部データメモリから伝送するた
めに外部メモリと接続され、制御装置は外部プログラム
モード中パスを内部ＲＡＭと相互接続する。したがって
外部プログラムモードの従来技術のマイクロコンピュー
タの動作は、侵入アクセスを内部ＲＡＭ全体にもたらし
、内部ＲＡＭに蓄積された（アクセスコード、認証また
は安全性の変数のような）感応データはマイクロコンピ
ュータの外部からアクセスされて危険にさらされるかも
しない。
する従来技術において、バスはプログラムを外部メモリ
から伝送し、データを外部データメモリから伝送するた
めに外部メモリと接続され、制御装置は外部プログラム
モード中パスを内部ＲＡＭと相互接続する。したがって
外部プログラムモードの従来技術のマイクロコンピュー
タの動作は、侵入アクセスを内部ＲＡＭ全体にもたらし
、内部ＲＡＭに蓄積された（アクセスコード、認証また
は安全性の変数のような）感応データはマイクロコンピ
ュータの外部からアクセスされて危険にさらされるかも
しない。
本発明は内部に蓄積されたプログラムにしたがってマイ
クロコンピュータが機能する内部プログラムモード、ま
たはマイクロコンピュータに対して外部のメモリに蓄積
されたプログラムにしたがって機能する外部プログラム
モードのいずれかで動作することが可能であり、指示さ
れた内部ＲＡＭに蓄積されるデータの秘密性を損うこと
がないマイクロコンピュータを提供することを目的とす
る。
クロコンピュータが機能する内部プログラムモード、ま
たはマイクロコンピュータに対して外部のメモリに蓄積
されたプログラムにしたがって機能する外部プログラム
モードのいずれかで動作することが可能であり、指示さ
れた内部ＲＡＭに蓄積されるデータの秘密性を損うこと
がないマイクロコンピュータを提供することを目的とす
る。
［課題解決のための手段］
本発明のマイクロコンピュータはプログラムを内部に蓄
積する内部プログラムメモリと、プログラムを外部メモ
リから伝送するために前記外部メモリに接続するバスと
、秘密性のないデータを蓄積する非秘密ＲＡＭと、秘密
データを蓄積する秘密ＲＡＭと、前記内部蓄積プログラ
ムもしくは前記外部メモリに蓄積されたプログラムのい
ずれかにしたがって前記蓄積データおよびまたは外部的
に供給されたデータを処理する中央処理ユニットと、マ
イクロコンピュータの動作のモードにしたかって内部プ
ログラムメモリ、バス、ＲＡＭおよび中央処理ユニット
との間の相互接続部分を制御する制御装置とを備え、制
御装置が前記外部プログラムモード中に秘密ＲＡＭへの
アクセスを妨げる。秘密ＲＡＭに蓄積された秘密データ
にアクセスするコードは、内部プログラムメモリに蓄積
されたプログラムに含まれている。
積する内部プログラムメモリと、プログラムを外部メモ
リから伝送するために前記外部メモリに接続するバスと
、秘密性のないデータを蓄積する非秘密ＲＡＭと、秘密
データを蓄積する秘密ＲＡＭと、前記内部蓄積プログラ
ムもしくは前記外部メモリに蓄積されたプログラムのい
ずれかにしたがって前記蓄積データおよびまたは外部的
に供給されたデータを処理する中央処理ユニットと、マ
イクロコンピュータの動作のモードにしたかって内部プ
ログラムメモリ、バス、ＲＡＭおよび中央処理ユニット
との間の相互接続部分を制御する制御装置とを備え、制
御装置が前記外部プログラムモード中に秘密ＲＡＭへの
アクセスを妨げる。秘密ＲＡＭに蓄積された秘密データ
にアクセスするコードは、内部プログラムメモリに蓄積
されたプログラムに含まれている。
本発明のマイクロコンピュータは理想的には暗号動作の
実行に適するものである。暗号動作のために、内部プロ
グラムメモリはデータ上に暗号動作を行うプログラムを
蓄積し、秘密ＲＡＭは暗号動作の実行に必要な暗号キー
データを蓄積する。
実行に適するものである。暗号動作のために、内部プロ
グラムメモリはデータ上に暗号動作を行うプログラムを
蓄積し、秘密ＲＡＭは暗号動作の実行に必要な暗号キー
データを蓄積する。
さらに本発明の特徴は好ましい実施例の説明に関連して
示されている。
示されている。
［実施例コ
図面を参照すると本発明のマイクロコンピュータＩＯの
好ましい実施例は、中央処理ユニット（ＣＰＵ）１２、
内部プログラムメモリ１４、非秘密ＲＡＭ１１３、秘密
ＲＡＭ１８、ポー）Ａ、ＢおよびＣにそれぞれ接続され
たバス２０．２２および２４、および制御装置を含む。
好ましい実施例は、中央処理ユニット（ＣＰＵ）１２、
内部プログラムメモリ１４、非秘密ＲＡＭ１１３、秘密
ＲＡＭ１８、ポー）Ａ、ＢおよびＣにそれぞれ接続され
たバス２０．２２および２４、および制御装置を含む。
制御装置はメモリアクセスおよび周辺制御ユニット２６
、モード制御レジスタ２８、ポートムデータレジスタ３
０、ポートＢデータレジスタ３２、ポートＣデータレジ
スタ３４、ポートムデータレジスタ３０をポートムデー
タバス２０に結合する第１の３状態バス駆動装置３６、
メモリアクセスおよび周辺制御ユニット２６をポートム
データバス２０に結合する第２の３状態バス駆動装置３
８、ポートＢデータレジスタ３２をポートＣデータバス
２２に結合する第３の３状態バス駆動装置４０、メモリ
アクセスおよび周辺制御ユニット２Ｂをポー１− Ｂデ
ータバス２２に結合する第４の３状態バス駆動装置４２
、ポートＣデータレジスタ３４をポートＣデータバス２
４に結合する第５の３状態バス駆動装置４４およびメモ
リアクセスおよび周辺制御ユニット２６をポートＣデー
タバス２４に結合する第６の３状態バス駆動装置４６を
含む。第４の３状態バス駆動装置４２は両方向性である
。他のバス駆動装置は全て単方向性であり、ポー）Ａ、
ＢおよびＣバス２０．２２および２４上のデータをマイ
クロコンピュータ１０から伝送する。
、モード制御レジスタ２８、ポートムデータレジスタ３
０、ポートＢデータレジスタ３２、ポートＣデータレジ
スタ３４、ポートムデータレジスタ３０をポートムデー
タバス２０に結合する第１の３状態バス駆動装置３６、
メモリアクセスおよび周辺制御ユニット２６をポートム
データバス２０に結合する第２の３状態バス駆動装置３
８、ポートＢデータレジスタ３２をポートＣデータバス
２２に結合する第３の３状態バス駆動装置４０、メモリ
アクセスおよび周辺制御ユニット２Ｂをポー１− Ｂデ
ータバス２２に結合する第４の３状態バス駆動装置４２
、ポートＣデータレジスタ３４をポートＣデータバス２
４に結合する第５の３状態バス駆動装置４４およびメモ
リアクセスおよび周辺制御ユニット２６をポートＣデー
タバス２４に結合する第６の３状態バス駆動装置４６を
含む。第４の３状態バス駆動装置４２は両方向性である
。他のバス駆動装置は全て単方向性であり、ポー）Ａ、
ＢおよびＣバス２０．２２および２４上のデータをマイ
クロコンピュータ１０から伝送する。
モード制御レジスタ２８は、マイクロコンピュータが内
部プログラムモードであるかまたは外部プログラム動作
モードであるかを示す信号をライン４８上に供給する。
部プログラムモードであるかまたは外部プログラム動作
モードであるかを示す信号をライン４８上に供給する。
ライン４８上のモード指示信号は内部プログラム動作モ
ード中は秘密ＲＡＭ１Ｂへのアクセスを可能にし、外部
プログラム動作モード中は秘密ＲＡＭ１８へのアクセス
を禁止する。
ード中は秘密ＲＡＭ１Ｂへのアクセスを可能にし、外部
プログラム動作モード中は秘密ＲＡＭ１８へのアクセス
を禁止する。
ポートムバス２０はメモリタイミング制御を行なう２ビ
ツト制御バスである。ボートロバス２２は多重アドレス
／データバスであり、両方向性の伝送に対して８個のア
ドレスビットおよび８ビツトのデータを供給する。ポー
トＣバス２４は８個の付加的なアドレスビットを供給す
る。
ツト制御バスである。ボートロバス２２は多重アドレス
／データバスであり、両方向性の伝送に対して８個のア
ドレスビットおよび８ビツトのデータを供給する。ポー
トＣバス２４は８個の付加的なアドレスビットを供給す
る。
外部プログラムメモリ５０は１６ビツトのアドレスバス
５２、アドレスラッチ５４．８ビツトデータバス５６、
アドレスラッチイネーブルライン５８およびメそりイネ
ーブルライン６０によってマイクロコンピュータｌＯの
ポートＡ、ＢおよびＣのバス２０，２２および２４に結
合されている。
５２、アドレスラッチ５４．８ビツトデータバス５６、
アドレスラッチイネーブルライン５８およびメそりイネ
ーブルライン６０によってマイクロコンピュータｌＯの
ポートＡ、ＢおよびＣのバス２０，２２および２４に結
合されている。
付加的な入力／出力メモリまたは他の周辺装置は、バス
２０．２２および２４を外部プログラムメモリ５０、所
定の適切なアドレス符号およびインターフェイス回路と
共に共用する。外部プログラムモードにおいて、マイク
ロコンピュータ−０は事実上汎用マイクロプロセッサで
ある。
２０．２２および２４を外部プログラムメモリ５０、所
定の適切なアドレス符号およびインターフェイス回路と
共に共用する。外部プログラムモードにおいて、マイク
ロコンピュータ−０は事実上汎用マイクロプロセッサで
ある。
ＣＰＵ１２はライン６２および６４上のリセットおよび
クロック信号をそれぞれ受信する。
クロック信号をそれぞれ受信する。
リセットのとき内部プログラムメモリー４から命令が取
り出され、モード制御レジスタ２８が内部プログラムモ
ードを示すように設定され、それにより って秘密ＲＡＭ１ｇへのアクセスを可能にする信号をラ
イン４８上に供給する。このようなライン４８上の指示
によってバス駆動装置３６．４０および４４はそれぞれ
ポートムバス２０に対してポートムデータレジスタ３０
の内容、ボートロバス２２に対してポートＢデータレジ
スタ３２の内容、ポートＣバス２４に対してポートＣデ
ータレジスタ３４の内容を伝送することができる。同時
にライン４８上の内部プログラムモード指示は、バス駆
動装置３８．４２および４Ｂのデータ伝送を妨げる。内
部プログラムモードの場合にはＣＰ ｔＪ １２はポー
ト入レジスタ８０、ポートＣバスタ３２、ポートＣレジ
スタ３４およびモード制御レジスタ２８を含む全ての周
辺レジスタならびに秘密ＲＡＭ１８および非秘密ＲＡＭ
１Ｂの両者にアクセスする。
り出され、モード制御レジスタ２８が内部プログラムモ
ードを示すように設定され、それにより って秘密ＲＡＭ１ｇへのアクセスを可能にする信号をラ
イン４８上に供給する。このようなライン４８上の指示
によってバス駆動装置３６．４０および４４はそれぞれ
ポートムバス２０に対してポートムデータレジスタ３０
の内容、ボートロバス２２に対してポートＢデータレジ
スタ３２の内容、ポートＣバス２４に対してポートＣデ
ータレジスタ３４の内容を伝送することができる。同時
にライン４８上の内部プログラムモード指示は、バス駆
動装置３８．４２および４Ｂのデータ伝送を妨げる。内
部プログラムモードの場合にはＣＰ ｔＪ １２はポー
ト入レジスタ８０、ポートＣバスタ３２、ポートＣレジ
スタ３４およびモード制御レジスタ２８を含む全ての周
辺レジスタならびに秘密ＲＡＭ１８および非秘密ＲＡＭ
１Ｂの両者にアクセスする。
内部プログラムモードで動作する場合、全ての命令は内
部プログラムメモリ１４から出され、内部バス駆動装置
はマイクロコンピュータのピンでアクセスすることはで
きない。内部プログラムモードにおいて外部プログラム
メモリにアクセスすることは不可能である。
部プログラムメモリ１４から出され、内部バス駆動装置
はマイクロコンピュータのピンでアクセスすることはで
きない。内部プログラムモードにおいて外部プログラム
メモリにアクセスすることは不可能である。
パワーアップ初期設定が終了した後、プログラム制御は
ライン４８に外部プログラムモード指示信号を供給して
秘密ＲＡＭ１ｇへのアクセスを妨げるためにモード制御
レジスタ２８を最初に設定することによって外部プログ
ラムメモリ５０に送られ、それからバス駆動装置３８．
４２および４６を介して外部に分岐される。ライン４８
上の外部プログラムモード指示信号はまたバス駆動装置
３６．４０および４４がポートＡ、ＢおよびＣデータレ
ジスタ３０．３２および３４からポートＡ、ＢおよびＣ
バス２０．２２および２４にデータを伝送することを禁
止する。プログラム制御はそれを分岐するだけで内部プ
ログラムメモリ１４に戻される。
ライン４８に外部プログラムモード指示信号を供給して
秘密ＲＡＭ１ｇへのアクセスを妨げるためにモード制御
レジスタ２８を最初に設定することによって外部プログ
ラムメモリ５０に送られ、それからバス駆動装置３８．
４２および４６を介して外部に分岐される。ライン４８
上の外部プログラムモード指示信号はまたバス駆動装置
３６．４０および４４がポートＡ、ＢおよびＣデータレ
ジスタ３０．３２および３４からポートＡ、ＢおよびＣ
バス２０．２２および２４にデータを伝送することを禁
止する。プログラム制御はそれを分岐するだけで内部プ
ログラムメモリ１４に戻される。
外部プログラムモードの場合、マイクロコンピュータの
内部アドレスおよびデータバスはバス駆動装置３８．４
２および４６によって外部プログラムメモリ５０と接続
され、またマイクロコンピュータの制御は外部プログラ
ムメモリ５０に伝送される。外部プログラムモードにお
いて非秘密ＲＡＭ１．６へのアクセスが可能だが、秘密
ＲＡＭ１８に対するアクセスは禁止される。
内部アドレスおよびデータバスはバス駆動装置３８．４
２および４６によって外部プログラムメモリ５０と接続
され、またマイクロコンピュータの制御は外部プログラ
ムメモリ５０に伝送される。外部プログラムモードにお
いて非秘密ＲＡＭ１．６へのアクセスが可能だが、秘密
ＲＡＭ１８に対するアクセスは禁止される。
典型的な動作シナリオにおいてシステムリセットおよび
初期化後、制御は外部プログラムメモリ５０に送られる
。認証または秘密ＲＡＭｌ８に蓄積された変数との比較
が必要なデータか利用できる場合、データは非秘密ＲＡ
Ｍ１Ｂに書込まれ、内部プログラムメモリ１４において
入ロボインントへのブランチが形成される。次にモード
制御レジスタ２８が内部プログラムモードを選択するた
めにアクセスされるため、非秘密データと共に秘密デー
タを使用する動作か実行されることができる。もし非秘
密ＲＡＭ１Ｇに書込まれるものかある場合にはその結果
によって内部秘密ルーティンが実行される。
初期化後、制御は外部プログラムメモリ５０に送られる
。認証または秘密ＲＡＭｌ８に蓄積された変数との比較
が必要なデータか利用できる場合、データは非秘密ＲＡ
Ｍ１Ｂに書込まれ、内部プログラムメモリ１４において
入ロボインントへのブランチが形成される。次にモード
制御レジスタ２８が内部プログラムモードを選択するた
めにアクセスされるため、非秘密データと共に秘密デー
タを使用する動作か実行されることができる。もし非秘
密ＲＡＭ１Ｇに書込まれるものかある場合にはその結果
によって内部秘密ルーティンが実行される。
最終的にモード制御レジスタ２８は、外部プログラムモ
ードを選択するためにアクセスされ、外部プログラムメ
モリ５０における呼出しルーティンに戻される。
ードを選択するためにアクセスされ、外部プログラムメ
モリ５０における呼出しルーティンに戻される。
外部プログラムメモリ５０から供給されたプログラムコ
ードが内部プログラムモードへの切替えを行なわせる度
に、外部プログラムメモリ５０からの後続する命令はい
ずれも無視される。これは内部プログラムモードへの切
替が、バス駆動装置３８．４２および４６がさらにマイ
クロコンピュータにアクセスすることを外部プログラム
メモリ５０によって妨げるモード指示信号をライン４８
に供給するようにモード制御レジスタ２８をするためで
ある。
ードが内部プログラムモードへの切替えを行なわせる度
に、外部プログラムメモリ５０からの後続する命令はい
ずれも無視される。これは内部プログラムモードへの切
替が、バス駆動装置３８．４２および４６がさらにマイ
クロコンピュータにアクセスすることを外部プログラム
メモリ５０によって妨げるモード指示信号をライン４８
に供給するようにモード制御レジスタ２８をするためで
ある。
内部データを内部動作バス上に与えるために使用できる
装置はないので、ゼロの値はＣＰＵＩ２によって“何も
するな“とじて翻訳される。それからマイクロコンピュ
ータプログラムカウンタは、内部プログラムメモリ１４
の第１のバイトに達するまで増分し、内部プログラムメ
モリ■４に制御を戻す。
装置はないので、ゼロの値はＣＰＵＩ２によって“何も
するな“とじて翻訳される。それからマイクロコンピュ
ータプログラムカウンタは、内部プログラムメモリ１４
の第１のバイトに達するまで増分し、内部プログラムメ
モリ■４に制御を戻す。
マイクロコンピュータ１０が暗号動作を実行するように
構成された場合、内部プログラムメモリ１４に蓄積され
たプログラムは暗号ルーティンを含み、また暗号キーお
よび／または暗号キーを生成するために必要なデータは
秘密ＲＡＭ１ｇに蓄積される。
構成された場合、内部プログラムメモリ１４に蓄積され
たプログラムは暗号ルーティンを含み、また暗号キーお
よび／または暗号キーを生成するために必要なデータは
秘密ＲＡＭ１ｇに蓄積される。
外部プログラムメモリ５０に蓄積された“マスクブロク
゛ラムは“従属”暗号プロセッサを設けるために内部プ
ログラムメモリ１４に蓄積されたプログラムザブルーテ
ィンを使用することができる。このマスタープログラム
は、このような暗号プロセッサかデータを暗号化し蓄積
し、データのブロックを証明し、および／または新しい
キーを前に蓄積されたキーから生成するように作られて
もよい。
゛ラムは“従属”暗号プロセッサを設けるために内部プ
ログラムメモリ１４に蓄積されたプログラムザブルーテ
ィンを使用することができる。このマスタープログラム
は、このような暗号プロセッサかデータを暗号化し蓄積
し、データのブロックを証明し、および／または新しい
キーを前に蓄積されたキーから生成するように作られて
もよい。
最初に暗号プロセッサによって動作されるデータは、マ
スタープログラムによって非秘密ＲＡ Ｍ １６に設け
られ、次ぎにプログラムは暗号プロセッサを構成するた
めに内部プログラムメモリ１６にブランチされる。暗号
ルーティンは最初に秘密ＲＡＭ１８を動作可能にし、そ
れから暗号キーのような秘密ＲＡＭ１ｇからの秘密デー
タにアクセスし、次ぎにデータに関する暗号動作を実行
し、最後に非秘密ＲＡＭＩＧ中にこのような暗号処理の
結果を全て蓄積する。それからマイクロコンピュータ１
ｏは外部プログラムモードへ切替えられ、結果が非秘密
ＲＡＭ１．８からアクセスされ、また外部プログラムモ
ードで次の処理ができるようにする。
スタープログラムによって非秘密ＲＡ Ｍ １６に設け
られ、次ぎにプログラムは暗号プロセッサを構成するた
めに内部プログラムメモリ１６にブランチされる。暗号
ルーティンは最初に秘密ＲＡＭ１８を動作可能にし、そ
れから暗号キーのような秘密ＲＡＭ１ｇからの秘密デー
タにアクセスし、次ぎにデータに関する暗号動作を実行
し、最後に非秘密ＲＡＭＩＧ中にこのような暗号処理の
結果を全て蓄積する。それからマイクロコンピュータ１
ｏは外部プログラムモードへ切替えられ、結果が非秘密
ＲＡＭ１．８からアクセスされ、また外部プログラムモ
ードで次の処理ができるようにする。
内部プログラムメモリ１４は読出し専用メモリ（ＲＯＭ
）であることが好ましい。マイクロコンピュータの秘密
Ｒ，ＡＭ１Ｂは、不揮発性装置（例えばバッテリイによ
りバックアップされたＣＭＯ８またはＥＥＰＲＯＭ）で
構成されてもよい。マイクロコンピュータの秘密ＲＡ
Ｍ １８は、秘密データによりある物理的な位置で負荷
され、その後適切に認証された処理以外は全てが禁止さ
れている別の位置に移動されてもよい。
）であることが好ましい。マイクロコンピュータの秘密
Ｒ，ＡＭ１Ｂは、不揮発性装置（例えばバッテリイによ
りバックアップされたＣＭＯ８またはＥＥＰＲＯＭ）で
構成されてもよい。マイクロコンピュータの秘密ＲＡ
Ｍ １８は、秘密データによりある物理的な位置で負荷
され、その後適切に認証された処理以外は全てが禁止さ
れている別の位置に移動されてもよい。
この図面は、外部プログラムメモリに結合されたん発明
のマイクロコンピュータの好ましい実施例のブロック図
である。 ｌＯ・・・マイクロコンピュータ、１２・・・中央処理
ユニット、１４・・・内部プログラムメモリ、１６・・
・非秘密ＲＡＭ、１８・・・秘密ＲＡ Ｍ、 ２０，２
２．２４・・・バス、２６・・・メモリアクセスおよび
周辺制御ユニット、２８・・・モード制御レジスタ、５
０・・・外部プログラムメモリ。 出願人代理人 弁理士 鈴江武彦
のマイクロコンピュータの好ましい実施例のブロック図
である。 ｌＯ・・・マイクロコンピュータ、１２・・・中央処理
ユニット、１４・・・内部プログラムメモリ、１６・・
・非秘密ＲＡＭ、１８・・・秘密ＲＡ Ｍ、 ２０，２
２．２４・・・バス、２６・・・メモリアクセスおよび
周辺制御ユニット、２８・・・モード制御レジスタ、５
０・・・外部プログラムメモリ。 出願人代理人 弁理士 鈴江武彦
Claims (4)
- （１）内部に蓄積されたプログラムにしたがってマイロ
コンピュータが機能する内部プログラムモード、または
マイクロコンピュータに対して外部のメモリに蓄積され
たプログラムにしたがってマイクロコンピュータが機能
する外部プログラムモードのいずれかにおいて動作可能
であるマイクロコンピュータにおいて、 プログラムを内部的に蓄積する内部プログラムメモリと
、 プログラムを外部メモリから伝送するために前記外部メ
モリに接続するバスと、 非秘密性データを蓄積する非秘密ＲＡＭと、秘密データ
を蓄積する秘密ＲＡＭと、 前記内部蓄積プログラムもしくは前記外部メモリに蓄積
されたプログラムのいずれかにしたがって前記蓄積デー
タおよび／または外部的に供給されたデータを処理する
中央処理ユニットと、マイクロコンピュータの動作のモ
ードにしたがって内部プログラムメモリ、バス、ＲＡＭ
および中央処理ユニットの間の相互接続を制御する手段
とを含み、 前記外部プログラムモード中は制御手段が秘密ＲＡＭへ
のアクセスを禁止することを特徴とするマイクロコンピ
ュータ。 - （２）制御手段がプログラムモードを示すモード制御レ
ジスタと、 外部プログラムモード中のみバスを介して外部メモリか
ら伝送されるプログラムを受信するためにマイクロコン
ピュータとバスとを相互接続するためのモード制御レジ
スタに結合されたバス駆動装置とを含む請求項１記載の
マイクロコンピュータ。 - （３）内部プログラムメモリはデータ上に暗号動作を行
なうプログラムを蓄積し、秘密ＲＡＭは前記暗号動作を
実行するために必要な秘密暗号キーデータを蓄積する請
求項１記載のマイクロコンピュータ。 - （４）内部プログラムメモリは、秘密ＲＡＭからの秘密
データにアクセスするコードを含むプログラムを蓄積す
る請求項１記載のマイクロコンピュータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/098,270 US5134700A (en) | 1987-09-18 | 1987-09-18 | Microcomputer with internal ram security during external program mode |
| US098.270 | 1987-09-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283733A true JPH0283733A (ja) | 1990-03-23 |
Family
ID=22268509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63230231A Pending JPH0283733A (ja) | 1987-09-18 | 1988-09-16 | 外部プログラムモード中内部ｒａｍ秘密性を有するマイクロコンピュータ |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5134700A (ja) |
| EP (1) | EP0308219A3 (ja) |
| JP (1) | JPH0283733A (ja) |
| AU (1) | AU603926B2 (ja) |
| CA (1) | CA1310136C (ja) |
| DK (1) | DK519988A (ja) |
| IL (1) | IL87716A0 (ja) |
| NO (1) | NO884086L (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06266624A (ja) * | 1992-09-21 | 1994-09-22 | Internatl Business Mach Corp <Ibm> | メモリの保護装置及びアドレスの発生方法 |
| JP2002244757A (ja) * | 2001-02-19 | 2002-08-30 | Sony Corp | 半導体回路 |
| US8141057B2 (en) | 2001-02-16 | 2012-03-20 | Sony Corporation | Data processing apparatus and associated method |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4885679A (en) * | 1987-12-21 | 1989-12-05 | Bull Hn Information Systems Inc. | Secure commodity bus |
| JP2728724B2 (ja) * | 1989-04-28 | 1998-03-18 | 株式会社東芝 | コンピュータシステムおよびそのシステム立ち上げ方法 |
| JPH03102483A (ja) * | 1989-09-18 | 1991-04-26 | Hitachi Ltd | 自動車用組込み形１チップマイコン、プログラム開発装置 |
| US5060264A (en) | 1990-01-05 | 1991-10-22 | Motorola, Inc. | Radiotelephone controller configured for coresident secure and nonsecure modes |
| US5029207A (en) | 1990-02-01 | 1991-07-02 | Scientific-Atlanta, Inc. | External security module for a television signal decoder |
| US5237610A (en) * | 1990-02-01 | 1993-08-17 | Scientific-Atlanta, Inc. | Independent external security module for a digitally upgradeable television signal decoder |
| JPH03276337A (ja) * | 1990-03-27 | 1991-12-06 | Toshiba Corp | マイクロコントローラ |
| US5251304A (en) * | 1990-09-28 | 1993-10-05 | Motorola, Inc. | Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory |
| EP0502532B1 (en) * | 1991-03-06 | 2000-05-24 | Nec Corporation | Single chip microcomputer having protection function for content of internal ROM |
| US5410654A (en) * | 1991-07-22 | 1995-04-25 | International Business Machines Corporation | Interface with address decoder for selectively generating first and second address and control signals respectively in response to received address and control signals |
| US5404563A (en) * | 1991-08-28 | 1995-04-04 | International Business Machines Corporation | Scheduling normally interchangeable facilities in multiprocessor computer systems |
| WO1993023807A1 (en) * | 1992-05-14 | 1993-11-25 | Gruno, Gerhard | Program protection method for protecting data processing equipment |
| JP3520102B2 (ja) * | 1993-12-28 | 2004-04-19 | 株式会社東芝 | マイクロコンピュータ |
| EP0907270B1 (en) | 1994-02-24 | 2009-04-15 | Comcast Cable Holdings, LLC | Apparatus and method for establishing a cryptographic link between elements of a system |
| US5787172A (en) * | 1994-02-24 | 1998-07-28 | The Merdan Group, Inc. | Apparatus and method for establishing a cryptographic link between elements of a system |
| US5557743A (en) * | 1994-04-05 | 1996-09-17 | Motorola, Inc. | Protection circuit for a microprocessor |
| US5485577A (en) * | 1994-12-16 | 1996-01-16 | General Instrument Corporation Of Delaware | Method and apparatus for incremental delivery of access rights |
| JPH08305635A (ja) * | 1995-05-01 | 1996-11-22 | Nec Corp | ワンチップｃｐｕ |
| EP0753816A1 (en) * | 1995-07-07 | 1997-01-15 | Thomson Consumer Electronics, Inc. | A method and apparatus for storing sensitive information securely in a relatively insecure storage medium |
| US5642480A (en) * | 1995-09-28 | 1997-06-24 | Motorola, Inc. | Method and apparatus for enhanced security of a data processor |
| US5737760A (en) * | 1995-10-06 | 1998-04-07 | Motorola Inc. | Microcontroller with security logic circuit which prevents reading of internal memory by external program |
| JP4312272B2 (ja) * | 1995-10-06 | 2009-08-12 | モトローラ・インコーポレイテッド | 内部メモリへのアクセスを制限するマイクロコントローラ |
| AU1351397A (en) * | 1995-12-20 | 1997-07-14 | Motorola, Inc. | Multi-circuit processor device and method |
| JP3461234B2 (ja) * | 1996-01-22 | 2003-10-27 | 株式会社東芝 | データ保護回路 |
| GB2311152A (en) * | 1996-03-11 | 1997-09-17 | Vlsi Technology Inc | Dual mode security architecture with protected internal operating system |
| SE515327C2 (sv) | 1999-08-27 | 2001-07-16 | Ericsson Telefon Ab L M | Anordning för att utföra säkra transaktioner i en kommunikationsanordning |
| JP2002014872A (ja) * | 2000-06-29 | 2002-01-18 | Fujitsu Ltd | 暗号制御装置 |
| US6889378B2 (en) | 2000-07-24 | 2005-05-03 | Sony Corporation | Information processing method, inter-task communication method, and computer-executable program for the same |
| JP2002353960A (ja) * | 2001-05-30 | 2002-12-06 | Fujitsu Ltd | コード実行装置およびコード配布方法 |
| FI115257B (fi) * | 2001-08-07 | 2005-03-31 | Nokia Corp | Menetelmä informaation käsittelemiseksi elektroniikkalaitteessa, järjestelmä, elektroniikkalaite ja suoritinlohko |
| FR2837944B1 (fr) * | 2002-03-26 | 2004-07-09 | Oberthur Card Syst Sa | Procede et dispositif de validation automatique d'un programme informatique utilisant des fonctions de cryptographie |
| US7296127B2 (en) * | 2003-03-31 | 2007-11-13 | Intel Corporation | NoDMA cache |
| US7502928B2 (en) | 2004-11-12 | 2009-03-10 | Sony Computer Entertainment Inc. | Methods and apparatus for secure data processing and transmission |
| US8959339B2 (en) * | 2005-12-23 | 2015-02-17 | Texas Instruments Incorporated | Method and system for preventing unauthorized processor mode switches |
| US9002014B2 (en) * | 2008-05-24 | 2015-04-07 | Via Technologies, Inc. | On-die cryptographic apparatus in a secure microprocessor |
| US8819839B2 (en) * | 2008-05-24 | 2014-08-26 | Via Technologies, Inc. | Microprocessor having a secure execution mode with provisions for monitoring, indicating, and managing security levels |
| US20100180183A1 (en) * | 2009-01-12 | 2010-07-15 | Macronix International Co., Ltd. | Circuit for reducing the read disturbance in memory |
| CA3118235A1 (en) | 2012-04-13 | 2013-10-17 | Ologn Technologies Ag | Apparatuses, methods and systems for computer-based secure transactions |
| EP2836956B1 (en) | 2012-04-13 | 2019-06-26 | OLogN Technologies AG | Secure zone for digital communications |
| TW201403375A (zh) | 2012-04-20 | 2014-01-16 | 歐樂岡科技公司 | 用於安全購買之安全區 |
| WO2014141202A1 (en) | 2013-03-15 | 2014-09-18 | Ologn Technologies Ag | Systems, methods and apparatuses for securely storing and providing payment information |
| US9846656B2 (en) | 2013-04-17 | 2017-12-19 | Laurence H. Cooke | Secure computing |
| EP3028210B1 (en) | 2013-08-02 | 2020-01-08 | OLogN Technologies AG | Secure server in a system with virtual machines |
| EP3387530B1 (en) * | 2015-12-07 | 2023-08-30 | Laurence H. Cooke | Secure computing |
| US10607018B2 (en) | 2016-10-11 | 2020-03-31 | Xitore, Inc. | Apparatus, system, and method of securitization of memory modules against malicious acts |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068441A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | ワンチツプ・マイクロ・コンピユ−タ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4930578B1 (ja) * | 1970-09-30 | 1974-08-14 | ||
| US4124891A (en) * | 1976-11-18 | 1978-11-07 | Honeywell Information Systems Inc. | Memory access system |
| GB1561482A (en) * | 1976-11-18 | 1980-02-20 | Ibm | Protection of data processing system against unauthorised programmes |
| US4519032A (en) * | 1982-06-09 | 1985-05-21 | At&T Bell Laboratories | Memory management arrangement for microprocessor systems |
| US4523271A (en) * | 1982-06-22 | 1985-06-11 | Levien Raphael L | Software protection method and apparatus |
| US4521853A (en) * | 1982-06-30 | 1985-06-04 | Texas Instruments Incorporated | Secure microprocessor/microcomputer with secured memory |
| US4590552A (en) * | 1982-06-30 | 1986-05-20 | Texas Instruments Incorporated | Security bit for designating the security status of information stored in a nonvolatile memory |
| GB2163577B (en) * | 1984-08-23 | 1988-01-13 | Nat Res Dev | Software protection device |
| US4698750A (en) * | 1984-12-27 | 1987-10-06 | Motorola, Inc. | Security for integrated circuit microcomputer with EEPROM |
-
1987
- 1987-09-18 US US07/098,270 patent/US5134700A/en not_active Expired - Lifetime
-
1988
- 1988-09-08 IL IL87716A patent/IL87716A0/xx unknown
- 1988-09-14 NO NO88884086A patent/NO884086L/no unknown
- 1988-09-15 CA CA000577491A patent/CA1310136C/en not_active Expired - Lifetime
- 1988-09-15 EP EP19880308531 patent/EP0308219A3/en not_active Withdrawn
- 1988-09-16 JP JP63230231A patent/JPH0283733A/ja active Pending
- 1988-09-16 AU AU22282/88A patent/AU603926B2/en not_active Ceased
- 1988-09-16 DK DK519988A patent/DK519988A/da not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068441A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | ワンチツプ・マイクロ・コンピユ−タ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06266624A (ja) * | 1992-09-21 | 1994-09-22 | Internatl Business Mach Corp <Ibm> | メモリの保護装置及びアドレスの発生方法 |
| US8141057B2 (en) | 2001-02-16 | 2012-03-20 | Sony Corporation | Data processing apparatus and associated method |
| JP2002244757A (ja) * | 2001-02-19 | 2002-08-30 | Sony Corp | 半導体回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0308219A3 (en) | 1990-09-05 |
| NO884086L (no) | 1989-03-20 |
| AU603926B2 (en) | 1990-11-29 |
| CA1310136C (en) | 1992-11-10 |
| AU2228288A (en) | 1989-03-23 |
| US5134700A (en) | 1992-07-28 |
| DK519988D0 (da) | 1988-09-16 |
| IL87716A0 (en) | 1989-02-28 |
| DK519988A (da) | 1989-03-19 |
| EP0308219A2 (en) | 1989-03-22 |
| NO884086D0 (no) | 1988-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0283733A (ja) | 外部プログラムモード中内部ｒａｍ秘密性を有するマイクロコンピュータ | |
| US4987595A (en) | Secure cryptographic processor arrangement | |
| US8838950B2 (en) | Security architecture for system on chip | |
| US5825878A (en) | Secure memory management unit for microprocessor | |
| CA2303297C (en) | Cryptographic co-processor | |
| US4352952A (en) | Data security module | |
| KR100294829B1 (ko) | 플래시 메모리를 보호하는 방법 및 장치 | |
| US6708273B1 (en) | Apparatus and method for implementing IPSEC transforms within an integrated circuit | |
| US8959311B2 (en) | Methods and systems involving secure RAM | |
| US9582675B2 (en) | Protection of memory areas | |
| US20070180271A1 (en) | Apparatus and method for providing key security in a secure processor | |
| KR20060032954A (ko) | 액세스 허용을 결정하는 방법 및 장치 | |
| JPH02504681A (ja) | 暗号装置キーの安全取扱システム及び方法 | |
| KR100831441B1 (ko) | 신뢰 주변 장치 메커니즘 | |
| US20030172214A1 (en) | Data processing system with peripheral access protection and method therefor | |
| JP4945053B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
| EP3462366A1 (en) | Device with a cryptographic coprocessor | |
| KR20090095843A (ko) | 보안 기능을 갖는 프로세서 장치 | |
| CN111295645A (zh) | 一种SoC芯片及总线访问控制方法 | |
| EP1801700B1 (en) | Method and systems to restrict usage of a DMA channel | |
| JPH09171488A (ja) | 内部メモリへのアクセスを制限するマイクロコントローラ | |
| US4635223A (en) | Fail safe protection circuitry for a commerical microprocessor in encryption equipment | |
| JPH04219823A (ja) | Ｒｏｍデータの保護方法及び装置 | |
| US10169616B1 (en) | Cryptographic processing of data and instructions stored off-chip | |
| JP2002244757A (ja) | 半導体回路 |