JPH0281567A - 復号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は符号化データを復号化する復号化装置に関する
。

［従来の技術］ 従来は単一バスに接続した１つの復号化手段で復号化処
理を行っていた。

［発明が解決しようとする課題］ しかし、復号化手段が１つだと複数のコードリスト（コ
ードファイル）を復号化したい場合に待ち時間が長くな
る。またハードウェアの単なる並列化はハードウェアの
増大、複雑化、コストアップを招くだけである。

本発明は上述した従来技術の欠点を除去するものであり
、その目的とする所は、複数のコードリストを見かけ上
向時に復号化処理する構成簡単な復号化装置を提供する
ことにある。

［課題を解決するための手段］ 本発明の復号化装置は上記の目的を達成するために、単
一バスに接続される複数の復号化手段と、前記各復号化
手段の実行優先順位を決定する決定手段と、前記各復号
化手段を異なるメモリエリアに接続して前記決定手段に
よる優先順位に従い復号化処理を時分割マ実行させる制
御手段を備えることをその概要とする。

［イ乍用］ かかる構成において、複数の復号化手段は単一バスに接
続されており、決定手段は前記各復号化手段の実行優先
順位を決定する。そして制御手段は前記各復号化手段を
異なるメモリエリアに接続して前記決定手段による優先
順位に従い復号化処理を時分割で実行させる。

［実施例の説明］ 以下、添付図面に従って本発明による実施例を詳細に説
明する。

第１図は実施例の復号化部を含む画像処理装置のブロッ
ク構成図である。図中、６は画像処理装置の主制御を行
うＣＰＵ、７はＣＰＵ６が実行する処理プログラムやワ
ーキングデータ等を記憶する主記憶装置（ＭＭ）　、８
は符号化データのファイル等を格納するディスクドライ
ブユニット　（ＤＤＵ）　　９はＤＤＵ８のコントロー
ラ（ＤＤＣ）、１０はＣＲＴデイスプレィ装置（ＣＲＴ
Ｕ）　、ｌ　１はＣＲＴＵＩＯの表示制御を行うＣＲＴ
制御部（ＣＲＴＣ）　、１２はＣＲＴＵｌｏに表示する
表示イメージデータ及び又はプリンタ１６にプリントす
るプリントイメージデータ等を記憶するフレームメモリ
（ＦＭ）、１３は符号化データを一時的に記憶するウィ
ンドウメモリ（ＷＭ）、１４はイメージデータを符号化
し及び符号化データを復号化する符復号化部、１５は原
稿画像を読み取るリーグ（ＲＤ）、１６は文字・画像を
プリントするプリンタ（ＰＲＮ）、１７はＲＤ１５やＰ
ＲＮ１６の制御を行うＩ１０制御部（ＩＯＣ）　　　１
８はデータ通信回線を介してデータ送・受信処理を行う
回線インタフェース部（Ｌ−Ｉ／Ｆ）、１９はキーボー
ド（ＫＢＤ）、２０はＫＢＤ１９のシリアルインク。

フェース部（ＳＩ／Ｆ）　、５−ＢＵＳはシステムバス
、Ｉ−ＢＵＳはイメージバスである。

上記構成において、回線からの着呼により到来する画像
等の符号化データはＬ−Ｉ／Ｆ　１８にて受信され、５
−ＢＵＳを経由してＷＭ１３に一時的に記憶される。Ｃ
ＰＵ６は全受信データをＷＭ１３に記憶するとＤＤＣ９
を介して全受信データをＤＤＵ８に格納する。こうして
ＤＤＵ８は符号化データより成るコードファイルＡ、Ｂ
、Ｃ，・・・を格納したとする。使用者は、例えばコー
ドファイルＡとＢとを見かけ上回時にマルチ復号化処理
してファイルＡのイメージデータをＣＲＴｔＪ　１０に
表示すると供にファイルＢのイメージデータをＰＲＮ１
６にプリントできる。

第２図は実施例のマルチ復号化処理の動作概念を説明す
る図である。図において、例えばＷＭ１３は符号化デー
タＡ〜Ｎを記憶し、これに対して符・復号化部１４中の
復号化部１４′はＮ個のデコーダＡ−Ｎを備え、ＦＭ１
２は符号化データＡ−Ｎに対応する復号化データＡ〜Ｎ
の記憶エリアを備λている。そして復号化部１４′とＷ
Ｍ１３及び復号化部１４′とＦＭ１２との間は夫々物理
的には単一バスで接続されているが、論理的にはプライ
オリティ判別回路５による時分割優先制御により図示の
ような接続関係になる。

尚、論理的接続は自由に行えるからデコーダＡに対して
符号化データＡ−Ｈの何れを接続しても良い。

第３図は実施例のマルチ復号化処理の動作タイミングチ
ャートの概念図である。プライオリティ判別回路５の優
先順位をＡ＞Ｂ＞Ｃ＞・・・とすると、復号化処理はデ
コーダＡ、Ｂ、Ｃ，・・・の優先順位で行われる。即ち
、例えばデコーダＡが実行されない時はデコーダＢが実
行され、デコーダΔもＢも実行されない時はデコーダＣ
が実行される。またデコーダＣの実行中にデコーダＡ又
はＢの実行要求がくるとデコーダＣの実行は中断し、直
ちにデコーダＡ又はＢの実行が開始される。

第１図に戻り、こうして復号化処理が終了すると、ＣＰ
Ｕ６は予め使用者によるＫＢＤ　１９からの情報に基づ
き、例えば復号化データＡをＣＲＴＵＩＯに表示し、か
つ復号化データＢをＰＲＮ１６にプリントするようＣＲ
ＴＣＩＩ及びｌ０Ｃ１７に指示を出す。

第４図は実施例の復号化部１４′のブロック構成図であ
る。尚、復号化部１４′は２つのデコーダ２４．２９を
備える場合を示した。

図中、２１．２６は５−Ｂｕｓからの符号化データをラ
ッチするラッチレジスタ、２２．２７は所定量の符号化
データを蓄えるＦＩＦＯ１２３，２８はＦＩＦＯ２２，
２７の出力を一時的に記憶するバッファ、２４．２９は
符号化データを復号化データに変換するデコーダ、２５
．３０はデコーダ出力のビットシリアル（イメージ）デ
ータをパラレルデータに変換するＳ−Ｐ変換部、３１は
デコード処理に必要なタイミング信号を生成するタイミ
ングジェネレータ、３２はプライオリティ信号Ｐをデコ
ードするプライオリティデコーダ、３３はＳ−Ｐ変換部
２５．３０からの要求によりプライオリティ信号Ｐを生
成するプライオリティエンコーダ、３４は符号化データ
及び復号化データをＤＭＡ転送する４チヤネルのＤＭＡ
コントローラ（ＤＭＡＣ）　、３５は復号化部１４′の
主制御を行うＣＰＵ、３６はＣＰＵ３５がワークエリア
として使用するＲＡＭ、３７はＣＰＵ３５が実行するプ
ログラムを格納しているＲＡＭである。

かかる構成により第６図の動作タイミングチャートを参
照してマルチ復号化処理を説明する。ＣＰＵ６は、予め
使用者等からの指示に従い、どの符号化データをどの優
先順位で復号化するかをＣＰＵ３５に通知する。ＣＰＵ
３５はこの通知に従ってＤＭＡ　Ｃ３４の初期処理を行
う。

即ち、優先順位に従ってＤＭＡチャネルを選択し、符号
化データＡ又はＢの読み出し先頭アドレスとデータ数、
及びこれに対応する復号化データの格納先頭アドレス等
をセットする。ＤＭＡ４チヤネルの内の２チヤネルは符
号化データ転送用に、残りの２チヤネルは復号化データ
転送用に割当てられる。またＤＭＡ要求は符号化データ
側が優先し、かつデコーダ２４側が優先するように受は
付けられる。

ＣＰＵ３５はまずＦ　Ｉ　ＦＯ２２側のＤＭＡをスター
トしてＷＭ１３の符号化データＡをＰＩＦ０２２に取り
込み、デコーダ２４の復号化処理をスタートさせる。Ｆ
ＩＦＯ２２へのＤＭＡ転送は速いのでやがてＦＩＦＯ２
２はフル状態になり、その後は復号化処理に合わせて残
りの符号化データＡが順次ＦＩＦＯ２２に取り込まれる
。またＦＩＦＯ２２の先頭データはバッファ２３に取り
込まれる。ＣＰＵ３５は次にＦＩＦＯ２７側のＤＭＡを
スタートしてＷＭ１３の符号化データＢをＦＩＦＯ２７
に取り込み、デコーダ２９の復号化処理をスタートさせ
る。

一方、Ｓ−Ｐ変換２５及び３０からのＤＭＡリクエスト
信号ＲＥＱ−０，ＲＥＱ−１は最初ＬＯＷにされており
、この状態でＮＯＲ回路３８はイネーブルされている。

またこのリクエスト信号ＲＥＱ−０，ＲＥＱ−１はイン
バータ回路４８でレベル反転し、夫々信号Ａ、Ｂとして
プライオリティエンコーダ３３に入力する。そしてプラ
イオリティエンコーダ３３の出力信号Ｐはプライオリテ
ィデコーダ３２に入力し、該デコーダ３２の出力ｙ。／
、ｙ＋／（但し、／は論理否定を表わす）によりデコー
ダ２４と２９の内のイネーブル側が決まる。

第５図は実施例のプライオリティデコード表を示す図で
ある。入力信号Ａ、Ｂに対するデコード出力ｙ。／、ｙ
＋／をＨＩＧＨ（Ｈ）、ＬＯＷ　（Ｌ）レベルで示して
いる。

第４図に戻り、実施例ではデコーダ２４側がハイプライ
オリティなのでデコーダ３２の出力はｙｏ／がＬＯＷ（
アクティブ）になり、ｙ＋／はＨＩＧＨ（イナクティブ
）になる。信号ｙａ／のＬＯＷレベルはＯＲ回路３９を
イネーブルし、タイミングジェネレータ３１からのタイ
ミング信号（第６図）がＮＯＲ回路３８に伝わる。

ＮＯＲ回路３８は既にイネーブルされているのでタイミ
ング信号がデコーダ２４の入力クロック信号（第６図）
としてデコーダ２４に入力し、復号化処理が行われる。

その結果、シリアル変換された復号化データがＳ−Ｐ変
換部部２５に出力され、Ｓ−Ｐ変換部２５ではタイミン
グジェネレータ３１からのタイミング信号によりＳ−Ｐ
変換部を行う。そしてＳ−Ｐ変換部完了すると信号ＲＥ
Ｑ−０をＨＩＧＨにしてＤＭＡＣ３４にＤＭＡリクエス
トし、同時にＮＯＲ回路３８のゲートをオフしてデコー
ダ２４へのタイミング信号出力を中断する。またプライ
オリティエンコーダ３３の入力ＡはＬＯＷ　（０）にな
り、また人力ＢはＨＩＧＨ（１）であるから、プライオ
リティデコーダ３２の出力は信号ｙｏ／がＨＩＧＨで、
信号ｙ＋／はＬＯＷである。信号ｙ＋／がＬＯＷになる
とＯＲ回路３９並びにＮＯＲ回路３８を介してタイミン
グジェネレータ３１からのタイミング信号がデコーダ２
９に伝わる（第６図）。これによりデコーダ２９はバッ
ファ２８の符号化データを復号化処理し、シリアルの復
号化データがＳ−Ｐ変換部３０に出力される。ｓ−ｐ変
換部３０ではこれをパラレルの復号化データに変換する
。

そして変換終了により信号ＲＥＱ−１がＨＩＧＨにされ
、ＤＭＡＣ３４にＤＭＡリクエストし、その反転信号Ｂ
のＬＯＷレベルがプライオリティエンコーダ３３に入力
する。同時にＮＯＲ回路３８はゲートオフしてタイミン
グ信号の出力を中断する。さらにプライオリティデコー
ダ３２は信号ｙ＋／をイナクティブ（ＨＩＧＨ）にする
ことにより、タイミングジェネレータ３１からのタイミ
ンク信号をＯＲ回路３９でオフする。

以上の動作はＳ−Ｐ変換部２５及び３ｏに於いて夫々パ
ラレルの復号化データを生成する迄の手順であるが、こ
れらのパラレルデータはＤＭＡＣ３４により各変換部か
ら読出されてＩ−Ｂｕｓを介し、ＦＭ１２上の所定のエ
リアにＤＭＡ転送される。そして上記の手順が繰り返さ
れて、実行される。またデコーダ２４と２９からの次の
符号化データの読出し要求によりＦＩＦＯ２２又は２７
に空きが生じると、符号化データ側のＤＭＡが再起動す
る。これらの動作を順次、繰り返すことにより、それぞ
れの符号化データが時分割に復号化され、復号化終了符
号を検知した時点でＣＰＵ３５に終了を通知して、復号
化が完了する。

［発明の効果］ 以上述べた如く本発明によれば、複数の復号化構成で復
号化処理の効率向上が達成できる。

即ち、複数ページ分の符号化データを並行して復号化で
き、例えばプリンタ出力中に他の画像をデイスプレィす
る等のマルチ動作が円滑に行われる。

【図面の簡単な説明】

第１図は実施例の復号化部を含む画像処理装置のブロッ
ク構成図、 第２図は実施例のマルチ復号化処理の動作概念を説明す
る図、 第３図は実施例のマルチ復号化処理の動作タイミングチ
ャートの概念図、 第４図は実施例の復号化部１４′のブロック構成図、 第５図は実施例のプライオリティデコード表を示す図、 第６図は実施例のマルチ復号化処理の動作タイミングチ
ャートである。 図中、６・・・ＣＰＵ、７・・・主記憶装置（ＭＭ）、
８・・・ディスクドライブユニット（ＤＤＵ）　、９・
・・ディスクコントローラ（ＤＤＣ）、１０・・・ＣＲ
Ｔデイスプレィ装置（ＣＲＴＵ）　　　１１・・・ＣＲ
Ｔ制御部（ＣＲＴＣ）　　　１２・・・フレームメモリ
（ＦＭ）　　　１３・・・ウィンドウメモリ（ＷＭ）、
１４・・・符・復号化部、１５・・・リーダ（ＲＤ）、
１６・・・プリンタ（ＰＲＮ）、１７・・・Ｉ１０制御
部（ＩＯＣ）、１８・・・回線インタフェース部（Ｌ−
Ｉ／Ｆ）、１９・・・キーボード（ＫＢＤ）　、２０・
・・シリアルインタフェース部（Ｓ−Ｉ／Ｆ）Ｓ−ＢＵ
Ｓ・・・システムバス、Ｉ−Ｂｕｓ・・・イメージバス
である。 第５図

Claims (1)

1. 【特許請求の範囲】 単一バスに接続される複数の復号化手段と、前記各復号
   化手段の実行優先順位を決定する決定手段と、 前記各復号化手段を異なるメモリエリアに接続して前記
   決定手段による優先順位に従い復号化処理を時分割で実
   行させる制御手段を備えることを特徴とする復号化装置
   。