[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0279104A - Numerical arithmetic unit using dsp - Google Patents

Numerical arithmetic unit using dsp

Info

Publication number
JPH0279104A
JPH0279104A JP23001288A JP23001288A JPH0279104A JP H0279104 A JPH0279104 A JP H0279104A JP 23001288 A JP23001288 A JP 23001288A JP 23001288 A JP23001288 A JP 23001288A JP H0279104 A JPH0279104 A JP H0279104A
Authority
JP
Japan
Prior art keywords
dsp
data
area
cpu
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23001288A
Other languages
Japanese (ja)
Inventor
Hiroshi Sakairi
坂入 浩
Masatsugu Kametani
亀谷 雅嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23001288A priority Critical patent/JPH0279104A/en
Publication of JPH0279104A publication Critical patent/JPH0279104A/en
Pending legal-status Critical Current

Links

Landscapes

  • Numerical Control (AREA)
  • Multi Processors (AREA)

Abstract

PURPOSE:To eliminate the overhead for data delivery and reception so as to reduce the overall time for arithmetic operations by providing a means which can simultaneously execute the data setting of a host CPU and numerical operation performed by using a DSP. CONSTITUTION:A DSP 2 accesses a data delivery and reception area 3 and fetches external data after informing a host CPU 1 of the access and executes an arithmetic operation after informing the CPU 1 that the DSP 2 does not access the area 3. Upon receiving the information, the CPU 1 sets data necessary for the next arithmetic operation in the area 3. The DSP 2 places the results of the arithmetic operations in the area 3 after informing the CPU 1 of the access to the area 3 when the arithmetic operations are completed and executes the next arithmetic operation on the already set data after informing the CPU 1 that the DSP 2 does not access the area 3. The CPU 1 fetches the results of the previous arithmetic operation and sets data for the next arithmetic operation. Therefore, the time for the arithmetic operation can be reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、産業用ロボット等の制御装置のDSPを用い
た数値演算装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a numerical calculation device using a DSP for a control device such as an industrial robot.

〔従来の技術〕[Conventional technology]

従来のDSPを用いた数値演算装置は、第30回自動制
御連合講演会前刷(1987)第307頁から第310
頁において論じられている。
Numerical calculation devices using conventional DSP are described in the 30th Automatic Control Association Conference Preprint (1987), pages 307 to 310.
Discussed on page.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、第308頁の11行〜13行に、外部
データの入出力にかがるオーバーヘッドは大きな問題と
ならないと述べられているが、外部データを受渡すエリ
アを8bit幅のメモリ素子を用いて、外部データ同士
の484マトリクス積を計算し、結果を外部メモリに返
す処理などを考えると、外部データの受渡しに、57.
6μsかかる。第309頁の9〜1o行に述べられてい
るように、4X4マスリクスの演算時間40μs以下で
あるとすると、十分大きなオーバーヘッドになり得ると
いう問題点があった。
In the above conventional technology, on page 308, lines 11 to 13, it is stated that the overhead involved in inputting and outputting external data is not a major problem, but the area for transferring external data is an 8-bit wide memory element. Considering the process of calculating the 484 matrix product between external data using , and returning the result to external memory, 57.
It takes 6μs. As stated in lines 9 to 1o on page 309, if the calculation time of the 4×4 matrix is 40 μs or less, there is a problem that the overhead may be sufficiently large.

本発明は、上記演算処理のような場合でも、データの受
渡しオーバーヘッドを少なくし、総合的な演算時間を短
縮できる数値演算装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a numerical calculation device that can reduce the data transfer overhead and shorten the overall calculation time even in the case of the calculation processing described above.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために、DSPを用いた数値演算装
置が、データ受渡しエリアをアクセスしているか否かを
示す手段を設けたものである。
In order to achieve the above object, a means is provided for indicating whether or not a numerical calculation device using a DSP is accessing a data transfer area.

〔作用〕[Effect]

まず、DSPを用いた数値演算装置は、データ受渡しエ
リアをアクセスしているか否かを示す手段によりデータ
受渡しエリアをアクセスすることをホストCPUに通知
し、外部データを取り込む。
First, a numerical arithmetic device using a DSP notifies the host CPU that the data transfer area will be accessed by means of indicating whether or not the data transfer area is being accessed, and takes in external data.

次に、データ受渡しエリアをアクセスしないことをホス
トCP Uに通知して演算を実行する。この時ホストC
PUは、次の演算に必要なデータをデータ受渡しエリア
に設定する。数値演算装置は。
Next, the host CPU is notified that the data transfer area will not be accessed and an operation is executed. At this time host C
The PU sets the data necessary for the next calculation in the data transfer area. Numerical calculation equipment.

演算が終了したらホストCPUにデータ受渡しエリアを
アクセスすることを通知して、結果をデータ受渡しエリ
アに置き、再び、データ受渡しエリアをアクセスしない
ことを通知してすでに設定されたデータにより次の演算
を実行する。この時。
When the calculation is completed, notify the host CPU that the data transfer area will be accessed, place the result in the data transfer area, notify the host CPU that the data transfer area will not be accessed, and perform the next calculation using the data that has already been set. Execute. At this time.

ホストCPUは、前回の演算結果の取出しと、さらに次
の演算のために必要なデータを、データ受渡しエリアに
設定する。
The host CPU takes out the previous calculation result and sets the data necessary for the next calculation in the data transfer area.

以上のように、ホストCPUのデータの設定と、D S
 Pを用いた数値演算装置の演算が、同時に実行される
ので、データ受渡しのためのオーバーヘッドがなくなり
、総合的な演算時間を短縮することができる。
As mentioned above, the data settings of the host CPU and the
Since the calculations of the numerical calculation device using P are executed simultaneously, there is no overhead for data exchange, and the overall calculation time can be shortened.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図〜第2図により説明す
る。本実施例は、NEC社製のDSP。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. This embodiment uses a DSP manufactured by NEC Corporation.

μPD77230を使用して構成した例である。This is an example configured using μPD77230.

本制御装置は第1図に示すように、ホストCPUIと、
DSPを用いた数値演算装置2と、1と2の間でデータ
を受渡しするためのデータ受渡しエリア3及び、ホスト
CPUIから、数値演算装置2へ演算実行要求をするた
め及び、ホストCPUがデータ受渡しエリア3をアクセ
スしているか否かをDSP2に通知するためのコントロ
ール4IC1゜12、DSP2から、演算の実行中であ
るか否かをホストCPUIに通知するコントロールaC
2,。
As shown in Fig. 1, this control device has a host CPU,
Numerical calculation device 2 using DSP, data transfer area 3 for exchanging data between 1 and 2, and a data transfer area 3 for requesting calculation execution from the host CPU to numerical calculation device 2, and for data transfer by the host CPU. Control 4IC1゜12 for notifying the DSP2 whether or not area 3 is being accessed; control aC for notifying the host CPUI from the DSP2 whether or not an operation is being executed;
2,.

、L3.DSP2が、データ受渡しエリア:3をアクセ
スしているか否かを示すコントロール線C3゜[4より
構成される。DSP2は、内部メモリ資源として、第1
のRAM4、第2のRA M 5 、データROM8を
もち、演算を実行する演算ユニット9とホストCPUI
とのコントロール線を接続するコントロールユニット7
、そして、演算二ニット9及びコントロールユニット7
を動作させる制御プログラムを格納するインストラクシ
ョンROM6より成る。また、ホストC:PU1とデー
タ受渡しエリア3は、16bitのデータバス10によ
り接続され、DSP2とデータ受渡しエリア3は、8b
itのデータバス11により接続されている。以下、第
2図により、動作を説明する。第2図は、演算1サイク
ル分のコントロール線、C1,C2,C3のタイミング
図と、ホストCPUI及びDSP2の動作を示したもの
である。
, L3. It is composed of a control line C3°[4 that indicates whether or not the DSP2 is accessing the data transfer area:3. DSP2 uses the first memory as an internal memory resource.
RAM 4, a second RAM 5, and a data ROM 8, an arithmetic unit 9 that executes arithmetic operations, and a host CPU
Control unit 7 to connect the control line with
, and a calculation unit 9 and a control unit 7
It consists of an instruction ROM 6 that stores a control program for operating the . In addition, the host C: PU1 and the data transfer area 3 are connected by a 16-bit data bus 10, and the DSP 2 and the data transfer area 3 are connected by an 8b
It is connected by a data bus 11 of it. The operation will be explained below with reference to FIG. FIG. 2 shows a timing diagram of the control lines C1, C2, and C3 for one cycle of calculation, and the operations of the host CPUI and DSP2.

まず、ホストCPtJ1は、DSP2が演算中でない(
C2がLow)ことを確認して、DSP2に演算実行要
求を出す(CIをHigh)、この時DSP2は、演算
要求を受付けたことをホストCPUに通知(C2をHi
gh)するとともに。
First, in the host CPtJ1, the DSP2 is not in operation (
After confirming that C2 is Low), it issues a calculation execution request to DSP2 (CI High). At this time, DSP2 notifies the host CPU that it has accepted the calculation request (C2 goes High).
gh) with.

データ受渡しエリア3を使用することを通知(C3をH
igh)L、て、データを第1のRAM4又は第2のR
AM5八転送する。これを受けて、ホストCPUは、D
SP2が演算を受付けたことを確認(C1をLow)し
て、データ受渡しエリア3が、使用可能になる(C3が
Low)まで待つ、DSP2は、データを内部へ転送し
終ると、データ受渡しエリアを解放(C3をLow)に
し、演算の実行を開始する。これを受けて、ホストCP
UIは、データ受渡しエリアを使用することをDSP2
に通知(C1をHigh)して、前の演算結果の取出し
と1次の演算に必要なデータを、設定する。そして、デ
ータ受渡しエリア3を解放(C1をLow)し、DSP
2の演算が終了(C2がLow)するまで待つ。一方、
DSP2は、演算の実行が終rすると、ホストCPUI
が、デーテ受渡しエリア3を使用していないことを確認
(C1がLOW)L/てから、ホストCPUにデータ受
渡しエリア3を使用することを通知(C3をHigh)
して、演算結果をデータ受渡しエリアに転送する。転送
が終了したら、ホストCPU1に演算の終了を通知(C
2をLOW)するとともに、データ受渡しエリアを解放
(C3をLOW)して、次の演算要求を待つ。
Notify that data transfer area 3 will be used (C3 to H
igh)L, data is stored in the first RAM4 or the second R.
AM58 transfer. In response to this, the host CPU
After confirming that SP2 has accepted the calculation (C1 is Low), it waits until the data transfer area 3 becomes available (C3 is Low). When the DSP2 has finished transferring the data internally, it transfers the data to the data transfer area. is released (C3 is set low) and the execution of the operation is started. In response to this, host CP
The UI indicates that the DSP2 uses the data passing area.
(C1 is set High), and the data necessary for retrieving the previous calculation result and the primary calculation is set. Then, the data transfer area 3 is released (C1 is set low), and the DSP
Wait until operation 2 is completed (C2 is low). on the other hand,
When the execution of the operation is completed, the DSP2
is not using data transfer area 3 (C1 is LOW), and then notifies the host CPU that data transfer area 3 will be used (C3 is HIGH).
and transfers the calculation results to the data transfer area. When the transfer is completed, the host CPU 1 is notified of the end of the calculation (C
2 is set to LOW), the data transfer area is released (C3 is set to LOW), and the next calculation request is waited for.

なお、最初の演算要求の時は、あらかじめ、必要なデー
タをデータ受渡しエリアに設定しておくことはいうまで
もない。
It goes without saying that when making the first calculation request, necessary data must be set in the data transfer area in advance.

以上のように、本実施例によれば、DSP2に演算を行
なわせるに当り、2番目以後の演算に対するデータは、
直前の演算の実行中に、並列して設定することができる
ため、データ転送によるオーバーヘッドを大幅になくシ
、最終的な演算時間を短縮することができる。
As described above, according to this embodiment, when the DSP 2 is made to perform an operation, the data for the second and subsequent operations are as follows:
Since the settings can be made in parallel while the previous calculation is being executed, the overhead due to data transfer can be largely eliminated and the final calculation time can be shortened.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、DSPを用いた数値演算装置の演算中
に、ホストCPUから、データ受渡しエリアに、次の演
算に必要なデータを設定できるので、データ転送のオー
バーヘッドを大幅に少なくすることができる。これによ
り、総合的な演算時間を大幅に短縮することができる。
According to the present invention, data necessary for the next calculation can be set from the host CPU in the data transfer area during calculation by a numerical calculation device using a DSP, so the overhead of data transfer can be significantly reduced. can. This allows the overall calculation time to be significantly reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成図、第2図は第1図の
構成におけるコントロール線のタイミング図である。 1・・・ホストCPU、2・・・DSP、3・・・デー
タ受渡−しエリア、4・・・第1のRAM、5・・・第
2のRAM、6・・・インストラクションROM、7・
・・コントロールユニット、8・・・データROM、9
・・・演算ユニツh、10,1.1・・・データバス、
12,13,14・・・コン1−ロール線。
FIG. 1 is a configuration diagram of an embodiment of the present invention, and FIG. 2 is a timing chart of control lines in the configuration of FIG. 1. DESCRIPTION OF SYMBOLS 1... Host CPU, 2... DSP, 3... Data transfer area, 4... First RAM, 5... Second RAM, 6... Instruction ROM, 7...
...Control unit, 8...Data ROM, 9
... Arithmetic unit h, 10, 1.1... Data bus,
12, 13, 14...Control 1-roll line.

Claims (1)

【特許請求の範囲】[Claims] 1、ホストCPUと、前記ホストCPUとデータを受渡
しする産業用ロボットの制御装置のDSPを用いた数値
演算装置において、前記データを受渡しする手段をアク
セスしているか否かを示す手段を設けたことを特徴とす
るDSPを用いた数値演算装置。
1. In a numerical calculation device using a host CPU and a DSP of an industrial robot control device that exchanges data with the host CPU, a means is provided for indicating whether or not the means for exchanging data is being accessed. A numerical calculation device using a DSP characterized by:
JP23001288A 1988-09-16 1988-09-16 Numerical arithmetic unit using dsp Pending JPH0279104A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23001288A JPH0279104A (en) 1988-09-16 1988-09-16 Numerical arithmetic unit using dsp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23001288A JPH0279104A (en) 1988-09-16 1988-09-16 Numerical arithmetic unit using dsp

Publications (1)

Publication Number Publication Date
JPH0279104A true JPH0279104A (en) 1990-03-19

Family

ID=16901204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23001288A Pending JPH0279104A (en) 1988-09-16 1988-09-16 Numerical arithmetic unit using dsp

Country Status (1)

Country Link
JP (1) JPH0279104A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04310993A (en) * 1991-04-09 1992-11-02 Hitachi Zosen Corp Simulation device for motion body

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04310993A (en) * 1991-04-09 1992-11-02 Hitachi Zosen Corp Simulation device for motion body

Similar Documents

Publication Publication Date Title
US7293119B2 (en) DMA data transfer between low-overhead processor and connected external circuitry using transactions log
JP2586833B2 (en) Data processor
JPH05216835A (en) Interruption-retrial decreasing apparatus
JPH0279104A (en) Numerical arithmetic unit using dsp
JPS5925258B2 (en) processor control system
KR930006516B1 (en) Dta processing system
JPS61138354A (en) Dual bus type high speed data processing circuit
JP2687716B2 (en) Information processing device
JPH0468458A (en) Data communication processing unit
JPH06161951A (en) Bus control system
JPS6337453A (en) Bus switch device
JPH03127204A (en) Communication system between programmable controller and input/output device
JPS6041786B2 (en) interrupt control system
JPS6252900B2 (en)
JPH05128279A (en) One-chip microcomputer
JPS6172352A (en) 1-chip microprocessor
JPS62269237A (en) Data processor
JPS63231669A (en) Transmission system for data
JPH05204813A (en) Information processor
JPH0314048A (en) Memory access controller
JPH0784969A (en) Data transfer system
JPS62140156A (en) Polling system
JPH03246654A (en) Method for controlling data transfer
JPH04162106A (en) Remote input/output system for programmable controller
JPS62266639A (en) Interface device for input/output device