JPH0273234A - Active matrix substrate - Google Patents
Active matrix substrateInfo
- Publication number
- JPH0273234A JPH0273234A JP63225353A JP22535388A JPH0273234A JP H0273234 A JPH0273234 A JP H0273234A JP 63225353 A JP63225353 A JP 63225353A JP 22535388 A JP22535388 A JP 22535388A JP H0273234 A JPH0273234 A JP H0273234A
- Authority
- JP
- Japan
- Prior art keywords
- picture element
- element electrode
- electrode
- defect
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 title claims description 14
- 230000007547 defect Effects 0.000 abstract description 18
- 239000010409 thin film Substances 0.000 abstract description 2
- 230000012447 hatching Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、液晶等を用いて絵素をマトリクス状に配置し
たマトリクス表示装置のための基板に関し、特に各絵素
を駆動するためにスイッチング素子が備えられているア
クティブマトリクス基板に関する。Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a substrate for a matrix display device in which picture elements are arranged in a matrix using liquid crystal, etc. The present invention relates to an active matrix substrate provided with elements.
（従来の技術）
第３図は、液晶表示装置に用いられる従来のアクティブ
マトリクス基板の等価回路を示す図である。ここでは、
行方向の配線（ゲート配線）Ｒ１、Ｒ２、Ｒ３が等間隔
にほぼ並行に形成されており、これらの配線と略直交す
るように列方向の配線（ソース配線）Ｃ１、Ｃ２、Ｃ３
が等間隔に並行に形成されている。これらの配線Ｒ１・
・・及びＣ１・・・により配線で囲まれた各領域に絵素
が配置される。(Prior Art) FIG. 3 is a diagram showing an equivalent circuit of a conventional active matrix substrate used in a liquid crystal display device. here,
Wirings in the row direction (gate wirings) R1, R2, and R3 are formed approximately parallel to each other at equal intervals, and wirings in the column direction (source wirings) C1, C2, and C3 are formed approximately perpendicularly to these wirings.
are formed in parallel at equal intervals. These wiring R1・
. . . and C1 . . . A picture element is arranged in each area surrounded by wiring.
また、配線Ｒ１・・・及びＣ１・・・の各交差位置に於
いて、スイッチング素子として薄膜トランジスタ（以下
、ｒＴＦＴＪと称する）１が形成され、各ＴＦＴＩは、
そのゲートが配線Ｒ１、Ｒ２又はＲ３に、ソースが配線
ＣＩ、Ｃ２又はＣ３にそれぞれ接続されている。また、
各ＴＦＴＩのドレインは絵素型８ｉ＋２に接続されてい
る。Further, at each intersection of the wirings R1... and C1..., a thin film transistor (hereinafter referred to as rTFTJ) 1 is formed as a switching element, and each TFTI is
Its gate is connected to wiring R1, R2, or R3, and its source is connected to wiring CI, C2, or C3, respectively. Also,
The drain of each TFTI is connected to picture element type 8i+2.
行方向の配線Ｒ１・・・及び列方向の配線Ｃ１・・・の
各一つを選択し、電圧を印加することにより、選択され
た配線の交差点のＴＦＴＩがオン状態とされ、該ＴＦＴ
１に接続されている絵素ｔ８ｉ２に電圧が印加され、絵
素が選択的に表示される。このようにして、液晶表示装
置内のすべての絵素を選択的に表示することが可能とさ
れている。By selecting each one of the row direction wiring R1... and the column direction wiring C1... and applying a voltage, the TFTI at the intersection of the selected wiring is turned on, and the TFT
A voltage is applied to the picture element t8i2 connected to the picture element t8i2, and the picture element is selectively displayed. In this way, it is possible to selectively display all picture elements in the liquid crystal display device.
第４図は、上述のような従来のアクティブマトリクス基
板のより具体的な構成を示す図である。FIG. 4 is a diagram showing a more specific configuration of the conventional active matrix substrate as described above.
ここでは、各絵素の絵素を極３は、ＴＦＴＩを介してゲ
ート配置５ａ、５ｂ・・・の１本と、ソース配線６ａ、
６ｂ・・・の１本と接続されている。第４図に、右上が
りの斜線が施された絵素電極３は、ゲート配！！５ａと
ソース配線６ａとにより駆動され、右下がりの斜線が施
された絵素ｔＶｉ３はゲート配４１５ｂとソース配線６
ｂとにより駆動される。また、絵素電Ｖｉ３の配列は単
純なＸＹマトリクス配列である。Here, each picture element is connected to one of the gate lines 5a, 5b, . . . via the TFTI, and the source wiring 6a,
It is connected to one of 6b... In FIG. 4, the picture element electrodes 3 marked with diagonal lines upward to the right are gate electrodes! ! The picture element tVi3, which is driven by the gate wiring 415b and the source wiring 6a and is shaded diagonally downward to the right, is driven by the gate wiring 415b and the source wiring 6a.
b. Further, the arrangement of the picture element electrodes Vi3 is a simple XY matrix arrangement.
（発明が解決しようとする課Ｍ）
上述のような従来のアクティブマトリクス基板では、各
絵素に対応して、１個の絵素ｔｆ！３と、１個のＴＦＴ
ｌと、各１本のゲート配線及びソース配線とが配されて
いる。従って、絵素′：４極３やＴ Ｆ Ｔ １に不良
が生じたり、ゲート配線やソース配線に断線が生じた場
合には、絵素の欠陥として現れるという問題があった。(Problem M to be solved by the invention) In the conventional active matrix substrate as described above, one picture element tf! corresponds to each picture element. 3 and 1 TFT
1, one gate wiring, and one source wiring. Therefore, if a defect occurs in the picture element': quadrupole 3 or T F T 1, or if a disconnection occurs in the gate wiring or source wiring, there is a problem that it appears as a defect in the picture element.
表示装置の大容量表示化に伴って、配線の微細化及び絵
素数の増加が予想されるが、このような場合、全ての絵
素ｔＶＭを上述のような欠陥の発生を完全に無くした状
態で製作することは極めて困難である。As display devices become larger in capacity, it is expected that wiring will become finer and the number of picture elements will increase. It is extremely difficult to manufacture.
才な、絵素を極の配列は単純なＸＹマトリクス配列であ
るため、曲線等をより自然に表示することが困難である
という問題もあり、曲線等のより自然な表示を可能とす
るアクティブマトリクス基板の登場が望まれている。Since the arrangement of the pixel poles is a simple XY matrix arrangement, there is a problem that it is difficult to display curves, etc. more naturally. The appearance of printed circuit boards is expected.
よって、本発明の目的は、絵素欠陥を容易に救済するこ
とができ、従って高い歩留りで製造することができるア
クティブマトリクス基板を提供することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an active matrix substrate in which pixel defects can be easily repaired and, therefore, can be manufactured with a high yield.
また、本発明の他の目的は、曲線等をより自然に表示す
ることが可能なアクティブマトリクス基板を提供するこ
とにある。Another object of the present invention is to provide an active matrix substrate that can display curves and the like more naturally.
（課題を解決するための手段）
本発明のアクティブマトリクス基板は、ＸＹママトリク
ス状配置された複数個の絵素を極と、各絵素ｔ８ｉｌを
駆動するスイッチング素子とを備えるアクティブマトリ
クス基板であって、該絵素電極が、Ｘ方向又はＹ方向の
うち少なくとも一方向において複数の絵素電極部に分割
されており、該絵素電極部に複数のスイッチング素子が
接続されており、そのことにより上記目的が達成される
。(Means for Solving the Problems) The active matrix substrate of the present invention is an active matrix substrate including a plurality of picture elements arranged in an XY matrix as poles and a switching element for driving each picture element t8il. The picture element electrode is divided into a plurality of picture element electrode parts in at least one of the X direction and the Y direction, and a plurality of switching elements are connected to the picture element electrode part. The above objectives are achieved.
また、前記絵素電極は、Ｘ方向又はＹ方向のどちらかの
方向に於いて、該方向に直交する方向に隣接する絵素電
極と１／２絵素分だけずらされて配置されているのが好
ましい。Further, the picture element electrode is arranged to be shifted by 1/2 picture element in either the X direction or the Y direction from an adjacent picture element electrode in a direction perpendicular to the direction. is preferred.
（実施例） 本発明を実施例について以下に説明する。(Example) The invention will now be described with reference to examples.
第１図は、本発明の第１の実施例を説明するための略図
的平面図である０本実施例では、Ｘ方向に延びるゲート
配線１５ａ、１５ｂ・・・と、Ｙ方向に延びるソース配
線１６ａ、１６ｂ・・・とが形成されている０本実施例
では、ゲート配線１５ａ、１５ｂ・・・とソース配線１
６ａ、１６ｂ・・・との交差点のＸ方向及びＹ方向に於
いて１つおきに２組のＴＰＴ対１１ａ及びｌｌｂが接続
されている。一方のＴＦＴＮｌｌａには絵素ｔ８ｉｉ部
１３ａが接続され、他方のＴＰＴ対１１ｂには絵素電極
部１３ｂが接続されている。これらの２個の絵素ｔｉ部
１３ａ及び１３ｂによって１個の絵素電極１３が構成さ
れている。即ち、１個の絵素電極１３がＹ方向に於いて
２分割されている。各ＴＰＴ対１１ａ、１１ｂの構成の
ＩＰＡの詳細は第９図に示されている。各ＴＰＴ対１１
ａ、ｌｌｂは、２個のＴＦＴｌｌｌ及び１１２、又はＴ
ＦＴ１１３．１１４によりそれぞれ構成されている。FIG. 1 is a schematic plan view for explaining a first embodiment of the present invention. In this embodiment, gate wirings 15a, 15b, . . . extending in the X direction, and source wirings extending in the Y direction. 16a, 16b... are formed. In this embodiment, the gate wirings 15a, 15b... and the source wirings 1
Two TPT pairs 11a and llb are connected every other pair in the X direction and the Y direction at the intersections with 6a, 16b, . . . . A picture element t8ii section 13a is connected to one TFTNlla, and a picture element electrode section 13b is connected to the other TPT pair 11b. One picture element electrode 13 is constituted by these two picture element ti parts 13a and 13b. That is, one picture element electrode 13 is divided into two in the Y direction. Details of the IPA configuration of each TPT pair 11a, 11b are shown in FIG. Each TPT vs. 11
a, llb are two TFTll and 112, or TFT
FT113 and FT114 respectively.
このように、各絵素電極１３が２個の絵素を極部１３ａ
、１３ｂによりされており、しかも各絵素電極部に２個
のＴＰＴが接続されているので、ＴＦＴＩ １１〜１１
４の一個又は絵素ｔｉ部１３ａ−１３ｂの一方に欠陥が
あった場合でも絵素電極全体としての欠陥には至らない
、従って、ゲート配線、ソース配線又はＴＰＴの欠陥を
含む絵素電極の欠陥に基づく表示欠陥の発生の割合を従
来例に比べて飛躍的に改善することができる。In this way, each picture element electrode 13 connects two picture elements to the pole part 13a.
, 13b, and since two TPTs are connected to each picture element electrode section, TFTIs 11 to 11
Even if there is a defect in one of the pixel electrodes 13a-13b, the defect in the pixel electrode as a whole does not result in a defect in the pixel electrode, including defects in the gate wiring, source wiring, or TPT. The rate of occurrence of display defects based on this can be dramatically improved compared to the conventional example.
更に、本実施例では、各絵素電極が、絵素電極が分割さ
れた方向（Ｙ方向）と直交する方向（Ｘ方向）に隣接す
る絵素電極と１／２絵素分だけずらされて配置されてい
る。第１図中の右上がり斜線のハツチングが施された絵
素型［１３Ａと、右下がり斜線のハツチングが施された
絵素電極１３Ｂとを比較されたい、絵素を極１３Ａは、
ゲート配線１５ｃとソース配！！ １６ ａとにより駆
動される。一方、絵素電極１３Ｂは、ゲート配線１５ｂ
とソース配線１６ｂとにより駆動される。このように、
各絵素電極が、分割された方向と直交する方向に隣接す
る絵素ｔ８ｉｉに対して１／２絵素分だけずらされてい
るので、曲線等の表示をより自然に行うことが可能とな
る。Furthermore, in this embodiment, each picture element electrode is shifted by 1/2 picture element from the neighboring picture element electrode in the direction (X direction) perpendicular to the direction in which the picture element electrode is divided (Y direction). It is located. In FIG. 1, compare the picture element type [13A] with hatching upward to the right and the pixel electrode 13B with hatching downward to the right.
Gate wiring 15c and source wiring! ! 16a. On the other hand, the picture element electrode 13B is connected to the gate wiring 15b.
and the source wiring 16b. in this way,
Since each picture element electrode is shifted by 1/2 picture element with respect to the adjacent picture element t8ii in the direction perpendicular to the direction in which it was divided, it is possible to display curves, etc. more naturally. .
第２図は、本発明の第２の実施例を示す略図的平面図で
ある。ここでは、１個の絵素１３がＸ方向に２分割され
、絵素電極部１３ａと絵素を極部１３ｂとにより構成さ
れている。そして、右上がりの斜線のハツチングが施さ
れた絵素電極１３Ａと、右下がりの斜線のハツチングが
施された絵素型ｍ１３Ｂとを比較すれば明らかなように
、２分割された方向と直交する方向（Ｙ方向）に於いて
、隣接する絵素電極が１／２絵素分だけずらされている
。この第２の実施例では、絵素ｔａｉ１３Ａはゲート配
線１５ａとソース配置１１６ ｃとにより駆動され、絵
素を極１３Ｂはゲート配線１５ｂとソース配線１６ｄと
により駆動される。FIG. 2 is a schematic plan view showing a second embodiment of the invention. Here, one picture element 13 is divided into two in the X direction, and is composed of a picture element electrode part 13a and a picture element pole part 13b. As is clear from comparing the pixel electrode 13A with hatching with diagonal lines going upward to the right and the pixel electrode m13B with hatching with diagonal lines going downward to the right, the direction is perpendicular to the two-divided direction. Adjacent picture element electrodes are shifted by 1/2 picture element in the direction (Y direction). In this second embodiment, the picture element tai13A is driven by the gate wiring 15a and the source arrangement 116c, and the picture element pole 13B is driven by the gate wiring 15b and the source wiring 16d.
上述の第１及び第２の実施例では、１個の絵素電極は２
分割されているが、マトリクスを構成するＸ方向及びＹ
方向の両方向に於いて２分割し、各絵素を極が４個の絵
素ｔｆｉ部により構成されるようにしてもよい、このよ
うな４分割された絵素電極を有する実施例を第５図及び
第６図に示す。In the first and second embodiments described above, one picture element electrode has two
Although it is divided, the X direction and Y direction that make up the matrix
The fifth embodiment has a picture element electrode divided into four parts, which may be divided into two parts in both directions so that each picture element has a pole made up of four picture element tfi parts. As shown in FIG.
第５図に示す第３の実施例では、ゲート配線１５ａ、１
５ ｂ−・・とソース配Ｈ１６ａ、１６ ｂ−・・との
交差点のＸ方向及びＹ方向に於いて１つおきに４組のＴ
ＰＴ対１１ａ〜ｌｌｄが接続されている。In the third embodiment shown in FIG.
5 b-... and source wiring H16a, 16 b-... in the X direction and Y direction of the intersection, every other four sets of T
PT pairs 11a to lld are connected.
１個の絵素電極１３は、Ｘ方向及びＹ方向の両方向に於
いて分割形成された４個の絵素電極部１３ａ〜１３ｄに
よって構成されている。各ＴＰＴ対１１ａ〜１１ｄは絵
素電極部１３ａ〜１３ｄにそれぞれ接続されている。こ
のように第３の実施例では、１個の絵素ｔｆ！が４個の
絵素電極部１３ａ〜１３ｄによって構成されているので
、ＴＦＴ対１１ａ〜１１ｄを構成するＴＰＴの何れか又
は絵素ｔｆ！部１３ａ〜１３ｄの何れかに欠陥が生じた
としても、絵素を極全体としての欠陥とはならない
尚、第３の実施例に於いても、右上がりの斜線のハツチ
ングが施された絵素電極１３Ａと、右下がりの斜線のハ
ツチングが施された絵素型１１３Ｂとの比較から明らか
なように、各絵素を極は、Ｙ方向に於いて１／２絵素分
だけずらされて配置されている。従って、第１、第２の
実施例と同様に、より自然な曲線を表示することが可能
である。One picture element electrode 13 is constituted by four picture element electrode parts 13a to 13d that are divided and formed in both the X direction and the Y direction. Each TPT pair 11a to 11d is connected to a picture element electrode portion 13a to 13d, respectively. In this way, in the third embodiment, one picture element tf! is constituted by four picture element electrode parts 13a to 13d, so any one of the TPTs constituting the TFT pairs 11a to 11d or the picture element tf! Even if a defect occurs in any of the parts 13a to 13d, the picture element as a whole will not be defective.In the third embodiment as well, the picture element with diagonal hatching upward to the right As is clear from the comparison between the electrode 13A and the picture element type 113B, which is hatched with diagonal lines downward to the right, the poles of each picture element are shifted by 1/2 picture element in the Y direction. has been done. Therefore, similar to the first and second embodiments, it is possible to display more natural curves.
第６図に示す第４の実施例は、第３の実施例の変形であ
り、各絵素ｔ８ｉｉがＸ方向に１／２絵素だけずらされ
て配置されている点が第３の実施例（第５図）とは異な
っている。The fourth embodiment shown in FIG. 6 is a modification of the third embodiment, and is different from the third embodiment in that each picture element t8ii is shifted by 1/2 picture element in the X direction. (Figure 5) is different.
上述の第１〜第４の実施例では、ゲート配Ｉｔ５ａ、１
５ ｂ−・・及びソース配線１６ａ、１６ｂ−・はそれ
ぞれ、直線状に延伸しており、且つ互いに直交するよう
に配置されていた。しかしながら、絵素電極１３Ａ、１
３Ｂを用いて説明したように、各絵素電極１／２絵素分
だけずらして位置するようにされているため、ゲート配
線の数又はソース配線の数が増大する。その結果、開口
率の減少やゲート配線とソース配線との交差部分に於け
る不良の発生等を生じる恐れがある。これを解決するた
めに、第７図及び第８図に示す第５及び第６の実施例で
は、ゲート配線又はソース配線のどちらかを矩形波状に
形成されている。In the first to fourth embodiments described above, the gate wiring It5a, 1
5b-.. and the source wirings 16a, 16b-.. each extended linearly and were arranged so as to be orthogonal to each other. However, the picture element electrodes 13A, 1
As explained using 3B, since each picture element electrode is shifted by 1/2 picture element, the number of gate wirings or the number of source wirings increases. As a result, there is a possibility that the aperture ratio may decrease or a defect may occur at the intersection between the gate wiring and the source wiring. To solve this problem, in the fifth and sixth embodiments shown in FIGS. 7 and 8, either the gate wiring or the source wiring is formed into a rectangular wave shape.
第７図に示す第５の実施例に於いては、ゲート配線１５
ａ、１５ｂ・・・が矩形波状に形成されている。また、
第８図に示した第６の実施例では、ソース配線１６ａ、
１６ｂ・・・が矩形波状に形成されている、これらの実
施例に於いては、ソース配線又はゲート・配線の数を低
減し得ることがわかる。In the fifth embodiment shown in FIG.
a, 15b, . . . are formed in a rectangular wave shape. Also,
In the sixth embodiment shown in FIG. 8, the source wiring 16a,
It can be seen that in these embodiments in which the lines 16b... are formed in a rectangular wave shape, the number of source wirings or gate wirings can be reduced.
第９図に第７の実施例（第８図）の一部を拡大して示す
、ゲート配線１５ａ、１５ｂ・・・には、ソース配４１
１６ ａ、１６ｂ・・・との各交差点近傍でＹ方向及び
−Ｙ方向に約１／２絵素分だけ突出している突出部１５
１及び１５２が設けられている。FIG. 9 shows a part of the seventh embodiment (FIG. 8) in an enlarged manner. The gate wirings 15a, 15b, .
16a, 16b, . . . protrusion portions 15 protruding in the Y direction and −Y direction by approximately 1/2 picture element.
1 and 152 are provided.
絵Ｓ電極部１３ａには突出部１５１をゲート電極とする
ＴＦＴ対１１ａ（ＴＦＴＩｌｌ及びＴＦＴ１１２）が、
絵素ｔｆｆｉ部１３ｂには突出部１５２をゲートｔｆ！
とするＴＰＴ対１ ｌ ｂ （ＴＦＴＩ １３及びＴＦ
Ｔ１１４）が接続されている。In the picture S electrode part 13a, there is a TFT pair 11a (TFTIll and TFT112) with the protruding part 151 as a gate electrode.
The protruding portion 152 is connected to the gate tf! in the picture element tffi portion 13b.
TPT vs. 1 l b (TFTI 13 and TF
T114) is connected.
本発明に於いては、各絵素ｔ８ｉ！部に接続されるＴＰ
Ｔの数は上述の２個に限らず、３個以上であってもよい
、また、絵素を極を複数の絵素′４電極に分割する！Ｉ
３様は、上述の各実施例に於けるものに限らないことは
いう丈でもない。In the present invention, each picture element t8i! TP connected to
The number of T's is not limited to the above-mentioned two, but may be three or more.Also, the poles of the picture element are divided into a plurality of picture element '4 electrodes! I
It is needless to say that the third embodiment is not limited to the embodiments described above.
（発明の効果）
以上のように、本発明によれば、１個の絵素電極が複数
に分割され、複数の絵素電極部で構成されでおり、しか
も各絵素電極部には複数のスイッチング素子が接続され
ているので、１個の絵素電極としての欠陥の発生の割合
が従来例に比べて著しく低減される。従って、本発明の
アクティブマトリクス基板は高い歩留まりで製造し得る
。(Effects of the Invention) As described above, according to the present invention, one picture element electrode is divided into a plurality of parts and is composed of a plurality of picture element electrode parts, and each picture element electrode part has a plurality of parts. Since the switching elements are connected, the rate of occurrence of defects in one picture element electrode is significantly reduced compared to the conventional example. Therefore, the active matrix substrate of the present invention can be manufactured with high yield.
また、絵素電極配列を１／２絵素分だけずらした構成と
することにより、曲線等をより自然に表示することが可
能となり、表示の高精細化が可能となる。Furthermore, by configuring the pixel electrode arrangement to be shifted by 1/2 pixel, it becomes possible to display curves and the like more naturally, and it becomes possible to achieve high definition display.
、 の ｔ； 日
第１図は本発明の第１の実施例を示す平面図、第２図は
第２の実施例を示す平面図、第３図は従来例の回路図、
第４図は従来例の平面図、第５図〜第８図は本発明の第
３の実施例〜第６の実施例をそれぞれ示す平面図、第９
図は第６の実施例の要部を拡大して示す平面図である。, t; 1. FIG. 1 is a plan view showing the first embodiment of the present invention, FIG. 2 is a plan view showing the second embodiment, and FIG. 3 is a circuit diagram of the conventional example.
FIG. 4 is a plan view of the conventional example, FIGS. 5 to 8 are plan views showing third to sixth embodiments of the present invention, respectively, and FIG.
The figure is a plan view showing an enlarged main part of the sixth embodiment.
１１ ａ〜ｌ １ ｄ−ＴＰＴ対、
１３．１３Ａ、１３Ｂ・・・絵素電極、１３ａ〜１３ｄ
〜絵素ｔｉ部、
１５ａ〜１５ｃ・・・ゲート配線、
１６ａ 〜１６ｄ−・−ソース配線、
１１１〜１１４・・・ＴＰＴ。11 a to l 1 d-TPT pair, 13.13A, 13B... picture element electrode, 13a to 13d
-Picture element ti portion, 15a-15c...gate wiring, 16a-16d--source wiring, 111-114...TPT.
以上that's all
Claims (1)
、各絵素電極を駆動するスイッチング素子とを備えるア
クティブマトリクス基板であって、該絵素電極が、Ｘ方
向又はＹ方向のうち少なくとも一方向において複数の絵
素電極部に分割されており、該絵素電極部に複数のスイ
ッチング素子が接続されているアクティブマトリクス基
板。 ２、前記絵素電極は、Ｘ方向又はＹ方向のどちらかの方
向に於いて、該方向に直交する方向に隣接する絵素電極
と１／２絵素分だけずらされて配置されている請求項１
に記載のアクティブマトリクス基板。[Claims] 1. An active matrix substrate comprising a plurality of picture element electrodes arranged in an XY matrix and a switching element for driving each picture element electrode, wherein the picture element electrodes are arranged in the X direction. Alternatively, an active matrix substrate is divided into a plurality of picture element electrode parts in at least one direction in the Y direction, and a plurality of switching elements are connected to the picture element electrode part. 2. The picture element electrode is arranged to be shifted in either the X direction or the Y direction by 1/2 picture element from an adjacent picture element electrode in a direction perpendicular to the direction. Item 1
The active matrix substrate described in .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225353A JPH0273234A (en) | 1988-09-08 | 1988-09-08 | Active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225353A JPH0273234A (en) | 1988-09-08 | 1988-09-08 | Active matrix substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0273234A true JPH0273234A (en) | 1990-03-13 |
Family
ID=16828010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225353A Pending JPH0273234A (en) | 1988-09-08 | 1988-09-08 | Active matrix substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0273234A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5333004A (en) * | 1990-11-23 | 1994-07-26 | Thomson-Lcd | Active matrix flat display |
| WO1996002867A1 (en) * | 1994-07-14 | 1996-02-01 | Citizen Watch Co., Ltd. | Liquid crystal display and method of manufacturing the same |
| KR100272079B1 (en) * | 1992-07-06 | 2000-11-15 | 구본준 | Liquid crystal display device |
| WO2006035887A1 (en) * | 2004-09-30 | 2006-04-06 | Sharp Kabushiki Kaisha | Liquid crystal display |
| KR20150047365A (en) * | 2013-10-24 | 2015-05-04 | 엘지전자 주식회사 | Display device using semiconductor light emitting device |
-
1988
- 1988-09-08 JP JP63225353A patent/JPH0273234A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5333004A (en) * | 1990-11-23 | 1994-07-26 | Thomson-Lcd | Active matrix flat display |
| KR100272079B1 (en) * | 1992-07-06 | 2000-11-15 | 구본준 | Liquid crystal display device |
| WO1996002867A1 (en) * | 1994-07-14 | 1996-02-01 | Citizen Watch Co., Ltd. | Liquid crystal display and method of manufacturing the same |
| GB2306747A (en) * | 1994-07-14 | 1997-05-07 | Citizen Watch Co Ltd | Liquid crystal display and method of manufacturing the same |
| GB2306747B (en) * | 1994-07-14 | 1998-07-01 | Citizen Watch Co Ltd | Liquid crystal display and method of manufacturing the same |
| US5893621A (en) * | 1994-07-14 | 1999-04-13 | Citizen Watch Co., Ltd. | Liquid crystal display and method of manufacturing the same |
| US6512556B1 (en) | 1994-07-14 | 2003-01-28 | Citizen Watch Co., Ltd. | Liquid crystal display and method of manufacturing the same |
| WO2006035887A1 (en) * | 2004-09-30 | 2006-04-06 | Sharp Kabushiki Kaisha | Liquid crystal display |
| KR100846951B1 (en) * | 2004-09-30 | 2008-07-17 | 샤프 가부시키가이샤 | Liquid crystal display |
| US7782346B2 (en) | 2004-09-30 | 2010-08-24 | Sharp Kabushiki Kaisha | Liquid crystal display |
| JP4738343B2 (en) * | 2004-09-30 | 2011-08-03 | シャープ株式会社 | Liquid crystal display |
| KR20150047365A (en) * | 2013-10-24 | 2015-05-04 | 엘지전자 주식회사 | Display device using semiconductor light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3291249B2 (en) | Active matrix type liquid crystal display device and substrate used therefor | |
| KR101969952B1 (en) | Display device | |
| JP3349935B2 (en) | Active matrix type liquid crystal display | |
| JP2001343666A (en) | Active matrix type liquid crystal display device | |
| KR100698048B1 (en) | Liquid crystal display device | |
| JPH08179351A (en) | Array substrate for display device | |
| JP3305259B2 (en) | Active matrix type liquid crystal display device and substrate used therefor | |
| WO2021093048A1 (en) | Display panel and display device | |
| JPH0273234A (en) | Active matrix substrate | |
| US5546204A (en) | TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon | |
| JPH0643316A (en) | Color matrix screen with color filter in triad, triangulr arrangement | |
| JPS6097322A (en) | Liquid crystal matrix panel | |
| CN216118318U (en) | Pixel arrangement structure, array substrate and display panel | |
| JP3555688B2 (en) | Monolithic driver array | |
| JP2523190B2 (en) | Matrix type display device | |
| JP2004037956A (en) | Liquid crystal display and its drive circuit | |
| JPH05307165A (en) | Active matrix display panel | |
| JPS6197626A (en) | Liquid crystal matrix panel | |
| JPS63183484A (en) | Matrix type display device | |
| JP2004037905A (en) | Liquid crystal display device | |
| CN114488629B (en) | Pixel, array substrate and display panel | |
| WO2024159568A1 (en) | Display panel | |
| KR20130051741A (en) | Array substrate for in-plane switching mode liquid crystal display device | |
| JPH0961852A (en) | Liquid crystal image display device and method for relieving its disconnection defect | |
| JPH01292320A (en) | Picture display panel |