JPH0272462A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、主要システム内のデータ転送に使用される
システムバスと入出力装置間のデータ転送を制御する入
出力制御装置に関する。

（従来の技術） 従来、システムバスを共用するシステムは、第３図に示
すように構成されている。すなわち、システムバス１０
に対して中央処理装置１１および主記憶装置１２が相互
接続されると共に、入出力制御装置１３を介して入出力
装置１４もシステムバスｌＯに接続されている。このシ
ステムにおいて、システムバス１０と入出力装置１４間
のデータ転送は入出力制御装置１３によって実行される
。

入出力制御装置１３は、装装置１３内部の全体の動作制
御をするマイクロプロセッサ１３１　、システムバスｌ
Ｏとマイクロプロセッサ１３１間、およびシステムバス
１０と入出力装置１４間のデ、−タ転送をするためのバ
スインターフェース部１３２、マイクロプロセッサ１３
１の制御下で装置１３内のデータ転送に使用されるマイ
クロプロセッサバス１３３、マイクロプロセッサ＋３１
がアクセスするローカルメモリ１３４、入出力装置１４
と主記憶装置１２間をローカルメモリ１３４を介さずに
高速データ転送をする高速データ転送バス１３５、その
高速データ転送バス１３５を用いてバスインターフェー
ス部１３２１’ｉしてシステムバス１０と入出力装置１
４間の高速データ転送動作を制御する高速データ転送制
御部１３Ｇを備えている。

バスインターフェース部１３２は第４図のように構成さ
れている。第４図において、Ａ、Ｂ、Ｄはマイクロプロ
セッサ＋３１からのバスインターフェースＩ１１制御信
号であり、Ａ’　、Ｂ’　、Ｅは高速データ転送制御部
＋３［ｉからのバスインターフェース制御信号である。

信号Ａはマイクロプロセッサ１３１が主記憶装置１２を
リードアクセスする場合にバスインターフェース部１３
２に入力されるリード要求信号であり、Ａ′は高速デー
タ転送制御部１３８が主記憶装置１２をリードアクセス
する場合にバスインターフェース部１３２に人力される
リード要求信号、信号Ｂはマイクロプロセッサ１３［が
主記憶装置１２をライトアクセスする場合にバスインタ
ーフェース部１３２に入力されるライト要求信号、Ｂ′
は高速データ転送制御部１３Ｇが主記憶装置１２をライ
トアクセスする場合にインターフェース部１３２に入力
されるライト要求信号、信号りはマイクロプロセッサＨ
１がシステムバス１０間の主記憶装置Ｉ２とデータ転送
を行なうためにマイクロプロセッサバス１３３とシステ
ムバス１０間を接続する標準データ転送部２０１を選択
する信号である。Ｅは入出力装置１４と主記憶装置１２
間の高速データ転送を行なうために高速データ転送バス
＋３５とシステムバス１０を接続する高速データ転送部
２０２を選択する信号である。また、２０３は標準デー
タ転送部２０１または高速データ転送部２０２とシステ
ムパス１０間ノテータ転送を制御するシステムバスイン
タフェース部である。

このように構成されるバスインターフェース部１３２に
おいては、マイクロプロセッサバス１３３と高速データ
転送バス１３５が互いに独立で、また制御信号ＡとＡ′
、およびＢとＢ′　もそれぞれ互いに独立である。この
ため、入出力装置１４がシステムバス１０と高速データ
転送中でもマイクロプロセッサ１３１はマイクロプロセ
ッサバス１３３を使って種々の制御動作を行なうことが
できる。

ところが、このように）轟）成される入出力制御装置１
３においては、マイクロプロセッサ１３１が入出力装置
１４を直接アクセスすることができない。したがって、
マイクロプロセッサ＋３１が入出力装置１４を直接アク
セスできるようにするためには、第３図に破線で示すよ
うにマイクロプロセッサバス１、３３と高速データ。転
送バス１３５を例えば実装ボード上で相互接続して同一
バスとする必要がある。

また、このようにマイクロプロセッサ１３１が入出力装
置１４を直接アクセスできるように構成した場合は、デ
ータ転送の効率を向上させる意味で、高速データ転送制
御部１３Ｇを使用せずに、マイクロプロセッサ１３１の
制御によって入出力装置１４とシステムバス１０間のデ
ータ転送を行なえるようにすることが要求される。その
ためには、制御信号ＡとＡ’　　　ＢとＢ′を第３図に
破線で示すように実装ボード上でそれぞれ相互接続する
ことが必要になる。

しかしながら、このようにすると本来独立した信号であ
るＡとＡ’　　　ＢとＢ′がバスインターフェース部１
３２内では共通の信号として扱われるため、バスインタ
ーフェース部１３２をボード上に実装した後ではその動
作テストを行なうことができなくなる。なぜなら、この
種の動作テストにはボードテスタが通常使用され、人力
ビンを１本づつ“Ｌ“から“Ｈ”レベルに切替えること
が必要なためである。また、実装前に動作テストを行な
えるようにするには、バスインターフェース部１３２を
ＩＣ化するに際し各入力ビンの間隔を充分に大きく設定
しなければならないので、大型チップが必要となりコス
トアップにもつながる。

（発明が解決しようとする課題） この発明は前述の事情に鑑、みてなされたちので、従来
では人出力制御装置内の２本の内部バスを同一バスとし
て使用すると動作テストが困難であった点を改善し、入
出力制御装置内の２本の内部バスを同一バスとして使用
しても動作テストを容易に行なうことができる人出力制
御装置を提供することを目的とする。

【発明の構成１ （課題を解決するための手段） この発明による人出力制御装置は、主要システム内のデ
ータ転送に使用されるシステムバスと入出力装置間のデ
ータ転送を制御する入出力制御装置において、前記入出
力制御装置の人出力制御動作を制御するマイクロプロセ
ッサと、このマイクロプロセッサに接続された第１の内
部バスと、第１の信号線を介して供給される第１の制御
信号に応じて前記第１の内部バスと前記システムバス間
のデータ転送を行なう第１のデータ転送手段と、第２の
信号線を介して供給される第２の制御信号に応じて前記
第２の内部バスと前記システムバス間のデータ転送を行
なう第２のデータ転送手段と、前記マイクロプロセッサ
からの指令に応じて前記第１の内部バスと前記第２の内
部バスとの接続または分離を行なうと共に、前記第１の
信号線と前記第２の信号線との接続または分離を行なう
接続切換手段とを具備することを特徴とする。

（作用） この人出ツノ制御装置にあっては、第１および第２の内
部バスを同一バスとして使用する際に、接続切換手段に
よって第１の内部バスと第２の内部バスとの接続、およ
び第１の信号線と第２の信号線の接続を内部的に実現で
きるので、実装ボード上でこれら接続を行なう必要がな
い。したがって、第１の信号線と第２の信号線を互いに
独立させた状態で実装できるので、実装後に入出力制御
装置の動作テストを容易に行なうことが可能になる。

（実施例） 以下、図面を参照してこの発明の詳細な説明する。

第１図にこの発明の一実施例、に係る入出力制御装置を
説明するシステム構成図を示す。このシステムにおいて
は、人出力制御装置１３は第３図に示した従来の装置と
同様にシステムバス１０と入出力装置１４間のデータ転
送を制御する構成であるが、この入出力制御装置１３内
には従来のバスインターフェース部１３２の代りに、バ
スインターフェース部２００が設けられている。このバ
スインターフェース部２００は、従来のデータ転送機能
に加え、信号切換機能を有しており、マイクロプロセッ
サ１３１から出力される接続要求信号Ｊｌおよび切断要
求信号Ｊ２に応じてマイクロプロセッサバス１３３と高
速データ転送バス１３５との接続および切断を制御する
と共に、信号ＡとＡ′、およびＢとＢ′間の接続および
遮断を制御する。

バスインターフェース部２００の具体的な構成を第２図
に示す。すなわち、このバスインターフェース部２００
は、標準データ転送部２０１　、高速データ転送部２０
２、およびシステムバスインターフェース部２０３に加
え、バスインターフェースモード制御部２０４と、バス
インターフェース信号切換部２０５を備えている。

バスインターフェースモード制御部２０４は、マイクロ
プロセッサｔａｔから出力されるバス接続要求信号Ｊ１
とバス切断要求信号Ｊ２に応じて、マイクロプロセッサ
バス１３３と高速データ転送バス１３５との接続または
切断を制御するための切換信号Ｓを発生する。バスイン
ターフェース信号切換部２０５は、バスインターフェー
スモード制御部２０４からの切換信号Ｓに応じて、マイ
クロプロセッサバス１３３と高速データ転送バス１３５
間の接続および切断を行なうと共に、制御信号ＡとＡ′
間、および制御信号ＢとＢ′間の接続および切断をそれ
ぞれ行なう。そして、このバスインターフェース信号切
換部２０５によって、標準データ転送部２０１および高
速データ転送部２０２に送られる信号がそれぞれ選択さ
れる。

例えば、マイクロプロセッサバス１３３と高速データ転
送バス１３５を相互接続する場合には、マイクロプロセ
ッサ１３１から接続要求信号Ｊｌが出力され、これに応
じてバスインタ、−７ェースモード制御部２０４から“
Ｈルベルの切換信号Ｓが出力される。“Ｈ“レベルの切
換信号がバスインタフェース信号切換部２０５に供給さ
れると、マイクロプロセッサバス１３３と高速データ転
送バス１３５が＋１］互接続されると共に、制御信号Ａ
とＡ′、およびＢとＢ′　もそれぞれ相互接続される。

この結果、マイクロプロセッサ＋３１から制御信号Ａま
たはＢが発生されと、これに伴って制御信号Ａ′または
Ｂ′　もそれぞれアクティブ状態になる。また、標章デ
ータ転送部２０１と高速データ転送部２０２のどちらを
駆動するかは、マイクロプロセッサ１３１からの制御信
号りおよびＥによって指定することができる。

したがって、マイクロプロセッサ１３＋からの指令によ
って、このマイクロプロセッサ１３１が入出力装置１４
を直接アクセスすることが可能になると共に、マイクロ
プロセッサ１３１の制御による入出力装置１４とシステ
ムバス１０間のデータ転送も可能になる。

一方、マイクロプロセッサバス１３３と高速ブタ転送バ
ス＋３５の接続を切断して独立バスとして使用する場合
には、マイクロプロセッサ１３１から切断要求信号Ｊ２
が出力され、これに応じてバスインターフェースモード
制御部２０４から“Ｌ“　レベルの切換信号Ｓが出力さ
れる。“Ｌ“レベルの切換信号がバスインターフェース
信号切換部２０５に供給されると、マイクロプロセッサ
バス１３３と高速データ転送バス＋３５の接続は切断さ
れると共に、制御信号ＡとＡ′、およびＢとＢ′　もそ
れぞれ切断される。

このように、この発明の人出力制御装置では、内部バス
間の接続切換および信号間の接続切換を行なうことがで
きるため、それらバス間および信号間をそれぞれ分離し
た状態でバスインターフェース部２００をボードに実装
できる。したがって、バスインターフェース部２００を
実装した後でもその動作テストを行なうことができるの
ようになると共に、チップ単体では動作テストの困難な
ゲトアレイ構成でバスインターフェース部２００を集積
回路化できるのでコストの低減も可能になる。

［発明の効果］ 以上のようにこの発明によれば、２本の内部バスを同一
バスとして使用しても動作テストを容易に行なうことが
できる入出力制御装置が提供される。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る人出力制御装置を含
むシステム構成を示すブロック図、第２図は第１図に示
した入出力制御装置内に設けられるバスインターフェー
ス部の構成を示すブロック図、第３図は従来の入出力制
御装置を含むシステム構成を今示すブロック図、第４図
は第３図に示した従来の人出力制御装置内に設けられる
バスインターフェース部の構成を示すブロック図である
。 １０・・・システムバス、１１・・・中央処理装置、１
２・・・主記憶装置、１３・・・人出力制御装置、１４
・・・入出力装置、１３１・・・マイクロプロセッサ、
１３２　、２００・・・バスインターフェース部、１３
３・・・マイクロプロセッサバス、１３４・・・ローカ
ルメモリ、１３５・・・高速データ転送バス、２０＋・
・・標準データ転送部、２０２・・・高速データ転送部
、２０５・・・バスインターフェース信号切換部。 出願人代理人　弁理士　鈴江武彦

Claims (1)

1. 【特許請求の範囲】 主要システム内のデータ転送に使用されるシステムバス
   と入出力装置間のデータ転送を制御する入出力制御装置
   において、 前記入出力制御装置の入出力制御動作を制御するマイク
   ロプロセッサと、このマイクロプロセッサに接続された
   第１の内部バスと、第１の信号線を介して供給される第
   １の制御信号に応じて前記第１の内部バスと前記システ
   ムバス間のデータ転送を行なう第１のデータ転送手段と
   、第２の信号線を介して供給される第２の制御信号に応
   じて前記第２の内部バスと前記システムバス間のデータ
   転送を行なう第２のデータ転送手段と、前記マイクロプ
   ロセッサからの指令に応じて前記第１の内部バスと前記
   第２の内部バスとの接続または分離を行なうと共に、前
   記第１の信号線と前記第２の信号線との接続または分離
   を行なう接続切換手段とを具備することを特徴とする入
   出力制御装置。