JPH0265530A - ロツクアツプ防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 フローティングループからなる給電回路を有する中継器
におけるロックアツプ防止回路に関し。

サージ保護回路動作時の中継器のロックアツプ防止回路
を提供することを目的とし、 フローティングループからなる給電回路を経て定電流電
源装置から給電を行われるとともに、該給電回路と接地
間にサージ保護回路を有する中継器において、該定電流
電源装置の出力電圧低下を検出する低電圧検出回路と、
該低電圧検出回路の低電圧検出終了時動作して一定時間
後に出力信号を発生するタイマ回路と、該低電圧検出回
路の低電圧検出時保持状態となって出方信号を発生し、
タイマ回路からの出力信号によって保持を解かれるラン
チ回路と、該ラッチ回路の出力信号発生時前記中継器等
に対する入力信号を遮断する信号遮断手段を設け、前記
サージ保護回路の動作に基づく中継器の無給電時これを
無入力とすることによってそのロックアツプを防止する
ごとく構成する。

〔産業上の利用分野〕

本発明はフローティングループからなる給電回路を有す
る中継器における、ロックアツプ防止回路に関するもの
である。

ＰＣＭ　１次群伝送路においては、上シ、下シ回線を形
成する中継装置に対してフローティングループからなる
給電回路を設けて給電を行うようにしている。

このようなフローティングループからなる給電回路を有
する中継装置においては、サージ保護用アレスタ動作時
においても中継器がロックアツプを起さないことが要望
される。

〔従来の技術〕

第２図は従来のおよび本発明が適用される中継システム
の全体構成を示したものであって、ディジタル交換機１
１　、１６間におけるＰＣＭ　１次群中継システムを例
示している。

ディジタル交換機１１からの上シ回線は端局中継装置ル
に接続され、バイポーラ／ユニポーラ（Ｂ／Ｕ）変換器
１７１を経てユニポーラ信号に変換され、ユニポーラ／
バイポーラ（Ｕ／Ｂ）変換器１８１を経て再びバイポー
ラ信号に変換されたのち、トランス１９１を経て１次群
中継器１３　Ｋ接続される。さらに伝送路２０．と対局
の１次群中継器１４を経て端局中継装置１５に接続され
、トランス２１．を経て増幅器２２．に接続されてバイ
ポーラ／ユニポーラ変換と増幅とを行われたのち、ユニ
ポーラ／バイポーラ（Ｕ／Ｂ　）変換器２３ｓを経てバ
イポーラ信号に変換されてディジタル交換機１６に接続
される。

ディジタル交換機１６からの下り回路も同様に添字２を
付して示す同一構成の経路を経て逆向きにディジタル交
換機１１に接続される。

この際トランス１９１．２１１の中点間に接続された定
電流給電装置（ＰＦ）２４によって、上）伝送路２０゜
からトランス２１！ｒｌＪの中点間の折少返し接続を経
てエル伝送路２０１を通じて戻るフローティングループ
によって、１次群中継器１３　、１４　Ｋ対する給電が
行われるよ５になっている。

第３図は１次群中継器の概略構成をブロック図によって
示したものである。上多回線の信号はトランス３１１を
経てモノリシックＬＳＩからなる中継器３２１に接続さ
れ、さらにトランス３３１を経て出力される。同様に下
シ回線の信号は、添字２を付して示す同一構成のｃ路を
経て逆向きに伝送される。この際９印の向きの定電流給
電によってトランス３１１．３３１の中点間に接続され
たツェナダイオード３４に生じた定電圧■ＤＤによって
中継器３２１゜３２！に対し・て給電が行われる。アレ
スタ３５１〜３８１゜３５！〜３８冨はサージ保護用で
あって、伝送路に生じた雷サージや大電力送電線からの
誘導サージに対して放電して地絡することＫよって、中
継器３２１゜３２ｆｉを保護する作用を行う。

〔発明が屏決しようとする課題〕

第２図に示された１次群中継器においてサージ保護用ア
レスタが動作した場合、フローティングループからなる
給電回路が地絡して信号遮断状態となる。特にｇ２図■
点で地絡した場合には０点から右方向には給電電流が殆
ど流れなくなシ、ツェナダイオード真に電圧が発生せず
中継器３２１゜３２！は無電源状態となる。

いまサージ電圧が去ってアレスタの地絡が復旧したとき
、端局中継装置は別電源で動作しているため、ＰＣＭパ
ターンが中継器入力に加えられている。この状態からツ
ェナダイオードあにおける電源電圧ｖＤＤが立ち上がる
ととくなるため、中継器３２．０回路においてラッチア
ップの現象が生じて中継システムが動作不可能にな夛ロ
ックアツプ状態となる。

すなわちこのよ５な状態では、中継器３２！に用いられ
ているＣ−ＭＯ８回路またはバイポーラＩＣＫよる負帰
還ボルテージ７オロア回路がラッチアップを生じて中継
器動作不良となり、その状態で固定されるためロックア
ツプ状態を惹きおこす。

ここでＣ−ＭＯ８ラッチアップは第４図に示すよりなＣ
−ＭＯ８回路において、その構造土庄じるバイポーラの
寄生トランジスタ回路Ｔｒ１（ラテラルＰＮＰトランジ
スタ）　、Ｔｒｉ　（バーチカルＮＰＮ　）ランジスタ
）Ｋ対して、それが活性となるようなバイアスが与えら
れたときサイリスタと同様な働きを行うため、Ｃ−ＭＯ
８トランジスタのソース電源Ｖｓｓとドレイン電源ＶＤ
Ｄ間が導通状態となって過大電流が流れるために生じる
ものであシ、第３図の場合、電源電圧ＶＤＤよシ大きな
入力電圧が中継器３２．　Ｋ用いられているＣ−ＭＯ８
）ランジスタＫかかったとき、寄生トランジスタをオン
させるトリガ電流を発生させることによって生じる。

またバイポーラＩＣのラッチアップは、例えばノ（イボ
ーラＩＣからなる７０９形演算増幅器の出力を反転端子
（−）に接続して第５図に示すようにボルテージフォロ
アを構成した場合、非反転端子（＋）入力Ｖｌｎが正方
向の同相最大電圧を超えると出力電圧Ｖｏｕｔが増加し
、入力電圧Ｖ＋ｎを下げても出力電圧■。ｕｔが降下し
なくなることＫよって生じる。

これは反転端子の入力電圧が上昇して非反転端子のよう
に動作し、正帰還となるために生じるものである。

本発明はこのような従来技術の課題を解決しようとする
ものであって、フローティングループからなる給電回路
を有する中継装置においてサージ保護回路動作時の中継
器のロックアツプ防止回路を提供することを目的として
いる。

〔課題を解決するための手段〕

本発明のロックアツプ防止回路は第１図の実施例に示さ
れるように、フローティングループからなる給電回路を
経て定電流電源装置スから給電を行われるとともに、該
給電回路針と接地間にサージ保護回路３５１〜３８ｚ　
＋　３５１〜３８意ヲ有する中継器１３　、１４　にお
いて、低電圧検出回路２と、タイマ回路４と、ラッチ回
路３と、信号遮断手段１８１とを設け、サージ保持回路
３５１〜３８ｓ　＋　３５１〜３８！の動作に基づく中
継器１３　、１４の無給電時これを無入力とすることに
よってそのロックアツプを防止するものである。ここで
、 低電圧検出回路２は、定電流電源装置ムの出力電圧低下
を検出するものである。

タイマ回路４は、低電圧検出回路２の低電圧検出終了時
動作して一定時間後に出力信号を発生するものである。

ラッチ回路３は、低電圧検出回路２の低電圧検出時保持
状態となって出力信号を発生し、タイマ回路４からの出
力信号によって保持を解かれるものである。

信号遮断手段１８１は、ラッチ回路３の出力信号発生時
中継器１３　、１４に対する入力信号を遮断するもので
ある。

〔作　用〕

１次群中継器比、１４は、フローティングループからな
る給電回路を経て定電流電源装置冴から給電を行われる
ように接続されている。この給電回路と接地間には、サ
ージ保護回路のアレスタ３５１〜３８１．３５ｚ〜３８
！が接続されていて、雷サージや大電力送電線からの誘
導サージを受けたとき地絡して給電回路々を保護するよ
うになっている。

サージ保護回路が動作すると定電流電源装置冴の負荷が
短絡状態になって、定電流電源装置寓の出力電圧が低下
する。低電圧検出回路２は、定電流電源装置ヌの出力電
圧低下を検出したとき信号を出力する。

またタイマ回路４は、低電圧検出回路２の低電圧検出動
作が停止したことを示す信号によって動作して一定時間
後に出力信号を発生する。

ラッチ回路３は、低電圧検出回路の低電圧検出信号によ
って保持状態となって出力信号を発生し。

タイヤ回路４からの信号によって保持状態を解除されて
出力信号を停止する。

信号遮断手段１８１は例えばユニポーラ／バイポーラ変
換回路と一体に設けられていて、ラッチ回路３からの出
力信号が発生したとき、中継器比。

１４等に対する入力信号を遮断する作用を行う。

従ってサージ保護回路のアレスタ３５１〜３８１３５１
〜３８！が動作して中継器１３　、１４が無給電状態に
なっているときは、これに対して信号が入力されないよ
うにするので、中継器１３　、１４を構成するＣ−ＭＯ
８回路やバイポーラＩＣ等がラッチアップを生じて、こ
れによって中継器１３　、１４がロックアツプを起すこ
とが防止される。

〔実施例〕

第１図は本発明の一実施例を示したものであって、第２
図、第３図におけると同じ部分を同じ番号で示し、工は
アナログディジタル（λ／Ｄ＞変換器、２は低電圧検出
回路、３はラッチ回路、４はタイマ回路、５．　、５．
はナンド回路、６１　、６．はトランジスタである。

第１図において、定電流給電装置ムはトランス１９１．
２１．の中点に■、Ｏ端子を接続されていて、１次群中
継器１３の側に対して定電流給電を行う。

Ａ／Ｄ変換器１は定電流給電装置スの出力アナログ電圧
（θ〜２００Ｖ）をディジタル信号に変換する。

低電圧検出回路２はＡ／Ｄ変換器１の出力電圧が例えば
９ｖ以下になったとき、低電圧を検出してセット信号を
発生し、ＩＶのヒステリシスをもって１０Ｖ以上でリセ
ット信号を発生する。

ラッチ回路３は低電圧検出回路２からのセット信号によ
ってラッチしてデセーブル信号を発生する。ナンド回路
５１，５．およびトランジスタ６１，６゜はＵ／Ｂ変換
器１８１を構成し、デセーブル信号を与えられないとき
ＴＴＬ信号からなるユニポーラＰＣＭ信号ＰＣＭ＋　、
　ＰＣＭ−をバイポーラ信号に変換してトランス１９ｘ
　Ｋ入力するが、デセーブル信号を与えられ九ときはＵ
／Ｂ変換器１８１は停止状態とされる。

タイマ回路４は低電圧検出回路２からのリセット信号に
よって動作して、一定時間（例えば１５ｅｃ）後に出力
を発生してラッチ回路３のラッチを解除する。これによ
ってラッチ回路３からのデセープル信号は停止し、Ｕ／
Ｂ変換回路１８ｔは動作状態となる。

いま、雷サージ等によってサージ保護回路のアレスタが
地絡すると、定電流電源装置あの出力の一端は接地され
ているので短絡状態となシその出力電圧が低下する。低
電圧検出回路２がこれを検出することによって、　Ｕ／
Ｂ変換器１８１は停止状態と々シ、端局中継装置ｎから
の信号送出が遮断される。アレスタが復旧したとき各１
次群中継器に再び給電されて動作状態となるが、Ｕ／Ｂ
変換器１８！はタイマ回路４の動作終了後でなければ動
作状態にならないので、１次群中継器におけるｃ−Ｍｏ
ｓ回路等はラッチアップすることなく、従って１次群中
継器のロックアツプが防止される。

【図面の簡単な説明】

Ｋ１図は本発明の一実施例の構成を示す図。 第２図は中継システムの全体構成を示す図。 第３図は１次群中継器の概略構成を示す図、第４図はＣ
−ＭＯ８回路のラッチアップを説明するための図であっ
て、（ａｔはｃ−Ｍｏｓ回路の等価回路、（ｂ）は断面
図。 第５図はバイポーラＩＣのラッチアップを説明するため
の図である。 〔発明の効果〕 以上説明したように本発明によれば、フローティングル
ープからなる給電回路を有する中継装置において、サー
ジ保護回路動作時における中継器のロックアツプを完全
に防止することができるようになる。ｇＸ１図の実施例
に示されたＡ／Ｄ変換器１、低電圧検出回路２．ラッチ
回路３．タイマ回路４等の各回路は簡単な電子回路によ
って構成することができ、ワンチップＩ、ｆ９Ｉ化によ
る小型化。 低価格化も容易である。 １・・・アナログディジタル（人／Ｄ）変換器２・・・
低電圧検出回路 ３・・・ラッチ回路 ４・・・タイマ回路 認、１５・・・端局中継装置 １３　、１４・・・１次群中継器 １８１・・・ユニポーラ／バイポーラ（Ｕ／Ｂ）変換器
ｌｈ、２１ｇ・・・トランス ジ・・・定電流給電装置（ＰＦ） 冨１，３２２・・・中継器 ３５１〜３８１＋　３５　ｚ〜淡ｉ ・・・アレスタ

Claims (1)

1. 【特許請求の範囲】 フローティングループからなる給電回路を経て定電流電
   源装置（２４）から給電を行われるとともに、該給電回
   路と接地間にサージ保護回路（３５＿１〜３８＿１、３
   ５＿２〜３８＿２）を有する中継器（１３、１４）にお
   いて、 該定電流電源装置（２４）の出力電圧低下を検出する低
   電圧検出回路（２）と、 該低電圧検出回路（２）の低電圧検出終了時動作して一
   定時間後に出力信号を発生するタイマ回路（４）と、 該低電圧検出回路（２）の低電圧検出時保持状態となつ
   て出力信号を発生し、タイマ回路（４）からの出力信号
   によつて保持を解かれるラッチ回路（３）と、 該ラッチ回路（３）の出力信号発生時前記中継器（１３
   、１４）に対する入力信号を遮断する信号遮断手段（１
   ８＿１）を設け、 前記サージ保護回路（３５＿１〜３８＿１、３５＿２〜
   ３８＿２）の動作に基づく中継器（１３、１４）の無給
   電時これを無入力とすることによつてそのロックアップ
   を防止することを特徴とするロックアップ防止回路。