JPH0255434A - コードジェネレータ - Google Patents
コードジェネレータInfo
- Publication number
- JPH0255434A JPH0255434A JP63206777A JP20677788A JPH0255434A JP H0255434 A JPH0255434 A JP H0255434A JP 63206777 A JP63206777 A JP 63206777A JP 20677788 A JP20677788 A JP 20677788A JP H0255434 A JPH0255434 A JP H0255434A
- Authority
- JP
- Japan
- Prior art keywords
- code
- output
- control
- ring counter
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 238000004891 communication Methods 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
フレームパルスを有するディジクル通信装置のデータ処
理上のコード挿入部におけるコードジェネレータに関し
、 同時に複数の制御コードを生成することを目的とし、 送信用と受信用のコード発生器に共通にリングカウンタ
を設け、該リングカウンタの出力を送信用と受信用別に
制御コード数ｎ個のオア回路に制御コード毎に接続し、
該オア回路の出力をコード選択セレクタに接続し、コー
ド選択信号によりｎ個の制御コードより１個の制御コー
ドを選択出力し、該コード選択セレクタの出力と方向別
データとを方向選択セレクタに接続し、コード入力信号
により送信方向及び受信方向のコードデータを出力する
ように構成する。
理上のコード挿入部におけるコードジェネレータに関し
、 同時に複数の制御コードを生成することを目的とし、 送信用と受信用のコード発生器に共通にリングカウンタ
を設け、該リングカウンタの出力を送信用と受信用別に
制御コード数ｎ個のオア回路に制御コード毎に接続し、
該オア回路の出力をコード選択セレクタに接続し、コー
ド選択信号によりｎ個の制御コードより１個の制御コー
ドを選択出力し、該コード選択セレクタの出力と方向別
データとを方向選択セレクタに接続し、コード入力信号
により送信方向及び受信方向のコードデータを出力する
ように構成する。
本発明は、フレームパルスを有するディジタル通信装置
のデータ処理上のコード挿入部におけるコードジェネレ
ータに関する。
のデータ処理上のコード挿入部におけるコードジェネレ
ータに関する。
通常時分割多重通信方式におけるフレーム構成では、８
ＫＨｚ毎のフレームパルスが送信受信用として送出され
ており、このフレームパルスはフレームの先頭を規定し
、データ伝送を行っており、このデータ列に対して必要
に応じて、例えばアラームコード、ループテストコード
、ループスタート状態コード、ループ解除状態コード等
の各種の識別コードを挿入している。このデータ処理上
のフレーム制御コードをコード挿入部で発生するのにコ
ードジェネレータが使用されている。
ＫＨｚ毎のフレームパルスが送信受信用として送出され
ており、このフレームパルスはフレームの先頭を規定し
、データ伝送を行っており、このデータ列に対して必要
に応じて、例えばアラームコード、ループテストコード
、ループスタート状態コード、ループ解除状態コード等
の各種の識別コードを挿入している。このデータ処理上
のフレーム制御コードをコード挿入部で発生するのにコ
ードジェネレータが使用されている。
従来のコードジェネレータの回路構成図を第５図に示す
。図において、１１１〜Ｉｌｎは送信用のｎ個のシフト
レジスタ、１２＋ 〜１２ｎは受信用のｎ個のシフトレ
ジスタ、１４．１５はコード選択セレクタ、１６、１７
は方向選択セレクタで、１４．１６は送信方向用、１５
．１７は受信方向用に接続される。
。図において、１１１〜Ｉｌｎは送信用のｎ個のシフト
レジスタ、１２＋ 〜１２ｎは受信用のｎ個のシフトレ
ジスタ、１４．１５はコード選択セレクタ、１６、１７
は方向選択セレクタで、１４．１６は送信方向用、１５
．１７は受信方向用に接続される。
各シフトレジスタ１１．１２にはＣＫ端子の６４ＫＨｚ
のクロック信号に同期してＬ端子の８ＫＨｚ毎のフレー
ムパルスにより８ｂｉｔ構成の制御コードが取り込まれ
、順々にシフトして出力れれる。シフトレジスタは送信
用と受信用とに制御コードの数ｎ個と同数だけそれぞれ
設けられ、受信用のｎ個のシフトレジスタ１１の出力側
はコード選択セレクタ１４に接続されて、コード選択信
号によりｎ個の制御コードの中１個だけが選択される。
のクロック信号に同期してＬ端子の８ＫＨｚ毎のフレー
ムパルスにより８ｂｉｔ構成の制御コードが取り込まれ
、順々にシフトして出力れれる。シフトレジスタは送信
用と受信用とに制御コードの数ｎ個と同数だけそれぞれ
設けられ、受信用のｎ個のシフトレジスタ１１の出力側
はコード選択セレクタ１４に接続されて、コード選択信
号によりｎ個の制御コードの中１個だけが選択される。
この選択された１個の制御コードは次の方向選択セレク
タ１６に接続されて受信方向のコード入力により受信方
向のデータが送出され、選択された制御コードに適合し
たデータが出力される。送信用の場合も同様にｎ個のシ
フトレジスタ１２の出力側がコード選択セレクタ１５に
接続され、コード選択信号によりｎ個の制御コードの中
から１個の制御コードが選択され、方向選択セレクタ１
７により送信方向のデータが出力される。したがって送
信方向または受信方向の指定された制御コードに適合し
たフレームデータがディジタル回線に出力される。
タ１６に接続されて受信方向のコード入力により受信方
向のデータが送出され、選択された制御コードに適合し
たデータが出力される。送信用の場合も同様にｎ個のシ
フトレジスタ１２の出力側がコード選択セレクタ１５に
接続され、コード選択信号によりｎ個の制御コードの中
から１個の制御コードが選択され、方向選択セレクタ１
７により送信方向のデータが出力される。したがって送
信方向または受信方向の指定された制御コードに適合し
たフレームデータがディジタル回線に出力される。
シフトレジスタ１１．１２は夫々８個のフリップフロッ
プよりなる８ｂｉｔ構成のシフトレジスタで、制御コー
ド８ｂｉｔを入力することにより出力端子からシフトレ
ジスタ毎にシフトした出力信号が送出される。したがっ
て制御コード番号毎にシフトレジスタを指定してコード
選択セレクタに入力することにより、指定の制御コード
を取り出すことができる。例えば受信用の制御コードｌ
１ｈｌのシフトレジスタ１１□の設定を１１１００１０
１”とし、受信用の制御コードＴｈｎのシフトレジスタ
１１１１のｔａ 定ヲ” １１１１１０００”とすれば
、コード選択信号Ｎｏ、 １又はＮａｎの指定により”
１１１００１０１”又は”１１１１１０００″のシフト
された制御コードがコード選択セレクタにより選択され
る。
プよりなる８ｂｉｔ構成のシフトレジスタで、制御コー
ド８ｂｉｔを入力することにより出力端子からシフトレ
ジスタ毎にシフトした出力信号が送出される。したがっ
て制御コード番号毎にシフトレジスタを指定してコード
選択セレクタに入力することにより、指定の制御コード
を取り出すことができる。例えば受信用の制御コードｌ
１ｈｌのシフトレジスタ１１□の設定を１１１００１０
１”とし、受信用の制御コードＴｈｎのシフトレジスタ
１１１１のｔａ 定ヲ” １１１１１０００”とすれば
、コード選択信号Ｎｏ、 １又はＮａｎの指定により”
１１１００１０１”又は”１１１１１０００″のシフト
された制御コードがコード選択セレクタにより選択され
る。
上記従来のコード発生回路では、８ｂｉｔ構成のシフト
レジスタを制御コードの数だけ使用する必要があり、ｎ
個の制御コードを送信用と受信用とで指定するためには
２×ｎ個のシフトレジスタが必要になり、回路構成が大
きくなりコスト面でもチップ数の増加によりそれだけ高
くなるという問題があった。
レジスタを制御コードの数だけ使用する必要があり、ｎ
個の制御コードを送信用と受信用とで指定するためには
２×ｎ個のシフトレジスタが必要になり、回路構成が大
きくなりコスト面でもチップ数の増加によりそれだけ高
くなるという問題があった。
本発明ではこの２×ｎ個のシフトレジスタを１個のリン
グカウンタに置き換えること↓こより、回路構成を縮小
したコードジェネレータを提供することを目的としてい
る。
グカウンタに置き換えること↓こより、回路構成を縮小
したコードジェネレータを提供することを目的としてい
る。
本発明の原理構成図を第１図に示す。図において、１は
リングカウンタ、２．〜２．．は送信用のオア回路、３
．〜３７は受信用のオア回路、４は送信用のコード選択
セレクタ、５は受信用のコード選択セレクタ、６は送信
用の方向選択セレクタ、７は受信用の方向選択セレクタ
を示す。
リングカウンタ、２．〜２．．は送信用のオア回路、３
．〜３７は受信用のオア回路、４は送信用のコード選択
セレクタ、５は受信用のコード選択セレクタ、６は送信
用の方向選択セレクタ、７は受信用の方向選択セレクタ
を示す。
本発明では、従来の２×ｎ個のシフトレジスタを１個の
リングカウンタと２Ｘｎ個のオア回路の構成に置き換え
ることにより、レジスタのチップ数を２ｎ分の１にし、
オア回路はデコーダとして増やすだけで回路構成をまと
めることができる。
リングカウンタと２Ｘｎ個のオア回路の構成に置き換え
ることにより、レジスタのチップ数を２ｎ分の１にし、
オア回路はデコーダとして増やすだけで回路構成をまと
めることができる。
リングカウンタ１は６４ＫＨｚのクロック信号に同期し
て８ＫＨｚのタイミングパルスによりリングカウンタの
初期化を行い、その出力８ｂｉｔを制御コード毎に指定
されたオア回路２．３に接続して、オア回路２１〜２．
ｌの出力側をコード選択セレクタ４に接続し、制御部か
らのコード選択信号によりｎ個の制御コードの中から指
定された制御コードを選択して出力し、方向選択セレク
タ６に入力してコード人力信号により受信方向のデータ
を選択して出力し、指定された制御コードに適合した受
信データをディジタル回線に送出する。送信方向のデー
タ送出も同様にオア回路３．〜３ｆｉの出力側をコード
選択セレクタ５に接続し、制御部からのコード選択信号
によりｎ個の制御コードの中から指定された制御コード
を選択して出力し、方向選択セレクタ７に入力してコー
ド入力信号により送信方向のデータを選択して出力し、
指定された制御コードに適合した送信データをディジタ
ル回線に送出する。したがって送信用受信用の制御コー
ドを１個のリングカウンタにより同時に生成することが
できる。
て８ＫＨｚのタイミングパルスによりリングカウンタの
初期化を行い、その出力８ｂｉｔを制御コード毎に指定
されたオア回路２．３に接続して、オア回路２１〜２．
ｌの出力側をコード選択セレクタ４に接続し、制御部か
らのコード選択信号によりｎ個の制御コードの中から指
定された制御コードを選択して出力し、方向選択セレク
タ６に入力してコード人力信号により受信方向のデータ
を選択して出力し、指定された制御コードに適合した受
信データをディジタル回線に送出する。送信方向のデー
タ送出も同様にオア回路３．〜３ｆｉの出力側をコード
選択セレクタ５に接続し、制御部からのコード選択信号
によりｎ個の制御コードの中から指定された制御コード
を選択して出力し、方向選択セレクタ７に入力してコー
ド入力信号により送信方向のデータを選択して出力し、
指定された制御コードに適合した送信データをディジタ
ル回線に送出する。したがって送信用受信用の制御コー
ドを１個のリングカウンタにより同時に生成することが
できる。
リングカウンタとオア回路との回路実施例を第２図に示
す。図において、リングカウンタ１はクロック信号６４
ＫＨｚに同期してカウントを行い、ロード端子りへの８
ＫＨｚのタイミングパルスによりリングカウンタの初期
化を行い、リングカウンタ１の初期値を“１０００００
００”として出力端子ＱＡ、ＱＢ、口ＣＱＤ、ＱＥ、口
Ｆ１口Ｇ、Ｑ■に８ｂｉｔのコードパルスを順次送出す
る。制御コードの指定を１００１１０００”とする場合
は、リングカウンタ１の出力端子ＱＡ、ΩＤ、ＩＩＢを
オア回路２の入力側に接続することにより、オア回路２
からフレームパルスの送出時から順次”１００１１００
０″の制御コードを出力する。同様に“００１０１１０
１”の制御コードを指定する場合は、リングカウンタ１
の出力端子ＱＣ，ΩＥ、ＯＦ、ＱＨをオア回路２の入力
側に接続すればよい。以上のようにリングカウンタ１の
出力端子を制御コードパルスに応じて、予め“１″のパ
ルスの送出端子をオア回路２の入力側に接続しておけば
、リングカウンタ１のカウントが制御コードの出力端子
と一致した時から、オア回路２からその制御コードを順
次出力する。したがって制御部からのコード選択信号に
よりオア回路２１〜２ｏの中の１個を選択すれば、指定
の制御コードの番号を取り出すことができる。
す。図において、リングカウンタ１はクロック信号６４
ＫＨｚに同期してカウントを行い、ロード端子りへの８
ＫＨｚのタイミングパルスによりリングカウンタの初期
化を行い、リングカウンタ１の初期値を“１０００００
００”として出力端子ＱＡ、ＱＢ、口ＣＱＤ、ＱＥ、口
Ｆ１口Ｇ、Ｑ■に８ｂｉｔのコードパルスを順次送出す
る。制御コードの指定を１００１１０００”とする場合
は、リングカウンタ１の出力端子ＱＡ、ΩＤ、ＩＩＢを
オア回路２の入力側に接続することにより、オア回路２
からフレームパルスの送出時から順次”１００１１００
０″の制御コードを出力する。同様に“００１０１１０
１”の制御コードを指定する場合は、リングカウンタ１
の出力端子ＱＣ，ΩＥ、ＯＦ、ＱＨをオア回路２の入力
側に接続すればよい。以上のようにリングカウンタ１の
出力端子を制御コードパルスに応じて、予め“１″のパ
ルスの送出端子をオア回路２の入力側に接続しておけば
、リングカウンタ１のカウントが制御コードの出力端子
と一致した時から、オア回路２からその制御コードを順
次出力する。したがって制御部からのコード選択信号に
よりオア回路２１〜２ｏの中の１個を選択すれば、指定
の制御コードの番号を取り出すことができる。
リングカウンタとオア回路の動作説明用の回路図とタイ
ムチャートを第３図と第４図に示す。図において、リン
グカウンタは４ビツト構成のものを使用し、フリップフ
ロップ４個とセレクタ４個よりなるリングカウンタで動
作を説明する。
ムチャートを第３図と第４図に示す。図において、リン
グカウンタは４ビツト構成のものを使用し、フリップフ
ロップ４個とセレクタ４個よりなるリングカウンタで動
作を説明する。
各フリップフロップＦＦＩ 、 ＦＦ２． ＦＦ３．
ＦＦ４はクロック信号に同期して順次制御パルスをシフ
トして送出する。４クロツク毎のロードパルスにより初
期値″１０００”を制御パルスとして設定すると、各フ
リップフロップＦＦＩ、ＦＦ２．ＦＦ３．ＦＦ４の出力
端子には夫夫１クロツク宛シフトした出力信号が送出さ
れる。
ＦＦ４はクロック信号に同期して順次制御パルスをシフ
トして送出する。４クロツク毎のロードパルスにより初
期値″１０００”を制御パルスとして設定すると、各フ
リップフロップＦＦＩ、ＦＦ２．ＦＦ３．ＦＦ４の出力
端子には夫夫１クロツク宛シフトした出力信号が送出さ
れる。
したがって各フリップフロップの出力端子を組合わせて
オア回路に取り出すことにより種々の制御パルスを選択
することができる。例えばＦＦＩとＦＦ２の出力を組合
わせれば“１１００”を取り出すことができ、ＦＦ３と
ＦＦ４の出力を組合わすことにより“００１１”を取り
出すことができる。即ち制御コードの“１”が送出され
る出力端子をオア回路に接続することにより指定の制御
コードを取り出すことことができる。
オア回路に取り出すことにより種々の制御パルスを選択
することができる。例えばＦＦＩとＦＦ２の出力を組合
わせれば“１１００”を取り出すことができ、ＦＦ３と
ＦＦ４の出力を組合わすことにより“００１１”を取り
出すことができる。即ち制御コードの“１”が送出され
る出力端子をオア回路に接続することにより指定の制御
コードを取り出すことことができる。
（発明の効果〕
本発明により、従来制御コード毎に使用していたシフト
レジスタが不要になり、リングカウンタのデコーダを増
やすだけで指定の制御コードを発生することができる。
レジスタが不要になり、リングカウンタのデコーダを増
やすだけで指定の制御コードを発生することができる。
第１図は本発明の原理構成図、第２図は本発明の実施例
の回路構成図、第３図は実施例の動作説明用回路図、第
４図は実施例の動作説明用タイムチャート、第５図は従
来例の回路構成図を示す。 図において、１はリングカウンタ、２．３はオ子回路、
４． ５．１４．１５はコード選択セレクタ、６． ７
．１６．１７は方向選択セレクタ、ＩＬ １２はシフト
レジスタを示す。 第 図
の回路構成図、第３図は実施例の動作説明用回路図、第
４図は実施例の動作説明用タイムチャート、第５図は従
来例の回路構成図を示す。 図において、１はリングカウンタ、２．３はオ子回路、
４． ５．１４．１５はコード選択セレクタ、６． ７
．１６．１７は方向選択セレクタ、ＩＬ １２はシフト
レジスタを示す。 第 図
Claims (1)
- 【特許請求の範囲】 フレームパルスを有するディジタル通信装置のデータ処
理上のコード挿入部におけるコードジェネレータにおい
て、 送信用と受信用のコード発生器に共通にリングカウンタ
（１）を設け、該リングカウンタの出力を送信用と受信
用別に制御コード数ｎ個のオア回路（２）、（３）に制
御コード毎に接続し、該オア回路の出力をコード選択セ
レクタ（４）、（５）に接続し、コード選択信号により
ｎ個の制御コードより１個の制御コードを選択出力し、
該コード選択セレクタの出力と方向別データとを方向選
択セレクタ（６）、（７）に接続し、コード入力信号に
より送信方向及び受信方向のコードデータを出力するよ
うにしたことを特徴とするコードジェネレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63206777A JPH0255434A (ja) | 1988-08-20 | 1988-08-20 | コードジェネレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63206777A JPH0255434A (ja) | 1988-08-20 | 1988-08-20 | コードジェネレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0255434A true JPH0255434A (ja) | 1990-02-23 |
Family
ID=16528914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63206777A Pending JPH0255434A (ja) | 1988-08-20 | 1988-08-20 | コードジェネレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0255434A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361759B2 (en) | 2004-12-27 | 2008-04-22 | Shiratori Pharmaceutical Co., Ltd | Method for producing L-biopterin |
| JP2011041279A (ja) * | 2009-08-10 | 2011-02-24 | Samsung Electronics Co Ltd | レベルシフタを備える半導体装置、ディスプレイ装置及びその動作方法 |
| WO2011081064A1 (ja) | 2009-12-28 | 2011-07-07 | 富士フイルム株式会社 | 平版印刷版用支持体、平版印刷版用支持体の製造方法、および平版印刷版原版 |
| US8178670B2 (en) | 2008-01-07 | 2012-05-15 | Biomarin Pharmaceutical Inc. | Method of synthesizing tetrahydrobiopterin |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034146A (ja) * | 1973-07-27 | 1975-04-02 |
-
1988
- 1988-08-20 JP JP63206777A patent/JPH0255434A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034146A (ja) * | 1973-07-27 | 1975-04-02 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361759B2 (en) | 2004-12-27 | 2008-04-22 | Shiratori Pharmaceutical Co., Ltd | Method for producing L-biopterin |
| US8178670B2 (en) | 2008-01-07 | 2012-05-15 | Biomarin Pharmaceutical Inc. | Method of synthesizing tetrahydrobiopterin |
| JP2011041279A (ja) * | 2009-08-10 | 2011-02-24 | Samsung Electronics Co Ltd | レベルシフタを備える半導体装置、ディスプレイ装置及びその動作方法 |
| WO2011081064A1 (ja) | 2009-12-28 | 2011-07-07 | 富士フイルム株式会社 | 平版印刷版用支持体、平版印刷版用支持体の製造方法、および平版印刷版原版 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916690A (en) | Division multiplex packet switching circuit using a circular shift register | |
| FI72242B (fi) | Foerfarande och kopplingsanordning foer synkronisering vid oeverfoering av digitala kommunikationssignaler | |
| JPS5810038B2 (ja) | 通信交換方式 | |
| JPS6247008B2 (ja) | ||
| EP1241793B1 (en) | Parallel-to-serial converter | |
| JPH0255434A (ja) | コードジェネレータ | |
| GB2229610A (en) | Pcm communication system | |
| US4394759A (en) | Transmitting section of PCM station | |
| SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
| US6041434A (en) | Code generator for selectively producing cyclic redundancy check data codes different in data length | |
| US3752921A (en) | Distinct complex signals formed by plural clipping transformations of superposed isochronal pulse code sequences | |
| JPH0712159B2 (ja) | 高次デイジタル伝送システム | |
| JPH09153922A (ja) | フレームデータ変換回路 | |
| JP2958733B2 (ja) | 同期信号伝送装置 | |
| SU1325546A1 (ru) | Адаптивное устройство дл приема информации с удаленных рассредоточенных объектов | |
| SU640438A1 (ru) | Устройство синхронизации цифровых сигналов | |
| JPH0758971B2 (ja) | 通信制御装置 | |
| RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
| JPS61224634A (ja) | 多重伝送装置 | |
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| SU1095220A1 (ru) | Устройство дл передачи и приема дискретных сообщений | |
| JPS6340416A (ja) | 巡回２進符号を用いてのデ−タブロツクガ−ド情報の形成による、直列デ−タビツト列伝送におけるデ−タガ−ド方法 | |
| JPS623543A (ja) | 伝送制御信号の送出方式 | |
| JPH0750877B2 (ja) | チャネルアクセス方式 |