JPH0253307A - Low frequency amplifier circuit - Google Patents
Low frequency amplifier circuitInfo
- Publication number
- JPH0253307A JPH0253307A JP63205166A JP20516688A JPH0253307A JP H0253307 A JPH0253307 A JP H0253307A JP 63205166 A JP63205166 A JP 63205166A JP 20516688 A JP20516688 A JP 20516688A JP H0253307 A JPH0253307 A JP H0253307A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- level
- amplifier
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 230000007935 neutral effect Effects 0.000 abstract 6
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、低周波増1@回路に関するものである。[Detailed description of the invention] Industrial applications The present invention relates to a low frequency amplification circuit.
従来の技術
近年、演算増幅器(以下OPアンプという)は大変安価
になシ、これを用いた低周波増幅回路も、多数の例があ
る。2. Description of the Related Art In recent years, operational amplifiers (hereinafter referred to as OP amplifiers) have become very inexpensive, and there are many examples of low frequency amplification circuits using them.
以下1図面を参照しながら、上述した従来の低周波増幅
回路の一例について説明する。An example of the conventional low frequency amplification circuit mentioned above will be described below with reference to one drawing.
第6図は、従来のOPアンプを用いた低周波増幅回路で
ある。この例では、電圧利得OdBのボルテージフォロ
ア回格について説明する。FIG. 6 shows a low frequency amplification circuit using a conventional OP amplifier. In this example, a voltage follower circuit with a voltage gain of OdB will be described.
1はこの回路の入力端子、3は出力端子、4゜6はそれ
ぞれOPアンプの十及び−電源端子である。OPアンプ
eの反転入力端子は、OPアンプ6の出力端子に接続さ
れておl)、1oo%の負帰還がかかるため、出力端子
3には、常に入力信号と、同相、同振1嘔の出力信号が
現われる。1 is the input terminal of this circuit, 3 is the output terminal, and 4.6 are the 10 and - power supply terminals of the OP amplifier, respectively. The inverting input terminal of the OP amplifier e is connected to the output terminal of the OP amplifier 6 (l), and a negative feedback of 10% is applied, so the output terminal 3 is always in phase with the input signal, with the same oscillation. An output signal appears.
発明が解決しようとする課題
しかしながら、上記の簾な構成では、OPアンプの最大
定格電源電圧が、±18〜±257程度である為、これ
以上の入力信号電圧を加えることも、これ以上の出力信
号電圧を取シ出すことも出来ない。Problems to be Solved by the Invention However, in the above-mentioned simple configuration, the maximum rated power supply voltage of the OP amplifier is about ±18 to ±257, so adding an input signal voltage higher than this will also result in a higher output. It is also not possible to extract the signal voltage.
本発明は、上記問題点に鑑み、一般のoPアンプを用い
つつ、その最大定格電源電圧以上の出力信号電圧を取シ
出せる様な構成をとった。低周波増1flA回路を提供
するものである。In view of the above-mentioned problems, the present invention uses a general OP amplifier and adopts a configuration that can output an output signal voltage higher than the maximum rated power supply voltage. This provides a low frequency amplification 1flA circuit.
課題を解決するための手段
上記問題点を解決するために、本発明の低周波増幅回路
は、OPアンプ及びOPアンプの電源として、電圧中点
をフローティングさせた出走電圧電源回路とから構成さ
れ1、±定電圧電源の電圧中点を入力端子に接読すると
いうものである。Means for Solving the Problems In order to solve the above problems, the low frequency amplifier circuit of the present invention is composed of an OP amplifier and a starting voltage power supply circuit with a floating voltage midpoint as a power supply for the OP amplifier. , ± the voltage midpoint of the constant voltage power supply is read directly to the input terminal.
作用
本発明は上記した構成によって、opアンプの±定電圧
電源の電圧中点を、入力信号で同相に振幅させることに
より、OPアンプの入力電圧、及び出力電圧が、OPア
ンプの電源端子に加わる電源電圧内に納まる様にするこ
とにより、OPアンプの最大定格電源電圧以上の出力電
圧を得ることができ、また、OPアンプの最大定格同相
入力電圧以上の相入力電圧を持った低周波増1@回路が
実現できる。Effect of the present invention With the above-described configuration, the input voltage and the output voltage of the OP amplifier are applied to the power supply terminal of the OP amplifier by amplifying the voltage midpoints of the ± constant voltage power supplies of the OP amplifier in the same phase with the input signal. By adjusting the output voltage to within the power supply voltage, it is possible to obtain an output voltage that is higher than the maximum rated power supply voltage of the OP amplifier. @Circuit can be realized.
実施例
以下1本発明の一実施例の低周波増幅回路について1図
面を参照しながら説明する。Embodiment 1 A low frequency amplifier circuit according to an embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の第1の実施例における低周波増幅回路
をボルテージ7オロア回路だ用いた一例である。FIG. 1 is an example in which a voltage 7-orer circuit is used as the low frequency amplifier circuit according to the first embodiment of the present invention.
図において、11は入力端子、12は出力端子。In the figure, 11 is an input terminal, and 12 is an output terminal.
13は電圧中点をフローティングさせた出走電圧電源回
路、14はOPアンプである。出走電圧電源回路13の
電圧中点16は入力端子11に接続されている。13 is a starting voltage power supply circuit with a floating voltage midpoint, and 14 is an OP amplifier. A voltage midpoint 16 of the starting voltage power supply circuit 13 is connected to the input terminal 11 .
以上のように構成された低周波増幅回路について、以下
第1図を用いてその動作を説明する。The operation of the low frequency amplification circuit configured as described above will be explained below with reference to FIG.
16はカレントミラー回路による+側の定電流回路で、
ツェナーダイオード17に、電圧中点16の電位に関係
なく、一定の電流を流している。従ってトランジスタ1
8のエミッタは、電圧中点15よりも常に、ツェナー厄
圧分だけ十に保たれる。16 is a constant current circuit on the + side using a current mirror circuit,
A constant current is passed through the Zener diode 17 regardless of the potential at the voltage midpoint 16. Therefore transistor 1
The emitter of 8 is always kept well above the voltage midpoint 15 by the Zener voltage.
−側の定電圧回路19も同じ様に、電圧中点16よりも
、常に、ツェナー電圧分だけ−に保たれる。Similarly, the constant voltage circuit 19 on the negative side is always maintained negative by the amount of Zener voltage below the voltage midpoint 16.
従って、opアンプ14の電源電圧は、中点電位に対し
て、一定に保たれる。一方、中点電位は入力端子11に
接続されているので、入力信号と。Therefore, the power supply voltage of the op amp 14 is kept constant with respect to the midpoint potential. On the other hand, since the midpoint potential is connected to the input terminal 11, it is the input signal.
同相、同根・嘔に動く。従って、OPアンプ14の入力
端子には、常KOPアンプ14の電源電圧内の入力電圧
しか加わらない様になる。まだ、0P77ブ14の出力
電圧も、ボルテージホロア回路の場合、入力電圧と等し
く動くので、OPアンプ14の電源電圧内の出力電圧に
なる。It moves in the same phase and in the same root. Therefore, only an input voltage within the power supply voltage of the KOP amplifier 14 is normally applied to the input terminal of the OP amplifier 14. However, in the case of a voltage follower circuit, the output voltage of the 0P77 circuit also moves equal to the input voltage, so the output voltage is within the power supply voltage of the OP amplifier 14.
以上の様に本実施例によれば、OPアンプ及びOPアン
プの電源として、中点をフローティングさせた出走電圧
電源回路とから構成され、出走電圧電源の電圧中点を入
力端子に接続することにより、出走電圧電源に用いるト
ランジスタの耐電圧が許す限り、OPアンプの最大定格
電源電圧以上の出力電圧、及び、OPアンプの最大定格
入力電圧以上の入力電圧を得る事が出来る。As described above, according to this embodiment, the OP amplifier and the power supply for the OP amplifier are constructed from a running voltage power supply circuit whose midpoint is floating, and by connecting the voltage midpoint of the running voltage power supply to the input terminal. As long as the withstand voltage of the transistor used in the starting voltage power supply allows, it is possible to obtain an output voltage that is higher than the maximum rated power supply voltage of the OP amplifier, and an input voltage that is higher than the maximum rated input voltage of the OP amplifier.
以下1本発明の第2の実施例について図面を参照しなが
ら説明する。A second embodiment of the present invention will be described below with reference to the drawings.
第2図は本発明の第2の実施例を示す低周波増1@回路
である。FIG. 2 is a low frequency amplification circuit showing a second embodiment of the present invention.
同図において、21は中点をフローティングさせた出走
電圧電源、22はopアンプで1以上は第1図の構成と
同様なものである。第1図の構成と異なるのは、ンング
ルエンド・プッシュプル接続された出力トランジスタを
備える出力回路23をoPアンプ出力の次段に設けた点
である。In the figure, 21 is a starting voltage power supply with a floating midpoint, 22 is an operational amplifier, and 1 or more have the same configuration as in FIG. 1. The difference from the configuration shown in FIG. 1 is that an output circuit 23 including a single-end push-pull connected output transistor is provided at the next stage of the oP amplifier output.
上記のように構成された低周波増幅回路について、以下
その動作を説明する。The operation of the low frequency amplifier circuit configured as described above will be described below.
24.25はバイアス抵抗S26はバイアス回路、27
はシングルエンド・プッシュプル接続された出力トラン
ジスタ回路、28は出力端子である。24.25 is a bias resistor S26 is a bias circuit, 27
is a single-ended push-pull connected output transistor circuit, and 28 is an output terminal.
OPアンプの出力電流は、5IEPP出力回路の電流増
1@率倍され、出力端子から出力される。従って、出力
電流は5xpp回路の許すかぎり大きく取れる。The output current of the OP amplifier is multiplied by the current increase factor of the 5IEPP output circuit and output from the output terminal. Therefore, the output current can be as large as the 5xpp circuit allows.
以上のように、ンングルエンド・プッシュプル接続され
た出力トランジスタを備える出方回路をOPアンプ出力
の次段に設けることにょシ1本回路の最大出力電流を増
すことができ、また、出力インピーダンスも小さくする
ことができる。As described above, the maximum output current of a single circuit can be increased by providing an output circuit with a single-end push-pull connected output transistor at the next stage of the OP amplifier output, and the output impedance can also be reduced. can do.
以下本発明の第3の実施例について図面を参照しながら
説明する。A third embodiment of the present invention will be described below with reference to the drawings.
第3図は本発明の第3の実施例を示す低周波増幅回路で
ある。FIG. 3 shows a low frequency amplifier circuit showing a third embodiment of the present invention.
同図において、31は第1図の構成と同様なものである
。第1図の構成と異なるのは、減衰器32を出力端子か
らの帰還回路へ設けた点である。In the figure, numeral 31 has the same structure as in FIG. The difference from the configuration shown in FIG. 1 is that an attenuator 32 is provided in the feedback circuit from the output terminal.
上記のように構成された低周波増幅器について。Regarding the low frequency amplifier configured as above.
以下その動作を説明する。The operation will be explained below.
減衰器32の減衰率をβとすると1本回路の電圧利得は
1/β倍となる。入力端子に電圧マ1を加えると、出力
端子にはマi/βの出力電圧が現れる。一方、OPアン
プの電源のグランドに対する電位は、定電圧電源の出力
電圧を、v2とすると。If the attenuation factor of the attenuator 32 is β, the voltage gain of one circuit is 1/β times. When voltage Ma1 is applied to the input terminal, an output voltage of Mai/β appears at the output terminal. On the other hand, the potential of the OP amplifier's power supply with respect to the ground is given by the output voltage of the constant voltage power supply being v2.
電圧中点がマiで振られているので、マi+vzとなる
。今、トランジスタのV□を無視して考えると、信号出
力が電圧クリップしない条件は。Since the voltage midpoint is set by my i, it becomes my + vz. Now, if we ignore the V□ of the transistor, what are the conditions under which the signal output does not clip the voltage?
マi/β≦マ1 + v2 である。また上式を出力電圧マ。で書きなおすと。My/β≦Ma1 + v2 It is. Also, the above formula is the output voltage ma. If you rewrite it as.
マ。= マi/β なので。Ma. = My i/β that's why.
マ0≦βマ。+vz となる。Ma0≦βma. +vz becomes.
従って、上記の条件を満たす範囲内で1本回路に電圧利
得を持たせることができる。Therefore, one circuit can have a voltage gain within the range that satisfies the above conditions.
以上のように、減衰器を出力端子からの帰還回路に設け
ることにより1本回路に電圧利得を持たせることができ
る。As described above, by providing an attenuator in the feedback circuit from the output terminal, a single circuit can have a voltage gain.
以下本発明の第4の実施例について図面を参照しながら
説明する。A fourth embodiment of the present invention will be described below with reference to the drawings.
第4図は本発明の第4の実施例を示す低周波増幅器回路
である。FIG. 4 shows a low frequency amplifier circuit showing a fourth embodiment of the present invention.
同図において、41は第1図の構成と同様なものである
。第1図の構成と異なるのは、簡単なバッファ42を中
点をフローティングさせた出走電圧電源の電圧中点と入
力端子との間に設けた点である。In the figure, numeral 41 has the same structure as in FIG. 1. The difference from the configuration shown in FIG. 1 is that a simple buffer 42 is provided between the input terminal and the voltage midpoint of the starting voltage power source with the midpoint floating.
上記のように構成された低周波増幅回路について以下そ
の動作を説明する。The operation of the low frequency amplifier circuit configured as described above will be explained below.
第1図の構成では、電圧中点の入力インピーダンスが比
較的低いため、低周波増幅回路としての入力インピーダ
ンスを高くできない。そこで、電圧中点をバッファを介
して、入力端子に接続することだより、入力インピーダ
ンスを高ぐすることができる。In the configuration shown in FIG. 1, since the input impedance at the voltage midpoint is relatively low, the input impedance as a low frequency amplification circuit cannot be increased. Therefore, the input impedance can be increased by connecting the voltage midpoint to the input terminal via a buffer.
以上のように、バッファを中点をフローティングさせた
出走電圧電源の中点と、入力端子との間だ設けることに
より、入力インピーダンスを高くすることができる。As described above, the input impedance can be increased by providing the buffer between the input terminal and the midpoint of the starting voltage power supply with the midpoint floating.
なお、第1の実施例において、電圧中点をフローティン
グさせた出走電圧電源13は、カレントミラー回路によ
る定電流回路を用い、ツェナーダイオードを基準電圧素
子としたが、電圧中点をフローティングさせた出走電圧
電源413は、他の構成としてもよい。In the first embodiment, the starting voltage power supply 13 with the voltage midpoint floating uses a constant current circuit based on a current mirror circuit, and uses a Zener diode as the reference voltage element. Voltage power supply 413 may have other configurations.
また、第2の実施例でおいて、シングルエンド・プ′ツ
シュブル接続された出力トランジスタを備える出力回路
23は、バイアス回路にトランジスタ。Further, in the second embodiment, the output circuit 23 having a single-ended push-connected output transistor includes a transistor in a bias circuit.
また出力トランジスタにバイポーラ中トランジスタを用
いたが、シングルエンド・プッシュプル接続された出力
トランジスタを備える出力回路23は、バイアス回路に
ダイオードなど他の素子及び他の構成をとシ、出力トラ
ンジスタをMOS−FIETなど池の素子及び3段ダー
リントン接続など他の構成としてもよい。In addition, although a bipolar medium transistor was used as the output transistor, the output circuit 23 equipped with a single-ended push-pull connected output transistor requires other elements such as a diode and other configurations in the bias circuit, and the output transistor is a MOS- Other configurations such as a field element such as FIET and a three-stage Darlington connection may also be used.
また、第4の実施例において、バッファ42はコンプリ
メンタリパイポータトランジスタを用い。Further, in the fourth embodiment, the buffer 42 uses a complementary biporter transistor.
また、そのバイアス回路てダイオードを用いたが。Also, a diode was used in the bias circuit.
バッファ42はMOS−FICT、接合型FITなど、
まだバイアス回路だトランジスタなど他の素子を用い、
他の構成としてもよい。The buffer 42 is MOS-FICT, junction type FIT, etc.
It's still a bias circuit, but it uses other elements such as transistors,
Other configurations may also be used.
また、第2.第3.第4の実施例を第1の実施例に適当
に組み合わせてもよい。Also, the second. Third. The fourth embodiment may be appropriately combined with the first embodiment.
発明の効果
以上のように本発明は、opアンプ及び、OPアンプの
電源として、中点をフローティングさせた出走電圧電源
回路とから構成され、±定電圧電源の電圧中点を入力端
子に接続する事により、OPアンプの最大定格電源電圧
以上の出力電圧及び。Effects of the Invention As described above, the present invention is composed of an OP amplifier and a running voltage power supply circuit whose midpoint is floating as a power supply for the OP amplifier, and the voltage midpoint of the ± constant voltage power supply is connected to the input terminal. In some cases, the output voltage may exceed the maximum rated power supply voltage of the OP amplifier.
OPアンプの最大定格同相入力電圧以上の組入力を持っ
た低周波増11III回路を実現することができる。It is possible to realize a low frequency amplifier 11III circuit having a set input that is higher than the maximum rated common mode input voltage of the OP amplifier.
第1図は本発明の第1の実施例における低周波増幅回路
の回路図、第2図は本発明の第2の実施例における低周
波増幅器回路の回路図、第3図は本発明の第3の実施例
における低周波増幅3回路の回路図、第4図は本発明の
第4の実施例における低周波増幅器回路の回路図、第6
図は従来の低周波増幅器の回路図である。
11・・・・・入力端子、12・・・・出力端子、13
・・・・・出走電圧電源回路、14・・・・・・OPア
ンプ、15・・・・・・電圧中点。
代理人の氏名 弁理士 粟 野 重 孝 ほか1名第1
第
図
3 図
1/−人力嫡子
11−一已カ立需子
13− 土定覗凧琶57+面路
/4−−− OPアンプ
f5−’E氏甲躬。
第
図1 is a circuit diagram of a low frequency amplifier circuit according to a first embodiment of the present invention, FIG. 2 is a circuit diagram of a low frequency amplifier circuit according to a second embodiment of the present invention, and FIG. 3 is a circuit diagram of a low frequency amplifier circuit according to a second embodiment of the present invention. FIG. 4 is a circuit diagram of three low frequency amplifier circuits in the fourth embodiment of the present invention, and FIG. 6 is a circuit diagram of the low frequency amplifier circuit in the fourth embodiment of the present invention.
The figure is a circuit diagram of a conventional low frequency amplifier. 11...Input terminal, 12...Output terminal, 13
...Starting voltage power supply circuit, 14...OP amplifier, 15...Voltage midpoint. Name of agent Patent attorney Shigetaka Awano and one other person No. 1 Fig. 3 Fig. 1/-Jinriki legitimate child 11-Ichimika Tatsuyoshi 13- Dosei no Kite-wa 57 + Mendori/4-- OP amplifier f5 -'Mr. E. Diagram
Claims (1)
フローティングさせた±定電圧電源回路とから構成され
、±定電圧電源の電圧中点を入力端子に接続する事によ
り、±定電圧電源を入力信号と同相に振幅させることを
特徴とする低周波増幅回路。It consists of an operational amplifier and a ± constant voltage power supply circuit whose midpoint is floating as the power supply for this operational amplifier.By connecting the voltage midpoint of the ±constant voltage power supply to the input terminal, the ±constant voltage power supply can be input. A low frequency amplification circuit characterized by making the amplitude in phase with the signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63205166A JPH0253307A (en) | 1988-08-18 | 1988-08-18 | Low frequency amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63205166A JPH0253307A (en) | 1988-08-18 | 1988-08-18 | Low frequency amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0253307A true JPH0253307A (en) | 1990-02-22 |
Family
ID=16502517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63205166A Pending JPH0253307A (en) | 1988-08-18 | 1988-08-18 | Low frequency amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0253307A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156616A (en) * | 1998-11-19 | 2000-06-06 | Sony Corp | Multi-input differential amplifier circuit |
JP2006345328A (en) * | 2005-06-10 | 2006-12-21 | Hideo Kusakabe | Multistage amplifier |
DE112017003029B4 (en) | 2016-06-17 | 2024-09-19 | Kyocera Corporation | Cutting insert, cutting tool and method of producing a machined product |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56104510A (en) * | 1980-01-24 | 1981-08-20 | Nippon Gakki Seizo Kk | Electric power amplifier |
-
1988
- 1988-08-18 JP JP63205166A patent/JPH0253307A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56104510A (en) * | 1980-01-24 | 1981-08-20 | Nippon Gakki Seizo Kk | Electric power amplifier |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156616A (en) * | 1998-11-19 | 2000-06-06 | Sony Corp | Multi-input differential amplifier circuit |
JP2006345328A (en) * | 2005-06-10 | 2006-12-21 | Hideo Kusakabe | Multistage amplifier |
DE112017003029B4 (en) | 2016-06-17 | 2024-09-19 | Kyocera Corporation | Cutting insert, cutting tool and method of producing a machined product |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6265941B1 (en) | Balanced differential amplifier having common mode feedback with kick-start | |
EP0058448A1 (en) | Transconductance amplifier | |
US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
US5475343A (en) | Class AB complementary output stage | |
US4059808A (en) | Differential amplifier | |
US5774019A (en) | Low distortion differential amplifier circuit | |
GB2219456A (en) | Push-pull amplifiers | |
US4249136A (en) | PWM Signal power amplifier | |
US4797629A (en) | Wide range operational amplifier input stage | |
US4406990A (en) | Direct coupled DC amplification circuit | |
US3914704A (en) | Feedback amplifier | |
US4587491A (en) | IC class AB amplifier output stage | |
US5406222A (en) | High gain transistor amplifier | |
US4268798A (en) | High performance summing amplifier | |
JPH0253307A (en) | Low frequency amplifier circuit | |
US5394080A (en) | Universal signal converter using multiple current mirrors | |
US4453134A (en) | High voltage operational amplifier | |
US4524330A (en) | Bipolar circuit for amplifying differential signal | |
US4167708A (en) | Transistor amplifier | |
JPH0712128B2 (en) | amplifier | |
US5166983A (en) | Mute circuit for audio amplifiers | |
US4831337A (en) | Wideband amplifier | |
US4714897A (en) | Monolithically integratable signal amplifier stage with high output dynamics | |
JPH0586686B2 (en) | ||
JPH051649B2 (en) |