JPH0251232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0251232A JPH0251232A JP1162510A JP16251089A JPH0251232A JP H0251232 A JPH0251232 A JP H0251232A JP 1162510 A JP1162510 A JP 1162510A JP 16251089 A JP16251089 A JP 16251089A JP H0251232 A JPH0251232 A JP H0251232A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- insulating material
- manufacturing
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000011810 insulating material Substances 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 42
- 230000000694 effects Effects 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 230000001154 acute effect Effects 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 5
- 239000011800 void material Substances 0.000 claims description 5
- 229910001080 W alloy Inorganic materials 0.000 claims description 4
- LKTZODAHLMBGLG-UHFFFAOYSA-N alumanylidynesilicon;$l^{2}-alumanylidenesilylidenealuminum Chemical compound [Si]#[Al].[Si]#[Al].[Al]=[Si]=[Al] LKTZODAHLMBGLG-UHFFFAOYSA-N 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 238000000927 vapour-phase epitaxy Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 22
- 238000002955 isolation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 130
- 239000000758 substrate Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 238000001465 metallisation Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- QHMQWEPBXSHHLH-UHFFFAOYSA-N sulfur tetrafluoride Chemical compound FS(F)(F)F QHMQWEPBXSHHLH-UHFFFAOYSA-N 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 1
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910002090 carbon oxide Inorganic materials 0.000 description 1
- 229960001701 chloroform Drugs 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は半導体装置の製造方法に関するもので、この方
法は前記装置の部分を形成する下部構造の表面上に各々
が縁で相接する上壁と側壁とを有する離間領域を規定し
、上記表面及び上記領域上に絶縁物質の層を設けて前記
領域の前記上壁を露出するために前記絶８ｆｔ！ｉを異
方性エツチングし、これにより前記領域の前記側壁上に
前記絶縁物質の一部を残存させる。
法は前記装置の部分を形成する下部構造の表面上に各々
が縁で相接する上壁と側壁とを有する離間領域を規定し
、上記表面及び上記領域上に絶縁物質の層を設けて前記
領域の前記上壁を露出するために前記絶８ｆｔ！ｉを異
方性エツチングし、これにより前記領域の前記側壁上に
前記絶縁物質の一部を残存させる。
［背景技術］
このような方法は、例えば米国特許第４，６４１．４２
０号及び日本公開特許公報６０−１２４９５１号に記載
されている。前記特開昭６０−１２４９５１号に記載さ
れるように、前記離間領域はメタライザージョンレベル
の一部を形成する電気的導電領域であり、前記電気的導
電領域の側壁上に前記絶縁物質の部分またはスペーサー
を残存するために前記絶縁物質の異方性エツチングを行
った後、腐食及び酸化の少なくともどちらか一方から前
記電気的導電領域を保護するために前記′＄１気的導電
領域上に、さらに他の絶縁層を設ける。対照的に米国特
許第４，６４１，４２０号は半導体基体表面上に設けら
れた絶縁物質を通り抜けるバイアを開口することにより
前記半導体基体の表面に隣接する不純物導入区域ような
下部領域に接触するので前記バイアが前記離間領域を形
成し、この離間領域間の間にＨ記不純物導入区域の表面
を露出させる方法を記載している。前記離間領域上に設
けられた絶縁物質の層は異方性エツチングされて面記離
問領域の側壁上に前記絶縁物質の部分またはスペーサー
を残存させる。電気的導電層が次いで前記不純物導入区
域上に電気的接合を設けるために被着される。
０号及び日本公開特許公報６０−１２４９５１号に記載
されている。前記特開昭６０−１２４９５１号に記載さ
れるように、前記離間領域はメタライザージョンレベル
の一部を形成する電気的導電領域であり、前記電気的導
電領域の側壁上に前記絶縁物質の部分またはスペーサー
を残存するために前記絶縁物質の異方性エツチングを行
った後、腐食及び酸化の少なくともどちらか一方から前
記電気的導電領域を保護するために前記′＄１気的導電
領域上に、さらに他の絶縁層を設ける。対照的に米国特
許第４，６４１，４２０号は半導体基体表面上に設けら
れた絶縁物質を通り抜けるバイアを開口することにより
前記半導体基体の表面に隣接する不純物導入区域ような
下部領域に接触するので前記バイアが前記離間領域を形
成し、この離間領域間の間にＨ記不純物導入区域の表面
を露出させる方法を記載している。前記離間領域上に設
けられた絶縁物質の層は異方性エツチングされて面記離
問領域の側壁上に前記絶縁物質の部分またはスペーサー
を残存させる。電気的導電層が次いで前記不純物導入区
域上に電気的接合を設けるために被着される。
上記米国特許第４，６４１，４２０号及び上記特開昭６
０−１２４９５１号の両方において、前記離間領域の側
壁上に絶縁物質の前記スペーサーまたは部分を設ける目
的は、より平坦な表面を設けること、即ちより小さな勾
配の側壁及びよりゆるやかな段差あるいは角を有する表
面であり、この上に次の層を被着することが出来るので
前記下にある表面構造が、前記次の層に望ましくない弱
点または破断を生ずることはない。しかしながら、前記
領域の前記側壁上に残存する前記絶縁物質の前記スペー
サーまたは前記部分により設けられた表面は非常に急峻
で有り得るし、特に前記表面とスペーサーとの交差近傍
の前記スペーサーによって設けられた前記表面は、前記
下部構造の前記表面にほとんど垂直であり得る。上記方
法の使用は、上記領域間の空間が上記領域の厚さに比較
して比較的大きい場合に、他の層によフて満足な被覆を
得ることが出来るが、前記領域の前記空間が前記領域の
厚さに匹敵しくすなわち前記側壁の高さである）場合に
は、前記次の層による被覆に伴う問題が、例えば前記基
板の表面との交差部で前記スペーサーにより得られる比
較的急峻な表面のために生じる。
０−１２４９５１号の両方において、前記離間領域の側
壁上に絶縁物質の前記スペーサーまたは部分を設ける目
的は、より平坦な表面を設けること、即ちより小さな勾
配の側壁及びよりゆるやかな段差あるいは角を有する表
面であり、この上に次の層を被着することが出来るので
前記下にある表面構造が、前記次の層に望ましくない弱
点または破断を生ずることはない。しかしながら、前記
領域の前記側壁上に残存する前記絶縁物質の前記スペー
サーまたは前記部分により設けられた表面は非常に急峻
で有り得るし、特に前記表面とスペーサーとの交差近傍
の前記スペーサーによって設けられた前記表面は、前記
下部構造の前記表面にほとんど垂直であり得る。上記方
法の使用は、上記領域間の空間が上記領域の厚さに比較
して比較的大きい場合に、他の層によフて満足な被覆を
得ることが出来るが、前記領域の前記空間が前記領域の
厚さに匹敵しくすなわち前記側壁の高さである）場合に
は、前記次の層による被覆に伴う問題が、例えば前記基
板の表面との交差部で前記スペーサーにより得られる比
較的急峻な表面のために生じる。
［発明の要約］
本発明は、絶縁物質のスペーサーまたは部分が前記側壁
上に設けることが出来るので、前記スペーサーによる表
面が比較的よりゆるやかな傾斜を有し、前記段差及び縁
上に次の層が比較的より緩やかな勾配及び鋭さで設ける
ことが出来る半導体装置の製造方法を目的とする。
上に設けることが出来るので、前記スペーサーによる表
面が比較的よりゆるやかな傾斜を有し、前記段差及び縁
上に次の層が比較的より緩やかな勾配及び鋭さで設ける
ことが出来る半導体装置の製造方法を目的とする。
本発明によれば、半導体装置の部分を形成する下部構造
の表面上に各々が縁で相接する上壁と側壁とを有する離
間領域を規定し、前記表面及び前記領域上に絶縁物質の
層を設け前記領域の上壁を露出するために前記絶縁層を
異方性エツチングし、これによって前記領域の前記側壁
上に前記絶縁物質の一部を残存させる半導体装置の製造
方法において、前記領域の面記縁に選択的に設けられる
前記絶縁物質が、前記表面上に設けられる前記下にある
絶縁物質にオーバーハング（ｏｖｅｒｈａｎｇ）するよ
うにして、前記絶縁物質の隣接する前記縁部を形成する
ので前記絶縁物質の異方性エツチングの間、前記表面上
に設けられる前記下にある絶縁物質が前記オーバーハン
グ部分により初めにマスクされることを特徴とする。
の表面上に各々が縁で相接する上壁と側壁とを有する離
間領域を規定し、前記表面及び前記領域上に絶縁物質の
層を設け前記領域の上壁を露出するために前記絶縁層を
異方性エツチングし、これによって前記領域の前記側壁
上に前記絶縁物質の一部を残存させる半導体装置の製造
方法において、前記領域の面記縁に選択的に設けられる
前記絶縁物質が、前記表面上に設けられる前記下にある
絶縁物質にオーバーハング（ｏｖｅｒｈａｎｇ）するよ
うにして、前記絶縁物質の隣接する前記縁部を形成する
ので前記絶縁物質の異方性エツチングの間、前記表面上
に設けられる前記下にある絶縁物質が前記オーバーハン
グ部分により初めにマスクされることを特徴とする。
このように前記本発明を実施する方法を用いて、前記絶
縁物質の前記オーバーハング部分が前記異方性エツチン
グの間、前記下にある絶縁物質をマスクする。前記オー
バーハング部分それ自体が、前記異方性エツチングによ
ってエツチングされ、前記エツチングが進に従って、前
記オーバーハング部分がエッチグされて小さくなり、前
記異方性エツチングに対して露出される前記表面上の前
記絶縁物質の領域は増大する。前記オーバーハング部分
の下方の前記絶縁物質の前記異方性エツチングは、この
ように前記オーバーハング部分のエツチング除去によっ
て制御され、本発明者達は、前記領域の側壁上に残存す
る前記絶縁物質のスペーサーもしくは部分が従来のスペ
ーサーよりも、より緩やかな傾斜表面を有することにな
るので前記段差又は縁部は比較的より緩やかな勾配でよ
り少ない鋭角であり、例えば１０ｍよりも大きな比較的
厚い厚さの絶縁物質の他の層が前記領域上に設けられ、
前記領域間に前記他の絶縁層内に空隙が形成される可能
性を減少し、さもなくばこの空隙は前記他の絶縁層内に
弱点となり、そして前記半導体装置の電気的特性に有害
な影響を与えることになるであろうことを見いだした。
縁物質の前記オーバーハング部分が前記異方性エツチン
グの間、前記下にある絶縁物質をマスクする。前記オー
バーハング部分それ自体が、前記異方性エツチングによ
ってエツチングされ、前記エツチングが進に従って、前
記オーバーハング部分がエッチグされて小さくなり、前
記異方性エツチングに対して露出される前記表面上の前
記絶縁物質の領域は増大する。前記オーバーハング部分
の下方の前記絶縁物質の前記異方性エツチングは、この
ように前記オーバーハング部分のエツチング除去によっ
て制御され、本発明者達は、前記領域の側壁上に残存す
る前記絶縁物質のスペーサーもしくは部分が従来のスペ
ーサーよりも、より緩やかな傾斜表面を有することにな
るので前記段差又は縁部は比較的より緩やかな勾配でよ
り少ない鋭角であり、例えば１０ｍよりも大きな比較的
厚い厚さの絶縁物質の他の層が前記領域上に設けられ、
前記領域間に前記他の絶縁層内に空隙が形成される可能
性を減少し、さもなくばこの空隙は前記他の絶縁層内に
弱点となり、そして前記半導体装置の電気的特性に有害
な影響を与えることになるであろうことを見いだした。
前記絶縁物質層は、隣接する領域上の前記オーバーハン
グ部が互いに接続し前記接続するオーバーハング部分の
下方の前記絶縁物質層内に空隙を規定するのに充分な厚
さに設けることが出来る。
グ部が互いに接続し前記接続するオーバーハング部分の
下方の前記絶縁物質層内に空隙を規定するのに充分な厚
さに設けることが出来る。
前記オーバーハング部分が接合する必要は必ずしもない
が離間領域間の前記絶縁物質の層の全表面が前記異方性
エツチングの間、初めにマスクされるであろうから前記
オーバーハング部分が互いに接合すれば前記側壁上によ
り緩やかな勾配のスペーサー又は部分を設けることが出
来る。
が離間領域間の前記絶縁物質の層の全表面が前記異方性
エツチングの間、初めにマスクされるであろうから前記
オーバーハング部分が互いに接合すれば前記側壁上によ
り緩やかな勾配のスペーサー又は部分を設けることが出
来る。
前記絶縁物質層があえて大変悪い段差被覆に至るような
前記絶縁層を設ける技術を用いて、前記領域の前記縁に
選択的に設けられるようにしてもよい。しかしながら再
現性のために、前記絶縁物質が前記上壁と前記側壁とが
相接するところで鋭角であるように前記領域を規定する
ことにより前記紗上に選択的に設けられるようにするこ
とが望ましい。
前記絶縁層を設ける技術を用いて、前記領域の前記縁に
選択的に設けられるようにしてもよい。しかしながら再
現性のために、前記絶縁物質が前記上壁と前記側壁とが
相接するところで鋭角であるように前記領域を規定する
ことにより前記紗上に選択的に設けられるようにするこ
とが望ましい。
前記所望の鋭角は、前記領域を規定することにより設け
ることが出来るので、前記上、壁と前記側壁とが相接す
る鋭角を設けるように前記側壁を越えて突出し前記上壁
を設け比較的薄いキャッピング補助領域及び前記側壁を
規定する比較的厚い補助領域により各々の領域が形成さ
れる。前記比較的薄いキャッピング補助領域は前記領域
を規定することにより設けることが出来、前記表面上に
一物質の比較的厚い層を設け、前記比較的厚い層上に異
なる物質の比較的薄い層を設け、マスキング手段により
前記比較的厚い層及び薄い層をエツチングして、前記比
較的薄い層は前記比較的薄いキャッピング補助層領域を
規定するためにアンダーエツチングされ、前記比較的厚
い層は前記比較的厚い補助領域を規定する。前記比較的
厚い補助領域は、例えばアルミニウムで形成される電気
的導電領域であり得るし、一方前記比較的薄い補助領域
は、好ましくは約５０ｎｍよりも薄く、どの適切な物質
で形成されてもよく、例えば、アルミニウムで形成され
た前記比較的厚い補助領域の比較的厚い補助領域を酸化
又は陽極酸化することによって、又は前記比較的厚い層
上にアルミニウムシリサイド、チタン、タングステン、
チタンタングステン合金、チタンシリサイド又はアモル
ファスシリコンのような物質の比較的薄い層を設けるこ
とによって形成することが出来る。
ることが出来るので、前記上、壁と前記側壁とが相接す
る鋭角を設けるように前記側壁を越えて突出し前記上壁
を設け比較的薄いキャッピング補助領域及び前記側壁を
規定する比較的厚い補助領域により各々の領域が形成さ
れる。前記比較的薄いキャッピング補助領域は前記領域
を規定することにより設けることが出来、前記表面上に
一物質の比較的厚い層を設け、前記比較的厚い層上に異
なる物質の比較的薄い層を設け、マスキング手段により
前記比較的厚い層及び薄い層をエツチングして、前記比
較的薄い層は前記比較的薄いキャッピング補助層領域を
規定するためにアンダーエツチングされ、前記比較的厚
い層は前記比較的厚い補助領域を規定する。前記比較的
厚い補助領域は、例えばアルミニウムで形成される電気
的導電領域であり得るし、一方前記比較的薄い補助領域
は、好ましくは約５０ｎｍよりも薄く、どの適切な物質
で形成されてもよく、例えば、アルミニウムで形成され
た前記比較的厚い補助領域の比較的厚い補助領域を酸化
又は陽極酸化することによって、又は前記比較的厚い層
上にアルミニウムシリサイド、チタン、タングステン、
チタンタングステン合金、チタンシリサイド又はアモル
ファスシリコンのような物質の比較的薄い層を設けるこ
とによって形成することが出来る。
前記側壁を越えて突出する前記比較的薄いキャツピング
層により規定される鋭角は、前記オーバーハング部分の
形成を容易にする構造的又は幾何学的形状に設けること
が出来る。好ましい実施例において、例えば酸化シリコ
ン、窒化シリコンもしくはシリコンオキシナイトライド
で形成される前記絶縁物質層がプラズマ強化気相成長法
（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）により被着され
る場合、前記比較的薄いキャビング層によって規定され
る前記鋭角で生じる強い電界が前記領域の縁において前
記絶縁物質の被着の高速化を導き、その結果前記オーバ
ーハング部分の形成を確実にすると信じられている。
層により規定される鋭角は、前記オーバーハング部分の
形成を容易にする構造的又は幾何学的形状に設けること
が出来る。好ましい実施例において、例えば酸化シリコ
ン、窒化シリコンもしくはシリコンオキシナイトライド
で形成される前記絶縁物質層がプラズマ強化気相成長法
（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）により被着され
る場合、前記比較的薄いキャビング層によって規定され
る前記鋭角で生じる強い電界が前記領域の縁において前
記絶縁物質の被着の高速化を導き、その結果前記オーバ
ーハング部分の形成を確実にすると信じられている。
従来技術において既知のように、プラズマ強化気相成長
法によって被着された酸化シリコン層は主として二酸化
シリコンであり得るが、シリコン、酸素及び水素を含有
するであろうことも理解されるべきである。
法によって被着された酸化シリコン層は主として二酸化
シリコンであり得るが、シリコン、酸素及び水素を含有
するであろうことも理解されるべきである。
［実施例］
本発明の実施例を図面を参照して説明する。
第１図及至第６図は本発明を実施する方法を図解するた
めに半導体基体の一部の断面図を示し、第７図は本発明
による方法を用いて製造された半導体装置の一部の断面
図で、第８図は第７図に示されるのと同様な半導体装置
の一部の第７図に示される断面図に垂直な部分の断面図
を示すもので本発明による方法を用いて製造される。
めに半導体基体の一部の断面図を示し、第７図は本発明
による方法を用いて製造された半導体装置の一部の断面
図で、第８図は第７図に示されるのと同様な半導体装置
の一部の第７図に示される断面図に垂直な部分の断面図
を示すもので本発明による方法を用いて製造される。
これらの図は、単に概略的なもので縮尺にしたがって描
かれたものではないことを理解されたい。
かれたものではないことを理解されたい。
特に、ある領域の層の厚さのように、ある大きさについ
ては誇張してあり、一方他の大きさは減縮されている場
合もある。
ては誇張してあり、一方他の大きさは減縮されている場
合もある。
特に第１図及至第６図のような図面に関して、半導体装
置を製造する方法は前記装置の部分を形成する下部構造
ｌの表面１ａの上に、各々が８２０で相接する上壁２ａ
と側壁２ｂとを有する離開領域２を規定し、−上記表面
１ａ及び上記領域２上に絶縁物質の層３を設け、首記領
域２の前記上壁表面２ａを露出するために前記絶縁物質
層３を異方性エツチングし、これによって前記領域２の
側壁２ｂ上に前記絶縁物質の一部３０を残存する。本発
明によれば、前記絶縁物質ｙＮ３は前記領域２の前記縁
２０に選択的に設けられるように前記絶縁物質の部分３
１の隣接する前記縁２０が前記表面ｔａ上に設けられる
前記下の絶縁物質３０にオーバーハングするように設け
られるので、前記絶縁物質の異方性エツチングの問前記
表面上に設けられた前記下の絶縁物質３２は初めに前記
オーバーハング部分３１によってマスクされる。
置を製造する方法は前記装置の部分を形成する下部構造
ｌの表面１ａの上に、各々が８２０で相接する上壁２ａ
と側壁２ｂとを有する離開領域２を規定し、−上記表面
１ａ及び上記領域２上に絶縁物質の層３を設け、首記領
域２の前記上壁表面２ａを露出するために前記絶縁物質
層３を異方性エツチングし、これによって前記領域２の
側壁２ｂ上に前記絶縁物質の一部３０を残存する。本発
明によれば、前記絶縁物質ｙＮ３は前記領域２の前記縁
２０に選択的に設けられるように前記絶縁物質の部分３
１の隣接する前記縁２０が前記表面ｔａ上に設けられる
前記下の絶縁物質３０にオーバーハングするように設け
られるので、前記絶縁物質の異方性エツチングの問前記
表面上に設けられた前記下の絶縁物質３２は初めに前記
オーバーハング部分３１によってマスクされる。
本発明を実施する方法はさらに詳しく第１図及至第７図
を参照して説明する。説明される実施例において、前記
領域２は電気的導電領域で、集積回路のような半導体装
置のメタラーゼ−ジョンの一つのレベルを構成し、一実
施例が第７図を参照して下記に説明される。
を参照して説明する。説明される実施例において、前記
領域２は電気的導電領域で、集積回路のような半導体装
置のメタラーゼ−ジョンの一つのレベルを構成し、一実
施例が第７図を参照して下記に説明される。
第７図に示される実施例において、前記下層構造ｌは、
シリコン集積回路の回路素子を設けるために、不純物イ
オン注入及び不純物拡散の少なくともどちらか一方によ
る既知の方法で形成される異なる導電率及び導電型の不
純物導入区域を有する単結晶シリコン半導体基板または
基体７０からなる。２個の不純物導入区域７１及び７２
が第７図に示され、各々の不純物導入区域は前記不純物
区域を被覆する絶縁層７６に形成されるバイア７５を介
して延在する電気的導電プラグ７４により前記メタライ
ザージョンレベルの各電気的導電領域２に各々接続され
ている。第７図に示される実施例では、前記不純物導入
区域７１及び７２の各々は前記基板７０とρｎ接合を形
成し、絶縁ゲート７７を有するＭＯＳ ）ランジスタの
ソース及びドレイン領域を構成する。このＭＯＳ ）ラ
ンジスタは前記絶縁層７６の一部を形成するフィールド
酸化物７８によって分離されている。
シリコン集積回路の回路素子を設けるために、不純物イ
オン注入及び不純物拡散の少なくともどちらか一方によ
る既知の方法で形成される異なる導電率及び導電型の不
純物導入区域を有する単結晶シリコン半導体基板または
基体７０からなる。２個の不純物導入区域７１及び７２
が第７図に示され、各々の不純物導入区域は前記不純物
区域を被覆する絶縁層７６に形成されるバイア７５を介
して延在する電気的導電プラグ７４により前記メタライ
ザージョンレベルの各電気的導電領域２に各々接続され
ている。第７図に示される実施例では、前記不純物導入
区域７１及び７２の各々は前記基板７０とρｎ接合を形
成し、絶縁ゲート７７を有するＭＯＳ ）ランジスタの
ソース及びドレイン領域を構成する。このＭＯＳ ）ラ
ンジスタは前記絶縁層７６の一部を形成するフィールド
酸化物７８によって分離されている。
接触抵抗を減少するために、例えばチタンシリサイド層
のような金属シリサイド層７９が、前記不純物導入区域
７１及び７２及び前記絶縁ゲートの例えば不純物導入多
結晶シリコン層のような前記導電層上に設けることが出
来る。もちろん首記集積回路は・ ＭＯＳ ）ランジス
タ及び他の回路素子の少なくともどちらか一方のような
多くの素子で構成されるであろうし、又第７図には示さ
れていないが、電気的接続は前記不純物導入区域７１及
び７２に接続するのに用いられるのと同様な方法で前記
絶縁ゲートに設けられるであろう。
のような金属シリサイド層７９が、前記不純物導入区域
７１及び７２及び前記絶縁ゲートの例えば不純物導入多
結晶シリコン層のような前記導電層上に設けることが出
来る。もちろん首記集積回路は・ ＭＯＳ ）ランジス
タ及び他の回路素子の少なくともどちらか一方のような
多くの素子で構成されるであろうし、又第７図には示さ
れていないが、電気的接続は前記不純物導入区域７１及
び７２に接続するのに用いられるのと同様な方法で前記
絶縁ゲートに設けられるであろう。
第１図及至第６図を参照し、前記電気的導電領域２は前
記下部構造ｌ上に設けられ（例えば第７図に示される構
造を有する前記下部構造ｌにおいて、前記電気的導電プ
ラグ７４により前記不純物導入区域７１及び７２に接触
する）、第１図に示すように前記下部構造の表面ｌａ上
に例えばアルミニウムの比較的厚い層２００をまず設け
る。前記アルミニウムは例えば化学蒸着被着またはスパ
ッタ被着のようなどの適切な従来の技術を用いて設けて
もよい。
記下部構造ｌ上に設けられ（例えば第７図に示される構
造を有する前記下部構造ｌにおいて、前記電気的導電プ
ラグ７４により前記不純物導入区域７１及び７２に接触
する）、第１図に示すように前記下部構造の表面ｌａ上
に例えばアルミニウムの比較的厚い層２００をまず設け
る。前記アルミニウムは例えば化学蒸着被着またはスパ
ッタ被着のようなどの適切な従来の技術を用いて設けて
もよい。
前記集積回路の大きさがミクロンメーターμｍあるいは
サブミクロンメーターのオーダーである場合には前記Ｎ
２００は約１．５及至３μｍの厚さであろう。
サブミクロンメーターのオーダーである場合には前記Ｎ
２００は約１．５及至３μｍの厚さであろう。
前記比較的厚い層２００が前記表面ｌａ上に設けられた
後、比較的薄い層２０１が前記比較的厚い層２００の上
に設けられる。明瞭化のため前記比較的厚い層は実際の
厚さよりもかなり厚く示され、特に第１図及至第４図及
び第６図、第７図において誇張されている。前記比較的
薄い層２０１はアルミニウムシリサイドまたはチタン、
タングステン、チタンタングステン合金又はモリブデン
、コバルト、クロム、ハフニウム又は上記の合金あるい
はシリサイドの電気的導電層であり、前記比較的厚い層
２００の上に、例えばスパッタ被着のような従来の技術
を用いて設けられる。前記比較的薄い層２０１は電気的
導電層である必要はなく、例えばプラズマ強化気相成長
法により被着された二酸化シリコン、シリコンナイトラ
イド又はシリコンオキシナイトライドのような絶縁層で
あってもよい。又アモルファスシリコンが前記比較的薄
い層２０１を形成するのに用いられてもよい。更に代案
として酸化アルミニウム（Ａｌ２Ｏ２）の薄い絶縁層を
前記層２０１として前記比較的厚いアルミニウム層２０
０に引続き従来の酸化あるいは陽極酸化処理により、又
は前記比較的厚いアルミニウム層２００の上に前記酸化
アルミニウムをスパッタ被着することによって設けるこ
ともできる。前記比較的薄い層２０１は好ましくは約１
０ｎｍ及至約２００ｎｍの範囲で、特に約５０ｎｍが好
ましい。
後、比較的薄い層２０１が前記比較的厚い層２００の上
に設けられる。明瞭化のため前記比較的厚い層は実際の
厚さよりもかなり厚く示され、特に第１図及至第４図及
び第６図、第７図において誇張されている。前記比較的
薄い層２０１はアルミニウムシリサイドまたはチタン、
タングステン、チタンタングステン合金又はモリブデン
、コバルト、クロム、ハフニウム又は上記の合金あるい
はシリサイドの電気的導電層であり、前記比較的厚い層
２００の上に、例えばスパッタ被着のような従来の技術
を用いて設けられる。前記比較的薄い層２０１は電気的
導電層である必要はなく、例えばプラズマ強化気相成長
法により被着された二酸化シリコン、シリコンナイトラ
イド又はシリコンオキシナイトライドのような絶縁層で
あってもよい。又アモルファスシリコンが前記比較的薄
い層２０１を形成するのに用いられてもよい。更に代案
として酸化アルミニウム（Ａｌ２Ｏ２）の薄い絶縁層を
前記層２０１として前記比較的厚いアルミニウム層２０
０に引続き従来の酸化あるいは陽極酸化処理により、又
は前記比較的厚いアルミニウム層２００の上に前記酸化
アルミニウムをスパッタ被着することによって設けるこ
ともできる。前記比較的薄い層２０１は好ましくは約１
０ｎｍ及至約２００ｎｍの範囲で、特に約５０ｎｍが好
ましい。
前記比較的薄い層２０１が設けろると、マスク層が前記
比較的薄い層２０１の上に設けられて、前記比較的厚い
層２００及び比較的薄い層２０１がエツチングされて前
記電気的導電領域２を形成するようにマスクｌＯを規定
する従来の技術を用いてパターンが形成される。この実
施例において、前記マスク１０は、前記比較的薄い層２
０１の表面上にフォトレジスト層を設けることによって
形成され、前記フォトレジスト層を従来の技術のフォト
リソグラフィー技術を用いて又エツチング技術及びパタ
ーンが形成される。
比較的薄い層２０１の上に設けられて、前記比較的厚い
層２００及び比較的薄い層２０１がエツチングされて前
記電気的導電領域２を形成するようにマスクｌＯを規定
する従来の技術を用いてパターンが形成される。この実
施例において、前記マスク１０は、前記比較的薄い層２
０１の表面上にフォトレジスト層を設けることによって
形成され、前記フォトレジスト層を従来の技術のフォト
リソグラフィー技術を用いて又エツチング技術及びパタ
ーンが形成される。
前記マスクｌＯは第１図に示されるように規定されると
、前記比較的厚い層２００及び比較的薄い層２０１は適
切な異方性エッチャントを用いて前記マスク１０を通し
て異方性エツチングが行われる。前記比較的厚い層２０
０がアルミニウム層であり、又前記比較的薄い層２０１
がアルミニウムシリサイド又は酸化アルミニウムの層で
ある場合、アルゴンキャリアガス内にボロントリクロラ
イド（ＢＣｌ２）又はトリクロロメタン（ＣＩＣＩ＋）
のような塩素含有プラズマを前記異方性エッチャントと
して用いることが出来るであろう。前記比較的薄い層が
チタン、タングステン又はチタンタングステン合金であ
る場合、アルゴンキャリアガス内に四弗化炭１（ＣＦａ
）又は四弗化硫黄（ＳＦ４）のような弗素含有プラズマ
を異方性エッチャントとして用いることが出来るであろ
う。
、前記比較的厚い層２００及び比較的薄い層２０１は適
切な異方性エッチャントを用いて前記マスク１０を通し
て異方性エツチングが行われる。前記比較的厚い層２０
０がアルミニウム層であり、又前記比較的薄い層２０１
がアルミニウムシリサイド又は酸化アルミニウムの層で
ある場合、アルゴンキャリアガス内にボロントリクロラ
イド（ＢＣｌ２）又はトリクロロメタン（ＣＩＣＩ＋）
のような塩素含有プラズマを前記異方性エッチャントと
して用いることが出来るであろう。前記比較的薄い層が
チタン、タングステン又はチタンタングステン合金であ
る場合、アルゴンキャリアガス内に四弗化炭１（ＣＦａ
）又は四弗化硫黄（ＳＦ４）のような弗素含有プラズマ
を異方性エッチャントとして用いることが出来るであろ
う。
前記異方性エツチングは従来の手段によって監視され、
即ち前記プラズマ中の成分を監視することによって、前
記電気的導電領域の間に規定されている前記基板の表面
１ａが露出されたとき停止トされる。
即ち前記プラズマ中の成分を監視することによって、前
記電気的導電領域の間に規定されている前記基板の表面
１ａが露出されたとき停止トされる。
前記電気的導電領域２はこのようにして規定され、各々
の領域２は前記側壁２ｂを規定するアルミニウムの比較
的厚い補助領域２Ｃと前記領域の上部表面２ａを規定す
る比較的薄いキャッピング補助領域２ｄとからなる。図
面に非常に概略的に図示されるように、前記異方性エツ
チングは前記比較的薄いキャッピング補助領域２ｄのわ
ずかなアンダーエツチングを生じるので前記比較的薄い
キャビング補助領域２ｄは前記側壁２ｂを越えて突出す
る。当該技術分野において明かなように、前記比較的薄
いキャッピング補助領域２ｄのわずかのアンダーエツチ
ングは実際上垂直な側壁２ｂを越えて突き出すように前
記キャッピング補助領域２ｄを示すことによりこれらの
図面（第１図及至第４図、第６図、第７図）Ｗ略的に説
明されるけれども、前記アンダーエツチングは通常各々
のキャッピング補助領域２ｄのすぐ下の前記側壁２ｂの
領域にどちらかと言えば局在するであろうから前記キャ
ッピング補助領域２ｄのすぐ下の前記側壁内に実際には
小さな凹部を設けるようになるであろう。前記キャッピ
ング補助領域がアンダーエツチングされるのを確実にす
るために、前記異方性エツチングの後に短い間の等方性
エツチングが行われるであろう。このような短時間の等
方性エツチングはこの技術分野で既知のように同じ成分
のプラズマを用いて印加電圧を変えることによって行う
ことが出来、又前記等方性エッチャントとして例えば燐
酸を用いて行うこともできるであろう。
の領域２は前記側壁２ｂを規定するアルミニウムの比較
的厚い補助領域２Ｃと前記領域の上部表面２ａを規定す
る比較的薄いキャッピング補助領域２ｄとからなる。図
面に非常に概略的に図示されるように、前記異方性エツ
チングは前記比較的薄いキャッピング補助領域２ｄのわ
ずかなアンダーエツチングを生じるので前記比較的薄い
キャビング補助領域２ｄは前記側壁２ｂを越えて突出す
る。当該技術分野において明かなように、前記比較的薄
いキャッピング補助領域２ｄのわずかのアンダーエツチ
ングは実際上垂直な側壁２ｂを越えて突き出すように前
記キャッピング補助領域２ｄを示すことによりこれらの
図面（第１図及至第４図、第６図、第７図）Ｗ略的に説
明されるけれども、前記アンダーエツチングは通常各々
のキャッピング補助領域２ｄのすぐ下の前記側壁２ｂの
領域にどちらかと言えば局在するであろうから前記キャ
ッピング補助領域２ｄのすぐ下の前記側壁内に実際には
小さな凹部を設けるようになるであろう。前記キャッピ
ング補助領域がアンダーエツチングされるのを確実にす
るために、前記異方性エツチングの後に短い間の等方性
エツチングが行われるであろう。このような短時間の等
方性エツチングはこの技術分野で既知のように同じ成分
のプラズマを用いて印加電圧を変えることによって行う
ことが出来、又前記等方性エッチャントとして例えば燐
酸を用いて行うこともできるであろう。
このように前記電気的導電領域を形成するために前記比
較的厚い層２００及び薄いＮ２０１のエツチングは、各
々の電気的導電領域２の上部表面２ａと側壁２ｂとの間
の縁部において鋭角であり、この鋭角は、例えば該実施
例においては前記比較的薄いキャッピング領域２ｄが前
記側壁２ｂを越えて突出すること及び薄いことの事実に
より設けられるので、この鋭角は前記縁部２０における
突出及び大変鋭いほぼ尖頭状のコーナーのように非常に
鋭く設けられる。
較的厚い層２００及び薄いＮ２０１のエツチングは、各
々の電気的導電領域２の上部表面２ａと側壁２ｂとの間
の縁部において鋭角であり、この鋭角は、例えば該実施
例においては前記比較的薄いキャッピング領域２ｄが前
記側壁２ｂを越えて突出すること及び薄いことの事実に
より設けられるので、この鋭角は前記縁部２０における
突出及び大変鋭いほぼ尖頭状のコーナーのように非常に
鋭く設けられる。
前記電気的導電領域２の形成の後、前記絶縁物質層３は
前記電気的導電領域２及び前記表面１ａを被覆するよう
にして設けられる。本実施例において、前記絶縁物質層
は酸化シリコンの層として設けられるが、シリコンナイ
トライドまたはシリコンオキシナイトライドのような他
の適切な絶縁物質を用いることが出来る。前記絶縁物質
層３は、エレクトロチック（Ｅｌｅｃｔｒｏｔｅｃｈ）
によって製造されるＮＤ６２００のような従来のプラズ
マ強化気相成長装置内でプラズマ強化気相成長技術を用
いて設けられる。上記のように従来技術において既知の
ように、プラズマ強化気相成長法被着によって被着され
た酸化シリコン層は、一般に多くの場合二酸化シリコン
であろうがシリコン、酸素及び水素をも含むであろう。
前記電気的導電領域２及び前記表面１ａを被覆するよう
にして設けられる。本実施例において、前記絶縁物質層
は酸化シリコンの層として設けられるが、シリコンナイ
トライドまたはシリコンオキシナイトライドのような他
の適切な絶縁物質を用いることが出来る。前記絶縁物質
層３は、エレクトロチック（Ｅｌｅｃｔｒｏｔｅｃｈ）
によって製造されるＮＤ６２００のような従来のプラズ
マ強化気相成長装置内でプラズマ強化気相成長技術を用
いて設けられる。上記のように従来技術において既知の
ように、プラズマ強化気相成長法被着によって被着され
た酸化シリコン層は、一般に多くの場合二酸化シリコン
であろうがシリコン、酸素及び水素をも含むであろう。
前記キャッピング補助領域２ｄは前記電気的導電領域２
の前記側壁２ｂを越えて突出し、鋭角または鋭い縁部２
０を設ける事実は、各々の電気的導電領域２の前記鋭い
縁部２０に隣接した、例えば酸化シリコンのような絶縁
物質の選択的被着を生じ、前記絶縁物質が被着されるに
つれて、各々の鋭い縁部２０に隣接する前記絶縁物質の
部分３１は、外側に向かって膨らみはじめ、そこで前記
電気的導電領域２に隣接する首記基板表面ｌａ上に設け
られる前記下の絶縁物質３２にオーバーハングし始める
。第２図に於ける点線Ａは、前記絶縁物質層３の被着中
に、前記絶縁物質が前記鋭い縁部２０に隣接して選択的
に被着される段階を図示するものである。このような選
択的被着が生じる主な理由は、前記プラズマ強化気相成
長被着中に、前記鋭い縁部２０において強い電界が生じ
るためであるが、しかしながら幾何学的効果も又関与し
ている。
の前記側壁２ｂを越えて突出し、鋭角または鋭い縁部２
０を設ける事実は、各々の電気的導電領域２の前記鋭い
縁部２０に隣接した、例えば酸化シリコンのような絶縁
物質の選択的被着を生じ、前記絶縁物質が被着されるに
つれて、各々の鋭い縁部２０に隣接する前記絶縁物質の
部分３１は、外側に向かって膨らみはじめ、そこで前記
電気的導電領域２に隣接する首記基板表面ｌａ上に設け
られる前記下の絶縁物質３２にオーバーハングし始める
。第２図に於ける点線Ａは、前記絶縁物質層３の被着中
に、前記絶縁物質が前記鋭い縁部２０に隣接して選択的
に被着される段階を図示するものである。このような選
択的被着が生じる主な理由は、前記プラズマ強化気相成
長被着中に、前記鋭い縁部２０において強い電界が生じ
るためであるが、しかしながら幾何学的効果も又関与し
ている。
上述のように前記鋭い縁部２０は前記側壁２ｂ１ｉ：ｔ
＠えて突出する薄いキャッピング補助領域２ｄを用いて
設けられるけれども、前記鋭い縁部２０は他の方法によ
っても設けれらるであろう。このように例えば前記キャ
ッピング補助領域２ｄを省略し前記層２００をエツチン
グするエツチング工程を用いて前記側壁２ｂがほぼ垂直
ではなく、前記上部表面２ａと鋭角を形成するように前
記表面１ａに向かって内側に傾斜するようにして前記鋭
い縁部２０を形成することも可能であろう。父上記のよ
うな構成において、プラズマ強化気相成長技術は前記絶
縁物質層３を設けるのに用いられるけれども、これらの
技術を用いて、前記オーバーハング部分３１の形成を達
成することが可能で、ここで、例えば、被着される前記
層の形状は、被着されるべき表面の輪郭に非常に良く密
着して追随する。
＠えて突出する薄いキャッピング補助領域２ｄを用いて
設けられるけれども、前記鋭い縁部２０は他の方法によ
っても設けれらるであろう。このように例えば前記キャ
ッピング補助領域２ｄを省略し前記層２００をエツチン
グするエツチング工程を用いて前記側壁２ｂがほぼ垂直
ではなく、前記上部表面２ａと鋭角を形成するように前
記表面１ａに向かって内側に傾斜するようにして前記鋭
い縁部２０を形成することも可能であろう。父上記のよ
うな構成において、プラズマ強化気相成長技術は前記絶
縁物質層３を設けるのに用いられるけれども、これらの
技術を用いて、前記オーバーハング部分３１の形成を達
成することが可能で、ここで、例えば、被着される前記
層の形状は、被着されるべき表面の輪郭に非常に良く密
着して追随する。
前記絶縁物質層３の形成は認め得るほどのオーバーハン
グ部分３１が各々の縁部２０で設けられるまで継続され
る。第３図に示す実施例において、前記絶縁物質層３の
被着は前記オーバーハング部分３１が隣接する縁２０の
上に形成されて相接するかまたは接合するまで継続され
るので隣接する電気的導電領域２の間の前記表面ｌａ上
に形成される前記絶縁物質の全体が前記隣接するオーバ
ーハング部分３１によって被覆される。第３図に明確に
図示されるように、前記隣接するオーバーハング部分３
１は、前記表面ｌａ上に設けられる前記下の絶縁物質３
２と共に前記接合するオーバーハング部分３１下方の前
記絶縁物質内に空隙３３を規定する。−例を示すと、前
記絶縁物質の被覆工程が前記側壁２ｂのように垂直表面
上に被着される平均の厚さが前記上壁２ａのような水平
表面上に被着される厚さの約半分であり、互いに接合す
る前記オーバーハング部分３１にとって、前記電気的導
電領域が例えば約１μｍの大きさで離間している場合に
、前記絶縁物質層３を前記上壁２ａ及び前記表面ｌａ上
に約１μの厚さを有するように被着することができ、一
方前記電気的導電領域２が約２μの大きさの間隔て離間
している場合には、前記絶縁物質３は前記上壁２ａ及び
前記表面Ｉａ上に、約２μ厚さを有するように被着する
ことができる。
グ部分３１が各々の縁部２０で設けられるまで継続され
る。第３図に示す実施例において、前記絶縁物質層３の
被着は前記オーバーハング部分３１が隣接する縁２０の
上に形成されて相接するかまたは接合するまで継続され
るので隣接する電気的導電領域２の間の前記表面ｌａ上
に形成される前記絶縁物質の全体が前記隣接するオーバ
ーハング部分３１によって被覆される。第３図に明確に
図示されるように、前記隣接するオーバーハング部分３
１は、前記表面ｌａ上に設けられる前記下の絶縁物質３
２と共に前記接合するオーバーハング部分３１下方の前
記絶縁物質内に空隙３３を規定する。−例を示すと、前
記絶縁物質の被覆工程が前記側壁２ｂのように垂直表面
上に被着される平均の厚さが前記上壁２ａのような水平
表面上に被着される厚さの約半分であり、互いに接合す
る前記オーバーハング部分３１にとって、前記電気的導
電領域が例えば約１μｍの大きさで離間している場合に
、前記絶縁物質層３を前記上壁２ａ及び前記表面ｌａ上
に約１μの厚さを有するように被着することができ、一
方前記電気的導電領域２が約２μの大きさの間隔て離間
している場合には、前記絶縁物質３は前記上壁２ａ及び
前記表面Ｉａ上に、約２μ厚さを有するように被着する
ことができる。
上記構成において、前記絶縁物質Ｎ３は隣接するオーバ
ーハング部分３１が接合して空隙３３を形成するように
するのに充分な厚さに被着されるけれども、これは必ず
しも必要ではない。むしろ、近隣のオーバーハング部分
が完全に封止されたチャンバーまたは空隙３３よりもむ
しろ狭く限定された導入部またはネックを有するチャン
バーを規定するように幾らか離間することができるであ
ろう。
ーハング部分３１が接合して空隙３３を形成するように
するのに充分な厚さに被着されるけれども、これは必ず
しも必要ではない。むしろ、近隣のオーバーハング部分
が完全に封止されたチャンバーまたは空隙３３よりもむ
しろ狭く限定された導入部またはネックを有するチャン
バーを規定するように幾らか離間することができるであ
ろう。
前記絶縁物質Ｐｊ３の所望の厚さが形成されると前記異
方性エツチング工程が行われる。例えば、異方性プラズ
マエツチング工程のようなどの適切な異方性エツチング
工程も用いることができるが用いられる工程は前記絶縁
物質層３を形成する物質の性質に依存するであろうこと
はもちろん明かである。本実施例のように前記絶縁物質
層３が酸化シリコンで形成される場合、前記異方性エツ
チングは不活性キャリアガスにカーボンテトラフロライ
ド（ＣＦａ ）またはトリフルオロメタン（ＣＨＦ３）
またはＣｘＦｙ （例えばＣ２Ｆ６）のような弗素含有
プラズマを用いて行われる。本実施例において、四塩化
炭素（ＣＦ４）とＣＨＦ３プラズマが結合したものが用
いられる。
方性エツチング工程が行われる。例えば、異方性プラズ
マエツチング工程のようなどの適切な異方性エツチング
工程も用いることができるが用いられる工程は前記絶縁
物質層３を形成する物質の性質に依存するであろうこと
はもちろん明かである。本実施例のように前記絶縁物質
層３が酸化シリコンで形成される場合、前記異方性エツ
チングは不活性キャリアガスにカーボンテトラフロライ
ド（ＣＦａ ）またはトリフルオロメタン（ＣＨＦ３）
またはＣｘＦｙ （例えばＣ２Ｆ６）のような弗素含有
プラズマを用いて行われる。本実施例において、四塩化
炭素（ＣＦ４）とＣＨＦ３プラズマが結合したものが用
いられる。
前記異方性エツチングの工程は従来技術によって監視さ
れ、この場合プラズマ中の成分のスペクトル、特に前記
スペクトル（４８３ｎｍにおける）−酸化炭素の発光線
の変化を検出することにより監視され、前記電気的導電
領域２の上壁２ａが露出される時前記エツチングは停止
されるであろう。
れ、この場合プラズマ中の成分のスペクトル、特に前記
スペクトル（４８３ｎｍにおける）−酸化炭素の発光線
の変化を検出することにより監視され、前記電気的導電
領域２の上壁２ａが露出される時前記エツチングは停止
されるであろう。
前記異方性エツチングの工程は第３図、第４図及び第５
図に図示されている。初めに、第３図において矢印Ｘに
よって示されるように前記絶縁物質Ｎ３は前記表面ｌａ
に垂直な方向に異方性エツチングされるので前記絶縁物
質層３の−様な厚さが前記層全体にわたり除去される。
図に図示されている。初めに、第３図において矢印Ｘに
よって示されるように前記絶縁物質Ｎ３は前記表面ｌａ
に垂直な方向に異方性エツチングされるので前記絶縁物
質層３の−様な厚さが前記層全体にわたり除去される。
点線Ｂ及びＣは前記異方性エツチングの間の２度の異な
る時点での前記層３の絶縁物質の表面が露出された位置
を示す。第４図は第３図における点線Ｃによって図示さ
れる状態をより明確に示すもので、即ち前記絶縁物質Ｎ
３の充分な厚さが除去されて近隣のオーバーハング部分
３１が単にちょうど接合する。もちろん所望であれば、
前記絶縁物質層の前記実際の厚さは第４図に示されるよ
うな構造を設けるのに充分な厚さのみでもよい。この場
合第４図はもちろん前記異方性エツチングの開始時の状
態に似ているであろうが前記表面Ｉａ上の前記絶縁Ｐｉ
３の一部分３２の厚さが第４図に示されるよりも薄いで
あろう。
る時点での前記層３の絶縁物質の表面が露出された位置
を示す。第４図は第３図における点線Ｃによって図示さ
れる状態をより明確に示すもので、即ち前記絶縁物質Ｎ
３の充分な厚さが除去されて近隣のオーバーハング部分
３１が単にちょうど接合する。もちろん所望であれば、
前記絶縁物質層の前記実際の厚さは第４図に示されるよ
うな構造を設けるのに充分な厚さのみでもよい。この場
合第４図はもちろん前記異方性エツチングの開始時の状
態に似ているであろうが前記表面Ｉａ上の前記絶縁Ｐｉ
３の一部分３２の厚さが第４図に示されるよりも薄いで
あろう。
第４図に示される状態から前記異方性エツチングが行わ
れるにつれて、第５図に示されるように、前記オーバー
ハング部分３１の間に間隙３４を生じる。
れるにつれて、第５図に示されるように、前記オーバー
ハング部分３１の間に間隙３４を生じる。
もちろん上記のように、前記絶縁物質Ｎ３は、前記異方
性エツチングの開始時に前記オーバーハング部分の間に
前記間隙３４と同様な小さな間隙があるような厚さであ
ってもよい。
性エツチングの開始時に前記オーバーハング部分の間に
前記間隙３４と同様な小さな間隙があるような厚さであ
ってもよい。
前記間隙３４の存在は第５図において矢印Ｘ′によって
概略的に示されるように、前記間隙３４の直ぐ下に横た
わる絶縁物質を前記異方性エツチングに対し゛Ｃ露出す
る。事実、第５図は前記異方性エツチングによって航記
間隙３４が開口された後の短時間の状態を示すもので、
小さな溝３６がすでに前記間隙３４の直下に横たわる前
記絶縁物質内にエツチングされていること本示す。前記
異方性エツチングが更に進むにつれて、前記間隙３４は
より大きくなりそこで前記異方性エツチングに対して露
出された前記間隙３４の直下の絶縁物質の領域は、前記
間隙３４の大きさによって増大する。
概略的に示されるように、前記間隙３４の直ぐ下に横た
わる絶縁物質を前記異方性エツチングに対し゛Ｃ露出す
る。事実、第５図は前記異方性エツチングによって航記
間隙３４が開口された後の短時間の状態を示すもので、
小さな溝３６がすでに前記間隙３４の直下に横たわる前
記絶縁物質内にエツチングされていること本示す。前記
異方性エツチングが更に進むにつれて、前記間隙３４は
より大きくなりそこで前記異方性エツチングに対して露
出された前記間隙３４の直下の絶縁物質の領域は、前記
間隙３４の大きさによって増大する。
第５図における点線りは、前記間隙３４がいくらか増大
した場合の概略の状態を図示するもので、−力点線Ｅは
前記電気的導電領域２の上表面２ａが露出され、前記異
方性エツチングが停止した場合の概略の状態を示す。実
際問題として、通常わずかなオーバーエツチングがされ
るであろう。そこで、前記異方性エツチングが前記電気
的導電領域２の上部表面２ａが露出された後もわずかに
継続されるならば、前記側壁２ｂに残留する前記絶縁物
質の部分またはスペーサー３０は第５図において点線Ｅ
によって概略的に図示される場合と似た形状を有する。
した場合の概略の状態を図示するもので、−力点線Ｅは
前記電気的導電領域２の上表面２ａが露出され、前記異
方性エツチングが停止した場合の概略の状態を示す。実
際問題として、通常わずかなオーバーエツチングがされ
るであろう。そこで、前記異方性エツチングが前記電気
的導電領域２の上部表面２ａが露出された後もわずかに
継続されるならば、前記側壁２ｂに残留する前記絶縁物
質の部分またはスペーサー３０は第５図において点線Ｅ
によって概略的に図示される場合と似た形状を有する。
前記オーバーハング部分３１による前記下にある部分の
マスクの効果は次の通りである。異方性エツチングする
初期の段階の間、前記下の絶縁物質３２は前記オーバー
ハング部分３１により前記異方性エッチャントからマス
クされて残存する。ひとたび前記間隙３４が開口されれ
ば、前記下にある絶縁物質３２の異方性エツチングは開
始し、前記オーバーハング部分３１の間の前記間隙３４
が大きくなるにつれて前記異方性エツチングに対し露出
される前記絶縁層の部分３２の領域は増大する。これら
２つの効果が結合して、前記電気的導電領域２の前記側
壁２ｂ上に残存する前記部分またはスペーサー３０に、
特に前記部分又はスペーサー３０が前記表面１ａに交差
し又は相接する場合に、比較的緩やかな傾斜の表面３７
を設ける。前記電気的導電領域２の分離及びオーバーエ
ツチングの程度により、隣接する側壁２ｂＪ−に残存す
る前記部分３０は前記表面１ａで相接する。前記部分３
０が前記表面１ａに相接しない場合でさえも、本発明を
実施する方法を用いて設けた首記緩やかな傾斜表面３７
は、前記緩やかな傾斜表面３２と前記表面１ａとの角度
は９０°よりも小さくなけれはならず、前記部分３０と
前記表面１ａとの交差部で鋭い角または鋭角ではないこ
とを意味する。
マスクの効果は次の通りである。異方性エツチングする
初期の段階の間、前記下の絶縁物質３２は前記オーバー
ハング部分３１により前記異方性エッチャントからマス
クされて残存する。ひとたび前記間隙３４が開口されれ
ば、前記下にある絶縁物質３２の異方性エツチングは開
始し、前記オーバーハング部分３１の間の前記間隙３４
が大きくなるにつれて前記異方性エツチングに対し露出
される前記絶縁層の部分３２の領域は増大する。これら
２つの効果が結合して、前記電気的導電領域２の前記側
壁２ｂ上に残存する前記部分またはスペーサー３０に、
特に前記部分又はスペーサー３０が前記表面１ａに交差
し又は相接する場合に、比較的緩やかな傾斜の表面３７
を設ける。前記電気的導電領域２の分離及びオーバーエ
ツチングの程度により、隣接する側壁２ｂＪ−に残存す
る前記部分３０は前記表面１ａで相接する。前記部分３
０が前記表面１ａに相接しない場合でさえも、本発明を
実施する方法を用いて設けた首記緩やかな傾斜表面３７
は、前記緩やかな傾斜表面３２と前記表面１ａとの角度
は９０°よりも小さくなけれはならず、前記部分３０と
前記表面１ａとの交差部で鋭い角または鋭角ではないこ
とを意味する。
第６図に示されるように、首記部分またはスペーサー３
０が形成された後、他の絶縁層４が本実施例では、前記
電気的導電領域２の上に設けられる。
０が形成された後、他の絶縁層４が本実施例では、前記
電気的導電領域２の上に設けられる。
前記他の絶縁Ｎ４はどの適切な従来の被着技術を用いて
形成されてもよく、本実施例の場合、プラズマ強化化学
気相成長法技術が用いられる。前記他の絶縁層４は酸化
シリコンの層又はシリコンナイトライドの層またはシリ
コンオキシナイトライドの層でもよい。本実施例では、
前記他の絶縁層４はシリコンナイトライドの層である。
形成されてもよく、本実施例の場合、プラズマ強化化学
気相成長法技術が用いられる。前記他の絶縁層４は酸化
シリコンの層又はシリコンナイトライドの層またはシリ
コンオキシナイトライドの層でもよい。本実施例では、
前記他の絶縁層４はシリコンナイトライドの層である。
比較的緩やかな傾斜表面３７を有する前記部分またはス
ペーサー３０を設ける本発明による方法の使用は、比較
的平坦な表面を設け、これに前記他の絶縁物質Ｎ４が被
着されるので、前記他の絶縁物質Ｎ４による悪い被覆が
生じ得るような極端な段差又は急峻な縁の発生が避けら
れるか又は減少され、そこで空隙の発生可能性（前記他
の絶縁層内の弱い部分を引き起こすであろうし、又悪い
電気的特性の結果を引き起こすであろう）を防止するか
又は少なくとも減少する。本発明による方法を用いて、
前記他の絶縁物質層４が前記最終パッシベーションまた
は前記集積回路装置の絶縁層を前記装置の性能に有害な
影響を及ぼすであろう空隙の発生の危険をなくすかある
いは非常に減少させるようにして形成するために１μま
たはそれ以上の厚さに設けることが出来る。
ペーサー３０を設ける本発明による方法の使用は、比較
的平坦な表面を設け、これに前記他の絶縁物質Ｎ４が被
着されるので、前記他の絶縁物質Ｎ４による悪い被覆が
生じ得るような極端な段差又は急峻な縁の発生が避けら
れるか又は減少され、そこで空隙の発生可能性（前記他
の絶縁層内の弱い部分を引き起こすであろうし、又悪い
電気的特性の結果を引き起こすであろう）を防止するか
又は少なくとも減少する。本発明による方法を用いて、
前記他の絶縁物質層４が前記最終パッシベーションまた
は前記集積回路装置の絶縁層を前記装置の性能に有害な
影響を及ぼすであろう空隙の発生の危険をなくすかある
いは非常に減少させるようにして形成するために１μま
たはそれ以上の厚さに設けることが出来る。
上記のように第７図は、半導体装置の巣結晶シリコン基
体７０の一部を概略的に示す断面図で、例えばＣＭＯ５
集積回路のような集積回路でこの回路において最終パッ
シベーション層４は第１図及至第６図を参照して上記に
説明された本発明に、よる方法を用いて設けられる。
体７０の一部を概略的に示す断面図で、例えばＣＭＯ５
集積回路のような集積回路でこの回路において最終パッ
シベーション層４は第１図及至第６図を参照して上記に
説明された本発明に、よる方法を用いて設けられる。
第７図に示される構造の不純物導入区域７１及び７２は
、従来技術を用いて前記半導体基体７０の表面７０ａに
隣接して設けられ、これに関連する絶縁ゲート７７は薄
いゲート絶縁［７７ａの従来技術による形成、不純物導
入多結晶シリコンＦ７７ｂの被着及び従来のフォＩ・リ
ソグラフィー技術及びエツチング技術を用いるパターン
形成により設けられる。
、従来技術を用いて前記半導体基体７０の表面７０ａに
隣接して設けられ、これに関連する絶縁ゲート７７は薄
いゲート絶縁［７７ａの従来技術による形成、不純物導
入多結晶シリコンＦ７７ｂの被着及び従来のフォＩ・リ
ソグラフィー技術及びエツチング技術を用いるパターン
形成により設けられる。
Ｏｆｆ記フィールド鵠化物７８（第７図において点線に
より一部示される）は上記ＭＯ５）ランジスタの領域を
規定するために従来の既知の方法で、シリコンの局所酸
化（ＬＯＧＯ５）により形成される。
より一部示される）は上記ＭＯ５）ランジスタの領域を
規定するために従来の既知の方法で、シリコンの局所酸
化（ＬＯＧＯ５）により形成される。
次工程のメタライゼーションに対してより低い接触抵抗
を設けるために、前記表面７０ａ、ｈにチタンがスパッ
タ被着され、前記露出されたシリコン表面領域即ち前記
不純物導入区域７１及び７２及び前記不純物導入多結晶
シリコンゲートＮ７７ｂ上にチタンシリサイド接触層７
９を設けるために前記半導体基体７０は急激に加熱され
る。首記絶縁物質上の残存チタンは例えば過酸化水素及
び水酸化アンモニウノ、水溶液中でエツチング除去する
ことが出来る。
を設けるために、前記表面７０ａ、ｈにチタンがスパッ
タ被着され、前記露出されたシリコン表面領域即ち前記
不純物導入区域７１及び７２及び前記不純物導入多結晶
シリコンゲートＮ７７ｂ上にチタンシリサイド接触層７
９を設けるために前記半導体基体７０は急激に加熱され
る。首記絶縁物質上の残存チタンは例えば過酸化水素及
び水酸化アンモニウノ、水溶液中でエツチング除去する
ことが出来る。
前記絶縁！７６は前記表面りに化学蒸着被着により被着
される。従来のフォトリソグラフィー技術及びエツチン
グ技術を用いて前記バイア７５が前記絶縁層７６を通り
抜けて開口され、前記導電プラグ７４が前記バイア７５
内に次工程のメタライゼーションで接続できるように設
けられる。
される。従来のフォトリソグラフィー技術及びエツチン
グ技術を用いて前記バイア７５が前記絶縁層７６を通り
抜けて開口され、前記導電プラグ７４が前記バイア７５
内に次工程のメタライゼーションで接続できるように設
けられる。
前記導電プラグ７４は次工程で被着されるタングステン
層の前記絶縁物質に対する接着性を改善するために前記
絶縁層７６上及び前記バイア７５内に、まず接着Ｎ＜図
示されず）を被着することにより形成することが出来る
。前記接着層は例えばチタンまたはチタンタングステン
でよく、従来技術で既知のようにスパッタ被着すること
が出来る。例えば、化学蒸着被着により前記タングステ
ンを被着した後に、前記被着物質を例えば六弗化硫黄（
ＳＦｅ）プラズマエツチング工程を用いてエツチング除
去して、前記バイア内のタングステンの前記プラグ７４
を残して前記絶縁層７６の表面を露出する。
層の前記絶縁物質に対する接着性を改善するために前記
絶縁層７６上及び前記バイア７５内に、まず接着Ｎ＜図
示されず）を被着することにより形成することが出来る
。前記接着層は例えばチタンまたはチタンタングステン
でよく、従来技術で既知のようにスパッタ被着すること
が出来る。例えば、化学蒸着被着により前記タングステ
ンを被着した後に、前記被着物質を例えば六弗化硫黄（
ＳＦｅ）プラズマエツチング工程を用いてエツチング除
去して、前記バイア内のタングステンの前記プラグ７４
を残して前記絶縁層７６の表面を露出する。
この実施例において、ｌ記のような構造は下部構造ｌを
形成し、この下部構造−Ｌに前記比較的厚いＮ２００及
び薄い層２０１が設けられ、上記第１図及び第２図を参
照して上述したように前記下の不純物区域７１及び７２
と前記プラグ７４を用いて接続する前記電気的導電領域
２を形成するためにパターンが形成される。この方法は
第１図及至第５図を＃照して上述したように緩やかな傾
斜部分あるいはスペーサー３０を形成し、更に他の絶縁
層４が第６図を参照し上述するようにして設けられる。
形成し、この下部構造−Ｌに前記比較的厚いＮ２００及
び薄い層２０１が設けられ、上記第１図及び第２図を参
照して上述したように前記下の不純物区域７１及び７２
と前記プラグ７４を用いて接続する前記電気的導電領域
２を形成するためにパターンが形成される。この方法は
第１図及至第５図を＃照して上述したように緩やかな傾
斜部分あるいはスペーサー３０を形成し、更に他の絶縁
層４が第６図を参照し上述するようにして設けられる。
前記他の絶縁層４は上記のように前記半導体装置の最終
パッシベーティング層、またはメタライゼーションレベ
ル間に設けられる中間絶縁層でよく、後者の場合は前記
スペーサ３０はより平坦で平らな絶縁層を例えば次工程
メタライゼーション層によってより優れた被覆を可能に
するような第一のメタライゼーション層の上面に設ける
ことが出来る。
パッシベーティング層、またはメタライゼーションレベ
ル間に設けられる中間絶縁層でよく、後者の場合は前記
スペーサ３０はより平坦で平らな絶縁層を例えば次工程
メタライゼーション層によってより優れた被覆を可能に
するような第一のメタライゼーション層の上面に設ける
ことが出来る。
第８図は、第７図に示されるのと同様な半導体装置の一
部の断面図であるが第７図に示される断面図と垂直な方
向である。すなわち、この紙面に対１ノで垂直な方向で
ある。
部の断面図であるが第７図に示される断面図と垂直な方
向である。すなわち、この紙面に対１ノで垂直な方向で
ある。
第７図及び第８図の比較から理解されるように、第８図
に図示された半導体装置において、図示される前記電気
的導電領域２′は、第７図においてこの紙面中に延在す
るようにストライブ状領域である。第８図に図示される
ように、電気的導電領域２′に対し接触可能にするため
に、バイア８１は前記他の絶縁Ｎ４を通り抜けて間口さ
れ、前記導電プラグ７４が形成されるのと同様な方法で
導電プラグ８０により満たされる。再び、例えばアルミ
ニウムのような他のメタライゼーションが被着され、従
来技術を用いてパターンが形成されて、他の電気的導電
領域１０２を規定するようにパターンが形成され、この
電気的導電領域１０２は前記導電プラグ８０を介して前
記電気的導電領域２′と電気的な接続をする。第７図に
図示される前記比較的緩やかな傾斜のスペーサーまたは
部分３０を形成するために本発明を実施する方法を使用
することは、前記他の絶縁物質４が比較的平坦な表面を
有することをｏＪ能にし、この表面上に前記他の電気的
導電領域１０２を形成するための前記メタライゼーショ
ンを設ける。上記から明かなように、第８図に図示され
る前記半導体装置は通常多くの多数のＭＯＳ ）ランジ
スタから構成されるであろうし、又多数の他の電気的導
電領域１０２が存在するであろう。従って、本発明を実
施する方法は第８図に図示されるように前記下部構造ｌ
は下部構造１′によって置き換えられ第１図及至第６南
を参照して上述のように前記他の電気的導電領域１０２
１に最終のパッシベーティング層（図示されていない）
を設けるのに用いることもできる。又前記他の層４は必
ずしも絶縁層である必要はないが、例えば前記半導体基
体７０因に前記領域２及び不純物導入区域あるいは区域
の少なくとも１個を形成する絶縁ゲートに接続するため
の電気的導電層であってもよい。
に図示された半導体装置において、図示される前記電気
的導電領域２′は、第７図においてこの紙面中に延在す
るようにストライブ状領域である。第８図に図示される
ように、電気的導電領域２′に対し接触可能にするため
に、バイア８１は前記他の絶縁Ｎ４を通り抜けて間口さ
れ、前記導電プラグ７４が形成されるのと同様な方法で
導電プラグ８０により満たされる。再び、例えばアルミ
ニウムのような他のメタライゼーションが被着され、従
来技術を用いてパターンが形成されて、他の電気的導電
領域１０２を規定するようにパターンが形成され、この
電気的導電領域１０２は前記導電プラグ８０を介して前
記電気的導電領域２′と電気的な接続をする。第７図に
図示される前記比較的緩やかな傾斜のスペーサーまたは
部分３０を形成するために本発明を実施する方法を使用
することは、前記他の絶縁物質４が比較的平坦な表面を
有することをｏＪ能にし、この表面上に前記他の電気的
導電領域１０２を形成するための前記メタライゼーショ
ンを設ける。上記から明かなように、第８図に図示され
る前記半導体装置は通常多くの多数のＭＯＳ ）ランジ
スタから構成されるであろうし、又多数の他の電気的導
電領域１０２が存在するであろう。従って、本発明を実
施する方法は第８図に図示されるように前記下部構造ｌ
は下部構造１′によって置き換えられ第１図及至第６南
を参照して上述のように前記他の電気的導電領域１０２
１に最終のパッシベーティング層（図示されていない）
を設けるのに用いることもできる。又前記他の層４は必
ずしも絶縁層である必要はないが、例えば前記半導体基
体７０因に前記領域２及び不純物導入区域あるいは区域
の少なくとも１個を形成する絶縁ゲートに接続するため
の電気的導電層であってもよい。
本発明を実施する方法は、上記のように集積回路、半導
体装置であってもよく、または個別半導体、大電力半導
体装置であってもよいが半導体装置の一部を形成する下
部構造に電気的接合を設けるのに用いることが出来る。
体装置であってもよく、または個別半導体、大電力半導
体装置であってもよいが半導体装置の一部を形成する下
部構造に電気的接合を設けるのに用いることが出来る。
上記の記載から他の応用例は当業者にとりで明らかであ
る。このような応用例は従来技術で既知のような特徴を
含むものであってもよく、また上記にすでに述べたよう
な特徴に代わる、あるいはこの特徴に加えることのでき
るものでもよい。本願では特定の特徴の組合せについて
特許請求の範囲が規定されているけれども本願の記載の
範囲は本願明細書中に明確にあるいは暗に示されている
新規な特徴または特徴の新規な組合せあるいはこれらの
特徴の一つ叉それ以上のものの一般例あるいは応用例を
含むもので本願特許請求の範囲に記載される発明に同一
か否か及び本発明と同じ技術的問題点のいくつかあるい
は全部が解決されるか否かについて理解されるべきであ
る。本願審査中または本願より発生する新しい出願にこ
のような特徴及びまたはこのような特徴の組合せを規定
する新たな特許請求の範囲が規定される可能性もある。
る。このような応用例は従来技術で既知のような特徴を
含むものであってもよく、また上記にすでに述べたよう
な特徴に代わる、あるいはこの特徴に加えることのでき
るものでもよい。本願では特定の特徴の組合せについて
特許請求の範囲が規定されているけれども本願の記載の
範囲は本願明細書中に明確にあるいは暗に示されている
新規な特徴または特徴の新規な組合せあるいはこれらの
特徴の一つ叉それ以上のものの一般例あるいは応用例を
含むもので本願特許請求の範囲に記載される発明に同一
か否か及び本発明と同じ技術的問題点のいくつかあるい
は全部が解決されるか否かについて理解されるべきであ
る。本願審査中または本願より発生する新しい出願にこ
のような特徴及びまたはこのような特徴の組合せを規定
する新たな特許請求の範囲が規定される可能性もある。
第１図及至第６図は本発明を実施する方法を図解するた
めに半導体基体の−８１５の断面図を示す。 第７図は本発明による方法を用いて製造された半導体装
置の一部の断面図を、第８図は第７図に示されるのと同
様な半導体装置の一部の第７図に示される断面図に垂直
な部分の断面図を示す。 ■・・・下部構造、 １ａ・−・基板の表面、 訃・・離間領域（離間する電気的導電領域）、２′・・
・電気的導電領域、 ２ａ・・・ｌ−、壁、 ２ｂ・・・側壁、 ２ｃ・・・比較的厚い補助領域、 ２ｄ・・・比較的薄い補助領域、 ３・・・絶縁物質層、 ＩＯ・・・マスク、 ４・・・他の絶縁物質層、 ２０・・・縁、 ３０・・・スペーサー ３１・・・オーバーハング部分、 ３２・・・下の絶縁物質、 ３３・・・空隙、 ３４・・・間隙、 ３６・・・小さな溝、 ３７・・・傾斜表面、 ７０・・・基体、 ７１、７２・・・不純物導入区域、 ７４・・・電気的導電プラグ、 ７５・・・パイプ、 ７６・・・絶縁層、 ７７・・・絶縁ゲート、 ７７ａ・・・薄いゲート絶縁層、 ７７ｂ・・・不純物導入多結晶シ フ８・・・フィールド酸化物、 ７９・・・金属シリサイド層、 ８０・・・導電プラグ、 ８１・・・バイア、 １０２・・・電気的導電領域、 ２００・・・比較的厚い層、 ２０１・・・比較的薄い層、 リコン層、 １・−１’、Ｎｌ１Ｊ！＋；’；、 穐・４坂の表面、 ２０［＞−・ｔこ（響［＋’ＪＩ’ｊい１ｉｉｉ。 １０＋°ｔＬ’Ｐ＜１ｒ）ｉ４’＊１１３第１図 ト・」 ↓ ト・」 第７図 第８図
めに半導体基体の−８１５の断面図を示す。 第７図は本発明による方法を用いて製造された半導体装
置の一部の断面図を、第８図は第７図に示されるのと同
様な半導体装置の一部の第７図に示される断面図に垂直
な部分の断面図を示す。 ■・・・下部構造、 １ａ・−・基板の表面、 訃・・離間領域（離間する電気的導電領域）、２′・・
・電気的導電領域、 ２ａ・・・ｌ−、壁、 ２ｂ・・・側壁、 ２ｃ・・・比較的厚い補助領域、 ２ｄ・・・比較的薄い補助領域、 ３・・・絶縁物質層、 ＩＯ・・・マスク、 ４・・・他の絶縁物質層、 ２０・・・縁、 ３０・・・スペーサー ３１・・・オーバーハング部分、 ３２・・・下の絶縁物質、 ３３・・・空隙、 ３４・・・間隙、 ３６・・・小さな溝、 ３７・・・傾斜表面、 ７０・・・基体、 ７１、７２・・・不純物導入区域、 ７４・・・電気的導電プラグ、 ７５・・・パイプ、 ７６・・・絶縁層、 ７７・・・絶縁ゲート、 ７７ａ・・・薄いゲート絶縁層、 ７７ｂ・・・不純物導入多結晶シ フ８・・・フィールド酸化物、 ７９・・・金属シリサイド層、 ８０・・・導電プラグ、 ８１・・・バイア、 １０２・・・電気的導電領域、 ２００・・・比較的厚い層、 ２０１・・・比較的薄い層、 リコン層、 １・−１’、Ｎｌ１Ｊ！＋；’；、 穐・４坂の表面、 ２０［＞−・ｔこ（響［＋’ＪＩ’ｊい１ｉｉｉ。 １０＋°ｔＬ’Ｐ＜１ｒ）ｉ４’＊１１３第１図 ト・」 ↓ ト・」 第７図 第８図
Claims (1)
- 【特許請求の範囲】 １、半導体装置の部分を形成する下部構造の表面上に各
々が縁で相接する上壁と側壁とを有する離間領域を規定
し、前記表面及び前記領域上に絶縁物質の層を設け前記
領域の前記上壁を露出するために前記絶縁層を異方性エ
ッチングし、これにより前記領域の前記側壁上に前記絶
縁物質の一部を残存させる半導体装置の製造方法におい
て、前記領域の前記縁に選択的に設けられる前記絶縁物
質が、前記表面上に設けられる前記下にある絶縁物質に
オーバーハングするようにして、前記絶縁物質の隣接す
る前記縁部を形成するので前記絶縁物質の異方性エッチ
ングの間、前記表面上に設けられる前記下にある絶縁物
質が前記オーバーハング部分により初めにマスクされる
ことを特徴とする半導体装置の製造方法。 ２、特許請求の範囲第１項に記載の半導体装置の製造方
法において、隣接する領域上の前記オーバーハング部分
が互いに接続し前記接続するオーバーハング部分の下方
の前記絶縁物質層内に空隙を規定するのに充分な厚さに
前記絶縁物質層を設けることを特徴とする半導体装置の
製造方法。 ３、特許請求の範囲第１項または第２項に記載の半導体
装置の製造方法において、前記絶縁物質が前記上壁と前
記側壁とが相接するところで鋭角であるように前記領域
を規定することにより前記縁上に選択的に設けられるよ
うにすることを特徴とする半導体装置の製造方法。 ４、特許請求の範囲第３項に記載の半導体装置の製造方
法において、前記領域を規定することにより、前記上壁
と前記側壁とが相接する鋭角を設けるように前記側壁を
越えて突出し前記上壁を設ける比較的薄いキャッピング
補助領域及び前記側壁を規定する比較的厚い補助領域に
より各々の領域が形成されることを特徴とする半導体装
置の製造方法。 ５、特許請求の範囲第４項に記載の半導体装置の製造方
法において、前記表面上にある物質の比較的厚い層を設
け、前記比較的厚い層上に異なる物質の比較的薄い層を
設け、マスキング手段により前記比較的厚い層及び薄い
層をエッチングして、前記比較的薄い層は前記比較的薄
いキャッピング補助領域を規定するためにアンダーエッ
チングされ、前記比較的厚い層は前記比較的厚い補助領
域を規定することを特徴とする半導体装置の製造方法。 ６、特許請求の範囲第４項または第５項に記載の半導体
装置の製造方法において、前記比較的厚い補助領域を電
気的導電物質で設けることを特徴とする半導体装置の製
造方法。 ７、特許請求の範囲第６項に記載の半導体装置の製造方
法において、前記比較的厚い補助領域をアルミニウムで
設けることを特徴とする半導体装置の製造方法。 ８、特許請求の範囲第４項及至第７項の何れか１項に記
載の半導体装置の製造方法において、前記比較的薄い補
助領域をアルミニウムシリサイド、酸化アルミニウム、
チタンシリサイド、チタン、タングステン、チタンタン
グステン合金、またはアモルファスシリコンよりなる群
より選択される物質で設けることを特徴とする半導体装
置の製造方法。 ９、特許請求の範囲第５項に記載の半導体装置の製造方
法において、前記比較的厚い層をアルミニウムの層とし
て設け、前記比較的薄い層 を前記比較的厚い層を酸化するか陽極酸化することによ
り設けることを特徴とする半導体装置の製造方法。 １０、特許請求の範囲第４項及至第９項の何れか１項に
記載の半導体装置の製造方法において、前記比較的薄い
補助領域が約５０ｎｍの厚さよりも薄い厚さを有するよ
うに前記比較的薄い補助領域を設けることを特徴とする
半導体装置の製造方法。 １１、特許請求の範囲第１項及至第１０項の何れか１項
に記載の半導体装置の製造方法において、前記絶縁物質
の層をプラズマ強化気相成長法により設けることを特徴
とする半導体装置の製造方法。 １２、特許請求の範囲第１項及至第１１項の何れか１項
に記載の半導体装置の製造方法において、前記絶縁物質
の層を二酸化シリコン、窒化シリコンもしくはシリコン
オキシナイトライドの層として設けることを特徴とする
半導体装置の製造方法。 １３、特許請求の範囲第１項及至第１２項の何れか１項
に記載の半導体装置の製造方法において、前記異方性エ
ッチングの後、前記下部構造の上に絶縁物質の他の層を
設けることを特徴とする半導体装置の製造方法。 １４、特許請求の範囲第１項及至第１３項の何れか１項
に記載の半導体装置の製造方法を用いて製造されること
を特徴とする半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8815442A GB2220298A (en) | 1988-06-29 | 1988-06-29 | A method of manufacturing a semiconductor device |
| GB8815442 | 1988-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0251232A true JPH0251232A (ja) | 1990-02-21 |
| JPH0821581B2 JPH0821581B2 (ja) | 1996-03-04 |
Family
ID=10639557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162510A Expired - Fee Related JPH0821581B2 (ja) | 1988-06-29 | 1989-06-23 | 半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5001079A (ja) |
| EP (1) | EP0349070B1 (ja) |
| JP (1) | JPH0821581B2 (ja) |
| KR (1) | KR900000992A (ja) |
| CN (1) | CN1039151A (ja) |
| DE (1) | DE68919549T2 (ja) |
| GB (1) | GB2220298A (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0405850A3 (en) * | 1989-06-30 | 1991-03-13 | AT&T Corp. | Dielectric formation process and devices produced thereby |
| FR2658362A1 (fr) * | 1990-02-09 | 1991-08-16 | Philips Electronique Lab | Procede de realisation par autoalignement, d'un dispositif semiconducteur integre, comprenant au moins la formation d'un premier contact d'electrode encapsule et muni d'espaceurs et d'un second contact d'electrode autoaligne sur celui-ci. |
| KR950002948B1 (ko) * | 1991-10-10 | 1995-03-28 | 삼성전자 주식회사 | 반도체 장치의 금속층간 절연막 형성방법 |
| DE69217838T2 (de) * | 1991-11-19 | 1997-08-21 | Philips Electronics Nv | Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren |
| EP0543449B1 (en) * | 1991-11-19 | 1997-03-05 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device with aluminium tracks mutually insulated in lateral direction by an aluminium compound |
| TW219407B (ja) * | 1992-06-24 | 1994-01-21 | American Telephone & Telegraph | |
| JP2611615B2 (ja) * | 1992-12-15 | 1997-05-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5532191A (en) * | 1993-03-26 | 1996-07-02 | Kawasaki Steel Corporation | Method of chemical mechanical polishing planarization of an insulating film using an etching stop |
| US5641711A (en) * | 1994-04-28 | 1997-06-24 | Texas Instruments Incorporated | Low dielectric constant insulation in VLSI applications |
| US5407860A (en) * | 1994-05-27 | 1995-04-18 | Texas Instruments Incorporated | Method of forming air gap dielectric spaces between semiconductor leads |
| WO1996038859A1 (en) * | 1995-06-02 | 1996-12-05 | Advanced Micro Devices, Inc. | Surface conditioning insulating layer for fine line conductive pattern |
| US5599745A (en) * | 1995-06-07 | 1997-02-04 | Micron Technology, Inc. | Method to provide a void between adjacent conducting lines in a semiconductor device |
| US5641712A (en) * | 1995-08-07 | 1997-06-24 | Motorola, Inc. | Method and structure for reducing capacitance between interconnect lines |
| US5789314A (en) * | 1995-12-05 | 1998-08-04 | Integrated Device Technology, Inc. | Method of topside and inter-metal oxide coating |
| US5677241A (en) * | 1995-12-27 | 1997-10-14 | Micron Technology, Inc. | Integrated circuitry having a pair of adjacent conductive lines and method of forming |
| US6376330B1 (en) * | 1996-06-05 | 2002-04-23 | Advanced Micro Devices, Inc. | Dielectric having an air gap formed between closely spaced interconnect lines |
| US5953626A (en) * | 1996-06-05 | 1999-09-14 | Advanced Micro Devices, Inc. | Dissolvable dielectric method |
| US5814555A (en) | 1996-06-05 | 1998-09-29 | Advanced Micro Devices, Inc. | Interlevel dielectric with air gaps to lessen capacitive coupling |
| JPH10107140A (ja) * | 1996-09-26 | 1998-04-24 | Nec Corp | 多層配線半導体装置とその製造方法 |
| US6303464B1 (en) | 1996-12-30 | 2001-10-16 | Intel Corporation | Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer |
| US6576976B2 (en) | 1997-01-03 | 2003-06-10 | Integrated Device Technology, Inc. | Semiconductor integrated circuit with an insulation structure having reduced permittivity |
| US5869379A (en) * | 1997-12-08 | 1999-02-09 | Advanced Micro Devices, Inc. | Method of forming air gap spacer for high performance MOSFETS' |
| US6133142A (en) * | 1997-12-18 | 2000-10-17 | Advanced Micro Devices, Inc. | Lower metal feature profile with overhanging ARC layer to improve robustness of borderless vias |
| US6160316A (en) * | 1998-03-04 | 2000-12-12 | Advanced Micro Devices, Inc. | Integrated circuit utilizing an air gap to reduce capacitance between adjacent metal linewidths |
| US6387797B1 (en) * | 1999-01-20 | 2002-05-14 | Philips Electronics No. America Corp. | Method for reducing the capacitance between interconnects by forming voids in dielectric material |
| US6365489B1 (en) | 1999-06-15 | 2002-04-02 | Micron Technology, Inc. | Creation of subresolution features via flow characteristics |
| US6482688B2 (en) * | 2001-03-30 | 2002-11-19 | Texas Instruments Incorporated | Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate |
| US6740549B1 (en) | 2001-08-10 | 2004-05-25 | Integrated Device Technology, Inc. | Gate structures having sidewall spacers using selective deposition and method of forming the same |
| DE10201178A1 (de) * | 2002-01-15 | 2003-06-26 | Infineon Technologies Ag | Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis |
| US6846740B2 (en) * | 2003-06-14 | 2005-01-25 | Intel Corporation | Wafer-level quasi-planarization and passivation for multi-height structures |
| US7294572B2 (en) * | 2005-11-24 | 2007-11-13 | United Microelectronics Corp. | Method of forming contact |
| CN101202226B (zh) * | 2006-12-11 | 2010-05-12 | 上海华虹Nec电子有限公司 | 一种改善金属前介质pmd填充特性的集成方法 |
| KR20090000324A (ko) * | 2007-06-28 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
| US8696922B2 (en) * | 2009-06-22 | 2014-04-15 | Micron Technology, Inc. | Methods of plasma etching platinum-comprising materials, methods of processing semiconductor substrates in the fabrication of integrated circuitry, and methods of forming a plurality of memory cells |
| US8575000B2 (en) | 2011-07-19 | 2013-11-05 | SanDisk Technologies, Inc. | Copper interconnects separated by air gaps and method of making thereof |
| US9449871B1 (en) | 2015-11-18 | 2016-09-20 | International Business Machines Corporation | Hybrid airgap structure with oxide liner |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138260A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5646263A (en) * | 1979-09-25 | 1981-04-27 | Fuji Xerox Co Ltd | Original lighting device of electronic copying machine |
| JPS59113630A (ja) * | 1982-12-20 | 1984-06-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60110142A (ja) * | 1983-11-18 | 1985-06-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6233445A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 多層配線とその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) * | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4507853A (en) | 1982-08-23 | 1985-04-02 | Texas Instruments Incorporated | Metallization process for integrated circuits |
| JPS60124951A (ja) * | 1983-12-12 | 1985-07-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4481070A (en) * | 1984-04-04 | 1984-11-06 | Advanced Micro Devices, Inc. | Double planarization process for multilayer metallization of integrated circuit structures |
| US4641420A (en) * | 1984-08-30 | 1987-02-10 | At&T Bell Laboratories | Metalization process for headless contact using deposited smoothing material |
| US4666737A (en) | 1986-02-11 | 1987-05-19 | Harris Corporation | Via metallization using metal fillets |
| JPS63179548A (ja) * | 1987-01-21 | 1988-07-23 | Mitsubishi Electric Corp | 半導体集積回路装置の配線構造 |
| US4755477A (en) * | 1987-03-24 | 1988-07-05 | Industrial Technology Research Institute | Overhang isolation technology |
-
1988
- 1988-06-29 GB GB8815442A patent/GB2220298A/en not_active Withdrawn
-
1989
- 1989-06-20 US US07/368,751 patent/US5001079A/en not_active Expired - Lifetime
- 1989-06-23 DE DE68919549T patent/DE68919549T2/de not_active Expired - Fee Related
- 1989-06-23 JP JP1162510A patent/JPH0821581B2/ja not_active Expired - Fee Related
- 1989-06-23 EP EP89201658A patent/EP0349070B1/en not_active Expired - Lifetime
- 1989-06-26 CN CN89104526A patent/CN1039151A/zh active Pending
- 1989-06-28 KR KR1019890008927A patent/KR900000992A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138260A (en) * | 1979-04-13 | 1980-10-28 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5646263A (en) * | 1979-09-25 | 1981-04-27 | Fuji Xerox Co Ltd | Original lighting device of electronic copying machine |
| JPS59113630A (ja) * | 1982-12-20 | 1984-06-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60110142A (ja) * | 1983-11-18 | 1985-06-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6233445A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 多層配線とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8815442D0 (en) | 1988-08-03 |
| EP0349070A3 (en) | 1991-02-20 |
| US5001079A (en) | 1991-03-19 |
| DE68919549T2 (de) | 1995-06-14 |
| EP0349070A2 (en) | 1990-01-03 |
| KR900000992A (ko) | 1990-01-31 |
| GB2220298A (en) | 1990-01-04 |
| CN1039151A (zh) | 1990-01-24 |
| DE68919549D1 (de) | 1995-01-12 |
| JPH0821581B2 (ja) | 1996-03-04 |
| EP0349070B1 (en) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0251232A (ja) | 半導体装置の製造方法 | |
| US5578524A (en) | Fabrication process of a semiconductor device with a wiring structure | |
| JPH07335674A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| US20220020642A1 (en) | Ald (atomic layer deposition) liner for via profile control and related applications | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| JPH02257640A (ja) | 半導体素子の製造方法 | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| US6060371A (en) | Process for forming a trench device isolation region on a semiconductor substrate | |
| JP2001118927A (ja) | 半導体装置およびその製造方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JPH02231739A (ja) | 半導体装置の製造方法 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPH05235338A (ja) | 半導体装置およびその製造方法 | |
| JPH04123458A (ja) | 半導体装置の製造方法 | |
| JPH11168072A (ja) | 半導体装置の製造方法 | |
| JPH07297280A (ja) | 半導体装置の製造方法 | |
| JPH10154752A (ja) | 半導体装置の製造方法 | |
| JPH05291247A (ja) | 半導体装置の製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPH11354626A (ja) | 半導体素子の素子分離方法及び半導体装置 | |
| JPS60103615A (ja) | 半導体装置 | |
| JPH0831930A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |