[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0237479A - Star burst processor - Google Patents

Star burst processor

Info

Publication number
JPH0237479A
JPH0237479A JP1145056A JP14505689A JPH0237479A JP H0237479 A JPH0237479 A JP H0237479A JP 1145056 A JP1145056 A JP 1145056A JP 14505689 A JP14505689 A JP 14505689A JP H0237479 A JPH0237479 A JP H0237479A
Authority
JP
Japan
Prior art keywords
starburst
processor
values
intensity value
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1145056A
Other languages
Japanese (ja)
Inventor
Donald E Mosier
ドナルド・イー.モシアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of JPH0237479A publication Critical patent/JPH0237479A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/20Function-generator circuits, e.g. circle generators line or curve smoothing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Abstract

PURPOSE: To simplify constitution by setting each selected real intensity value to be the prescribed neighboring function of a command intensity value including a selected intensity value corresponding to the selected real intensity value. CONSTITUTION: A graphic engine 16 connected with a main processor 12 receives data of a text and a graphic shown on a display 14 and generates at least the intensity value of each pixel within the display 14 in a parameter. These are called command intensity values and stored in a memory 18 connected with the graphic engine 16. As the graphic engine 16 does not give a dot flare, the command intensity value is for a 'logical' pixel. Consequently the command intensity value stored within the memory 18 corresponds to the logical pixel by 1:1. Therefore the real intensity value of a pair of real intensity values of a pixel within a digitized display is calculated from a pair of command intensity values to attain by the standard and least constitution elements.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一般的にグラフィックドツトフレア装置に関し
、より詳細にはデジタル化ビデオデイスプレイにグラフ
ィックドツトフレアを与えるスターバーストプロセッサ
に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention This invention relates generally to graphic dot flare devices, and more particularly to a starburst processor for providing graphic dot flare on digitized video displays.

〔従来の技術〕[Conventional technology]

ある期間にわたってディスプレイを変化することができ
る代表的なビデオディスプレイは行列配置されたピクチ
ャーピクセルを有している。このようなディスプレイは
陰極線管、発光ダイオードグリッドもしくは液晶素子を
利用することができる。このようなディスプレイはモノ
クロとしたり、あるいは公知のように赤、緑及び青色を
有する3つのピクセル群を使用して色を発生することも
できる。ピクセルは全てが同色であるデジタルディスプ
レイスクリーンの最小領域として定義することができ、
“色”という用語は色値、色相もしくは色合いを意味す
る。この用語は個々のピクセルの色がディスプレイ内で
それに隣接する任意のピクセルの色とは異なる色を有す
ることができることを意味する。さらに、ディスプレイ
内の各物理的ピクセルの強度も変えることができる。カ
ラーグラフィックディスプレイにおいて、隣接する赤、
緑及び青ピクセル等の一群の3つの物理的ピクセルは一
つの強度値が割り当てられている論理ピクセルと呼ばれ
る。
A typical video display that can change the display over a period of time has picture pixels arranged in rows and columns. Such displays can utilize cathode ray tubes, light emitting diode grids or liquid crystal elements. Such a display can be monochrome or, as is known, use three groups of pixels with red, green and blue to generate colors. A pixel can be defined as the smallest area of a digital display screen that is all the same color;
The term "color" means a color value, hue or tint. This term means that the color of an individual pixel can have a different color than the color of any pixel adjacent to it in the display. Furthermore, the intensity of each physical pixel within the display can also be varied. On color graphics displays, adjacent red,
A group of three physical pixels, such as green and blue pixels, is called a logical pixel that is assigned one intensity value.

ディスプレイの分解能が水平及び垂直ピクセル数により
決定されるデジタルディスプレイにおいて、デジタル化
されたマトリクスピクセル構成により、対角線等の、あ
る種のグラフィックデザインは滑らかではなく不規則に
変動して見える。従来技術において、選定ピクセルに隣
接するピクセルが選定ピクセルよりも低減された強度を
有するようにすることにより、光学的により滑らかな対
角線を生成できることが判っている。これは、例えば、
陰極線管におけるドツトフレア効果に対応する。
In digital displays, where the resolution of the display is determined by the number of horizontal and vertical pixels, the digitized matrix pixel arrangement causes certain graphic designs, such as diagonal lines, to appear irregularly varying rather than smooth. It has been found in the prior art that optically smoother diagonals can be produced by having pixels adjacent to a selected pixel have a reduced intensity than the selected pixel. This is, for example,
Corresponds to the dot flare effect in cathode ray tubes.

発光ダイオードや液晶ディスプレイ等のグラフィックデ
ィスプレイにドツトフレアを与えるためのいくつかの異
なる技術が公知であるが、本発明はデジタル化ディスプ
レイに使用する改良型ドツトフレア装置を提供するもの
である。
Although several different techniques are known for providing dot flare in graphic displays such as light emitting diodes and liquid crystal displays, the present invention provides an improved dot flare apparatus for use in digitized displays.

本発明の目的はデジタル化ディスプレイに使用する改良
型ドツトフレアを提供することである。
It is an object of the present invention to provide an improved dot flare for use in digitized displays.

本発明の利点はドツトフレアを実施するのに使用する回
路が電子技術において標準的な最少数の構成要素により
達成されることである。本発明を使用するビデオシステ
ムにより決定される1組の指令強度値からデジタル化デ
ィスプレイ内のピクセルの1組の実強度値が計算される
ことが本発明の利点である。
An advantage of the present invention is that the circuitry used to implement dot flare is achieved with a minimum number of components standard in electronic technology. It is an advantage of the invention that a set of actual intensity values for pixels in a digitized display is calculated from a set of commanded intensity values determined by a video system using the invention.

本発明は、1組の物理的ピクセルを有するディスプレイ
上に表示される1組の論理ピクセルに対するグラフィッ
クデータを発生する手段を有するシステムに使用するス
ターバーストプロセッサを提供する。スターバーストプ
ロセッサは1組の論理ピクセルと1対1で対応する1組
の指令強度値を与える手段を有している。本システムは
ディスプレイされるグラフィックデータに対する1組の
指令強度値を与える。スターバーストプロセッサはまた
1組の物理的ピクセルと1対1で対応する1組の実強度
値を与える手段を有し、選定された実強度値の各々が選
定された実強度値に対応する選定論理ピクセルを含む所
定の近傍論理ピクセルに対する指令強度値の関数である
。近傍は強度値セットに対応する1組のピクセルと考え
ることができる。例えば、近傍は選定論理ピクセル及び
選定論理ピクセルに隣接する全ての論理ピクセルを含む
ことができる。所望のドツトフレアの種類に従って他の
近傍を定義することもできる。指令強度値の近傍からス
ターバーストプロセッサは選定論理ピクセルに対応する
ディスプレイ内の選定された物理的ピクセルに対する選
定実強度値を与える。この実強度値には所定の複数の異
なる値の中の一つ、もしくは数式により引き出される値
を割り当てることができる。
The present invention provides a starburst processor for use in a system having means for generating graphics data for a set of logical pixels to be displayed on a display having a set of physical pixels. The starburst processor has means for providing a set of command intensity values in one-to-one correspondence with a set of logical pixels. The system provides a set of command intensity values for displayed graphical data. The starburst processor also has means for providing a set of real intensity values in one-to-one correspondence with a set of physical pixels, each of the selected real intensity values corresponding to a selected real intensity value. It is a function of command intensity values for a given neighborhood of logical pixels, including the logical pixel. A neighborhood can be thought of as a set of pixels that correspond to a set of intensity values. For example, the neighborhood may include the selected logical pixel and all logical pixels adjacent to the selected logical pixel. Other neighborhoods can also be defined according to the type of dot flare desired. From the vicinity of the commanded intensity value, the starburst processor provides a selected actual intensity value for the selected physical pixel in the display that corresponds to the selected logical pixel. This actual intensity value can be assigned one of a plurality of different predetermined values or a value derived by a mathematical formula.

スターバーストプロセッサを実施する装置は論理ピクセ
ルと1対1の関係で対応する指令強度値が記憶されてい
るメモリに接続された入力を有している。これらの指令
強度値は行毎のベースで有効に走査され且つ3個のラン
ダムアクセスメモリ内へ一時的に記憶され、同時に縦行
内の3つのピクセルのスライスが処理されて中間値を形
成する。
A device implementing a starburst processor has an input connected to a memory in which commanded intensity values corresponding in a one-to-one relationship with logical pixels are stored. These command intensity values are effectively scanned on a row-by-row basis and temporarily stored in three random access memories, while three slices of pixels within a column are simultaneously processed to form an intermediate value.

次に、さらに2つの連続する垂直スライスが処理されて
、合計3つの中間値が生じる。゛最後に、これら3つの
中間値が選定された一つの物理的ピクセルに対する最終
実強度値へ処理される。この動作を継続することにより
、すべての物理的ピクセルがそれらから計算される実強
度値を有するようになり、それは論理ピクセルの近傍、
すなわち指令強度値の近傍の関数である。
Two more consecutive vertical slices are then processed, resulting in a total of three intermediate values. ``Finally, these three intermediate values are processed into a final actual intensity value for one selected physical pixel. By continuing this operation, every physical pixel will have a real intensity value calculated from them, which means that the logical pixel's neighborhood,
That is, it is a function near the command strength value.

従って、実際上論理ピクセル内に階段型の線として生じ
る対角線の例において、結果として生じる物理的ピクセ
ルの対角線は最高強度を有する線上に直接ピクセルを有
し隣接ピクセルの強度は低減し、ドツトフレア効果を生
じることが判る。その結果、新しいスターバーストプロ
セッサを使用するビデオシステムは従来技術システムよ
りも光学的に優れたグラフィックを生じる。
Thus, in the example of a diagonal that actually occurs as a stepped line within a logical pixel, the resulting physical pixel diagonal has pixels directly on the line with the highest intensity, and the intensity of adjacent pixels is reduced, creating a dot flare effect. It can be seen that this occurs. As a result, video systems using the new Starburst processor produce optically superior graphics than prior art systems.

〔実施例〕〔Example〕

本発明は汎用性があるが、−船釣に第1図に示すタイプ
のビデオディスプレイシステムに最も有利に使用される
。本発明は発光ダイオードもしくは液晶の明確な複数個
のピクセルを有するデジタルディスプレイに特に応用す
ることができる。
Although the invention is versatile, it is most advantageously used in video display systems of the type shown in FIG. The invention is particularly applicable to digital displays with distinct pixels of light emitting diodes or liquid crystals.

第1図に示し且つ従来技術で公知のように、入出カニニ
ット10がデジタルディスプレイ上に表示される情報を
決定する主プロセツサ12とインターフェイスされてい
る。入出カニニット10は航空機の動作特性等のいくつ
かの応用の中の任意の一つとインターフェイスすること
ができる。代表的なデジタルディスプレイは水平方向に
512、垂直方向に512のピクセルマトリクスを有す
る液晶ディスプレイとすることができる。明らかに、他
のサイズのディスプレイを使用することもできる。いず
れの場合も、主プロセツサ12はディスプレイ14上に
示されるデータを含んでいる。
As shown in FIG. 1 and known in the art, input/output unit 10 is interfaced with a main processor 12 that determines the information displayed on a digital display. The input/output crab unit 10 can interface with any one of several applications, such as aircraft operating characteristics. A typical digital display may be a liquid crystal display having a 512 horizontal by 512 vertical pixel matrix. Obviously, other sized displays can also be used. In either case, main processor 12 contains the data shown on display 14.

主プロセツサ12に接続されているグラフィックエンジ
ン16はディスプレイ14上に示されるテキストやグラ
フィックのデータを受信し、パラメータの中の少なくと
もディスプレイ14内の各ピクセルの強度値を発生する
。これらは指令強度値と呼ばれグラフィックエンジン1
6に接続されたメモリ18内に記憶される。グラフィッ
クエンジン16はドツトフレアを与えないため、指令強
度値は“論理”ピクセルに対するものである。従って、
メモリ18内に記憶された指令強度値は論理ピクセルと
1対1で対応している。モノクロディスプレイの場合に
は、各ピクセル、すなわちディスプレイ14内の各物理
的ピクセルはグラフィックエンジン16により計算され
る論理ピクセルの指令強度値と1対1で対応している。
A graphics engine 16 connected to main processor 12 receives textual and graphical data to be shown on display 14 and generates, among other parameters, an intensity value for each pixel within display 14 at least. These are called command strength values and are
6 is stored in a memory 18 connected to 6. Since the graphics engine 16 does not provide dot flare, the commanded intensity values are for "logical" pixels. Therefore,
Commanded intensity values stored in memory 18 have a one-to-one correspondence with logical pixels. In the case of a monochrome display, each pixel, ie, each physical pixel in display 14, has a one-to-one correspondence with a logical pixel command intensity value calculated by graphics engine 16.

カラーグラフィックディスプレイに対しては、3つの色
要素、赤、緑及び青が所望の特定色を発する一つの論理
的ピクセルを形成する。従って、カラーグラフィックデ
ィスプレイの場合には、メモリ18内に記憶される指令
強度値は、各々が三つ組の色要素である、論理ピクセル
と呼ばれる。
For color graphics displays, the three color elements red, green and blue form one logical pixel that emits the specific color desired. Thus, in the case of a color graphics display, the commanded intensity values stored in memory 18 are referred to as logical pixels, each of which is a triplet of color elements.

後記するように、スターバーストプロセッサ20はメモ
リ18から指令強度値セットを受信して、新しい1組の
実強度値をカラーマツプ及びガンマ修正回路22へ出力
する。従って、スターバーストプロセッサ20はディス
プレイ14の物理的ピクセルと1対1の関係で対応する
新しい1組の強度を与える。スターバーストプロセッサ
20から出力されるこの新しい1組の実強度値はディス
プレイ14上に表示されるグラフィックデータヘドット
フレア機能を組み込む。
Starburst processor 20 receives a set of commanded intensity values from memory 18 and outputs a new set of actual intensity values to color map and gamma correction circuit 22, as described below. Accordingly, starburst processor 20 provides a new set of intensities that correspond in a one-to-one relationship with the physical pixels of display 14. This new set of actual intensity values output from starburst processor 20 incorporates the dot flare feature into the graphic data displayed on display 14.

公知のように、ビデオ情報が走査変換器24へ送出され
、次にカラーマツプ及びガンマ修正回路22へ情報が与
えられる。また、強度基準値をカラーマツプ及びガンマ
修正回路22へ与えてガンマ修正を行うこともできる。
As is known in the art, video information is sent to a scan converter 24 which in turn provides information to a color map and gamma correction circuit 22. It is also possible to perform gamma correction by supplying the intensity reference value to the color map and gamma correction circuit 22.

このカラーマツプ及びガンマ修正回路22はスターバー
ストプロセッサ20及び走査変換器24からの情報と強
度基準値を結合して修正信号を与え、ディスプレイ14
内の物理的ピクセルを励起する。カラーマツプ及びガン
マ修正回路22の出力はデータを適切にフォーマット化
するローダ/フォーマツタ24の入力に接続され、次に
フォーマット化された信号がディスプレイドライバ26
へ出力され、続いてディスプレイ14内の物理的ピクセ
ルを駆動する実電圧値が与えられる。
The color map and gamma correction circuit 22 combines the information from the starburst processor 20 and the scan converter 24 with the intensity reference values to provide a correction signal to the display 14.
Excite physical pixels within. The output of the color map and gamma correction circuit 22 is connected to the input of a loader/formater 24 that formats the data appropriately, and the formatted signal is then sent to the display driver 26.
to provide the actual voltage values that subsequently drive the physical pixels within the display 14.

ディスプレイ14は第2図に示すような直線角ピクセル
パターンもしくは第3図に示すような互い違いピクセル
パターンを有することができる。
Display 14 can have a linear angular pixel pattern as shown in FIG. 2 or a staggered pixel pattern as shown in FIG.

第2図に示す選定ピクセル28にはグラフィックエンジ
ン16により決定されメモリ18内に記憶される選定強
度値が付随している。モノクロディスプレイの場合には
、メモリ18内に記憶された指令強度値に関する論理ピ
クセルは1対1のベースで第2図に示す物理的ピクセル
2Bと対応している。カラーグラフィックディスプレイ
の場合には、三つ組の色要素が公知のように使用される
(第3図参照)。例えば、赤要素30R1青要素30B
及び緑要素30Gが指令強度値を有する一つの論理ピク
セルを形成する。説明の都合上、対応する物理的ピクセ
ルも三つ組の赤、青及び緑要素である。従って、論理ピ
クセルとカラーグラフィックディスプレイの物理的ピク
セルとの間にも1対1の対応性がある。
The selected pixels 28 shown in FIG. 2 are associated with selected intensity values determined by the graphics engine 16 and stored in the memory 18. In the case of a monochrome display, the logical pixels associated with the commanded intensity values stored in memory 18 correspond on a one-to-one basis to the physical pixels 2B shown in FIG. In the case of color graphics displays, a triplet of color elements is used in a known manner (see FIG. 3). For example, red element 30R1 blue element 30B
and green element 30G form one logical pixel with a commanded intensity value. For purposes of explanation, the corresponding physical pixels are also triplet red, blue and green elements. Therefore, there is also a one-to-one correspondence between logical pixels and physical pixels of a color graphics display.

本発明の動作の一例として、グラフィックエンジン16
は第2図に示す物理的ピクセル28に対応する論理ピク
セルを所定の最大強度で励起し、物理的ピクセル31〜
38に対応する周囲の隣接論理ピクセルは照光しないと
決定したものと仮定する。従って、これら9個のピクセ
ルの指令強度値はピクセル28に対しては最大値となり
ピクセル31〜38に対してはゼロ値となる。このデー
タはメモリ18内に記憶される。ディスプレイ14内の
物理的ピクセル28は9つの論理ピクセル、すなわち、
隣接ピクセル31〜38及び論理ピクセルの選定ピクセ
ル28の指令強度値の関数である実強度値を有する。特
にモノクロディスプレイに対しては、論理ピクセルがデ
ィスプレイ14内の物理的ピクセルと直接1対1の関係
で対応することが判る。−船釣に、スターバーストプロ
セッサ20は、例えば、選定された物理的ピクセル28
が最大強度を有し周囲の隣接する物理的ピクセル31〜
38がスターバーストプロセッサ2oが支配する数学関
数により決定される低い強度を有するようにこれら9つ
の物理的ピクセルの各々の強度レベルを決定する。これ
は、この9つの論理ピクセル群をとりまく他の論理ピク
セルもゼロ指令強度値を有すると考えていることをお判
り願いたい。
As an example of the operation of the present invention, the graphics engine 16
excites the logical pixel corresponding to the physical pixel 28 shown in FIG.
Assume that the surrounding neighboring logical pixels corresponding to 38 are determined not to be illuminated. Therefore, the command intensity values of these nine pixels are the maximum value for pixel 28 and the zero value for pixels 31-38. This data is stored in memory 18. The physical pixels 28 within the display 14 are divided into nine logical pixels, namely:
The selected pixel 28 of the adjacent pixels 31-38 and the logical pixel has an actual intensity value that is a function of the commanded intensity value. It will be appreciated that, particularly for monochrome displays, the logical pixels have a direct one-to-one correspondence with the physical pixels within the display 14. - For boat fishing, the starburst processor 20 e.g.
has maximum intensity and surrounding adjacent physical pixels 31~
The intensity level of each of these nine physical pixels is determined such that 38 has a low intensity determined by a mathematical function controlled by the starburst processor 2o. Note that this assumes that other logical pixels surrounding this group of nine logical pixels also have zero command intensity values.

第4図にスターバーストプロセッサ2oを使用したビデ
オシステムのディスプレイ14の例を示す。例において
、対角線は文字“八”で示すピクセルによりディスプレ
イ14上に示されている。
FIG. 4 shows an example of the display 14 of a video system using the starburst processor 2o. In the example, the diagonal is indicated on the display 14 by the pixels designated by the letter "eight".

ピクセルは直線角状に配置されているため、対角線は階
段型ディスプレイでしか表わすことができない。ドツト
フレアを与えるために、文字“B”で示すピクセルを、
例えば“A″ピクセル1/2の強度でディスプレイする
ことができる。
Since the pixels are arranged in straight corners, diagonals can only be represented in a stepped display. To give a dot flare, the pixels indicated by the letter “B” are
For example, the "A" pixel can be displayed at half the intensity.

文字“C″で示すピクセルは”A″ピクセル1/3の強
度でディスプレイすることができる。
The pixel designated by the letter "C" can be displayed at one-third the intensity of the "A" pixel.

従って、メモリ18内に記憶される指令強度値は文字“
A”で示すピクセルに対してのみ値を有する。スターバ
ーストプロセッサ2oによる処理の後、“A”B”C”
で示す全ての物理的ピクセルがそれぞれ、最大、I/2
.1/3の値を有する。従って、スターバーストプロセ
ッサ20はドツトフレア機能を与え、それにより対角線
はより均一に見えるようになる。
Therefore, the command strength value stored in memory 18 is the letter "
It has a value only for pixels indicated by "A". After processing by the starburst processor 2o, "A", "B", and "C"
Each physical pixel denoted by up to I/2
.. It has a value of 1/3. Thus, the starburst processor 20 provides a dot flare function, which causes the diagonals to appear more uniform.

第5図のP、、等の選定ピクセルの計算の表示法には第
5図に示す周囲隣接ピクセルも含まれる。
The representation of calculations for selected pixels, such as P, . . . in FIG. 5, also includes the surrounding neighboring pixels shown in FIG.

この表示法は本発明の動作を表わすのに使用される。第
5図の9つのピクセルの各々がメモリ18に記憶された
対応する指令強度値を有し、これら9つの指令強度値の
各々がスターバーストプロセッサ20により使用されて
中央選定ピクセルP、、の実強度値を計算する。前記し
たように、代表的なデジタルディスプレイは512水平
ピクセル×512垂直ピクセルを有している。第6図に
示すように、グラフィックエンジン16により展開され
る各論理ピクセルに対する各指令強度値をメモリ32内
に記憶することができる。その後、探索テーブルもしく
は計算を使用してディスプレイ14内の各物理的ピクセ
ルに対する各実強度値を計算することができる。しがし
ながら、メモリ32は手が出ぬ程高価な大きさとなりシ
ステムは思いとどまらざるを得ぬ程計算が遅いというひ
どい欠点を有する。本発明はメモリ18内に記憶された
論理ピクセルの指令値強度からディスプレイ14内の各
物理的ピクセルに対する実強度値を計算して与える新し
い方法を提供する。これは第7図の実施例に示すハード
ウェアにより実施される。
This notation is used to describe the operation of the present invention. Each of the nine pixels in FIG. 5 has a corresponding commanded intensity value stored in memory 18, and each of these nine commanded intensity values is used by starburst processor 20 to implement the centrally selected pixel P, . Calculate intensity values. As mentioned above, a typical digital display has 512 horizontal pixels by 512 vertical pixels. As shown in FIG. 6, each command intensity value for each logical pixel developed by graphics engine 16 may be stored in memory 32. Each actual intensity value for each physical pixel within display 14 can then be calculated using a lookup table or calculation. However, the memory 32 has the severe disadvantage of being prohibitively expensive and the system being computationally prohibitively slow. The present invention provides a new method for calculating and providing an actual intensity value for each physical pixel in display 14 from the commanded intensity values of logical pixels stored in memory 18. This is implemented by the hardware shown in the embodiment of FIG.

第7図に示すように、スターバーストプロセッサの入力
端子34はメモリ18の出力に接続されている。端子3
4はコントローラ/シーケンサ42により制御される3
状態バッファ36. 38゜40の入力に接続されてい
る。コントローラ/シーケンサ42はまたそれぞれ3状
態バツフア36゜38.40の出力に接続された入力を
有するランダムアクセスメモリ44,46.48の書込
/読取機能を制御する。ラッチ50,52.54はまた
それぞれ3状態バッファ36.38.40の出力に接続
された入力を有している。第1のプログラマブル読取専
用メモリ56はそれぞれラッチ50.52.54の出力
に接続された3つの入力を有している。コントローラ/
シーケンサ42はまた線58上で第1のプログラマブル
読取専用メモリ56へ信号を与えて“中心選定”を確認
する。
As shown in FIG. 7, the input terminal 34 of the starburst processor is connected to the output of the memory 18. terminal 3
4 is controlled by controller/sequencer 42
Status buffer 36. Connected to 38°40 input. Controller/sequencer 42 also controls the write/read functions of random access memories 44, 46, 48 having inputs connected to the outputs of tri-state buffers 36, 38, 40, respectively. Latches 50, 52, 54 also have inputs connected to the outputs of tri-state buffers 36, 38, 40, respectively. The first programmable read-only memory 56 has three inputs each connected to the output of a latch 50, 52, 54. controller/
Sequencer 42 also provides a signal on line 58 to first programmable read-only memory 56 to confirm "center selection."

コントローラ/シーケンサ42はさらにクロック出力S
 を与え、それは後記するようにシステム! 内の全てのラッチにより使用される。第1のプログラマ
ブル読取専用メモリ56の中央及び非中央出力57.5
9はそれぞれラッチ60.62の入力に接続されている
。ラッチ62の出力はラッチ64の入力に接続されてい
る。ラッチ60.64の出力及び第1のプログラマブル
読取専用メモリ56の非中央出力59は第2の読取専用
メモリ66の入力に接続されている。第2のプログラマ
ブル読取専用メモリ66の出力は中央論理ピクセルP、
、に対応する選定された物理的ピクセルの実1.1 強度値1. である。第7図に示すスターバース1.1 トプロセッサの動作中に、例えば、ランダムアクセスメ
モリ44はメモリ18からの第1行の指令強度値を含む
ことができ、第2のランダムアクセスメモリ46は第2
行の指令強度値を含むことができ、第3のランダムアク
セスメモリ48は第3行の指令強度値を含むことができ
る。このような記憶域を第8図に示す。本例の特定点に
おいて、行RAM1はランダムアクセスメモリ44内に
含まれ、行RA M 2はランダムアクセスメモリ46
内に含まれ、行RAM3の要素70はこの時3状態バツ
フア40を介してランダムアクセスメモリ48へ入力さ
れ、同時にラッチ54により受信されるものとする。同
時に、コントローラ/シーケンサ42は要素72を行R
AMIからラッチ50へ転送し、行RAMZ内の要素7
4をラッチ52へ転送しているものとする。次のクロッ
クサイクルにおいて、要素70,72.74のこの垂直
スライス76は第1のプログラマブル読取専用メモリ5
6へ入力され、それは要素70. 72. 74の垂直
スライスに記憶された指令強度値に従って探索テーブル
から中間値を指定し、それは次のクロックサイクルにお
いて、第1のプログラマブル読取専用メモリ56の非中
央出力59上のラッチ62及び第2のプログラマブル読
取専用メモリ66へ送出される。次の中間値が第8図に
符号78で示す次の垂直スライスに対して中央出力57
上をラッチ62へ出力されると、前の中間値がラッチ6
2からラッチ64へ転送される。次のクロックサイクル
において、垂直スライス80に対する中間値が決定され
非中央出力59上へ出力される。
The controller/sequencer 42 further provides a clock output S
Give the system as it will be described below! Used by all latches within. Central and non-central outputs 57.5 of the first programmable read-only memory 56
9 are connected to the inputs of latches 60 and 62, respectively. The output of latch 62 is connected to the input of latch 64. The output of the latch 60.64 and the non-central output 59 of the first programmable read-only memory 56 are connected to the input of the second read-only memory 66. The output of the second programmable read-only memory 66 is the central logic pixel P,
, the selected physical pixel actual 1.1 intensity value corresponding to 1. It is. During operation of the Starverse 1.1 processor shown in FIG. 2
The third random access memory 48 may include a third row of command strength values. Such a storage area is shown in FIG. At a particular point in this example, row RAM 1 is included within random access memory 44 and row RAM 2 is included within random access memory 46.
It is assumed that element 70 of row RAM 3 is now input to random access memory 48 via tristate buffer 40 and simultaneously received by latch 54. At the same time, controller/sequencer 42 moves element 72 to row R
Transfer from AMI to latch 50, element 7 in row RAMZ
4 is transferred to the latch 52. In the next clock cycle, this vertical slice 76 of elements 70, 72, 74 is transferred to the first programmable read-only memory 5.
6, which is input to element 70.6. 72. 74 vertical slices, which specify an intermediate value from the lookup table according to the command strength values stored in the vertical slices of 74, which, in the next clock cycle, will It is sent to read-only memory 66. The next intermediate value is the center output 57 for the next vertical slice shown at 78 in FIG.
When the upper value is output to latch 62, the previous intermediate value is output to latch 6.
2 to the latch 64. In the next clock cycle, the intermediate value for vertical slice 80 is determined and output on non-centered output 59.

ラッチ60,62.64がクロックされると、プログラ
マブル読取専用メモリ66はラッチ60から第2の垂直
スライスに対する中間値を受信し且っ第1のプログラマ
ブル読取専用メモリ56から第3の垂直スライス80に
対する中間値を受信すると同時に、ラッチ64から第1
の垂直スライスに対する中間値を受信する。第2のプロ
グラマブル読取専用メモリ66は次に、例えば、探索テ
ーブルを使用して垂直スライス76.78.80を表わ
す中間値から実強度値13.を出力する。従って、実強
度値1.1は選定論理ピクセルP、。
When the latches 60, 62, 64 are clocked, the programmable read-only memory 66 receives the intermediate value for the second vertical slice from the latch 60 and the intermediate value for the third vertical slice 80 from the first programmable read-only memory 56. Upon receiving the intermediate value, the first
Receive intermediate values for vertical slices of . The second programmable read-only memory 66 then uses, for example, a lookup table to convert the intermediate values to the actual intensity values 13 . Output. Therefore, the actual intensity value 1.1 is the selected logical pixel P,.

1、  l                    
 l、 1の中央指令強度値と1対1の関係で対応する
1, l
It corresponds in a one-to-one relationship with the central command strength value of l, 1.

この回路が連続作動すると、スターバーストプロセッサ
20が行RAM2の全ての19.を計算している時に行
RAM3はランダムアクセスメモリ48を満す。コント
ローラ/シーケンサ42は線58を介して第1のプログ
ラマブル読取専用メモリ56へその行RAM2、すなわ
ち、中央選定ピクセルを含むそのランダムアクセスメモ
リ46を確認している。これにより、選定された中央論
理ピクセルP 、を含む垂直スライス78に対する中間
値が中央出力57へ出力され、他の中間値が非中央出力
59へ出力される。この処理が完了すると、行RAMI
からの情報はもはや必要ではないため、スターバースト
プロセッサは行RAM3より下の行をランダムアクセス
メモリ44へ入力開始する。従って、中央ピクセルを含
む中央行がランダムアクセスメモリ48の行RAMa内
に含まれる。コントローラ/シーケンサ42はこの情報
を線58上の第1のプログラマブル読取専用メモリ56
へ与える。行内の各要素がランダムアクセスメモリ44
へ入力されると、プロセッサは同時に行RAMa内の“
中央”ピクセルに対する各実強度値を計算する。このプ
ロセスはディスプレイすべき全ピクセルが実強度値を割
り当てられるまで継続する。
Continuous operation of this circuit causes starburst processor 20 to load all 19. Row RAM 3 fills random access memory 48 while computing . Controller/sequencer 42 identifies its row RAM 2, ie, its random access memory 46, containing the center select pixel, via line 58 to first programmable read-only memory 56. This causes the intermediate value for the vertical slice 78 containing the selected central logical pixel P 2 to be output to the central output 57 and the other intermediate values to the non-central output 59 . Once this process is complete, the row RAMI
Since the information from is no longer needed, the starburst processor begins inputting the rows below row RAM 3 into random access memory 44. Accordingly, the center row containing the center pixel is included in row RAMa of random access memory 48. Controller/sequencer 42 transfers this information to first programmable read-only memory 56 on line 58.
give to Each element in a row is a random access memory 44
, the processor simultaneously stores “
Compute each real intensity value for the center"pixel. This process continues until all pixels to be displayed have been assigned a real intensity value.

本実施例において要素70等の第8図の各要素に対して
4ビツトの情報しか必要としない。情報の4ビツトは特
定ピクセルをディスクプレイする強度レベルを確立する
のに充分である。現在市販されている大概のランダムア
クセスメモリは8ビツト/バイトメモリであるため、第
9図に示す別の実施例を使用してメモリスペースを一層
効率的に利用しコストを低減することができる。実施例
において、ランダムアクセスメモリのメモリの1バイト
に2つの指令強度値が記憶されている。これを第10図
に示し、それは本質的に第8図に示すプロセスと対応し
ている。その違いは、第9図の回路はランダムアクセス
メモリのメモリの各バイトの最下位4ビツト及び最上位
4ビツトをアドレス及び参照しなければならないことで
ある。
In this embodiment, only 4 bits of information are required for each element of FIG. 8, such as element 70. Four bits of information are sufficient to establish the intensity level to display a particular pixel. Since most random access memories currently available on the market are 8 bit/byte memories, the alternative embodiment shown in FIG. 9 can be used to more efficiently utilize memory space and reduce cost. In an embodiment, two command strength values are stored in one byte of memory in the random access memory. This is shown in FIG. 10, which essentially corresponds to the process shown in FIG. The difference is that the circuit of FIG. 9 must address and reference the four least significant and four most significant bits of each byte of memory in random access memory.

第7図の実施例と異なり、第9図の実施例は各各がラッ
チ50.52.54の出力を受信する2つのプログラマ
ブル読取専用メモリ82.84を有している。本実施例
において、プログラマブル読取専用メモリ82は第10
図に符号86で示すピクセルの垂直スライスに対する最
下位4ビツトを受信し、プログラマブル読取専用メモリ
84は垂直スライス88により示す最上位4ビツトを受
信する。前記プロセスと同様に、各垂直スライスに対し
て中間値が計算される。プログラマブル読取専用メモリ
82の非中央出力81はラッチ90の入力及び第2のプ
ログラマブル読取専用メモリ94の入力に接続される。
Unlike the embodiment of FIG. 7, the embodiment of FIG. 9 has two programmable read-only memories 82.84, each receiving the output of a latch 50.52.54. In this embodiment, the programmable read-only memory 82 is
The four least significant bits are received for a vertical slice of pixels, indicated at 86, and the programmable read only memory 84 receives the four most significant bits, indicated by vertical slice 88. Similar to the previous process, an intermediate value is calculated for each vertical slice. Non-central output 81 of programmable read-only memory 82 is connected to an input of latch 90 and to an input of second programmable read-only memory 94 .

プログラマブル読取専用メモリ82の中央出力83はラ
ッチ92の入力に接続される。プログラマブル読取専用
メモリ84の非中央出力85はラッチ96の入力及びプ
ログラマブル読取専用メモリ98の入力へ接続されてい
る。プログラマブル読取専用メモリ84の中央出力87
はプログラマブル読取専用メモリ94の入力に接続され
ている。ラッチ92の出力はプログラマブル読取専用メ
モリ98の入力にも接続されている。これらの中間値を
使用することにより、プログラマブル読取専用メモリ9
4.98は探索テーブルや他の計算を使用してそれぞれ
ピクセルI  及びI 、 の実強度値を出力する。
A central output 83 of programmable read only memory 82 is connected to an input of latch 92. A non-central output 85 of programmable read only memory 84 is connected to an input of latch 96 and to an input of programmable read only memory 98. Central output 87 of programmable read-only memory 84
is connected to an input of programmable read-only memory 94. The output of latch 92 is also connected to the input of programmable read only memory 98. By using these intermediate values, programmable read-only memory 9
4.98 uses look-up tables and other calculations to output the actual intensity values of pixels I and I, respectively.

+、 j+、 1−1 前記したように、スターバーストプロセッサ20はメモ
リ18を走査し、ディスプレイ14内の各物理的ピクセ
ルに対する実強度値を順次計算及び指定する。
+, j+, 1-1 As noted above, starburst processor 20 scans memory 18 and sequentially calculates and assigns an actual intensity value for each physical pixel within display 14.

本発明は図示する装置及び方法の特定詳細に限定される
ものではなく、他の修正や応用も考えられる。発明の精
神及び範囲内で前記装置及び方法にある種の変更を加え
ることができる。°従って、前記説明の対象は説明用で
あってそれに制約されるものではない。
The invention is not limited to the specific details of the illustrated apparatus and method; other modifications and applications are possible. Certain modifications may be made to the apparatus and method while remaining within the spirit and scope of the invention. Accordingly, the subject matter of the above description is for illustrative purposes only and is not intended to be limiting.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を使用したビデオシステムの一般的なブ
ロック図、第2図は直線用構成のピクセル要素を有する
デジタル化ディスプレイスクリーンを示す略図、第3図
は互い違い構成のピクセル要素を有するデジタル化ディ
スプレイスクリーンを示す図、第4図はドツトフレア機
能を有するデジタル化ディスプレイ上に表示された対角
線を示す略図、第5図は9個のピクセルの近傍を示す略
図、第6図は第5図に示す9個のピクセルの選定された
物理的ピクセルに対する一つの選定された実強度値への
機能的変換を示す略図、第7図は第1図に示すスターバ
ーストプロセッサのより特定的なブロック図、第8図は
第7図の回路のランダムアクセスメモリ内の論理ピクセ
ルに対応する指令強度値の一時記憶域を示す略図、第9
図は第1図に示すスターバーストプロセッサの別の実施
例のより特定的なブロック図、第10図は第9図の実施
例のランダムアクセスメモリ内の論理ピクセルの指令強
度値の一時記憶域を表わす略図である。 参照符号の説明 10・・・入出カニニット 12・・・主プロセツサ 14・・・ディスプレイ 16・・・グラフィックエンジン 18.32・・・メモリ 20・・・スターバーストプロセッサ 22・・・カラーマツプ及びガンマ修正回路24・・・
走査変換器 26・・・ドライバ 36.38.40・・・3状態バツフア42・・・コン
トローラ/シーケンサ 44.46.48・・・ランダムアクセスメモリ50.
52,54.60,62,64,90゜92.96・・
・ラッチ 56.66.82,84,94.98・・・プログラマ
ブル読取専用メモリ
1 is a general block diagram of a video system using the present invention; FIG. 2 is a schematic diagram showing a digitizing display screen having pixel elements in a linear configuration; and FIG. 3 is a digital display screen having pixel elements in a staggered configuration. FIG. 4 is a schematic diagram showing the diagonal lines displayed on a digitizing display with dot flare function; FIG. 5 is a schematic diagram showing a nine pixel neighborhood; FIG. FIG. 7 is a more specific block diagram of the starburst processor shown in FIG. 1; 8 is a schematic diagram illustrating temporary storage of command intensity values corresponding to logical pixels in the random access memory of the circuit of FIG. 7; FIG.
FIG. 10 shows a more specific block diagram of an alternative embodiment of the starburst processor shown in FIG. 1; FIG. FIG. Explanation of reference symbols 10...Input/output crab unit 12...Main processor 14...Display 16...Graphic engine 18.32...Memory 20...Starburst processor 22...Color map and gamma correction circuit 24...
Scan converter 26...driver 36.38.40...three-state buffer 42...controller/sequencer 44.46.48...random access memory 50.
52, 54.60, 62, 64, 90°92.96...
・Latch 56, 66, 82, 84, 94, 98...Programmable read-only memory

Claims (19)

【特許請求の範囲】[Claims] (1)1組の物理的ピクセルを有するディスプレイ上に
ディスプレイされる1組の論理ピクセル形式のグラフィ
ックデータを発生する手段を有するシステムに使用する
スターバーストプロセッサにおいて、該スターバースト
プロセッサは、 1組の論理ピクセルと1対1で対応する1組の指令強度
値を与える手段と、 前記1組の物理的ピクセルと1対1で対応する1組の実
強度値を与える手段を具備し、選定された各実強度値が
前記選定された実強度値に対応する選定強度値を含む指
令強度値の所定近傍の関数であるスターバーストプロセ
ッサ。
(1) A starburst processor for use in a system having means for generating graphic data in the form of a set of logical pixels to be displayed on a display having a set of physical pixels, the starburst processor comprising: means for providing a set of commanded intensity values in a one-to-one correspondence with the logical pixels; and means for providing a set of actual intensity values in a one-to-one correspondence with the physical pixels; A starburst processor in which each actual intensity value is a function of a predetermined neighborhood of commanded intensity values including a selected intensity value corresponding to the selected actual intensity value.
(2)請求項1記載のスターバーストプロセッサにおい
て、前記各組の物理的ピクセル及び論理ピクセルが格子
状パターンを有し、前記近傍は選定論理ピクセル及び前
記選定論理ピクセルに隣接する全ての論理ピクセルを含
むスターバーストプロセッサ。
2. The starburst processor of claim 1, wherein each set of physical pixels and logical pixels has a grid pattern, and the neighborhood includes a selected logical pixel and all logical pixels adjacent to the selected logical pixel. Includes Starburst processor.
(3)請求項1記載のスターバーストプロセッサにおい
て、前記物理的ピクセル及び論理ピクセルは各々グリッ
ド状に配置されているスターバーストプロセッサ。
(3) The starburst processor according to claim 1, wherein the physical pixels and the logical pixels are each arranged in a grid.
(4)請求項3記載のスターバーストプロセッサにおい
て、前記近傍は前記物理的ピクセルセット内の選定され
た物理的ピクセルの前記選定された実強度値に対応する
前記論理ピクセルセット内の選定された論理ピクセルの
少くとも選定された指令強度値を含むスターバーストプ
ロセッサ。
4. The starburst processor of claim 3, wherein the neighborhood is a selected logical pixel in the logical pixel set corresponding to the selected actual intensity value of a selected physical pixel in the physical pixel set. A starburst processor containing at least selected command intensity values for the pixels.
(5)請求項4記載のスターバーストプロセッサにおい
て、前記近傍は前記選定された指令強度値に隣接する全
ての論理的指令強度値を含むスターバーストプロセッサ
5. The starburst processor of claim 4, wherein said neighborhood includes all logical command strength values adjacent to said selected command strength value.
(6)請求項4記載のスターバーストプロセッサにおい
て、前記近傍は前記選定された指令強度値に対角状に隣
接する全ての論理的指令強度値を含むスターバーストプ
ロセッサ。
6. The starburst processor of claim 4, wherein said neighborhood includes all logical command strength values diagonally adjacent to said selected command strength value.
(7)請求項4記載のスターバーストプロセッサにおい
て、前記近傍は前記選定された指令強度値に隣接する全
ての水平及び垂直論理的指令強度値を含むスターバース
トプロセッサ。
7. The starburst processor of claim 4, wherein said neighborhood includes all horizontal and vertical logical command strength values adjacent to said selected command strength value.
(8)請求項4記載のスターバーストプロセッサにおい
て、前記選定された実強度値には所定の複数の異なる値
の中から一つの値が割り当てられるスターバーストプロ
セッサ。
(8) The starburst processor according to claim 4, wherein the selected actual intensity value is assigned one value from among a plurality of predetermined different values.
(9)1組の物理的ピクセルを有するディスプレイ上に
ディスプレイされる1組の論理ピクセルと参照されるグ
ラフィックデータを発生する手段を有するシステムに使
用するスターバーストプロセッサにおいて、該スターバ
ーストプロセッサは、前記論理ピクセルセットと1対1
で対応する1組の指令強度値を与える手段であつて、前
記1組の指令強度値及び前記対応する論理ピクセルセッ
トは格子状に配置されて出力ポートを有する第1のメモ
リ内に記憶されている前記手段と、 各々が前記第1のメモリの前記出力ポートに接続された
入力を有する第1、第2及び第3の選定手段と、 前記第1、第2及び第3の選定手段の出力にそれぞれ接
続された第1、第2及び第3の記憶手段と、 各々が前記第1、第2及び第3の選定手段の出力にそれ
ぞれ接続された入力を有する第1、第2及び第3のラッ
チ手段と、 前記第1、第2及び第3のラッチ手段の出力に接続され
た処理手段と、 前記第1、第2及び第3の選定手段と、前記第1、第2
及び第3の記憶手段と、前記第1、第2及び第3のラッ
チと前記処理手段に接続された制御手段 を具備し、前記処理手段は前記物理的ピクセルセットと
1対1で対応する1組の実強度値を出力し、選定された
各実強度値が前記選定された実強度値に対応する選定論
理ピクセルを含む指令強度値の所定近傍の関数であるス
ターバーストプロセッサ。
(9) A starburst processor for use in a system having means for generating graphic data referenced to a set of logical pixels to be displayed on a display having a set of physical pixels, the starburst processor comprising: One-to-one with logical pixel sets
means for providing a corresponding set of commanded intensity values in a first memory, wherein the set of commanded intensity values and the corresponding logical pixel set are stored in a first memory arranged in a grid and having an output port; first, second and third selection means each having an input connected to the output port of the first memory; and outputs of the first, second and third selection means. first, second and third storage means respectively connected to said first, second and third storage means, each having an input connected to an output of said first, second and third selection means, respectively; latching means; processing means connected to outputs of the first, second and third latching means; first, second and third selecting means;
and a third storage means, and control means connected to said first, second and third latches and said processing means, said processing means having a one-to-one correspondence with said physical pixel set. A starburst processor that outputs a set of actual intensity values, each selected actual intensity value being a function of a predetermined neighborhood of commanded intensity values that includes a selected logical pixel corresponding to said selected actual intensity value.
(10)請求項9記載のスターバーストプロセッサにお
いて、前記処理手段は、 中央出力及び非中央出力を有する第1の計算手段と、 前記処理手段の前記非中央出力に接続された入力を有す
る第4のラッチ手段と前記第4のラッチ手段の出力に接
続された入力を有する第6のラッチ手段と前記第1の計
算手段の前記中央出力に接続された入力を有する第5の
ラッチ手段と、前記第1の計算手段の前記非中央出力と
、前記第5のラッチ手段の出力と前記第6のラッチ手段
の出力にそれぞれ接続された第1、第2及び第3の入力
を有する第2の計算手段を具備し、前記第2の計算手段
は前記指令強度値セットと1対1で対応する1組の実強
度値を出力するスターバーストプロセッサ。
(10) The starburst processor according to claim 9, wherein the processing means comprises: a first calculation means having a central output and a non-central output; and a fourth calculation means having an input connected to the non-central output of the processing means. a sixth latch means having an input connected to the output of the fourth latch means and a fifth latch means having an input connected to the central output of the first calculation means; a second computation having first, second and third inputs respectively connected to said non-central output of said first computation means and to said fifth latching means output and said sixth latching means output; a starburst processor, the second calculation means outputting a set of actual intensity values in one-to-one correspondence with the set of commanded intensity values.
(11)請求項10記載のスターバーストプロセッサに
おいて、前記システムはさらに前記論理ピクセルセット
と1対1で対応する1組の物理的ピクセルを有するディ
スプレイを具備し、前記システムはさらに前記実強度値
セットからの前記ディスプレイの前記物理的ピクセルを
励起する手段とを具備するスターバーストプロセッサ。
11. The starburst processor of claim 10, wherein the system further comprises a display having a set of physical pixels in one-to-one correspondence with the set of logical pixels; and means for exciting said physical pixels of said display from.
(12)請求項10記載のスターバーストプロセッサに
おいて、前記制御手段により前記第1の計算手段は前記
中央出力上に選定論理ピクセルに対応する選定指令強度
値を含む前記第1、第2及び第3の記憶手段内に記憶さ
れた指令強度値の垂直スライスに対する中間値を出力し
、且つ前記非中央出力上に前記選定指令強度値を含む前
記垂直スライスに隣接する指令強度値の2つの垂直スラ
イスに対する2つの中間値を出力するスターバーストプ
ロセッサ。
12. The starburst processor of claim 10, wherein the control means causes the first calculation means to include on the central output a selected command intensity value corresponding to the selected logical pixel. outputting an intermediate value for a vertical slice of commanded intensity values stored in the storage means of and for two vertical slices of commanded intensity values adjacent to said vertical slice containing said selected commanded intensity value on said non-centered output; A starburst processor that outputs two intermediate values.
(13)請求項10記載のスターバーストプロセッサに
おいて、前記第1及び第2の計算手段は指令強度値の前
記近傍から前記選定された実強度値を決定する複数の値
を含む探索テーブルを含んだプログラマブル読取専用メ
モリであるスターバーストプロセッサ。
(13) The starburst processor according to claim 10, wherein the first and second calculation means include a search table including a plurality of values for determining the selected actual intensity value from the vicinity of the commanded intensity value. Starburst processor is a programmable read-only memory.
(14)請求項9記載のスターバーストプロセッサにお
いて、前記各記憶手段は前記記憶手段のアドレス可能な
各位値へ2つの隣接する水平指令強度値を記憶し、 前記第1、第2及び第3のラッチ手段は各々が最下位ビ
ット出力及び最上位ビット出力を有し、前記処理手段は
前記第1、第2及び第3のラッチ手段の前記最下位ビッ
ト出力に接続された第1の計算手段と第1、第2及び第
3のラッチ手段の前記最上位ビット出力に接続された第
2の計算手段を有し、 前記第1及び第2の計算手段の各々が第3及び第4の計
算手段にそれぞれ接続された非中央出力を有し、前記第
4及び第5のラッチ手段は第3及び第4の計算手段にそ
れぞれ接続された出力を有し、 前記第1の計算手段は第6のラッチ手段に接続された中
央出力を有し、前記第6のラッチ手段は前記第4の計算
手段に接続されており、 前記第2の計算手段は前記第3の計算手段に接続された
中央出力を有し、 前記第3及び第4の計算手段は前記選定された実強度値
から選定された実強度値及び水平方向に先行する実強度
値を出力する、スターバーストプロセッサ。
14. The starburst processor of claim 9, wherein each storage means stores two adjacent horizontal command intensity values in each addressable position of the storage means; The latching means each have a least significant bit output and a most significant bit output, and the processing means has a first computing means connected to the least significant bit outputs of the first, second and third latching means. a second calculation means connected to the most significant bit outputs of the first, second and third latching means, each of the first and second calculation means being connected to the third and fourth calculation means; said fourth and fifth latching means have outputs respectively connected to third and fourth calculation means, and said first calculation means has a non-central output connected to a sixth calculation means, respectively; a central output connected to a latching means, said sixth latching means being connected to said fourth calculating means, and said second calculating means having a central output connected to said third calculating means. a starburst processor, wherein the third and fourth calculation means output a selected actual intensity value and a horizontally preceding actual intensity value from the selected actual intensity values.
(15)請求項14記載のスターバーストプロセッサに
おいて、前記制御手段は前記第1及び第2の計算手段に
接続されていて前記第1及び第2の計算手段に計算を行
わせてその中央出力上に選定された論理ピクセルに対応
する選定された指令強度値を含む前記第1、第2及び第
3の記憶手段内に記憶された指令強度値の垂直スライス
に対する中間値を出力し、且つその前記非中央出力上に
前記選定された指令強度値を含む前記垂直スライスに隣
接する指令強度値の2つの垂直スライスに対する2つの
中間値を出力する、スターバーストプロセッサ。
(15) The starburst processor according to claim 14, wherein the control means is connected to the first and second calculation means, and causes the first and second calculation means to perform calculations, and outputs a central output from the first and second calculation means. outputting an intermediate value for a vertical slice of commanded intensity values stored in said first, second and third storage means comprising a selected commanded intensity value corresponding to a selected logical pixel; A starburst processor outputting two intermediate values for two vertical slices of commanded intensity values adjacent to said vertical slice containing said selected commanded intensity value on a non-centered output.
(16)請求項14記載のスターバーストプロセッサに
おいて、前記第1及び第2の計算手段は指令強度値の前
記近傍から前記選定された実強度値を決定するための複
数個の値を含む探索テーブルを含んでいるプログラマブ
ル読取専用メモリであるスターバーストプロセッサ。
(16) The starburst processor according to claim 14, wherein the first and second calculation means include a search table including a plurality of values for determining the selected actual intensity value from the vicinity of the commanded intensity value. Starburst processor, which is a programmable read-only memory containing.
(17)1組の論理ピクセルに対応する指令強度値の形
式でメモリ内に記憶されているグラフィックデータに対
するドットフレアを与える方法において、前記論理ピク
セルはディスプレイ内の1組の物理的ピクセルと1対1
で対応しており、該方法は、 前記1組の指令強度値から一つの指令強度値を選定し、 指令強度値の少くとも近傍を一時的に記憶し、前記近傍
には少くとも前記選定された指令強度値及び前記選定さ
れた指令強度値に隣接する所定数の指令強度値が含まれ
、 前記近傍内の前記指令強度値の垂直スライスに対する複
数個の中間値を計算し、 前記中間値から、前記選定された指令強度値に対応する
、少くとも選定された実強度値を計算する、 ステップからなるドットフレア供給方法。
(17) A method for providing dot flare for graphics data stored in memory in the form of commanded intensity values corresponding to a set of logical pixels, wherein the logical pixels are in a pair with a set of physical pixels in the display. 1
The method includes selecting one command strength value from the set of command strength values, temporarily storing at least a vicinity of the command strength value, and including at least the selected command strength value in the vicinity. a predetermined number of commanded strength values adjacent to the selected commanded strength value; and calculating a plurality of intermediate values for a vertical slice of the commanded strength value within the neighborhood; , calculating at least a selected actual intensity value corresponding to the selected commanded intensity value.
(18)請求項17記載の方法において、該方法はさら
に、 指令強度値の隣接する2本の水平行を一時的に記憶し、 指令強度値の隣接する第3行の指令強度値を一時的に記
憶し、第3行の各指令強度値が記憶されると、指令強度
値の対応する垂直スライスから中間値を計算し、 現在の垂直スライス、一度遅延した垂直スライス及び二
度遅延した垂直スライスの中間値から実強度値を計算す
る、ステップを有するドットフレア供給方法。
(18) The method according to claim 17, further comprising: temporarily storing two adjacent horizontal rows of command strength values; and temporarily storing command strength values of a third adjacent row of command strength values. and once each commanded intensity value in the third row is stored, calculate the intermediate value from the corresponding vertical slice of the commanded intensity value, and calculate the current vertical slice, the once delayed vertical slice, and the twice delayed vertical slice. A dot flare supply method having steps of calculating an actual intensity value from an intermediate value of.
(19)請求項17記載の方法において、前記方法はさ
らに、前記三本の記憶された水平行のいずれが選定され
た指令強度値に対応するかを示す中央選定信号を与える
ステップを含むドットフレア供給方法。
19. The method of claim 17, further comprising the step of providing a center selection signal indicating which of the three stored horizontal rows corresponds to a selected command intensity value. Supply method.
JP1145056A 1988-06-09 1989-06-07 Star burst processor Pending JPH0237479A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US204469 1988-06-09
US07/204,469 US4952921A (en) 1988-06-09 1988-06-09 Graphic dot flare apparatus

Publications (1)

Publication Number Publication Date
JPH0237479A true JPH0237479A (en) 1990-02-07

Family

ID=22758017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1145056A Pending JPH0237479A (en) 1988-06-09 1989-06-07 Star burst processor

Country Status (3)

Country Link
US (1) US4952921A (en)
EP (1) EP0346090B1 (en)
JP (1) JPH0237479A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313132A (en) * 1991-05-20 1994-05-17 Canon Kabushiki Kaisha Elastic supporting member for a vibration driven motor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529637B1 (en) 1989-05-22 2003-03-04 Pixel Instruments Corporation Spatial scan replication circuit
US7382929B2 (en) 1989-05-22 2008-06-03 Pixel Instruments Corporation Spatial scan replication circuit
US5339092A (en) * 1989-11-06 1994-08-16 Honeywell Inc Beam former for matrix display
JP2768548B2 (en) * 1990-11-09 1998-06-25 シャープ株式会社 Panel display device
US5264838A (en) * 1991-08-29 1993-11-23 Honeywell Inc. Apparatus for generating an anti-aliased display image halo
JPH05346953A (en) * 1992-06-15 1993-12-27 Matsushita Electric Ind Co Ltd Image data processor
EP1026659A3 (en) * 1999-02-01 2002-01-30 Sharp Kabushiki Kaisha Character display apparatus, character display method, and recording medium
JP3702269B2 (en) * 2002-12-06 2005-10-05 コナミ株式会社 Image processing apparatus, computer control method, and program

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5854486A (en) * 1981-09-28 1983-03-31 Fujitsu Ltd Image displaying system having variable density processing function
JPS59141871A (en) * 1983-02-02 1984-08-14 Dainippon Screen Mfg Co Ltd Sharpness emphasizing method in picture scanning and recording mode
JPS60236580A (en) * 1984-05-10 1985-11-25 Fuji Xerox Co Ltd Picture processor
JPS61201372A (en) * 1985-03-02 1986-09-06 Toshiba Corp Image processor
JPS61223888A (en) * 1985-03-29 1986-10-04 日本放送協会 Graphic generator

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4127850A (en) * 1974-10-03 1978-11-28 Smiths Industries Limited Scanning display apparatus
US4119956A (en) * 1975-06-30 1978-10-10 Redifon Flight Simulation Limited Raster-scan display apparatus for computer-generated images
IL51719A (en) * 1976-04-08 1979-11-30 Hughes Aircraft Co Raster type display system
GB1586169A (en) * 1976-11-15 1981-03-18 Elliott Brothers London Ltd Display apparatus
US4215414A (en) * 1978-03-07 1980-07-29 Hughes Aircraft Company Pseudogaussian video output processing for digital display
US4262290A (en) * 1978-05-12 1981-04-14 Smiths Industries Limited Display systems
JPS5941222B2 (en) * 1978-08-30 1984-10-05 株式会社日立製作所 graphic display device
CA1189181A (en) * 1981-05-08 1985-06-18 Stephane Guerillot Process and device for the recreation of a brightness analog signal from a digital signal
DE3362651D1 (en) * 1982-04-16 1986-04-30 Electronique & Physique Display system with interlaced television raster scanning, and digital oscilloscope comprising such a system
ZA832830B (en) * 1982-04-30 1983-12-28 Int Computers Ltd Digital display systems
US4584572A (en) * 1982-06-11 1986-04-22 Electro-Sport, Inc. Video system
US4528693A (en) * 1982-09-30 1985-07-09 International Business Machines Corporation Apparatus and method for scaling facsimile image data
US4672369A (en) * 1983-11-07 1987-06-09 Tektronix, Inc. System and method for smoothing the lines and edges of an image on a raster-scan display
US4649378A (en) * 1983-11-18 1987-03-10 Sperry Corporation Binary character generator for interlaced CRT display
JPS6145279A (en) * 1984-08-09 1986-03-05 株式会社東芝 Smoothing circuit
CA1249376A (en) * 1985-02-01 1989-01-24 Tadashi Fukushima Parallel image processor
US4780711A (en) * 1985-04-12 1988-10-25 International Business Machines Corporation Anti-aliasing of raster images using assumed boundary lines
JPS623372A (en) * 1985-06-27 1987-01-09 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Image converter
US4808984A (en) * 1986-05-05 1989-02-28 Sony Corporation Gamma corrected anti-aliased graphic display apparatus
US4829587A (en) * 1987-03-02 1989-05-09 Digital Equipment Corporation Fast bitonal to gray scale image scaling

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5854486A (en) * 1981-09-28 1983-03-31 Fujitsu Ltd Image displaying system having variable density processing function
JPS59141871A (en) * 1983-02-02 1984-08-14 Dainippon Screen Mfg Co Ltd Sharpness emphasizing method in picture scanning and recording mode
JPS60236580A (en) * 1984-05-10 1985-11-25 Fuji Xerox Co Ltd Picture processor
JPS61201372A (en) * 1985-03-02 1986-09-06 Toshiba Corp Image processor
JPS61223888A (en) * 1985-03-29 1986-10-04 日本放送協会 Graphic generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313132A (en) * 1991-05-20 1994-05-17 Canon Kabushiki Kaisha Elastic supporting member for a vibration driven motor

Also Published As

Publication number Publication date
US4952921A (en) 1990-08-28
EP0346090B1 (en) 1995-08-30
EP0346090A3 (en) 1991-10-16
EP0346090A2 (en) 1989-12-13

Similar Documents

Publication Publication Date Title
US4490797A (en) Method and apparatus for controlling the display of a computer generated raster graphic system
JP2780193B2 (en) Dither device
JP2632844B2 (en) Color palette system
JP2632845B2 (en) Color palette system
EP0139932B1 (en) Apparatus for generating the display of a cursor
JP3359140B2 (en) Block parallel error diffusion method and apparatus
EP0166966A2 (en) Video display controller
JPH0695273B2 (en) Display control device
EP0201210B1 (en) Video display system
JPH09149334A (en) Video magnifying device
JPH04220695A (en) Gamma correcting apparatus for picture- element data in computer graphic system
US6191765B1 (en) Multi-tone display device
US5289565A (en) Methods and apparatus for CYMK-RGB RAMDAC
EP0387550A1 (en) Display control device
CA1243138A (en) High speed memory access circuit of crt display unit
US5086295A (en) Apparatus for increasing color and spatial resolutions of a raster graphics system
WO1993004461A1 (en) High speed ramdac with reconfigurable color palette
JPH0237479A (en) Star burst processor
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
US5140312A (en) Display apparatus
EP0951694A2 (en) Method and apparatus for using interpolation line buffers as pixel look up tables
JPH01189690A (en) Double screen display controller
EP0413483B1 (en) A display system
WO1989000744A1 (en) Look-up table extension method and apparatus
JPH04264617A (en) Method and apparatus for selecting data signal in graphic system