[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH023538B2 - - Google Patents

Info

Publication number
JPH023538B2
JPH023538B2 JP19894682A JP19894682A JPH023538B2 JP H023538 B2 JPH023538 B2 JP H023538B2 JP 19894682 A JP19894682 A JP 19894682A JP 19894682 A JP19894682 A JP 19894682A JP H023538 B2 JPH023538 B2 JP H023538B2
Authority
JP
Japan
Prior art keywords
film
target
flat plate
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19894682A
Other languages
Japanese (ja)
Other versions
JPS5989413A (en
Inventor
Hide Kobayashi
Kazuyuki Fujimoto
Yoshio Nakagawa
Katsuo Abe
Tsuneaki Kamei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19894682A priority Critical patent/JPS5989413A/en
Publication of JPS5989413A publication Critical patent/JPS5989413A/en
Publication of JPH023538B2 publication Critical patent/JPH023538B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は成膜対象基板上に合成膜、例えばSi合
金膜をスパツタリングにより形成し、半導体装置
を製造する方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a method for manufacturing a semiconductor device by forming a synthetic film, for example, a Si alloy film, on a substrate to be film-formed by sputtering.

〔従来技術〕[Prior art]

第1図は代表的なMOSトランジスタの断面構
造を示したものである。ゲート酸化膜上のゲート
配線体は多結晶シリコン72を用いている。
MOSトランジスタを高速化するためにゲート配
線部の抵抗を減少させ、MOSトランジスタの動
作速度を向上させる必要がある。
FIG. 1 shows the cross-sectional structure of a typical MOS transistor. Polycrystalline silicon 72 is used for the gate wiring body on the gate oxide film.
In order to increase the speed of MOS transistors, it is necessary to reduce the resistance of the gate wiring section and improve the operating speed of MOS transistors.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記従来技術の問題点に鑑み
スパツタリングによつて試料基板表面上に良質の
高融点金属と、シリコンとの合成膜のICの配線
パターンを形成するICの配線パターン形成方法
を提供するにある。
In view of the above-mentioned problems of the prior art, an object of the present invention is to provide a method for forming an IC wiring pattern in which a synthetic film of a high-quality high-melting point metal and silicon is formed on the surface of a sample substrate by sputtering. It is on offer.

〔発明の概要〕[Summary of the invention]

本発明は、上記目的を達成するために、異なつ
た種類の材料を配設したターゲツト平板を準備
し、プレーナマグネトロンスパツタリング電極を
用いて上記ターゲツト平板上にプラズマを発生さ
せ、この発生されたプラズマの位置を磁気的に移
動させて成膜対象基板上に所定の組成比でもつて
合成膜を形成することを特徴とするものである。
特に高融点金属を含む所定の組成をもつた合金タ
ーゲツトを準備することが困難であることに着目
してスパツタ電極構造体のターゲツト平板部分を
2種(例えば高融点金属Mo、Ta、Wo、Si、
Cr、Nb、V、Zr、Tc、Ru、Rh、Bf、Ir、Os、
Reと他の金属Si、)またはそれ以上の物質領域を
別々に設け、スパツタリングにより合成膜(例え
ばMo+Si、Ta+Si、Zr+Si、Cr+Si、Wo+Si、
Pt+Si、Pd+Si、Rh+Si、Ir+Si)を形成する
ようにした。
In order to achieve the above object, the present invention prepares a target flat plate disposed with different types of materials, generates plasma on the target flat plate using a planar magnetron sputtering electrode, and generates a plasma on the target flat plate using a planar magnetron sputtering electrode. This method is characterized in that a composite film is formed with a predetermined composition ratio on a substrate to be film-formed by magnetically moving the position of plasma.
In particular, focusing on the difficulty of preparing an alloy target with a predetermined composition containing a high melting point metal, two types of target flat plate portions of the sputter electrode structure (for example, high melting point metals Mo, Ta, Wo, and Si) were prepared. ,
Cr, Nb, V, Zr, Tc, Ru, Rh, Bf, Ir, Os,
Separately prepare material regions of Re and other metals (Si, Si, etc.) or more, and use sputtering to create synthetic films (e.g., Mo+Si, Ta+Si, Zr+Si, Cr+Si, Wo+Si,
Pt+Si, Pd+Si, Rh+Si, Ir+Si).

また、本発明の要点とするところは、磁力線が
一つの磁力線源から発生した場合には、その性質
として交鎖することがなく、磁力線相互に
Maxwell応力なる引力ないし斤力が作用するこ
とに鑑み、複数の磁極を有する一つの磁力線源を
構成し、その一部の磁極に発生する磁力線を制御
して他の残りの磁極に発する磁力線分布の立つ位
置を移動させることにより、プラズマの立つ位置
を移動させ、ターゲツト平板として被スパツタ物
質として2種以上の異つた物質領域を設け、プレ
ーナマグネトロンスパツタによつて任意の組成を
もつた合成膜を形成し、以つて、半導体装置を製
造できるようにしたものである。ところでMOS
型半導体メモリにおいてpolySi層のみでは高い配
線抵抗となり、動作速度を十分高くすることは出
来なかつた。そこでこのpolySi層に低抵抗である
Al層を形成することが考えられるが不純物拡散
の工程で1000℃付近で熱処理する必要があり、こ
れによつてAl層が溶かいしてしまうという問題
点があつた。そこでpolySi層の上に高融点金属の
シリサイド層を形成できれば、ゲート部の配線抵
抗を低下させ、動作速度を大巾に改善された
MOS型半導体メモリを得ることができる。一方
高融点金属又は耐火金属は当然のことながら高い
融点を有するために精練がむずかしく、高融点金
属シリサイド(シリコンとの金属間化合物)の純
度のよいもの、例えば半導体装置で通常要求され
る99.999%の純度のもつものは実用的なターゲツ
ト材として製造することは困難であり、高融点金
属シリサイドを使用するMOS半導体記憶装置の
ゲート配線工程では、プロセス上、大きなあい路
になつていた。
In addition, the main point of the present invention is that when magnetic lines of force are generated from a single source of magnetic lines of force, they do not intersect with each other due to their nature;
Considering that the Maxwell stress, which is an attractive force or a force, acts, a single magnetic field line source with multiple magnetic poles is constructed, and the magnetic field lines generated at some of the magnetic poles are controlled to control the magnetic field line distribution emitted to the remaining magnetic poles. By moving the standing position, the position of the plasma is moved, and two or more different material regions are provided as the target plate to be sputtered, and a composite film with an arbitrary composition can be formed by planar magnetron sputtering. It is possible to form a semiconductor device and manufacture a semiconductor device. By the way, MOS
In semiconductor memory, the polySi layer alone results in high wiring resistance, making it impossible to increase the operating speed sufficiently. Therefore, this polySi layer has low resistance.
It is possible to form an Al layer, but the process of impurity diffusion requires heat treatment at around 1000°C, which poses the problem of melting the Al layer. Therefore, if we could form a silicide layer of high-melting point metal on top of the polySi layer, we could reduce the wiring resistance in the gate area and greatly improve the operating speed.
A MOS type semiconductor memory can be obtained. On the other hand, high melting point metals or refractory metals naturally have a high melting point and are therefore difficult to refine, and high melting point metal silicides (intermetallic compounds with silicon) have a high purity, such as 99.999%, which is normally required for semiconductor devices. It is difficult to manufacture a material with such purity as a practical target material, and it has become a major process hurdle in the gate wiring process of MOS semiconductor memory devices that use high-melting point metal silicide.

またMoSi2の合金ターゲツトについていえば、
真空溶解による精練が困難なために、ホツトプレ
ス法(高温下で粒子を圧縮成形する方法)で製作
するが、その際にMoSi2粒子間の接合を促進する
ためにバインダ材を使用するので、純度を低下さ
せる問題があつた。しかし本発明によればこれら
の問題点をも解決することができ、動作速度が大
巾に改善されたMOS型ICメモリを得ることが出
来た。
And speaking of MoSi 2 alloy targets,
Since scouring by vacuum melting is difficult, it is manufactured using the hot press method (a method in which particles are compression molded under high temperature), but since a binder material is used to promote bonding between two MoSi particles, purity can be improved. There was a problem that lowered the However, according to the present invention, these problems can be solved, and a MOS type IC memory with greatly improved operating speed can be obtained.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を実施例によつて詳細に説明す
る。
Hereinafter, the present invention will be explained in detail with reference to Examples.

第3図は従来のプレーナマグネトロン方式スパ
ツタリング装置を用いて本発明の原理の一部を説
明するための概念説明断面図である。複数の材料
21a,21bを配列したターゲツト材料平板
(以下ターゲツト平板という。)21の裏面にヨー
ク22により磁気結合されたリング状磁極23
と、そのリング状磁極23の中心部に円柱状磁極
24とが、磁気回路を構成して配置されている。
これらの磁極23,24によつてターゲツト平板
21の表面側の空間に磁力線の分布、換言すれば
円環体(Torus)の高さ方向に垂直な平面で半截
し、その半截面がターゲツト平板21の表面に平
行におかれた半円環状磁界分布、通称トンネル状
磁界分布25が発生する。このトンネル状磁界分
布25によつて、その内部に上記環状プラズマ状
イオン30が高濃度に閉じ込められる。このプラ
ズマ状イオンは、さらに陽極26とターゲツト平
板21の裏面に設置された陰極27間に高電圧源
Vsにより印加された高電圧により発生している
ターゲツト平板21の表面にほぼ垂直な電界(図
示せず)によつて加速され、ターゲツト平板21
の表面に衝突し、その結果、ターゲツト平板21
の表面から順次、その原子又は粒子がはじき出さ
れ、侵食領域28が形成される。この侵食領域2
8は、以下の説明から推定されるように、スパツ
タリング工程の時間経過に判つて侵食度が進む
が、この侵食は通常第3図に示す構成のターゲツ
ト平板構造体では、ターゲツト平板21の特定の
領域に限定されて進行する。前記侵食領域は、磁
力線がターゲツト平板に平行になる点あるいは領
域に対応して発生する。なお、説明が遅れたが、
図において29は絶縁板、31はターゲツト平板
21を冷却する媒質(例えば水)の導入出管であ
る。32はシールするOリングである。33は陽
極26と陰極27とを電気的に絶縁する絶縁ブツ
シユである。
FIG. 3 is a conceptual cross-sectional view for explaining part of the principle of the present invention using a conventional planar magnetron type sputtering apparatus. A ring-shaped magnetic pole 23 is magnetically coupled by a yoke 22 to the back surface of a target material flat plate (hereinafter referred to as a target flat plate) 21 in which a plurality of materials 21a and 21b are arranged.
A cylindrical magnetic pole 24 is arranged at the center of the ring-shaped magnetic pole 23 to form a magnetic circuit.
These magnetic poles 23 and 24 create a distribution of magnetic lines of force in the space on the surface side of the target flat plate 21, in other words, a half-cut plane is formed perpendicular to the height direction of the torus, and the half-cut surface becomes the target flat plate 21. A semicircular annular magnetic field distribution parallel to the surface of the magnetic field, commonly known as a tunnel magnetic field distribution 25, is generated. Due to this tunnel-like magnetic field distribution 25, the annular plasma-like ions 30 are confined therein at a high concentration. These plasma ions are further transferred to a high voltage source between the anode 26 and the cathode 27 installed on the back surface of the target flat plate 21.
The target flat plate 21 is accelerated by an electric field (not shown) that is almost perpendicular to the surface of the target flat plate 21, which is generated by the high voltage applied by Vs.
as a result, the target plate 21
The atoms or particles are successively ejected from the surface of the eroded region 28. This erosion area 2
8, as estimated from the following explanation, the degree of erosion progresses as time passes in the sputtering process, but this erosion usually occurs in a specific part of the target flat plate 21 in the target flat plate structure having the configuration shown in FIG. Proceed in a limited area. The erosion region occurs corresponding to a point or region where the magnetic field lines become parallel to the target plate. Although the explanation was delayed,
In the figure, 29 is an insulating plate, and 31 is an inlet/outlet pipe for a medium (for example, water) for cooling the target flat plate 21. 32 is an O-ring for sealing. 33 is an insulating bushing that electrically insulates the anode 26 and the cathode 27.

次に本発明に係るスパツタ電極構造体について
説明する。物質Aからなるターゲツト21A及び
物質Bからなるターゲツト21Bによつて構成さ
れるターゲツト平板21の2つの物質にまたがつ
てプラズマ31aが発生するよう磁力線25が発
生するよう磁極23,24を設ける。基板10に
は、このためターゲツト平板21のエロージヨン
部28aより物質A、Bからなる合成薄膜、例え
ば合金薄膜が成膜される。
Next, the sputter electrode structure according to the present invention will be explained. Magnetic poles 23 and 24 are provided so that lines of magnetic force 25 are generated so that plasma 31a is generated across the two substances of target flat plate 21, which is composed of target 21A made of substance A and target 21B made of substance B. For this purpose, a synthetic thin film made of substances A and B, such as an alloy thin film, is formed on the substrate 10 from the erosion part 28a of the target flat plate 21.

第4図は、本発明に係わるスパツタ電極構造体
の一実施例を示した概略断面を示したものであ
る。該スパツタ電極の主たる構成要素としては、
円形ターゲツト平板21aと、環状ターゲツト平
板21b,21cとから構成されているターゲツ
ト平板21と、このターゲツト平板21が適当な
ろう付手段で固定されており、陰極として働く銅
製のバツキングプレート35と、ターゲツト平板
21と平行に静止対向で置かれている成膜対象基
板10と、この成膜対象基板10とターゲツト平
板21との間の中空々間にプレーナマグネトロン
スパツタ電極として適当な強度を発生させる磁極
36,37,38と、これらの磁極36,37,
38を励磁するための励磁コイルである内側励磁
コイル39,外側励磁コイル40と、これらのコ
イル39,40と磁極36,37,38とでもつ
て一つの磁束発生源として構成されるヨーク41
と、内外励磁コイルの配線用端子42、外側励磁
用コイル配線用端子43と、真空槽44に該スパ
ツタ電極を絶縁してとりつけるための絶縁部材4
5と、真空シール用Oリング46と、ターゲツト
平板21に電界を印加するためのバツキングプレ
ート35と電気的に導通している電極ボデイ36
からの配線用引き出し端子37と、ターゲツト平
板21の前面以外で発生する不必要な放電を防止
するとともに該スパツタ電極の陽極として働く接
地された陽極38′とがある。
FIG. 4 is a schematic cross-sectional view showing one embodiment of a sputter electrode structure according to the present invention. The main components of the sputter electrode are:
A target flat plate 21 composed of a circular target flat plate 21a and annular target flat plates 21b and 21c, a copper backing plate 35 to which the target flat plate 21 is fixed by suitable brazing means and serves as a cathode, A substrate 10 to be film-formed is placed stationary in parallel with a target flat plate 21, and an appropriate strength is generated as a planar magnetron sputter electrode in the hollow space between the substrate 10 to be film-formed and the target flat plate 21. The magnetic poles 36, 37, 38 and these magnetic poles 36, 37,
The yoke 41 is configured with an inner excitation coil 39, an outer excitation coil 40, which are excitation coils for exciting the yoke 38, and these coils 39, 40 and magnetic poles 36, 37, 38 as one magnetic flux generation source.
, terminals 42 for wiring the inner and outer excitation coils, terminals 43 for wiring the outer excitation coils, and an insulating member 4 for insulating and attaching the sputter electrode to the vacuum chamber 44.
5, an O-ring 46 for vacuum sealing, and an electrode body 36 electrically connected to a backing plate 35 for applying an electric field to the target flat plate 21.
There are a lead terminal 37 for wiring from the target plate 21, and a grounded anode 38' which prevents unnecessary discharge from occurring outside the front surface of the target flat plate 21 and which serves as an anode for the sputter electrode.

ターゲツト平板21は前にも述べたように、円
板状の第1の部材21aと、21aを囲る環状の
第2のターゲツト部材21bと、21bを更にと
り囲む環状の第3のターゲツト部材21cから構
成されている。本実施例では、第1のターゲツト
部材21aをSiとし、第2のターゲツト部材21
bを環状のCrとし、第3のターゲツト部材21
cを円環状のSiとした。これらの3つのターゲツ
ト部材は、同心円状に配置されている。
As mentioned above, the target flat plate 21 includes a disk-shaped first member 21a, an annular second target member 21b surrounding 21a, and an annular third target member 21c further surrounding 21b. It consists of In this embodiment, the first target member 21a is made of Si, and the second target member 21a is made of Si.
b is an annular Cr, and the third target member 21
c is annular Si. These three target members are arranged concentrically.

第4図に示す実施例では、ターゲツト平板21
は円形であるが、これは本実施例で用いた成膜対
象となる基板が円形であるためで、矩形の基板を
用いる時には矩形のターゲツト平板を用いる時に
は矩形のターゲツト平板を用意することが適当で
あろう。即ち本実施例で述べる円形の電極構造体
電極部は一実施例であり、矩形等の電極部の形に
ついても本発明から外れるものではない。
In the embodiment shown in FIG.
is circular, but this is because the substrate to be film-formed used in this example is circular. When using a rectangular substrate, it is appropriate to prepare a rectangular target flat plate. Will. That is, the circular electrode part of the electrode structure described in this embodiment is one example, and the shape of the electrode part, such as a rectangle, does not depart from the scope of the present invention.

またバツキングプレート35の裏側に水等の冷
媒を通す流路(図示せず)が形成され、この流路
に外部から磁界発生用ヨーク41等を介して上記
冷媒を供給、排出するパイプ31が設けられ、タ
ーゲツト平板21を冷却するように構成してい
る。
Further, a flow path (not shown) for passing a refrigerant such as water is formed on the back side of the backing plate 35, and a pipe 31 for supplying and discharging the refrigerant from the outside via a magnetic field generating yoke 41 etc. is formed in this flow path. The target flat plate 21 is cooled.

第5図は、本電極構造体の励磁用電源の概略構
成を示したものである。該励磁電源部の主たる構
成要素としては、内側電磁石コイル39、外側電
磁石コイル40を全く別に制御するために、電流
供給回路が、2つ組み込まれている。該励磁電源
部、該内側および外側電磁石コイル39,40に
印加する電流を全く任意に、すなわち、時間的に
変化さぬ一定電流または一定の周期をもつた矩形
波形、三角波状、交流波形等の電流波形に設定す
ることができるようにマイクロプロセツサ51と
メモリ52を用いており、キーボード53、また
は適当な外部記憶装置50(例えば、磁気テー
プ、磁気デイスク)から所定の電流波形に関する
情報を与え、マイクロプロセツサ51の出力をデ
ジタル−アナログ信号変換器54a,54b(D
−Aコンバータ)に加え、これを更に電流増幅器
55a,55bにて該内、外側電磁石コイル3
9,40を励磁できるだけの所定の強度にまで増
幅する。
FIG. 5 shows a schematic configuration of the excitation power source for this electrode structure. As a main component of the excitation power supply section, two current supply circuits are incorporated in order to control the inner electromagnetic coil 39 and the outer electromagnetic coil 40 completely separately. The current applied to the excitation power supply section and the inner and outer electromagnetic coils 39 and 40 can be applied completely arbitrarily, that is, a constant current that does not change over time, a rectangular waveform with a constant period, a triangular waveform, an AC waveform, etc. A microprocessor 51 and memory 52 are used so that the current waveform can be set, and information regarding the predetermined current waveform can be provided from a keyboard 53 or a suitable external storage device 50 (eg, magnetic tape, magnetic disk). , the output of the microprocessor 51 is sent to digital-to-analog signal converters 54a, 54b (D
-A converter), this is further connected to the inner and outer electromagnetic coils 3 by current amplifiers 55a and 55b.
9 and 40 to a predetermined intensity sufficient to excite the magnets.

第5図の該励磁電源部は、制御対象としては、
該内、外側電磁石コイル39,40を扱うので、
定電流特性をもつ電源であり、また出力電流検出
部56a,56bにより、出力電流すなわち該各
電磁石電流値を検出し、これをD/A変換器54
a,54bより与えられる所定の電流値と比較
し、補正を行うために、電流増幅器55a,55
bに情報を帰還する手段をもつている。
The excitation power supply unit shown in FIG. 5 has the following objects to be controlled:
Since we are dealing with the inner and outer electromagnetic coils 39 and 40,
It is a power source with constant current characteristics, and the output current detecting sections 56a and 56b detect the output current, that is, the current value of each electromagnet, and this is sent to the D/A converter 54.
Current amplifiers 55a and 55
It has a means of returning information to b.

スパツタリングを行わせしめる放電電力を供給
するための高圧電源すなわちスパツタ電源には従
来からよく知られているように0〜800V程度の
出力電圧と0〜15A程度の出力電流をもつものを
用いた。またよく知られているように、グロー放
電へ投入する電力を制御するために、この高圧電
源は定電流出力特性をもつものである。
As the high-voltage power supply for supplying discharge power for sputtering, that is, the sputtering power supply, a power supply having an output voltage of about 0 to 800 V and an output current of about 0 to 15 A, as is well known in the past, was used. Furthermore, as is well known, this high voltage power supply has constant current output characteristics in order to control the power input to the glow discharge.

前述したとおり、ターゲツト平板上でスパツタ
リングの起る侵食領域はプラズマリングの発生す
る場所のほぼ直下に位置する。またプラズマリン
グの発生は、通常のプレーナマグネトロンで用い
る1〜10mtorr内外のスパツタ圧力に於てはター
ゲツト平板の第1の主面上の中空空間の、ターゲ
ツト平板の第1の主面から10〜20mm程度の距離に
おける磁界ベクトルがターゲツト平板の第1の主
面に平行となる領域に集束され、起こる。
As mentioned above, the eroded region where sputtering occurs on the target plate is located almost directly below the location where the plasma ring is generated. In addition, at sputtering pressures of 1 to 10 mtorr used in ordinary planar magnetrons, the plasma ring is generated in a hollow space above the first main surface of the target flat plate by 10 to 20 mm from the first main surface of the target flat plate. This occurs when a magnetic field vector at a distance of about 100 psi is focused into a region parallel to the first major surface of the target plate.

したがつて、ターゲツト平板上の侵食領域の発
生位置を知るにはターゲツト平板の第1の主面側
の中空空間に於ける磁束分布を知ることが有力な
手段となる。
Therefore, in order to know the location where the erosion region occurs on the target flat plate, it is effective to know the magnetic flux distribution in the hollow space on the first main surface side of the target flat plate.

したがつて、本実施例によるスパツタ電極構造
体による成膜膜厚分布等の諸特性を求める実験を
行うまえにターゲツト平板21の第1の主面上の
中空空間に於ける磁束分布を測定した。磁束分布
の測定には、ガウスメータを用いた。
Therefore, before conducting experiments to determine various characteristics such as the film thickness distribution of the sputtered electrode structure of this example, the magnetic flux distribution in the hollow space on the first main surface of the target flat plate 21 was measured. . A Gauss meter was used to measure the magnetic flux distribution.

第6図及び第7図は本実施例であるスパツタ電
極構造体のターゲツト平板21の第1の主面21
の第1の主面上の磁束分布を擬似的に求めるため
に、第5図の本実施例とほぼ同一の大きさのヨー
ク材を製作し、実測した一例である。第4図の実
施例と、この擬似的に製作したヨークとのちがい
は、第5図の内、外側電磁石コイル39,40を
埋め込んでいる溝が浅いことである。
6 and 7 show the first main surface 21 of the target flat plate 21 of the sputter electrode structure of this embodiment.
This is an example in which a yoke material having approximately the same size as that of the present example shown in FIG. 5 was manufactured and actually measured in order to simulate the magnetic flux distribution on the first principal surface of the magnetic flux distribution. The difference between the embodiment shown in FIG. 4 and this artificially manufactured yoke is that the grooves in which the outer electromagnetic coils 39 and 40 are embedded are shallower in FIG.

第6図、及び第7図の縦軸は、該磁極端36,
37,38上の高さ(mm)、横軸は第4図に示し
たスパツタ電極構造体スパツタ電極部の中心軸、
即ち該磁極端36の中心軸から、外向き半径方向
への距離(mm)である。第6図では、内側電磁石
コイル39と外側電磁石コイル40の起磁力はそ
れぞれ40:1になるようにした。第7図では内側
電磁石コイル39と、外側電磁石コイル40の起
磁力は1.5:1となるようにした。第6図及び第
7図では、内側コイル39と外側コイル40に流
す電流の向きは、互いに逆向きにした。
The vertical axes in FIGS. 6 and 7 represent the magnetic pole tips 36,
The height (mm) above 37 and 38, the horizontal axis is the central axis of the sputter electrode part of the sputter electrode structure shown in Fig. 4,
That is, it is the distance (mm) from the central axis of the magnetic pole tip 36 in the outward radial direction. In FIG. 6, the magnetomotive forces of the inner electromagnetic coil 39 and the outer electromagnetic coil 40 are set to be 40:1, respectively. In FIG. 7, the magnetomotive force of the inner electromagnetic coil 39 and the outer electromagnetic coil 40 is set to be 1.5:1. In FIGS. 6 and 7, the directions of the currents flowing through the inner coil 39 and the outer coil 40 are opposite to each other.

前述したように、磁界ベクトルがターゲツト平
板12の第1の主面と平行となる領域にプラズマ
リングが発生するので、第6図及び第7図中それ
ぞれ48,49で示された領域にプラズマリング
が発生する。
As mentioned above, since a plasma ring is generated in the region where the magnetic field vector is parallel to the first main surface of the target flat plate 12, the plasma ring is generated in the regions indicated by 48 and 49 in FIGS. 6 and 7, respectively. occurs.

したがつて、第6図及び第7図から明らかなよ
うに、該内、外側磁石コイル49,50に付勢す
る起磁力を変化させることにより、プラズマリン
グの発生場所を移動させることができる。
Therefore, as is clear from FIGS. 6 and 7, by changing the magnetomotive force that urges the inner and outer magnet coils 49 and 50, the location where the plasma ring is generated can be moved.

第6図及び第7図に示した例では、該内側電磁
石コイル39の起磁力を一定とし、該外側電磁石
コイル40の起磁力を内側電磁石コイル39の起
磁力の1/40から1/1.5に変化させたが、逆に該外
側電磁石コイル40に与える起磁力を一定とし
て、該内側電磁石コイル39に与える起磁力を変
化させても、第6図及び第7図と同様に磁界ベク
トルが該ターゲツト平板12に対して平行となる
領域を移動させることができる。
In the example shown in FIGS. 6 and 7, the magnetomotive force of the inner electromagnetic coil 39 is constant, and the magnetomotive force of the outer electromagnetic coil 40 is reduced from 1/40 to 1/1.5 of the magnetomotive force of the inner electromagnetic coil 39. However, even if the magnetomotive force applied to the outer electromagnetic coil 40 is kept constant and the magnetomotive force applied to the inner electromagnetic coil 39 is changed, the magnetic field vector will not change to the target as in FIGS. 6 and 7. A region parallel to the flat plate 12 can be moved.

本実施例の説明を始める前に、第4図に示した
電極構造体と、第5図の駆動電源系による成膜対
象基板10上への基本的な成膜膜厚分布特性につ
いて述べる。この場合、まずターゲツト平板21
は、前述した如く、3重環状構造ではなく、単に
一つの材料でできている場合から説明を始める。
Before starting the description of this embodiment, the basic film thickness distribution characteristics of the film formed on the substrate 10 to be formed by the electrode structure shown in FIG. 4 and the drive power system shown in FIG. 5 will be described. In this case, first the target flat plate 21
As mentioned above, the explanation will start from the case where the structure is not a triple ring structure but is simply made of one material.

第8図はターゲツト平板上に発生する円環状浸
食領域28の直径Dに対して、ターゲツト平板2
1の第1主面上から85mmの距離にターゲツト平板
の第1の主面と平行におかれた成膜対象基板10
上の成膜膜厚分布特性がいかに変化するかを計算
で求めた例であり、本発明の第1の基本的な技術
思想を説明するものである。縦軸には成膜対象基
板の中心での成膜膜厚を100%とした膜厚を示し、
横軸には該成膜対象基板上、該成膜対象基板中心
からの外向き半径方向の距離(mm)を示した。
FIG. 8 shows the diameter D of the annular erosion area 28 generated on the target plate 2.
The substrate 10 to be film-formed is placed parallel to the first main surface of the target flat plate at a distance of 85 mm from the first main surface of the target flat plate.
This is an example of calculating how the above film thickness distribution characteristics change, and explains the first basic technical idea of the present invention. The vertical axis shows the film thickness, taking the film thickness at the center of the substrate to be film-formed as 100%.
The horizontal axis represents the distance (mm) in the outward radial direction from the center of the substrate on which the film is to be formed.

第8図で明らかなように、該円環状の浸食領域
28aの直径Dが大であると、該成膜対象基板
上、半径100mm程度のところに成膜膜厚分布とし
て肩をもつ云わば、双峰の形をした成膜膜厚分布
特性を得る。逆にD=125φmm以下では、この成
膜膜厚分布特性上の肩は消失し、該成膜対象基板
上の中心に山をもつ、云わば単峰の成膜膜厚分布
特性を得る。
As is clear from FIG. 8, when the diameter D of the annular eroded region 28a is large, the film thickness distribution has a shoulder at a radius of about 100 mm on the substrate to be formed. A bimodal film thickness distribution characteristic is obtained. On the other hand, when D=125φmm or less, this shoulder in the film thickness distribution characteristic disappears, and a so-called unimodal film thickness distribution characteristic with a peak at the center on the substrate to be formed is obtained.

以上の議論は、円環状浸食領域28aの直径D
について述べたが前にも述べたようにプラズマリ
ングのほぼ直下にこの侵食領域が発生することか
ら円環状侵食領域の直径をそのままプラズマリン
グの直径と考えて差しつかえない。したがつて第
6図及び第7図に示した磁界分布特性の制御性に
より、プラズマリングの直径を変化させ、第8図
に示す如く、様々な成膜膜厚分布特性を任意に得
ることができると予想できる。
The above discussion is based on the diameter D of the annular erosion region 28a.
As mentioned above, since this eroded region occurs almost directly under the plasma ring, it is safe to consider the diameter of the annular eroded region as the diameter of the plasma ring. Therefore, by controlling the magnetic field distribution characteristics shown in FIGS. 6 and 7, it is possible to arbitrarily obtain various film thickness distribution characteristics by changing the diameter of the plasma ring, as shown in FIG. I can predict that it will be possible.

第9図に示した曲線61は例えば第4図に示し
た内側電磁石コイル39の電流と外側電磁石コイ
ル40の電流をお互いに逆極性に通じ、且電磁石
の起磁力を外側電磁石コイル40、内側電磁石コ
イル30との起磁力の比を1:40とした時に得ら
れると予想される成膜膜厚分布特性の概念図であ
り、また第9図に示した曲線62は例えば内側電
磁石コイル39と外側電磁石コイル40との起磁
力の比を1.5:1としてプラズマリングの径を小
さくした時に得られる成膜膜厚分布特性の概念図
である。
A curve 61 shown in FIG. 9, for example, allows the current of the inner electromagnetic coil 39 and the current of the outer electromagnetic coil 40 shown in FIG. This is a conceptual diagram of the film thickness distribution characteristic expected to be obtained when the magnetomotive force ratio with the coil 30 is 1:40, and the curve 62 shown in FIG. FIG. 3 is a conceptual diagram of the film thickness distribution characteristics obtained when the diameter of the plasma ring is reduced by setting the ratio of magnetomotive force to the electromagnetic coil 40 to 1.5:1.

1つの成膜対象基板への成膜工程中に、該内外
側電磁石の起磁力を変化させ、第9図に示す6
1,62の如き成膜膜厚分布を与える操作を適当
に行えば、結局は該成膜対象基板上では曲線61
と曲線62がたし合わされた合成膜厚分布とし
て、第9図に示す曲線63の如き、該成膜対象基
板上の広い範囲にわたつて、均一な成膜膜厚を得
ることができる。
During the film formation process on one substrate to be filmed, the magnetomotive force of the inner and outer electromagnets is changed, and the magnetomotive force is changed to 6 as shown in FIG.
If the operation to give a film thickness distribution such as 1 and 62 is performed appropriately, the curve 61 will be formed on the substrate to be film-formed.
As a composite film thickness distribution obtained by adding the curve 62 and the curve 62, it is possible to obtain a uniform film thickness over a wide range on the substrate to be film-formed, as shown by the curve 63 shown in FIG.

第10図、第11図、第12図、第13図は、
本実施例の基本特性、即ちターゲツト平板が一種
の材料で構成されている場合の成膜量の成膜対象
基板10上の成膜分布を示したものである。
Figures 10, 11, 12, and 13 are
This figure shows the basic characteristics of this embodiment, that is, the distribution of the amount of film deposited on the substrate 10 to be deposited when the target flat plate is made of one type of material.

第10図乃至第13図は、いづれもターゲツト
平板21の第1の主面と、成膜対象基板10との
距離を73mmとした時の実際の成膜量分布であり、
ターゲツト材料としてはAl−2%Si(純度99.999
%)を用い、スパツタガスとしてAr(純度99.999
%)5.4mTorrの条件で得たものである。
10 to 13 each show the actual film deposition amount distribution when the distance between the first main surface of the target flat plate 21 and the film deposition target substrate 10 is 73 mm,
The target material is Al-2%Si (purity 99.999
%) and Ar (purity 99.999
%) Obtained under conditions of 5.4 mTorr.

励磁コイル39,40の励磁条件は、外側励磁
コイル電流=0とし、ターゲツト平板21の第1
の主面上15mmに約200Gaussの磁束密度が得られ
るように、内側励磁コイル電流を印加し、その後
外側励磁コイルに、内側励磁コイルとは逆極性に
実験条件にしたがつて所定の電流を印加した。
The excitation conditions for the excitation coils 39 and 40 are that the outer excitation coil current = 0, and the first
A current is applied to the inner excitation coil so that a magnetic flux density of approximately 200 Gauss is obtained 15 mm above the main surface of the coil, and then a predetermined current is applied to the outer excitation coil with the opposite polarity to the inner excitation coil according to the experimental conditions. did.

第10図はプラズマリングの直径が約94mmとな
るように、外側励磁コイルに電流を印加した時に
得られた成膜量分布である。プラズマリングの半
径は、成膜実験後のエロージエン領域28aを表
面あらさ計により求め、定めた。
FIG. 10 shows the film deposition amount distribution obtained when a current was applied to the outer excitation coil so that the diameter of the plasma ring was approximately 94 mm. The radius of the plasma ring was determined by determining the erosion area 28a after the film forming experiment using a surface roughness meter.

第11図は、同様にプラズマリング直径が150
mmのとき得られた成膜量分布特性である。
Figure 11 shows that the plasma ring diameter is 150 mm.
This is the film-forming amount distribution characteristic obtained when mm.

第12図は、同様にプラズマリング直径122mm
のときに得られた成膜量分布特性である。
Figure 12 shows a plasma ring with a diameter of 122 mm.
This is the film deposition amount distribution characteristic obtained when .

第10図〜第12図からわかるようにターゲツ
ト基板距離が73mmの場合、プラズマリング直径が
122mm程度であると、最も広い範囲に平坦な成膜
が行えることがわかる。
As can be seen from Figures 10 to 12, when the target substrate distance is 73 mm, the plasma ring diameter is
It can be seen that when the thickness is about 122 mm, a flat film can be formed over the widest range.

第13図はプラズマリング直径が94mmである時
間を、8秒間とし、次にプラズマリング直径が
150mmであるときを11秒間として、このサイクル
を5回くりかえし、約1μmの成膜を行つた時の
成膜量分布特性である。プラズマリング直径が
122mmであるときの第12図の特性にほぼ近い成
膜分布特性を有す。即ちプラズマリング122mmの
成膜量分布特性とほぼ同様のものを、プラズマリ
ング直径94mmと150mmにおいて得られる成膜分夫
特性を合成することにより、模擬的に得ることが
云える。
Figure 13 shows that the plasma ring diameter is 94 mm for 8 seconds, then the plasma ring diameter is 94 mm.
This cycle is repeated 5 times to form a film of approximately 1 μm, with a time of 150 mm being 11 seconds. Plasma ring diameter
It has film formation distribution characteristics that are almost similar to the characteristics shown in FIG. 12 when the thickness is 122 mm. That is, it can be said that almost the same film-forming amount distribution characteristic for a plasma ring of 122 mm can be obtained in a simulated manner by combining the film-forming fractional characteristics obtained for plasma rings with diameters of 94 mm and 150 mm.

ここで第4図に示した3重環状ターゲツトの場
合について説明を進める。第14図は同記3重環
状ターゲツトと、プラズマリング直径が94mmと、
150mmのときのお互いの位置関係を模式的に示し
たものである。同図中に示したようにプラズマリ
ング30a′,30a″は実際には幅をもつており、
エロージヨン領域28a′,28a″が発生すると考
えられる。
Here, the explanation will proceed regarding the case of the triple ring target shown in FIG. Figure 14 shows the same triple annular target with a plasma ring diameter of 94 mm.
This diagram schematically shows the mutual positional relationship when the distance is 150mm. As shown in the figure, the plasma rings 30a', 30a'' actually have widths,
It is considered that erosion regions 28a' and 28a'' occur.

次に本発明の最も著しい効果について述べる。
第14図に示した寸法の3重環ターゲツト平板2
1をMo21b′,Si21a′,21c′で作成し、実際
に成膜した結果を第15図に示す。第15図のプ
ラズマリングの条件は第13図と同一で、プラズ
マリング直径が94mmである時間を8秒間、プラズ
マリング直径が150mmである時間を11秒間として
このサイクルを5回繰り返した。
Next, the most remarkable effects of the present invention will be described.
Triple ring target plate 2 with dimensions shown in Figure 14
1 was made of Mo21b', Si21a', and 21c', and the results of actual film formation are shown in FIG. The conditions for the plasma ring in FIG. 15 were the same as in FIG. 13, and this cycle was repeated five times, with the plasma ring diameter being 94 mm for 8 seconds and the plasma ring diameter being 150 mm being 11 seconds.

第15図の縦軸はSiの成膜対象基板中央での量
を100%としてあり、MoはSiに対するアトミツク
パーセントで示してある。この組成分布はエネル
ギ分散型X線分析装置により調べた。基板上約
140φmmにわたり、Mo:Si=1:2の組成が±5
%以内に守られている。このようにMoとSiが
各々薄い層状の構造をとり、堆積されるが、この
堆積された膜は未だMoSi2合金膜とは云えない。
そこで成膜後、成膜されたウエハをイオン打込後
不純物拡散を行つて1000℃Ar雰囲気またはN2
囲気で1時間熱処理を行うことによつて、合金化
され、第2図に示すように実際のゲート配線膜7
3として使用できる。即ち、第2図はMOS型IC
メモリの一部断面を示した図である。70はイオ
ン打込み領域を示し、71はSiO2、72は
PolySi層を示す。このようにPolySi層72だけ
のゲート部の配線だけでは高抵抗となり、MOS
型ICメモリの動作速度は改善できなかつた。し
かし、このPolySi層72の上に前記の如くMoSi2
の合金膜73が3000Å程度に形成できるので、
PolySi層72を同様に不純物拡散の際に溶ける
ことなく存在でき、しかも良質なMoSi2の合金膜
74が形成でき、動作速度が大巾に改善され、か
つ高信頼度を有するMOS型ICメモリを得ること
ができる。
The vertical axis in FIG. 15 shows the amount of Si at the center of the substrate to be film-formed as 100%, and Mo is shown as an atomic percentage with respect to Si. This composition distribution was investigated using an energy dispersive X-ray analyzer. Approximately on the board
Over 140φmm, the composition of Mo:Si=1:2 is ±5
Protected within %. In this way, Mo and Si each form a thin layered structure and are deposited, but the deposited film cannot yet be called a MoSi 2 alloy film.
After film formation, the film-formed wafer is alloyed by ion implantation, impurity diffusion, and heat treatment for 1 hour in an Ar atmosphere or N2 atmosphere at 1000°C, as shown in Figure 2. Actual gate wiring film 7
Can be used as 3. In other words, Figure 2 shows a MOS type IC.
FIG. 3 is a diagram showing a partial cross section of the memory. 70 indicates the ion implantation region, 71 indicates SiO 2 , and 72 indicates the ion implantation region.
PolySi layer is shown. In this way, wiring only at the gate portion of the PolySi layer 72 results in high resistance, and the MOS
The operating speed of type IC memory could not be improved. However, on this PolySi layer 72, MoSi 2
Since the alloy film 73 can be formed to a thickness of about 3000 Å,
Similarly, the polySi layer 72 can exist without melting during impurity diffusion, and a high-quality MoSi 2 alloy film 74 can be formed, and the operation speed can be greatly improved and a highly reliable MOS type IC memory can be created. Obtainable.

ところで発明者らの実験によれば、成膜直後の
MoとSiから成る薄い層構造は、Mo,Si合計で
500Å程度の厚さであれば、プロゼス上問題を生
じなかつた。従つて前記の如く、もし3000Åの
MoSi2膜が必要であれば、大幅10回程度のサイク
ルを設定すれば十分と考えられる。
However, according to the inventors' experiments, immediately after film formation,
The thin layer structure consisting of Mo and Si has a total of Mo and Si.
If the thickness was about 500 Å, no problem would arise in terms of process. Therefore, as mentioned above, if 3000Å
If a MoSi 2 film is required, it is considered sufficient to set a cycle of about 10 times.

次に本発明のもう一つの著しい効果を示そう。
第16図はプラズマリング直径を80mmと、164mm
とに変化させながら成膜した時のMoとSiの組成
分布特性である。このときまずプラズマリング直
径が80mmである時間を4秒とし、その後にプラズ
マリング直径が164mmである時間6.5秒とし、この
サイクルを4回繰返えし、成膜対象基板10上に
成膜した。その結果Si:Mo=100:9.6(アトミツ
クパーセント)の組成が成膜対象基板上150φmm
にわたり実現している。ここで十分に注意を引く
点は、プラズマリングの径の大きさを制御するこ
とで、得られた膜成を組成分布を十分に広い範囲
にわたり一定に保ちながら、自由に定めることが
できるということである。即ち、本実施例につい
ていえば、外側励磁コイルに印加する電流波形を
定めることで、組成が制御できるということがあ
り、これは今までのスパツタ電極では全く考えら
れなかつた全く新しい非常に有効な自由度である
と云うことができる。
Next, let us show another remarkable effect of the present invention.
Figure 16 shows plasma ring diameters of 80mm and 164mm.
This is the composition distribution characteristics of Mo and Si when the film was formed while changing the . At this time, first, the time during which the plasma ring diameter was 80 mm was set to 4 seconds, and then the time during which the plasma ring diameter was 164 mm was set to 6.5 seconds, and this cycle was repeated 4 times to form a film on the substrate 10 to be film-formed. . As a result, the composition of Si:Mo=100:9.6 (atomic percentage) was 150φmm on the target substrate.
This has been achieved over a period of time. The point that deserves attention here is that by controlling the diameter of the plasma ring, the resulting film formation can be freely determined while keeping the composition distribution constant over a sufficiently wide range. It is. In other words, in this example, the composition can be controlled by determining the current waveform applied to the outer excitation coil, and this is a completely new and extremely effective method that has never been considered with conventional sputter electrodes. It can be said that it is a degree of freedom.

第17図は、第15図及び第16図に示した成
膜量分布を得たときの外側励磁コイル40に印加
した電流波形の例である。図中Tはプラズマリン
グの直径変化の一周期であり、第15図ではT=
19秒、第16図では10.5秒である。プラズマリン
グ直径が大である時間をTo、プラズマリング直
径が小である時間をTiとすれば、T=To+Tiで
あり、第15図についていえば、Ti=8秒、To
=11秒であり、第16図についていえば、Ti=
4秒、To=6.5秒である。
FIG. 17 shows an example of the current waveform applied to the outer excitation coil 40 when the film deposition amount distribution shown in FIGS. 15 and 16 is obtained. In the figure, T is one period of change in the diameter of the plasma ring, and in Figure 15, T=
19 seconds, and in Figure 16 it is 10.5 seconds. If the time when the plasma ring diameter is large is To, and the time when the plasma ring diameter is small is Ti, then T=To+Ti, and regarding FIG. 15, Ti=8 seconds, To
= 11 seconds, and referring to Figure 16, Ti =
4 seconds, To=6.5 seconds.

第17図においては外側励磁コイル40の電流
は矩形波状であるが、もちろん三角状や、正弦波
状の波形であつても、その振幅、位相等を考慮す
れば、第15図、及び第16図の如き成膜量分布
特性が得られる。
In FIG. 17, the current in the outer excitation coil 40 has a rectangular waveform, but of course, even if it has a triangular or sinusoidal waveform, if the amplitude, phase, etc. are considered, the current in FIGS. The film deposition amount distribution characteristics as shown below can be obtained.

第18図は階段波状の電流を外側励磁コイル4
0に流し、成膜を行つたときの波形である。この
波形はTm′の間電流値Im′(Io<Im′<Ii)をとり、
Tiの間Iiをとり、Tm′の間Im′(Io<Im″<Ii)の
値をとり、To間Ioの値をとる。
Figure 18 shows a step-wave current flowing through the outer excitation coil 4.
This is the waveform when film formation was performed with the flow set to 0. This waveform takes a current value Im′ (Io<Im′<Ii) during Tm′,
The value Ii is taken between Ti, the value Im′ (Io<Im″<Ii) is taken between Tm′, and the value Io is taken between To.

Tm′+Tm″=Tmとして、この間はプラズマリ
ングは、Iiで与えられるプラズマリング径よりも
大きく、Ioで与えられるプラズマリング径よりも
小さい中位の大きさの径をとる。Tm′=Tm″で
なくとも、また電流値もIm′=Im″である必要は
ない。
As Tm′+Tm″=Tm, during this time the plasma ring assumes a medium diameter that is larger than the plasma ring diameter given by Ii and smaller than the plasma ring diameter given by Io.Tm′=Tm″ In addition, the current value does not need to be Im′=Im″.

第18図の如き階段状波形での成膜を、Ti=
4sec、Tm(=Tm′+Tm″)=2sec、To=6.5sec、
Im′=Im″で、Io<Im<Iiの条件で行つた。この
条件はTm=0secとすれば、第16図の成膜条件
と同じであるように、第18図中のIi、Ioを定め
た。またImは丁度プラズマリングが第4図また
は第5図に示してあるMoの第2のターゲツト部
材21b,21b′上に来る値に調整した。この時
得られた成膜量分夫特性を第19図に示す。第1
9図の成膜量分布特性は、第16図の特性のSiの
曲線をそのままにMoのアトミツクパーセントの
み増加させた形となつている。即ちこのことは、
第18図に示す如き、プラズマリングが、その成
膜中の一サイクル中の径の最大値でも、最小値で
もない中間の値をとらせることで、組成制御が行
えることを示している。この第2の組成制御方法
は、第10図に示した最も広く平坦な膜をつけう
るプラズマリング直径を、あるプラズマリングの
制御サイクルのなかに導入しても、膜厚分布を大
きくは乱さぬという知見から導き出されたもので
ある。
Ti=
4sec, Tm (=Tm′+Tm″)=2sec, To=6.5sec,
Im′=Im'' and Io<Im<Ii.If Tm=0sec, this condition is the same as the film forming condition in FIG. 16, and Ii, Io in FIG. In addition, Im was adjusted to a value such that the plasma ring was exactly on the Mo second target members 21b and 21b' shown in Fig. 4 or Fig. 5.The amount of film formed at this time was The husband characteristics are shown in Figure 19.
The film deposition amount distribution characteristic shown in FIG. 9 is the same as the Si curve shown in FIG. 16, but only the atomic percentage of Mo is increased. That is, this means that
As shown in FIG. 18, it is shown that the composition can be controlled by making the plasma ring take an intermediate value that is neither the maximum value nor the minimum value of the diameter during one cycle during film formation. This second composition control method does not significantly disturb the film thickness distribution even if the plasma ring diameter that allows the widest and flattest film shown in Figure 10 is introduced into a certain plasma ring control cycle. This was derived from this knowledge.

更にこの考え方を発展させれば、この中位のプ
ラズマリング直径の前後のプラズマリング径を組
み合せても、第13図にそくして述べたように、
あたかも最も広く平坦な成膜量分布を与えるプラ
ズマリング径での成膜量分布と同様な成膜量分布
を得ることができるので、必ずしも第18図に示
す如く、階段状の波形でなくとも、例えば、三角
波や正弦波状の連続した波形であつても、この組
成制御を行うことができる。
If we further develop this idea, even if we combine the plasma ring diameters before and after this medium plasma ring diameter, as described in Figure 13,
Since it is possible to obtain a deposition amount distribution similar to the deposition amount distribution at the plasma ring diameter which gives the widest and flattest distribution of deposition amount, it is not necessary to have a stepped waveform as shown in FIG. For example, even if the waveform is a continuous waveform such as a triangular wave or a sine wave, this composition control can be performed.

以上、組成制御法について、外側励磁コイル4
0の電流波形について述べてきたが、逆に外側励
磁コイル電流を一定として、内側励磁コイル39
の電流に同様な制御を行うことができるのは前に
も述べた。また内側及び外側励磁電流の両方に対
して制御を行う時でも、以上述べた組成制御に関
する技術思想から外れるものではない。
As above, regarding the composition control method, the outer excitation coil 4
0 current waveform, but conversely, assuming the outer excitation coil current is constant, the inner excitation coil 39
It was mentioned earlier that similar control can be performed on the current of . Furthermore, even when controlling both the inner and outer excitation currents, this does not deviate from the technical idea regarding composition control described above.

ところで、ターゲツト平板21として物質Aと
物質Bとを所定の組成でもつて合成材が出来れ
ば、このように基板10を静止対向させた状態で基
板10上に合成膜を形成することができるが、高
融点金属(Mo、Ta、Wo、Si、Cr、Nb、V、
Zr、Tc、Ru、Ra、Hf、Ir、Os、Re)と他の金
属と(例えばMo+Si、Ta+Si、Zr+Si、Cr+
Si、Wo+Si、Pt+Si、Pd+Si、Ra+Si、Ir+
Si)、とかの合成材を得ることができない。然る
にターゲツト平板21として物質A21aと物質
B21bとを第20図、または第21図、または
第22図、に示す如く配列することによつて前記
に説明したようなスパツタ装置を用いてスパツタ
を行えば、基板10上に所定の組成をもつた合成
膜が形成される。
By the way, if a synthetic material is made of substance A and substance B with a predetermined composition as the target flat plate 21, a synthetic film can be formed on the substrate 10 while the substrates 10 are stationary and facing each other in this way. High melting point metals (Mo, Ta, Wo, Si, Cr, Nb, V,
Zr, Tc, Ru, Ra, Hf, Ir, Os, Re) and other metals (e.g. Mo+Si, Ta+Si, Zr+Si, Cr+
Si, Wo+Si, Pt+Si, Pd+Si, Ra+Si, Ir+
It is not possible to obtain synthetic materials such as Si). However, if the material A 21a and the material B 21b are arranged as the target flat plate 21 as shown in FIG. 20, FIG. 21, or FIG. 22, and sputtering is performed using the sputtering apparatus as described above. , a synthetic film having a predetermined composition is formed on the substrate 10.

特に第4図に示すような2重マグネトロン電極
を備えたスパツタ装置でグロー放電を起こさせる
位置を磁気的に移動させて停止する時間を制御す
ることによつて任意の組成をもつた合成膜(合金
膜)を形成することができる。例えば第20図、
または第21図に示す21aとしてSi、21bと
してMo、Ta、Zr、Cr、Wo、Pt、Pd、Ph、Ir
等で形成すればよいことは明らかである。
In particular, by using a sputtering device equipped with dual magnetron electrodes as shown in Fig. 4, by magnetically moving the position where glow discharge is caused and controlling the stopping time, a synthetic film ( alloy film) can be formed. For example, Figure 20,
Or, as shown in Fig. 21, 21a is Si, 21b is Mo, Ta, Zr, Cr, Wo, Pt, Pd, Ph, Ir.
It is clear that it can be formed by

以上説明したように本発明によれば、プレーナ
マグネトロンスパツタリング電極と成膜対象基板
とを静止対向させた状態で複数の種類の材料の合
成膜を所定の組成比でもつて形成できるので、従
来得ることのできなかつた良好なコ・スパツタリ
ングによる膜を得ることができる効果を奏する。
As explained above, according to the present invention, it is possible to form a composite film of a plurality of materials in a predetermined composition ratio while the planar magnetron sputtering electrode and the substrate to be film-formed are statically opposed to each other. This has the effect of making it possible to obtain a good film by co-sputtering, which was previously impossible to obtain.

第15図に示した組成分布を得る条件で125φ
mmの基板に対し420V×4Aの条件で1000Å/分の
成膜速度が得られた。この値は従来技術のコ・ス
パツタリング装置で得られていた値の約10倍であ
る。ESCAによる測定では、酸素のピークが検出
されるが従来装置によつて成膜した膜と本発明に
係わるコ・スパツタリング電極により、第15図
の条件で成膜したMoSi2膜を比較するとピーク高
さは約1/3に低下した。このことは、前述した残
留不純ガスの抱き込みが、成膜速度が大となり減
少したことを物語つている。即ちこのように良好
なプロセス条件を実現できるのは、本発明に係る
スパツタ電極、及び成膜方法が、単一電極での
コ・スパツタリングを可能にしたからである。
125φ under the conditions to obtain the composition distribution shown in Figure 15.
A film deposition rate of 1000 Å/min was obtained on a substrate of 420 V x 4 A. This value is approximately 10 times higher than that obtained with prior art co-sputtering equipment. In the measurement by ESCA, an oxygen peak is detected, but when comparing the film formed by the conventional apparatus and the MoSi 2 film formed by the co-sputtering electrode according to the present invention under the conditions shown in Figure 15, the peak height is The temperature decreased to about 1/3. This indicates that the above-mentioned entrapment of residual impurity gas was reduced as the film formation rate increased. That is, the reason why such favorable process conditions can be achieved is that the sputtering electrode and film forming method according to the present invention enable co-sputtering with a single electrode.

また本発明によれば、成膜対象基板10を静止
させた状態でコ・スパツタリングが出来るので、
第4図に示すようにヒータ64を成膜対象基板1
0に接触または著しく接近させることができ、こ
の基板10を300℃以上に容易に加熱することが
でき、しかも真空槽、機構部品等、本来加熱する
必要のない部分が加熱されるのが防止され、ガス
放出も防止され、成膜中のArガス以外の真空槽
の残留ガス分圧の上昇が防止され、成膜速度が向
上されると共に所期の良好な膜質が得られる効果
を有する。
Further, according to the present invention, co-sputtering can be performed while the substrate 10 to be film-formed is kept stationary.
As shown in FIG.
0, the substrate 10 can be easily heated to 300°C or higher, and parts that do not originally need to be heated, such as the vacuum chamber and mechanical parts, are prevented from being heated. Also, gas release is prevented, and an increase in the partial pressure of residual gases other than Ar gas in the vacuum chamber during film formation is prevented, which has the effect of increasing the film formation rate and obtaining the desired good film quality.

なお80は成膜対象基板10を保持する基板ホ
ルダである。81はヒータ64からの熱が基板1
0以外にあたらないように熱シールド室である。
82は熱シードル室81に取付けられ、熱シート
室81が加熱されないように冷却する水源に接続
された水冷管である。
Note that 80 is a substrate holder that holds the substrate 10 to be film-formed. 81, the heat from the heater 64 is applied to the substrate 1.
It is a heat shielded room so that it does not hit anything other than 0.
A water cooling pipe 82 is attached to the heat seed chamber 81 and connected to a water source for cooling the heat seat chamber 81 so that it is not heated.

〔発明の効果) 以上説明したように本発明によれば、PolySi
層の上に高融点金属のシリサイド層が形成でき、
ゲート部の配線抵抗を著しく低下させて動作速度
の速いICを製造することが出来る効果を奏する。
[Effect of the invention] As explained above, according to the present invention, PolySi
A silicide layer of high melting point metal can be formed on top of the layer.
This has the effect of significantly lowering the wiring resistance of the gate portion and making it possible to manufacture an IC with high operating speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は多結晶シリコンをゲート配線材として
用いたMOSトランジスタの断面構造を示す図、
第2図は本発明に係る高融点金属シリサイドを多
結晶シリコンとともに2層構造ゲート配線材とし
たMOSトランジスタの断面構造を示す図、第3
図は本発明の原理の一部を説明するためのコ・ス
パツタリング用プレーナマグネトロンスパツタリ
ング装置を示す概略構成断面図、第4図は2重磁
極とコイルを備えたコ・スパツタリング用プレー
ナマグネトロンスパツタ電極を示す概略構成断面
図、第5図は第4図に示す電極に用いられる電源
部を示した図、第6図は第4図に示すコ・スパツ
タリング用プレーナマグネトロンの磁界分布を示
す図、第7図は第6図と同様な磁界分布を示す
図、第8図はプラズマリング直径と成膜量分布特
性との相関を説明する図、第9図は本発明に係る
コ・スパツタリング用プレーナマグネトロンスパ
ツタ電極による膜厚分布の合成を説明する概念
図、第10図は本発明に係るコ・スパツタリング
用プレーナマグネトロンスパツタ電極の基礎成膜
特性を示す図、第11図、第12図、第13図も
第10図と同様に基礎成膜特性を示す図、第14
図は本発明に係るターゲツト平板とプラズマリン
グ径の位置関係を示す模式図、第15図、及び第
16図は本発明に係るモリブデンシリサイドの合
金膜成膜の組成分布特性の例を示す図、第17
図、及び第18図は励磁電流の制御方法を示す
図、第19図は第18図に示された制御方法によ
り得られたモリブデンシリサイド膜の組成分布特
性を示す図、第20図、第21図、第22図は種
類の異なつた物質を配列させたターゲツト平板を
示す図である。 70……イオン打込み領域、71……SiO2
72……PolySi層、73……MoSi2に合金膜。
Figure 1 is a diagram showing the cross-sectional structure of a MOS transistor using polycrystalline silicon as the gate wiring material.
Figure 2 is a diagram showing the cross-sectional structure of a MOS transistor in which high melting point metal silicide and polycrystalline silicon are used as a two-layer gate wiring material according to the present invention;
The figure is a schematic cross-sectional view showing a planar magnetron sputtering device for co-sputtering to explain part of the principle of the present invention, and FIG. 5 is a diagram showing a power supply unit used in the electrode shown in FIG. 4; FIG. 6 is a diagram showing the magnetic field distribution of the planar magnetron for co-sputtering shown in FIG. 4. , FIG. 7 is a diagram showing the same magnetic field distribution as FIG. 6, FIG. 8 is a diagram explaining the correlation between the plasma ring diameter and the film-forming amount distribution characteristics, and FIG. 9 is a diagram for co-sputtering according to the present invention. A conceptual diagram illustrating the synthesis of film thickness distribution using a planar magnetron sputter electrode, FIG. 10 is a diagram showing the basic film forming characteristics of the planar magnetron sputter electrode for co-sputtering according to the present invention, FIGS. 11 and 12 , FIG. 13 also shows the basic film formation characteristics in the same way as FIG. 10, and FIG.
The figure is a schematic diagram showing the positional relationship between the target flat plate and the plasma ring diameter according to the present invention, FIGS. 15 and 16 are diagrams showing examples of composition distribution characteristics of molybdenum silicide alloy film formation according to the present invention, 17th
18 and 18 are diagrams showing the excitation current control method, FIG. 19 is a diagram showing the composition distribution characteristics of the molybdenum silicide film obtained by the control method shown in FIG. 18, and FIGS. Figure 22 shows a target plate on which different types of substances are arranged. 70... Ion implantation region, 71... SiO 2 ,
72...PolySi layer, 73...MoSi 2 alloy film.

Claims (1)

【特許請求の範囲】[Claims] 1 高融点金属材と、シリコン材とを配設したタ
ーゲツト平板を準備し、プレーナマグネトロンス
パツタリング電極を用いて、上記ターゲツト平板
上にプラズマを発生させ、この発生されたプラズ
マの位置を磁気的に移動させ成膜対象基板上に所
定の組成比でもつて、上記高融点金属材と、シリ
コン材との合成膜を形成し、この合成膜を熱処理
することにより高融点金属と、シリコンとの金属
間化合物を形成することを特徴とするICの配線
パターン形成方法。
1. Prepare a target flat plate on which a high melting point metal material and a silicon material are arranged, generate plasma on the target flat plate using a planar magnetron sputtering electrode, and magnetically control the position of the generated plasma. A composite film of the high melting point metal material and silicon material is formed at a predetermined composition ratio on the substrate to be film-formed, and this composite film is heat-treated to form a composite film of the high melting point metal and silicon material. A method for forming an IC wiring pattern, which is characterized by forming an intermediate compound.
JP19894682A 1982-11-15 1982-11-15 Formation of ic wiring pattern Granted JPS5989413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19894682A JPS5989413A (en) 1982-11-15 1982-11-15 Formation of ic wiring pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19894682A JPS5989413A (en) 1982-11-15 1982-11-15 Formation of ic wiring pattern

Publications (2)

Publication Number Publication Date
JPS5989413A JPS5989413A (en) 1984-05-23
JPH023538B2 true JPH023538B2 (en) 1990-01-24

Family

ID=16399584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19894682A Granted JPS5989413A (en) 1982-11-15 1982-11-15 Formation of ic wiring pattern

Country Status (1)

Country Link
JP (1) JPS5989413A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4610774A (en) * 1984-11-14 1986-09-09 Hitachi, Ltd. Target for sputtering
JPS63202040A (en) * 1987-02-17 1988-08-22 Mitsubishi Electric Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS5989413A (en) 1984-05-23

Similar Documents

Publication Publication Date Title
US4444635A (en) Film forming method
JP4936604B2 (en) A high-density plasma source for ionized metal deposition capable of exciting plasma waves
US20060251872A1 (en) Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
JPS60152671A (en) sputtering electrode
JP2002536556A (en) High density plasma source for ionized metal deposition
JPWO2010004890A1 (en) Thin film deposition method
US3330752A (en) Method and apparatus for cathode sputtering including suppressing temperature rise adjacent the anode using a localized magnetic field
JPS5816068A (en) Target electrode structure for planer magnetron system spattering device
JPH023538B2 (en)
JP2946402B2 (en) Plasma processing method and plasma processing apparatus
JPH029108B2 (en)
JPH0310709B2 (en)
JPS583975A (en) Method and device for forming film by sputtering
JP4592949B2 (en) Magnetron sputtering equipment
JP2002220663A (en) Magnetron sputtering equipment
JP3602861B2 (en) Method of forming metal silicide film
JP4056112B2 (en) Magnetron sputtering equipment
JPH02148722A (en) Manufacture of semiconductor integrated circuit device
JP3026447B2 (en) Bias sputter deposition method and apparatus
JPS5871372A (en) Method and device for film formation by sputtering
JP2662582B2 (en) Method and apparatus for forming a planarized aluminum film
JPS5887272A (en) Planar magnetron sputtering device
JPH0625845A (en) Sputtering device
JPH03156920A (en) Method and apparatus for formation of thin film
JPS5887271A (en) Method and device for planar magnetron sputtering