[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0230579B2 - Handotaishusekikairosochi - Google Patents

Handotaishusekikairosochi

Info

Publication number
JPH0230579B2
JPH0230579B2 JP15117181A JP15117181A JPH0230579B2 JP H0230579 B2 JPH0230579 B2 JP H0230579B2 JP 15117181 A JP15117181 A JP 15117181A JP 15117181 A JP15117181 A JP 15117181A JP H0230579 B2 JPH0230579 B2 JP H0230579B2
Authority
JP
Japan
Prior art keywords
chip
transparent substrate
bonding
photosensitive material
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15117181A
Other languages
English (en)
Other versions
JPS5852864A (ja
Inventor
Koichi Oguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP15117181A priority Critical patent/JPH0230579B2/ja
Publication of JPS5852864A publication Critical patent/JPS5852864A/ja
Publication of JPH0230579B2 publication Critical patent/JPH0230579B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体集積回路（以下略してICと書
く）チツプの透明基板上への実装に関する。さら
に本発明は、透明基板を用いたICチツプのフエ
イスダウンボンデイングの構造に関する。
近年、ICの発展は目を見はるものがあり、コ
ンピユーターを始めとして家電製品においても、
何らかの形でICが使われているのが現状である。
ICの生産量が増加するに伴つてICのコストはラ
ーニングカーブに従つて低下して来ているのに対
し、ICの実装コストは依然高い比率を占めてお
り、ICの実装コストの低減が大きな課題であつ
た。
ICの実装の中でもいわゆる第一実装階層と言
われるICチツプのボンデイング工程は、今日ま
でワイヤボンデイング方式、テープキヤリア方式
フリツプチツプのフエイスダウンボンデイング方
式等があり、それぞれの長所短所を生かした形で
実用化されているのが現状である。
第１図はフリツプチツプを用いたフエイスダウ
ンボンデイングの説明図、第２図はフリツプチツ
プの構造を示している。第１図中の１は基板、２
は配線であり金属配線が一般的に用いられる。３
はICチツプであり４はボンデイングパツドであ
る。５はハンダである。第２図は第１図で用いた
ICチツプの構造図であり、６はハンダバンプで
ある。この様なフリツプチツプを用いたフエイス
ダウンボンデイング方式は、他の２方式と比較し
て、より多くのボンデイング端子を一度にボンデ
イングすることが出来しかもボンデイングに必要
な面積は最も小さいという利点があるものの、
ICチツプ上にハンダバンプを形成しなければな
らずICチツプコストの増加が大きな問題であつ
た。
本発明はかかる従来のICチツプのボンデイン
グ方式の欠点を解決するために発明されたもので
あり、以下詳しく説明する。
第３図は本発明によるICチツプの基板へのボ
ンデイング構造を示した図である。図中の７は透
明基板、８は基板表面上に形成された金属配線
層、９はICチツプである。１０はICチツプ上の
ボンデイングパツドである。このボンデイングパ
ツドは、アルミニウムでもよいし金でもよい。１
１は本発明の特徴である電気伝導性を有する感光
性材料である。ICチツプのボンデイングパツド
からこの感光性材料を介して基板上の配線に電気
的に接続される。第４図は本発明で用いる透明基
板上の金属配線パターンを示す。図中の７と８は
第３図中の番号と対応している。また図中のＡ
は、ボンデイング後のICチツプの位置を示す想
像線である。本発明によるICチツプのボンデイ
ング工程を第５図に示す。まず第５図ａに示す様
に、ガラス板あるいは石英板等の透明基板上に金
属層による配線１２を形成する。この配線は、金
属を蒸着もしくはスパツタ後、ホトリソグラフイ
ーにてパターニングしてもよいし、スクリーン印
刷法にて導体層を印刷後、焼成したものでもよ
い。その後、第５図ｂの１３にて示す様に透明基
板全面に電気伝導性を有する感光性材料の層を形
成する。この材料は例えば、導電性樹脂を含んだ
感光性有機樹脂（レジスト）でもよいし、また金
属あるいは炭素の微粉末粒子を分散した感光性有
機樹脂でもよい。さらにこの様な樹脂でなくて
も、光が当つた所と当らない所の電気伝導性が異
なる様な物質であつてもよい。これらの材料は、
透明基板とICチツプに対する接着力も大きい方
が望ましい。今、仮りに金属微粒子を分散させた
感光性有機樹脂を例にとつて説明する。この有機
樹脂は液体状態であり、透明基板上への層の形成
は例えばスピンナーコートにて行なう。その後第
５図ｃにて示す如くICチツプ１４をフエイスダ
ウンの状態にて前記有機樹脂表面上に押し当てた
後、適当な温度、例えば80〜180℃の温度にてキ
ユアしてICチツプを接着させる。その後図中１
５にて示す如く透明基板１１の裏面から光１５を
全面に照射する。この時、感光性有機樹脂がボジ
系であれば次の現像工程において、透明基板上の
配線上の樹脂層は残り、配線上以外の樹脂層は除
去される。この状態を第５図ｄに示す。図中の１
６は配線上に残された電気伝導性を有する感光性
材料である。ICチツプと透明基板との接着性と、
電気伝導性を増加させるために、その後100〜500
℃の温度でキユアする。この様にしてICチツプ
のボンデイングは終了する。この本発明による
ICチツプのボンデイング方式の特徴は、同時に
多数のICチツプのボンデイングが出来ること、
及びICチツプ上にバンプを必要としないこと等
である。具体的には、例えばボジレジスト中に金
の微粒子を混合したものを用いる。透明基板及び
ICチツプとの接着性を良くするために、その界
面に接着剤の薄い層を形成してもよい。ポジレジ
ストは、キユアにより体積収縮するために、電気
伝導率はかなり増加する。
第６図は本発明によるICチツプをボンデイン
グした基板を上から見た図であり、また第７図は
傾めから見た概観図である。図中の１０は透明基
板１３はICチツプ、１６は電気伝導性を有する
感光性材料である。第８図は本発明にて用いる
ICチツプのボンデイングパツド構造を示す。第
８図ａ中の１７はシリコン基板、１８は絶縁層、
１９はアルミニウム層である。２０はパツシベー
シヨン膜である。このアルミニウムパツドは、接
触の信頼性がやや低い。第８図ｂは、アルミニウ
ムパツド上に、クロム２１と金２２の２層を形成
したものであり、これを金パツドと言う。パツド
の表面が金の場合は、電気伝導性を有する感光性
材料との電気的接続の信頼性は非常に高い。本発
明に用いるICチツプは第８図ｃにて示した様な
バンプ２３が付いたものでもよいことはいうまで
もない。
第９図は、本発明において用いるICチツプの
他の構造を示す。図中の２４は絶縁物である。通
常ICチツプの側面はシリコンが露出しているた
めに、ボンデイングの際にシヨートを起こす可能
性が大きい。したがつて図の如く、シリコン露出
面を絶縁物にておおう必要がある。絶縁物は樹脂
でもよいし、またSiO2等の無機物でもよい。
第１０図は本発明による他の実施例を示す。図
図の２５はICチツプ、２６は電気伝導性を有す
る感光性材料、２７は透明基板である。本発明は
この実施例の如く一度に複数個のICチツプを同
時経ボンデイングすることが可能である。
第１１図は本発明の他の実施例を示す。図中の
ａは透明基板上の配線パターン図を示す。図中の
２８は透明基板、２９は金属パターン部、３０は
透明導電膜、例えばSnO2，In2O3等の薄膜パター
ンである。またＡはICチツプのボンデイング後
の位置を示す想像線である。金属パターン部２９
の位置は、ICチツプ上のボンデイングパツドの
位置と対応している。このような透明基板を用い
て、第５図にて説明した製造プロセスにてボンデ
イングした後の図を第１１図ｂに示す。図中の３
１は電気伝導性を有する感光性材料、３２はIC
チツプである。本実施例においては、感光性材料
はICのボンデイングパツド上にのみ存在するた
めICチツプの側面のシリコン露出部にてシヨー
トすることはない。
上述の如く本発明は、透明基板上に半導体集積
回路チツプが載置されてなる半導体集積回路装置
において、該半導体集積回路チツプ上のボンデイ
ングパツドと該透明基板上の配線とは、電気伝導
性を有する感光性材料からなる層にて接続されて
なるようにしたから、感光性材料は、ICのボン
デイングパツド上にのみ存在するためICチツプ
の側面のシリコン露出部でシヨートすることなく
良好な実装を得ることができる。
【図面の簡単な説明】
第１図〜第２図は、フリツプチツプのフエイス
ダウンボンデイング方式の説明図。第３図〜第１
１図は本発明によるICチツプのボンデイング方
式を説明する図。 １……基板、２……配線、３……ICチツプ、
４……ボンデイングパツド、５……ハンダ、６…
…ハンダバンプ、７……透明基板、８……配線、
９……ICチツプ、１０……ボンデイングパツド、
１１……電気伝導性を有する感光性材料、１２…
…配線（金属）、１３……電気伝導性を有する感
光性材料、１４……ICチツプ、１５……光、１
６……硬化した感光性材料、１７……シリコン基
板、１８……絶縁層、１９……アルミニウム層、
２０……パツシベーシヨン層、２１……クロム
層、２２……金層、２３……バンプ、２４……絶
縁物、２５……ICチツプ、２６……電気伝導性
を有する感光性材料、２７……透明基板、２８…
…透明基板、２９……金属パターン、３０……ネ
サパターン、３１……電気伝導性を有する感光性
材料、３２……ICチツプ。

Claims (1)

    【特許請求の範囲】
  1. １ 透明基板上に半導体集積回路チツプが載置さ
    れてなる半導体集積回路装置において、該半導体
    集積回路チツプ上のボンデイングパツドと該透明
    基板上の配線とは、電気伝導性を有する感光性材
    料からなる層にて接続されてなることを特徴とす
    る半導体集積回路装置。
JP15117181A 1981-09-24 1981-09-24 Handotaishusekikairosochi Expired - Lifetime JPH0230579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15117181A JPH0230579B2 (ja) 1981-09-24 1981-09-24 Handotaishusekikairosochi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15117181A JPH0230579B2 (ja) 1981-09-24 1981-09-24 Handotaishusekikairosochi

Publications (2)

Publication Number Publication Date
JPS5852864A JPS5852864A (ja) 1983-03-29
JPH0230579B2 true JPH0230579B2 (ja) 1990-07-06

Family

ID=15512860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15117181A Expired - Lifetime JPH0230579B2 (ja) 1981-09-24 1981-09-24 Handotaishusekikairosochi

Country Status (1)

Country Link
JP (1) JPH0230579B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0412705Y2 (ja) * 1984-10-15 1992-03-26
JPH0738764B2 (ja) * 1988-04-08 1995-05-01 石川島芝浦機械株式会社 施肥方法及び施肥装置
ATE138225T1 (de) * 1989-08-17 1996-06-15 Canon Kk Prozess zur gegenseitigen konnektion von elektrodenanschlüssen
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
KR100339016B1 (ko) * 1998-10-02 2002-10-25 한국과학기술원 유리기판을이용한극초단파대역의멀티칩패키지

Also Published As

Publication number Publication date
JPS5852864A (ja) 1983-03-29

Similar Documents

Publication Publication Date Title
EP0591862B1 (en) A semiconductor device, an image sensor device, and methods for producing the same
JP2871800B2 (ja) ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ
JP3108716B2 (ja) 半導体チップスケール半導体パッケージ及びその製造方法
JP3225062B2 (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
MY118453A (en) Method of forming an electrode structure for a semiconductor device
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JPH09129669A (ja) 半導体のチップと基板間の電気的連結構造
US20010031515A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US7288437B2 (en) Conductive pattern producing method and its applications
JPH031828B2 (ja)
JPH0230579B2 (ja) Handotaishusekikairosochi
JPH01161850A (ja) 半導体装置の製造方法
JPH02280334A (ja) 半導体装置及びその製造方法
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JPH01120039A (ja) Ｉｃチップ接続法
JPH0363813B2 (ja)
JPH02174233A (ja) Ｉｃチップの金属突起形成方法
JPH06232211A (ja) Ｉｃチップの接続構造およびその接続方法
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
JP2597809B2 (ja) 半導体装置の製造方法
JP2841822B2 (ja) 混成集積回路の製造方法
JPH033384B2 (ja)
JPS6297340A (ja) Ｉｃチツプの電気的接続方法
JPH0787200B2 (ja) 半導体チツプの実装方法
JPH04184953A (ja) 半導体装置の接続方法