JPH02304614A - Peripheral equipment access system - Google Patents
Peripheral equipment access systemInfo
- Publication number
- JPH02304614A JPH02304614A JP12425589A JP12425589A JPH02304614A JP H02304614 A JPH02304614 A JP H02304614A JP 12425589 A JP12425589 A JP 12425589A JP 12425589 A JP12425589 A JP 12425589A JP H02304614 A JPH02304614 A JP H02304614A
- Authority
- JP
- Japan
- Prior art keywords
- address
- physical
- logical
- register
- record
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 5
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 238000003860 storage Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、情報処理システムにおける周辺装置の負荷分
敵方式に関するもので、特に磁気ディスク記憶装置など
のような高速ファイル装置の負荷の偏りを避け、チュー
ニングを不用とする方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a load distribution method for peripheral devices in an information processing system, and in particular, to a method for reducing load imbalance of high-speed file devices such as magnetic disk storage devices. Concerning how to avoid and eliminate the need for tuning.
[従来の技術]
従来は、複数のデバイス間での負荷の均等化を図るため
、ソフトウェアにより一つのファイルを複数のデバイス
に分割して収容する分割編成方式を採用していた。しか
し、ファイル毎にアクセス頻度が著しく異なるため、シ
ステム設計時に負荷の均等化を考慮して各物理デバイス
にファイルを割り付けることは、多大の時間と労力を必
要とする。[Prior Art] Conventionally, in order to equalize the load among a plurality of devices, a division organization method has been adopted in which one file is divided and stored in a plurality of devices using software. However, since the access frequency differs significantly from file to file, it takes a great deal of time and effort to allocate files to each physical device in consideration of load equalization during system design.
また、周辺装置の大容量化に伴うデバイスアクセス頻度
ネックを解消する方法として、1つのデバイスを複数の
論理デバイスに見せる方法がある。Furthermore, as a method for solving the problem of device access frequency caused by the increase in the capacity of peripheral devices, there is a method of making one device appear as multiple logical devices.
この方法は、デバイス単位の排他制御によるネック解消
には効果があるが、磁気ディスクの大容量化に伴いロッ
ク単位が大きくなるため、デバイス単位の排他制御によ
ってトラフィック限界が決定されてしまい、大容量の磁
気ディスク記憶容量を有効に使えないという難点があり
、物理デバイスネックそのものを解消することはできな
い。This method is effective in resolving bottlenecks due to exclusive control on a device-by-device basis, but as the capacity of magnetic disks increases, the lock unit becomes larger, so the traffic limit is determined by exclusive control on a device-by-device basis. The problem is that the magnetic disk storage capacity of the device cannot be used effectively, and the physical device bottleneck itself cannot be resolved.
[発明が解決しようとする課題]
上記のような従来の周辺装置の割付方式における欠点を
改善するために、本発明は、磁気ディスク記憶装置のよ
うな複数の物理デバイスから構成される装置において、
1つの論理デバイスにインタリーブをかけて物理デバイ
ス負荷の均等化を図り、デバイス間の負荷の偏りを軽減
する方式を提供することを目的としている。[Problems to be Solved by the Invention] In order to improve the drawbacks of the conventional peripheral device allocation method as described above, the present invention provides a system that includes a plurality of physical devices such as a magnetic disk storage device.
The purpose of this invention is to provide a method that applies interleaving to one logical device to equalize physical device loads and reduce load imbalance between devices.
[課題を解決するための手段]
上記の課題を解決するために、本発明は、チャネルから
送られて来る論理デバイスアドレスを格納するレジスタ
、チャネルからデータとして送られて来る論理レコード
アドレスを記憶するレジスタ、補助記憶制御装置に格納
されている物理デバイス数を記憶するレジスタ、論理デ
バイスアドレスと先頭物理レコードアドレスとの変換テ
ーブル、論理レコードアドレスから物理デバイスアドレ
スを計算するための除算器、物理デバイス内の物理レコ
ードアドレスを計算するための加算器、補助記憶デバイ
スの物理レコードアドレスを格納するレジスタ、補助記
憶デバイスアドレスを格納するレジスタを備えている。[Means for Solving the Problems] In order to solve the above problems, the present invention provides a register that stores a logical device address sent from a channel, and a register that stores a logical record address sent as data from the channel. Register, register that stores the number of physical devices stored in the auxiliary storage control unit, conversion table between logical device address and first physical record address, divider to calculate physical device address from logical record address, inside physical device , an adder for calculating the physical record address of the auxiliary storage device, a register for storing the physical record address of the auxiliary storage device, and a register for storing the auxiliary storage device address.
[作用コ
上記の手段を備えることによって、本発明においては、
デバイスアドレスとレコードアドレスを論理デバイスア
ドレスレジスタと論理レコードアドレスレジスタに格納
し、次に、除算器により論理レコードアドレスレジスタ
の値を物理デバイス数レジスタの値で除算して、剰余を
物理デバイスアドレスとすることにより求める。また、
物理し ・コードアドレスは、論理デバイスアドレスレ
ジスタのデバイスアドレス値からアドレス変換テーブル
を用いて先頭物理レコードアドレスを求め、先に求めた
除算器の商(相対物理レコードアドレス)と加算器にお
いて加算して算出する。[Operation] By providing the above-mentioned means, in the present invention,
Store the device address and record address in the logical device address register and logical record address register, then use the divider to divide the value of the logical record address register by the value of the physical device number register, and use the remainder as the physical device address. Find by. Also,
・The code address is obtained by calculating the first physical record address from the device address value of the logical device address register using the address conversion table, and adding it to the previously calculated quotient of the divider (relative physical record address) in the adder. calculate.
[実施例]
第1図は、本発明の方式を実現するための装置の構成を
示し、1はプロセッサとメモリ、2はチャネル、3は補
助記憶制御装置、4は補助記憶デバイスを示す。[Embodiment] FIG. 1 shows the configuration of an apparatus for implementing the method of the present invention, in which 1 represents a processor and memory, 2 represents a channel, 3 represents an auxiliary storage controller, and 4 represents an auxiliary storage device.
第2図は、上記第1rI!Jの装置を構成する要素であ
る補助記憶デバイス4において、本発明の方式によりフ
ァイルを割り付ける際のレコードとアドレスの対応関係
を説明する図である。Figure 2 shows the above 1rI! FIG. 2 is a diagram illustrating the correspondence between records and addresses when allocating files according to the method of the present invention in the auxiliary storage device 4, which is an element constituting the device J.
第2図において、複数の補助記憶デバイス4に対して、
PO% Pl、*s*Pn−1というn個の物理デバ
イスアドレスが与えられている。In FIG. 2, for a plurality of auxiliary storage devices 4,
n physical device addresses of PO% Pl and *s*Pn-1 are given.
一方、各補助記憶デバイス4を横断する形で複数の論理
デバイス401が設定され、論理デバイスアドレスL1
% L2、・−・L m −1、が付与されている。On the other hand, a plurality of logical devices 401 are set across each auxiliary storage device 4, and the logical device address L1
% L2, . . . L m −1, are given.
補助記憶デバイス4は、多数のトラックを有し、各トラ
ックは、さらに1個のレコード402に分割されて管理
される。従って、各物理デバイス及び論理デバイスは、
多数のレコードから構成されることになる。これらのレ
コードを物理的及び論理的の両面から管理するために、
第2図の左下に一般形式で示すように、1つのレコード
402に対して、それに固有の論理レコードアドレスと
物理デバイスアドレスが付与される。The auxiliary storage device 4 has a large number of tracks, and each track is further divided into one record 402 and managed. Therefore, each physical device and logical device is
It will consist of many records. In order to manage these records both physically and logically,
As shown in the general format at the bottom left of FIG. 2, each record 402 is assigned a unique logical record address and physical device address.
第2図会体を通じて、レコードを指示する長方形の上部
に記載された記号は、一般形式からも明らかなように論
理レコードアドレスであり、同様に長方形の下部には、
物理デバイスアドレスの記号が記載されている。Throughout Figure 2, the symbol written at the top of the rectangle indicating a record is a logical record address, as is clear from the general format, and similarly, the symbol written at the bottom of the rectangle is
The symbol of the physical device address is written.
第2図かられかるように、各補助記憶デバイス4の内部
の物理レコードアドレスは、それぞれのトラックについ
て、0. 1. 2. 拳・・、r−1゜次にrl
rl1.rl2.・・・、2r−1という順でアドレス
が与えられて〜)るが、論理レコードアドレスは、ファ
イルを分割して単純にレコードに割り付−する°もので
はなく、論理レコード番号402は、物理デバイス4に
レコードインタリープをかけて割り付ける。As can be seen from FIG. 2, the internal physical record address of each auxiliary storage device 4 is 0. 1. 2. Fist..., r-1° then rl
rl1. rl2. ..., 2r-1), but logical record addresses are not simply assigned to records by dividing a file, but logical record numbers 402 are given in the order of physical Assign record interleaving to device 4.
ここで、参考のために、従来知られているインタリープ
について概説する。第4図aは、独立に動作することが
可能な複数のメモリモジュールMMlないしMM4が、
インタフェース部を介して中央処理袋flcPUに接続
されているものとする。Here, for reference, conventionally known interleaps will be outlined. FIG. 4a shows a plurality of memory modules MMl to MM4 that can operate independently.
It is assumed that it is connected to the central processing bag flcPU via an interface unit.
このような装置において、第4図すのように各メモリモ
ジュールにプログラムやデータを順次格納した場合には
、格納されたプログラムの性質にもよるが、特定のメモ
リモジュールに集中的にアクセスが行われる傾向が強く
、メモリサイクルの一部だけがアクセスに使用され、能
率が低下する。In such a device, when programs and data are sequentially stored in each memory module as shown in Figure 4, access may be concentrated on a specific memory module, depending on the nature of the stored program. There is a strong tendency that only a portion of the memory cycles will be used for access, reducing efficiency.
これを避けるために、第4図Cのように各メモリモジュ
ールに分散して割り付けると、アクセスも分散され、ア
クセスの能率が向上する。この割り付は方法はインタリ
ーブと呼ばれている。To avoid this, if the memory is distributed and allocated to each memory module as shown in FIG. 4C, access will also be distributed and access efficiency will be improved. This allocation method is called interleaving.
本発明の実施例における割り付けの手順を、第2図につ
いて説明する。使用する物理デバイス数は上記の説明か
ら明らかなようにnとしており、論理レコードRO1R
11・・・Rn−1をそれぞれ物理デバイスPO1pt
、 ・・*Pn−1の同一物理レコードアドレス(第
2図の例においてはO)に順次割り付ける。The allocation procedure in the embodiment of the present invention will be explained with reference to FIG. As is clear from the above explanation, the number of physical devices used is n, and the logical record RO1R
11...Rn-1 as physical device PO1pt
, ...*Sequentially allocate to the same physical record address of Pn-1 (O in the example of FIG. 2).
次に論理レコードRn1Rn+1s a @ @
R2n−1を、それぞれ、物理デバイスPO1P!、・
・・、P n−1の前記物理レコードアドレス(例では
0)に1を加えたアドレス(例ではO+1=1)に対し
て順次割り付ける。以下、同様にこの手順を繰り返して
、論理レコードを物理レコードアドレスに割り付けて行
く。Next logical record Rn1Rn+1s a @ @
R2n-1, respectively, to the physical device PO1P! ,・
. . , are sequentially allocated to the address obtained by adding 1 to the physical record address (0 in the example) of P n-1 (O+1=1 in the example). Thereafter, this procedure is repeated in the same way to allocate logical records to physical record addresses.
第3図は、本発明の方式に従った論理デバイスアドレス
から物理デバイスアドレスへの変換を示す図である。図
において、301はチャネルから送られて来る論理デバ
イスアドレスを格納するレジスタ、302はチャネルか
らデータとして送られて来る論理レコードアドレスを記
憶するレジスタ、303は補助記憶制御装置に格納され
ている物理デバイス数を記憶するレジスタ、304は論
理デバイスアドレスと先頭物理レコードアドレスとの変
換テーブル、305は論理レコードアドレスから物理デ
バイスアドレスを計算するための除算器、306は物理
デバイス内の物理レコードアドレスを計算するための加
算器、307は補助記憶デバイスの物理レコードアドレ
スを格納するレジスタ、308は補助記憶デバイスアド
レスを格納するレジスタを示す。FIG. 3 is a diagram illustrating the conversion of a logical device address to a physical device address according to the scheme of the present invention. In the figure, 301 is a register that stores a logical device address sent from a channel, 302 is a register that stores a logical record address that is sent as data from a channel, and 303 is a physical device stored in an auxiliary storage control unit. 304 is a conversion table between the logical device address and the first physical record address; 305 is a divider for calculating the physical device address from the logical record address; 306 is for calculating the physical record address in the physical device. 307 is a register that stores the physical record address of the auxiliary storage device, and 308 is a register that stores the auxiliary storage device address.
次に、第3図に示す論理デバイスアドレス、論理レコー
ドアドレスから物理デバイスアドレス、物理レコードア
ドレスに変換する回路の動作を説明する。Next, the operation of the circuit shown in FIG. 3 for converting logical device addresses and logical record addresses into physical device addresses and physical record addresses will be explained.
チャネル2から送られてきたデバイスアドレスとレコー
ドアドレスを論理デバイスアドレスレジスタ301&論
理レコードアドレスレジスタ302に格納する。次に、
除算器305により論理レコードアドレスレジスタ30
2の値を物理デバイス数レジスタ303の値で除算して
、剰余を物理デバイスアドレスレジスタ308に、また
、商を加算器306に送る。なお、物理デバイス数レジ
スタ303は、実装デバイス数をデイップスイプチ等の
ハード的手段によって設定することができるが、ソフト
コマンドにより設定することも可能である。The device address and record address sent from channel 2 are stored in the logical device address register 301 & logical record address register 302. next,
Logical record address register 30 by divider 305
The value of 2 is divided by the value of the physical device number register 303, the remainder is sent to the physical device address register 308, and the quotient is sent to the adder 306. Note that in the physical device number register 303, the number of mounted devices can be set by hardware means such as a dip switch, but it can also be set by a software command.
物理レコードアドレスは、論理デバイスアドレスレジス
タ801の値からアドレス変換テーブル304を用いて
先頭物理レコードアドレスを求め、先に求めた除算器3
05の商(相対物理レコードアドレス)と加算器306
において加算することにより算出し、物理レコードアド
レスレジスタ307に格納する。The physical record address is obtained by calculating the first physical record address from the value of the logical device address register 801 using the address conversion table 304, and using the previously calculated divider 3.
05 quotient (relative physical record address) and adder 306
It is calculated by adding in the physical record address register 307 and stored in the physical record address register 307.
なお、アドレス変換テーブル304は、電源投入時に特
定の物理デバイス4から読み込んで格納してもよいし、
ソフトからのコマンド指示により格納するようにしても
よい。Note that the address conversion table 304 may be read from a specific physical device 4 and stored when the power is turned on, or
The data may be stored in accordance with a command instruction from software.
[発明の効果]
上記の説明から明らかなように、本発明のインタリープ
方式によって、システム設計者が負荷の均等化を考えな
くても、自動的に各物理デバイスの負荷を均等化するこ
とが可能となり、また、い(つかの大容量物理デバイス
を多数の物理デバイスに見せる割付手段を用いることに
よって、大容量デバイスのデバイス単位の排他制御部ネ
ックを解消することが可能となる効果が得られる。[Effects of the Invention] As is clear from the above explanation, the interleaving method of the present invention allows the system designer to automatically equalize the load on each physical device without having to consider load equalization. In addition, by using an allocation means that makes a few large-capacity physical devices appear to be many physical devices, it is possible to eliminate the bottleneck of the exclusive control section of large-capacity devices on a device-by-device basis.
これにより、物理デバイス間の負荷の偏りを防止し、デ
バイスネックとならないようなレコード数の論理デバイ
スを切り出すことができる。また、物理デバイスの全容
量を育効に利用することができ、かつ、トータルスルー
プットの向上を図ることができる優れた効果が得られる
。This prevents unbalanced loads between physical devices and allows logical devices to be extracted with a number of records that will not cause a device bottleneck. Moreover, the excellent effect of being able to utilize the entire capacity of the physical device for growth efficiency and improving the total throughput can be obtained.
第1図は、本発明の実施例のシステム構成を示す図、第
2図は、本発明の物理デバイスへの論理デバイスの割り
付けの例を示す図、第3図は、本発明の論理デバイスア
ドレスと論理レコードアドレスから物理デバイスアドレ
スと物理レコードアドレスに変換する回路を示す図、第
4図は、インタリーブの原理を説明する図である。
1:プロセッサ及びメモリ
2:チャネル
3:補助記憶制御装置
304ニアドレス変換テーブル
4:補助記憶デバイス
401:論理デバイス
402ニレコードFIG. 1 is a diagram showing the system configuration of an embodiment of the present invention, FIG. 2 is a diagram showing an example of allocation of logical devices to physical devices of the present invention, and FIG. 3 is a diagram showing logical device addresses of the present invention. FIG. 4 is a diagram illustrating the principle of interleaving. 1: Processor and memory 2: Channel 3: Auxiliary storage control device 304 Near address conversion table 4: Auxiliary storage device 401: Logical device 402 Near record
Claims (1)
でインターリーブをかけて割付制御する補助記憶制御装
置において、 論理デバイス毎の論理レコードアドレスと先頭物理レコ
ードアドレスの対応関係を記憶する物理レコードアドレ
ス変換テーブルと、論理レコードアドレスと物理レコー
ドアドレス数から物理デバイスアドレスに変換する回路
と、先頭物理レコードアドレスと相対物理レコードアド
レスから物理レコードアドレスに変換する回路からなり
、上位チャネルから送られてくる論理デバイスアドレス
と論理レコードアドレスを基に、論理レコードアドレス
を物理デバイス数で割った剰余を物理デバイスアドレス
とし、その商である相対物理レコードアドレスと論理デ
バイスアドレスの和を物理レコードアドレスとして物理
デバイスをアクセスすることを特徴とする周辺装置アク
セス方式。[Claims] In an auxiliary storage control device that controls allocation by interleaving successive records in a logical device by the number of physical devices, a correspondence relationship between a logical record address and a first physical record address for each logical device is stored. It consists of a physical record address conversion table, a circuit that converts a logical record address and the number of physical record addresses to a physical device address, and a circuit that converts the first physical record address and relative physical record address to a physical record address. Based on the logical device address and logical record address, the physical device address is the remainder obtained by dividing the logical record address by the number of physical devices, and the sum of the relative physical record address and the logical device address, which is the quotient, is used as the physical record address. A peripheral device access method characterized by accessing a device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12425589A JPH02304614A (en) | 1989-05-19 | 1989-05-19 | Peripheral equipment access system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12425589A JPH02304614A (en) | 1989-05-19 | 1989-05-19 | Peripheral equipment access system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02304614A true JPH02304614A (en) | 1990-12-18 |
Family
ID=14880804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12425589A Pending JPH02304614A (en) | 1989-05-19 | 1989-05-19 | Peripheral equipment access system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02304614A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH064399A (en) * | 1992-06-22 | 1994-01-14 | Hitachi Ltd | Semiconductor memory device |
JP2000148583A (en) * | 1992-06-22 | 2000-05-30 | Hitachi Ltd | Semiconductor storage device |
JP2000163314A (en) * | 1992-06-22 | 2000-06-16 | Hitachi Ltd | Semiconductor memory device |
JP2002236612A (en) * | 2002-01-21 | 2002-08-23 | Hitachi Ltd | Semiconductor storage device |
US6549974B2 (en) | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
JP2004240993A (en) * | 2004-04-12 | 2004-08-26 | Hitachi Ltd | Semiconductor storage device |
JP2005100470A (en) * | 2004-12-28 | 2005-04-14 | Hitachi Ltd | Semiconductor storage device |
JP2005339581A (en) * | 2005-08-08 | 2005-12-08 | Hitachi Ltd | Semiconductor memory |
JP2008108281A (en) * | 2008-01-10 | 2008-05-08 | Renesas Technology Corp | Semiconductor disk device |
-
1989
- 1989-05-19 JP JP12425589A patent/JPH02304614A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8001319B2 (en) | 1992-06-22 | 2011-08-16 | Solid State Storage Solutions, Inc. | Semiconductor storage device |
JP2000148583A (en) * | 1992-06-22 | 2000-05-30 | Hitachi Ltd | Semiconductor storage device |
JP2000163314A (en) * | 1992-06-22 | 2000-06-16 | Hitachi Ltd | Semiconductor memory device |
JPH064399A (en) * | 1992-06-22 | 1994-01-14 | Hitachi Ltd | Semiconductor memory device |
US6457092B1 (en) | 1992-06-22 | 2002-09-24 | Hitachi, Ltd. | Semiconductor disk storage apparatus including a plurality of flash memories and a buffer memory to continuously write data responsive to first and second write commands |
US6549974B2 (en) | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
US6598115B2 (en) | 1992-06-22 | 2003-07-22 | Hitachi, Ltd. | Semiconductor storage apparatus including a plurality of nonvolatile flash memories and utilizing logical to physical sector conversion |
US6728826B2 (en) | 1992-06-22 | 2004-04-27 | Renesas Technology Corp. | Semiconductor storage device in which commands are sequentially fed to a plurality of flash memories to continuously write data |
JP2002236612A (en) * | 2002-01-21 | 2002-08-23 | Hitachi Ltd | Semiconductor storage device |
JP2004240993A (en) * | 2004-04-12 | 2004-08-26 | Hitachi Ltd | Semiconductor storage device |
JP2005100470A (en) * | 2004-12-28 | 2005-04-14 | Hitachi Ltd | Semiconductor storage device |
JP2005339581A (en) * | 2005-08-08 | 2005-12-08 | Hitachi Ltd | Semiconductor memory |
JP2008108281A (en) * | 2008-01-10 | 2008-05-08 | Renesas Technology Corp | Semiconductor disk device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3778980B2 (en) | How to use a reserved amount of unused storage space | |
US5615352A (en) | Methods for adding storage disks to a hierarchic disk array while maintaining data availability | |
US5659704A (en) | Methods and system for reserving storage space for data migration in a redundant hierarchic data storage system by dynamically computing maximum storage space for mirror redundancy | |
KR100255577B1 (en) | Adaptive localization method and device of frequently accessed and arbitrarily addressed data | |
JPH0552540B2 (en) | ||
JPS6027964A (en) | Memory access control circuit | |
KR950033924A (en) | How to Deliver Video on Demand in Video-On-Demand and Multimedia Computer Systems | |
JPH02304614A (en) | Peripheral equipment access system | |
JPH0236010B2 (en) | ||
JPH1195934A (en) | Method for controlling information processing system | |
JP3557994B2 (en) | File data storage device and method, and recording medium | |
JPS63254544A (en) | Control system for address conversion | |
JPH0237443A (en) | Main storage management system for electronic computer system | |
JPH06110759A (en) | File system | |
JPS59146344A (en) | Virtual stack advance control method | |
JPH06266619A (en) | Page saving/restoring device | |
JP2853736B2 (en) | Cluster number conversion circuit | |
JPH01181121A (en) | Memory area allocating system | |
JPH026094B2 (en) | ||
JPH01241642A (en) | Dynamic arranging method for common memory | |
JPH01140342A (en) | Virtual computer system | |
JPH02306332A (en) | Peripheral device extension method | |
JPH08115171A (en) | Computer system | |
JPH04215120A (en) | File system | |
JPH06139142A (en) | Storage managing device |