JPH02299033A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は階層構造を有するマイクロプログラム制御装
置に関する。

［従来の技術］ 従来、上位階層および下位階層のマイクロプログラム制
御部からなる階層構造を有するマイクロプログラム制御
装置においては、下位階層のマイクロプログラム制御部
で障害が検出された場合、この障害が上位階層のマイク
ロプログラム制御部の動作に悪影響を及ぼさないように
障害の検出された下位階層のマイクロプログラム制御部
から上位階層のマイクロプログラム制御部に対する通信
は全て抑止されるようになっている。

［発明が解決しようとする課題］ ところが、１述したような場合、下位階層のマイクロプ
ログラム制御部で障害が発生した時点でこの下位階層の
マイクロプログラム制御部から上位階層のマイクロプロ
グラム制御部への通信が保留（スタック）されている可
能性がある。このような場合、通信処理および障害処理
の優先度によって、つぎのような問題が生じる恐れがあ
る。

第１に通信処理が障害処理に比べ優先度が高い場合、障
害処理に優先して通信処理がなされるため、障害状態の
下位階層のマイクロプログラム制御部から上位１階層の
マイクロプログラム制御部に対する通信処理が実行され
る。この通信に対して、上位階層のマイクロプログラム
制御部は、必要に応じて下位階層のマイクロプログラム
制御部に指示を与えるが、この下位階層のマイクロプロ
グラム制御部は障害状態であり、正常な動作を行うこと
ができないため、上位階層のマイクロプログラム制御部
は誤動作する恐れがある。

第２に障害処理が通信処理に比べ優先度が高い場合、障
害が発生した下位階層のマイクロプログラム制御部にお
いて障害処理が実行された後、通信処理が再開される。

しかし、一般にこのような障害処理が実行されるど、障
害処理を実行した下位階層のマイクロプログラム制御部
の状態は障害処理の実行前後で異なってしまう。特に、
下位階層のマイクロプログラム制御部で発生した障害が
回復可能な障害であった場合、障害処理の後処理として
この下位階層のマイクロプログラム制御部の初期化が行
われ、上位階層のマイクロプログラム制御部が上位階層
のマイクロプログラム制御部との通信可能状態となった
後で、上位階層のマイクロプログラム制御部による通信
処理が実行される。ところが、上位階層のマイクロプロ
グラム制御部側では、下位階層のマイクロプログラム制
御部から受は収った通信情報が障害検出前に送出された
ものか、障害検出後に送出されたものかを区別すること
ができないため、全通信処理が実行される。しかし、障
害検出前に上位階層のマイクロプログラム制御部から下
位階層のマイクロプログラム制御部に送出されていた通
信処理に必要な情報は、下位階層のマイクロプログラム
制御部の初期化によって消失していることが考えられる
。したがって、通信処理に必要な情報が消失することに
より上位階層のマイクロプログラム制御部が誤動作する
恐れがある。

［課題を解決するための手段］ この発明のマイクロプログラム制御装置においては、下
位階層のマイクロプログラム制御部には障害を検出して
上位階層のマイクロプログラム制御部に障害を検出した
ことを通知する障害検出手段を設け、上位階層のマイク
ロアログラム制御部には上記障害検出手段から障害が検
出されたことを通知されたときにセットされる記憶手段
を設けている。

［作用〕 ）！衝記憶手段から読み出された通信情報が下位階層の
マイクロプログラム制御部で障害処理が終了したことを
示す障害処理終了情報であった場合に記憶手段がリセ・
ｙ）され、緩衝記憶手段から読み出された通信情報が障
害処理終了情報でなかった場合にこの通信情報が廃棄さ
れる。したがつて、下位階層のマイクロプログラム制御
部から上位階層のマイクロプログラム制御部に送出され
た障害発生前の通信情報が廃棄された後、新たに通信情
報の授受が開始される。

［実施Ｍ］ 次にこの発明について図面を参照して説明する。

図はこの発明のマイクロプログラム制御装置の一実施例
を示すブロック図である。

１はマイクロプログラム制御装置、２および３１〜３７
はマイクロプログラム制御部である。マイクロプログラ
ム制御部３、〜３゜は、マイクロプログラム制御部２の
制御下で動作している。すなわち、マイクロプログラム
制御部２は上位階層のマイクロプログラム制御部に相当
し、マイクロプログラム制御部３１〜３ｎは下位階層の
マイクロプログラム制御部に相当する。

マイクロプログラム制御部２とマイクロプログラム制御
部３１〜３ｆｉのマイクロプログラム制御回路６１〜６
ｏとは、信号線４１〜４゜および５１〜５Ｑを介して状
態遷移および動作指示などの情報の授受を行うようにな
っている。

７□〜７ｆｌはマイクロプログラム制御部３□〜３１に
対応して設けられた障害発生表示フリップフロップであ
り、障害の発生を検出した障害検出回路２１．〜２１゜
からの障害発生通知によってセットされる。この障害発
生表示フリップフロラ１７□〜７ｎがセットされると、
図示しない障害処理発生表示器が点灯するようになって
いる。２３□〜２３４．も同様にマイクロプログラム制
御部３、〜３□に対応して設けられた障害処理中表示フ
リップフロップであり、障害検出回路２１□〜２１、、
からの障害発生通知によってセットされる。この障害処
理中表示フリップフロラ１２３□〜２３　ｎがセラ１〜
されると、図示しない障害処理中表示器が点灯するよう
になっている。

９は割り込み受は付は回路であり、マイクロプログラム
制御回路６□〜６ｎがらの割り込み要求をＡＮＤゲート
８１〜８ｆｉを介して入力し、所定の優先順位に従って
この割り込み要求を受は付けるようになっている。この
割り込み受は付は回路９は、割り込み要求を受は付ける
と、この割り込み要求を出力した通信元であるマイクロ
プログラム制御回路６１〜６ｎを示す通信元番号を通信
元格納メモリ１１に格納するとともにマイクロプログラ
ム制御回路６１〜６ｎがらの送出された通信情報を通信
内容格納メモリ１０に格納するようになっている。なお
、この通信内容格納メモリ１０および通信元格納メモリ
１１は、ＦＩＦＯ（先入れ先出し）メモリとなっている
。

ライトポインタ保持レジスタ１２およびリードポインタ
保持レジスタ１３は、通信内容格納メモリ１０および通
信元格納メモリ１１のリードポインタおよびライトポイ
ンタを保持するレジスタである。割り込み受は付は回路
９は、通信内容格納メモリ１０および通信元格納メモリ
］１に情報を格納するとともに、ライトポインタ保持レ
ジスタ１２を更新することによって両メモリに書き込み
アドレスを供給している。

通常、ライトポインタとリードポインタとは同じ値とな
っている。しかし、割り込み要求が割り込み受は付は回
路９に受は付けられると、割り込み受は付は回路９は上
述したようにライトポインタ保持レジスタ１２を更新す
るので、ライトポインタとリードポインタとは異なる値
になる。比較器１４は、ライトポインタとリードポイン
タとを比較しており、両者の値が異なった場合、比較器
１４の出力はセットされるようになっている。この出力
は、フリップフロップ１５，１６．およびＡＮＤゲート
１７からなる順序回路を介してマイクロプログラム制御
回路１８に入力して割り込みが発生したことを通知する
。

２５は通信内容格納メモリ１０から出力され、る通信情
報が障害処理が終了したことを示す障害処理終了情報で
あるか否かを判別して通知する通信内容判別回路である
。２つは通信元格納メモリ１１から出力される通信元番
号が示すマイクロプログラム制御部３１〜３．ｌに対応
する障害処理中表示フリップフロップ２３、〜２３　ｎ
をリセットするための信号を出力する通信元デコード回
路である。

２４は通信元格納メモリ１１から出力される通信元番号
が示すマイクロプログラム制御部３１〜３、に対応する
障害処理中フリップフロップ２３１〜２３．の出力を選
択する選択回路である。

次に、マイクロプログラム制御部３１〜３ｎからマイク
ロプログラム制御部２に対する通信動作について説明す
る。

マイクロプログラム制御部３Ｉ〜３１内のマイクロプロ
グラム制御回路６１〜６□でマイクロプログラム制御部
２に対する処理要求要因が発生すると、マイクロプログ
ラム制御部６、〜６ｎは、信号線４１〜４゜を介してマ
イクロプログラム制御部２に割り込み要求信号を送出す
る。この割り込み要求信号を入力したＡＮＤゲート８、
〜８ゎは、障害発生表示フリップフロップ７１〜７゜が
セットされていない場合にマイクロプログラム制御部３
１〜３アからの割り込み要求信号を割り込み受は付は回
路９に出力する。

割り込み受は付は回路９は、マイクロプログラム制御部
３１〜３．．に応じてあらかじめ定められた優先順位に
従って割り込み要求信号を受は付ける。そして、各マイ
クロプログラム制御部３□〜３ｏの通信内容および通信
元番号をそれぞれ通信内容格納メモリ１０および通信元
格納メモリ１１に順次格納するとともに、ライトポイン
タ保持レジスタ１２の内容を更新する。この結果、ライ
トポインタ保持レジスタ１２およびリードポインタ保持
レジスタ１３の値に差異が生じるので、比較器１４は割
り込みが発生したと判断してフリップフロップ１５．１
−６をセラ１〜してＡＮＤゲート１７の出力をｒＨ，に
セットする。これにより、割り込み要求の発生がマイク
ロプログラム制御回路１８に通知される。割り込み要求
の発生を認識したマイクロプログラム制御回路１８は、
通信内容格納メモリ１０および通信元格納メモリ１１か
ち通信内容および通信元番号を受は収ると、信号線１つ
およびＯＲゲート２０を介してリードポインタ保持レジ
スタ１３を更新して通信内容格納メモリ１０から通信情
報を読み出し、この通信情報に応じた処理を開始する。

この処理中、マイクロプログラム制御回路１８は、必要
に応じて信号線５１〜５．を芥してマイクロプログラム
制御回路６、〜６゜に指示を与える。

次に、マイクロプログラム制御部３．内の障害検出回路
２１□によって障害が検出された場合の動作について説
明する。

障害検出回路２１＋で障害が検出されると、障害が発生
したことが、マイクロプログラム制御部３１から信号線
２２、を介してマイクロプログラム制御部２に通知され
る９この障害発生通知に従ってマイクロプログラム制御
部２では、障害発生表示フリップフロップ７、および障
害処理中表示フリップフロップ２３１がセットされて障
害発生表示器および障害処理中表示器が点灯される。

これとともに、マイクロプログラム制御部３１で障害が
発生したことが、信号線２２ｒを介してマイクロプログ
ラム制御回路１８に通知され、このマイクロプログラム
制御回路１８においてマイクロプログラム制御部３．に
対する障害処理ルーチンが起動される。また、上述のよ
うに障害発生表示フリップフロップ７□がセットされる
ことにより、これ以降、障害発生表示フリップフロップ
７１がマイクロプログラム制御回路１８からのリセット
信号によってリセットされるまでの間、マイクロプログ
ラム制御部３１からマイクロプログラム制御部２への割
り込みは抑止されることになる。また、マイクロプログ
ラム制御部３１に対する障害処理ルーチンがマイクロプ
ログラム制御回路１８において実行されることにより、
障害内容解析用データの収拾およびマイクロプログラム
制御部３１の回復処理などが行われ、この結果、障害発
生表示フリップフロップ７１がリセットされるので、マ
イクロプログラム制御部３、からマイクロプログラム制
御部２への割り込み受は付けは可能な状態に戻って障害
処理ルーチンの実行が終了する。

障害回復処理がなされたマイクロプログラム制御部３□
は、内部状態の初期化などの必要な処理が完了した時点
で、障害処理終了を示す障害処理終了情報をマイクロプ
ログラム制御部２へ送出する。また、障害処理中表示フ
リップフロ・ツブ２３１がセットされているとき、マイ
クロプログラム制御部３、に対応する通信情報および通
信元番号が通信内容格納メモリ１０および通信元格納メ
モリ１１からマイクロプログラム制御回路１８に読み出
されると、選択回路２４はマイクロプログラム制御部３
□に対応する障害処理中表示フリップ７０ツブ２３Ｈの
セラ１〜状態（’ＨＪ）の出力を選択してＡＮＤゲート
２７に与える。

一方、通信内容格納メモリ１０から読み出された通信情
報は、通信内容判別回路２５により障害処理終了情報で
あるか否かが判断される。

もし、通信内容格納メモリ１０から読み出された上記通
信情報が障害処理終了情報でなかった場合、通信内容判
別回路２５は、信号線２６を介してＡＮＤゲート２７に
供給する出力を「Ｉ］」にセットする。したがって、セ
ットされている障害処理中表示フリップフロップ２３□
に対応するマイクロプログラム制御部３１からマイクロ
プログラム制御部２に供給された障害処理終了情報以外
の情報が、通信内容格納メモリ１０から読み出された場
合、ＡＮＤゲート２７の出力がｒＨ，にセットされるの
で、ＯＲゲート２０が有効となるため、リードポインタ
保持レジスタ１３が更新され通信内容格納メモリ１０か
ら通信情報が順次出力される。しかし、マイクロプログ
ラム制御回路１８からの制御信号（図示せず）によりフ
リップフロップ１５．１６はセットされないように制御
されてＡＮＤゲート１７の出力はセットされないように
なっているため、マイクロプログラム制御回路１８は上
記通信情報を無効として処理する。

したがって、通信内容格納メモリ１０から読み出された
障害処理終了情報以外の通信情報は廃棄されることにな
る。

これに対して、通信内容格納メモリ１０から読み出され
た通信内容が障害処理終了情報であった場合、通信内容
判別回路２５は信号線２８を介してＡＮＤ回路３１１〜
３１アに供給する出力を「Ｈ」にセットする。一方、通
信元デコード回路２つは、通信元格納メモリ１１から読
み出された通信元番号がマイクロプログラム制御部３１
に対応するので、マイクロプログラム制御部３、に対応
する信号線３０１をセットする。この結果、マイクロプ
ログラム制御回路３□に対応するＡＮＤゲート３１１の
出力がセットされるので、障害処理中表示フリップフロ
ップ２３ｒがリセッＩ〜される。

以上のように、障害が発生したマイクロプログラム制御
部からマイクロプログラム制御回路への通信は、障害処
理終了通信以前に送出されてまだマイクロプログラム制
御回路１８で受は付けられていないものはすべて捨てら
れる。

なお、上述の動作では、マイクロプログラム制御部３．
において障害が検出された場合について説明したが、他
のマイクロプログラム制御部についてもこれと全く同様
であることはいうまでもない。

［発明の効果］ 以上説明したようにこの発明のマイクロプログラム制御
装置によれば、緩衝記憶手段から読み出された通信情報
が下位階層のマイクロプログラム制御部で障害処理が終
了したことを示す障害処理終了情報であった場合に記憶
手段をリセットし、緩衝記憶手段から読み出された通信
情報が障害処理終了情報でなかった場合にこの通信情報
を廃棄する。したがって、下位階層のマイクロプログラ
ム制御部から上位階層のマイクロプログラム制御部に送
出された障害発生前の通信情報が廃棄された後、新たに
通信情報の授受が開始されるので、障害処理による通信
処理に必要な情報の消失があった場合でも上位階層およ
び下位階層のマイクロプログラム制御部の通信に誤動作
は生じない。

また、下位階層のマイクロプログラム制御部における障
害状態が復旧した後に上位階層のマイクロプログラム制
御部から下位階層のマイクロプログラム制御部に対して
通信がなされるため、従来と違って上位階層のマイクロ
プログラム制御部が障害状態が復旧する前の下位階層の
マイクロプログラム制御部に通信を行って誤動作を生ず
る恐れかない。

【図面の簡単な説明】

図はこの発明の一実施例を示すブロック図である。 １・・・マイクロプログラム制御装置、訃・・マイクロ
プログラム制御部（上位階層のマイクロプログラム制御
部）、３□〜３ｆｉ・・・マイクロプログラム制御部（
下位階層のマイクロプログラム制御部）、１０・・・通
信内容格納メモリ（緩衝記憶手段）、２１１〜２１７・
・・障害検出回路（障害検出手段）、２３□〜２３．・
・・障害処理中表示フリップフロップ（記憶手段）。

Claims (1)

1. 【特許請求の範囲】 上位階層のマイクロプログラム制御部および下位階層の
   マイクロプログラム制御部から構成され、下位階層のマ
   イクロプログラム制御部から上位階層のマイクロプログ
   ラム制御部に送出された通信情報は先入れ先出し方式の
   緩衝記憶手段に取り込まれてから処理がなされるマイク
   ロプログラム制御装置において、 下位階層のマイクロプログラム制御部には障害を検出し
   て上位階層のマイクロプログラム制御部に障害を検出し
   たことを通知する障害検出手段を設け、上位階層のマイ
   クロプログラム制御部には上記障害検出手段から障害が
   検出されたことを通知されたときにセットされる記憶手
   段を設け、緩衝記憶手段から読み出された通信情報が下
   位階層のマイクロプログラム制御部で障害処理が終了し
   たことを示す障害処理終了情報であった場合に記憶手段
   をリセットし、緩衝記憶手段から読み出された通信情報
   が障害処理終了情報でなかった場合にこの通信情報を廃
   棄することを特徴とするマイクロプログラム制御装置。