JPH02297968A - 平板ディスプレー用薄膜トランジスタ - Google Patents
平板ディスプレー用薄膜トランジスタInfo
- Publication number
- JPH02297968A JPH02297968A JP1339913A JP33991389A JPH02297968A JP H02297968 A JPH02297968 A JP H02297968A JP 1339913 A JP1339913 A JP 1339913A JP 33991389 A JP33991389 A JP 33991389A JP H02297968 A JPH02297968 A JP H02297968A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- gate electrode
- film transistor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004642 Polyimide Substances 0.000 claims abstract description 5
- 229920001721 polyimide Polymers 0.000 claims abstract description 5
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004738 SiO1 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、平板ディスプレーに使用される薄膜トランジ
スタに係るものであり、特に二層構造のゲート１琳を形
成してステップカバーレンジ（Ｓｔｅｐ Ｃｏｖｅｒａ
ｇｅ）を改善し、ポリイミドを使用して光遮蔽層を形成
して、上記光遮蔽層が液晶セル内でスペーサーの役割を
するようにした冗長性を持つ平板ディスプレー用薄膜ト
ランジスタに係るものである。
スタに係るものであり、特に二層構造のゲート１琳を形
成してステップカバーレンジ（Ｓｔｅｐ Ｃｏｖｅｒａ
ｇｅ）を改善し、ポリイミドを使用して光遮蔽層を形成
して、上記光遮蔽層が液晶セル内でスペーサーの役割を
するようにした冗長性を持つ平板ディスプレー用薄膜ト
ランジスタに係るものである。
従来の技術
従来の平板ディスプレー用薄膜トランジスタは、第３図
に図示するように、ＩＴ○がコーティングされたガラス
基板５０上にマスクを使用してＩＴＯパターン５１を形
成してから、ゲート電極及びドレイン電極５２を形成し
、ＳｉＯ２絶縁層５３と非晶質シリコン（ａ−ＳＲ）層
５４、ｎ゛非晶質シリコンオーム層及びソース／ドレイ
ン電極５６を順次に積層して成されたものである。
に図示するように、ＩＴ○がコーティングされたガラス
基板５０上にマスクを使用してＩＴＯパターン５１を形
成してから、ゲート電極及びドレイン電極５２を形成し
、ＳｉＯ２絶縁層５３と非晶質シリコン（ａ−ＳＲ）層
５４、ｎ゛非晶質シリコンオーム層及びソース／ドレイ
ン電極５６を順次に積層して成されたものである。
発明が解決しようとする課題
しかしながら、このような従来の平面のディスプレー用
薄膜トランジスタは、ゲート電極のステップカバーレッ
ジが不良であるため、平面ディスプレーの大きさが増加
することによりゲートライ、ンの線抵抗が増加して量産
歩留りを悪化させるという問題点が指摘された。また、
別途のスペーサーの使用が要求されるのでコスト上昇の
要因になるとの問題点が提起された。
薄膜トランジスタは、ゲート電極のステップカバーレッ
ジが不良であるため、平面ディスプレーの大きさが増加
することによりゲートライ、ンの線抵抗が増加して量産
歩留りを悪化させるという問題点が指摘された。また、
別途のスペーサーの使用が要求されるのでコスト上昇の
要因になるとの問題点が提起された。
本発明の目的及び課題を解決するための手段本発明の目
的は、このような問題点を改善するために、ゲート電極
を二層構造に形成し、光遮蔽層をポリイミドに形成して
光からトランジスタを保護する機能はもちろん液晶セル
内でスペーサー役割をするようにすることにより、生産
歩留りが向上された平面のディスプレー用薄膜トランジ
スタを提供することである。
的は、このような問題点を改善するために、ゲート電極
を二層構造に形成し、光遮蔽層をポリイミドに形成して
光からトランジスタを保護する機能はもちろん液晶セル
内でスペーサー役割をするようにすることにより、生産
歩留りが向上された平面のディスプレー用薄膜トランジ
スタを提供することである。
実施例
以下、添付図面に基づいて本発明の詳細な説明する。
本発明は、第１図に図示するように、ＩＴＯがコーティ
ングされたガラス基板１上に貧際のパターンより約２倍
ぐらい大きく製作されたマスクを使用して拡散調節エツ
チング方式でＩＴＯパターン２を形成し、その後、ゲー
ト電極及びドレイン電極３を形成し、Ｓｉｎｇ絶縁層４
、ａ−Ｓｉ層５、ｎ゛ａ−Ｓｔオーム層６及びソース／
ドレイン電極７を順次に積層してから、光遮蔽層８を形
成したものである。
ングされたガラス基板１上に貧際のパターンより約２倍
ぐらい大きく製作されたマスクを使用して拡散調節エツ
チング方式でＩＴＯパターン２を形成し、その後、ゲー
ト電極及びドレイン電極３を形成し、Ｓｉｎｇ絶縁層４
、ａ−Ｓｉ層５、ｎ゛ａ−Ｓｔオーム層６及びソース／
ドレイン電極７を順次に積層してから、光遮蔽層８を形
成したものである。
次に、本発明を第２図に図示された製造工程の順序によ
って詳細に説明する。
って詳細に説明する。
先ず、ガラス基板１上にＩＴＯ薄膜をコーティングして
から所定のマスクを利用してＩＴＯパターン２を形成す
ると、第２図（Ａ）のように第１層のゲート電極、ドレ
イン電極及び画素電極である透明導電膜が形成される。
から所定のマスクを利用してＩＴＯパターン２を形成す
ると、第２図（Ａ）のように第１層のゲート電極、ドレ
イン電極及び画素電極である透明導電膜が形成される。
上記のようにＩＴＯパターン２を形成してから、スパッ
タリング装置を利用してクロム（Ｃｒ）を１０００人（
０，１μｍ）の厚さに蒸着して、第２図（Ｂ）に図示す
るようなゲート電極及びドレイン電極３のパターンを形
成する。
タリング装置を利用してクロム（Ｃｒ）を１０００人（
０，１μｍ）の厚さに蒸着して、第２図（Ｂ）に図示す
るようなゲート電極及びドレイン電極３のパターンを形
成する。
このようにして二層構造のゲート電極２．３を形成して
からプラズマ気相反応法を利用して、第２図（Ｃ）に図
示するようにＳｉＯ１絶縁層４を３０００人（０，３μ
ｍ）の厚さに蒸着する。その後、上記Ｓｉｎｇ絶縁層４
をエツチングして、第２図（Ｄ）に図示するようにドレ
インコンタクト開口部９を形成する。再びプラズマ気相
反応法を利用して第２図（Ｂ）に図示するように１５０
０人（０゜１５μｍ）の厚さのａ−Ｓｉ層５とｎ＋ａ
−３ｔオ一ム層６を順次に蒸着する。
からプラズマ気相反応法を利用して、第２図（Ｃ）に図
示するようにＳｉＯ１絶縁層４を３０００人（０，３μ
ｍ）の厚さに蒸着する。その後、上記Ｓｉｎｇ絶縁層４
をエツチングして、第２図（Ｄ）に図示するようにドレ
インコンタクト開口部９を形成する。再びプラズマ気相
反応法を利用して第２図（Ｂ）に図示するように１５０
０人（０゜１５μｍ）の厚さのａ−Ｓｉ層５とｎ＋ａ
−３ｔオ一ム層６を順次に蒸着する。
このようにして蒸着されたａ−Ｓｉ層５とｎ’ ａ−３
ｉ層６を再びエツチングして、第２図（Ｆ）に図示する
ように半導体チャンネル及びドレインコンタクト開口部
９ａを形成する。
ｉ層６を再びエツチングして、第２図（Ｆ）に図示する
ように半導体チャンネル及びドレインコンタクト開口部
９ａを形成する。
続いて、４０００人（０，４μｍ）の厚さのＡＩ薄膜を
蒸着させてから写真蝕刻工程を利用して、第２図（Ｇ）
に図示するように、ソース／ドレイン電極７のパターン
を形成すると三層構造のドレイン電極２．３．７が形成
される。
蒸着させてから写真蝕刻工程を利用して、第２図（Ｇ）
に図示するように、ソース／ドレイン電極７のパターン
を形成すると三層構造のドレイン電極２．３．７が形成
される。
一方、パンネルの上の部分のｎ＋ａ −３ｉオ一ム層６
をプラズマ気相反応法でドライエ・ノチングして、第２
図（Ｈ）に図示する形態を作る。そして、最終的にポリ
イミドを利用して、第２図（１）に図示するように光遮
蔽層８を形成して平面ディスプレー用薄膜トランジスタ
を製造する。
をプラズマ気相反応法でドライエ・ノチングして、第２
図（Ｈ）に図示する形態を作る。そして、最終的にポリ
イミドを利用して、第２図（１）に図示するように光遮
蔽層８を形成して平面ディスプレー用薄膜トランジスタ
を製造する。
発明の効果
以上のように本発明によれば、二層構造のゲート電極及
び三層構造のドレイン電極を形成することにより、断線
及び短絡を防止し得るばかりでなく、ゲート電極のステ
ップカバーレッジ（階段）を改善して生産歩留りを向上
させることができるし、素子の信頼性も高めることがで
きる。
び三層構造のドレイン電極を形成することにより、断線
及び短絡を防止し得るばかりでなく、ゲート電極のステ
ップカバーレッジ（階段）を改善して生産歩留りを向上
させることができるし、素子の信頼性も高めることがで
きる。
また、光遮蔽層がスペーサーの役割と薄膜トランジスタ
の保護機能を兼ねるので、別途のスペーサーを使用する
必要もなく、コストダウンを達成できる利点がある。
の保護機能を兼ねるので、別途のスペーサーを使用する
必要もなく、コストダウンを達成できる利点がある。
第１図は本発明による薄膜トランジスタの断面図、
第２図は本発明の薄膜トランジスタの製造工程図、
第３図は従来技術による薄膜トランジスタの断面図であ
る。 １・・・ガラス基板、２．３・・・ゲート電極、４・・
・Ｓｔａｇ絶縁層、５−ａ−Ｓｉ層、５−ｎ” ａ−Ｓ
ｉオーム層、８・・・光遮蔽層、９ａ・・・ドレインコ
ンタクト開口部。 手続補正書（方式） ■、事件の表示 平成１手持許願第３３９９１３号
２、発明の名称 平板ディスプレー用薄膜トランジ
スタ３、補正をする者 事件との関係 出願人 名称 三星電管株式会社 ４、代理人
る。 １・・・ガラス基板、２．３・・・ゲート電極、４・・
・Ｓｔａｇ絶縁層、５−ａ−Ｓｉ層、５−ｎ” ａ−Ｓ
ｉオーム層、８・・・光遮蔽層、９ａ・・・ドレインコ
ンタクト開口部。 手続補正書（方式） ■、事件の表示 平成１手持許願第３３９９１３号
２、発明の名称 平板ディスプレー用薄膜トランジ
スタ３、補正をする者 事件との関係 出願人 名称 三星電管株式会社 ４、代理人
Claims (2)
- （１）基板に形成されたＩＴＯパターン２上に一定の厚
さのＣｒをスパッタリング蒸着して二層構造のゲート電
極を形成し、ａ−Ｓｉ層とｎ＾＋ａ−Ｓｉ６をエッチン
グして作った半導体チャンネル及びドレインコンタクト
開口部９ａ上に一定の厚さのＡｌ薄膜を蒸着したのち、
写真蝕刻して三層構造のドレイン電極を形成し、ポリイ
ミドを利用してスペーサー機能を兼ねた光遮蔽層８を形
成したことを特徴とする平板ディスプレー用薄膜トラン
ジスタ。 - （２）前記ＩＴＯ基板上に蒸着されるＣｒの厚さは１０
００Åであり、半導体チャンネル及びドレインコンタク
ト開口部上に蒸着されるＡＩ薄膜の厚さは４０００Åで
あることを特徴とする請求項１に記載の平板ディスプレ
ー用薄膜トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR88017601A KR970008816B1 (en) | 1988-12-27 | 1988-12-27 | Display for thin film transistor |
| KR17601 | 1988-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02297968A true JPH02297968A (ja) | 1990-12-10 |
Family
ID=19280740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1339913A Pending JPH02297968A (ja) | 1988-12-27 | 1989-12-27 | 平板ディスプレー用薄膜トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH02297968A (ja) |
| KR (1) | KR970008816B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826395A (zh) * | 2016-04-28 | 2016-08-03 | 武汉华星光电技术有限公司 | 薄膜晶体管结构及其制作方法 |
| US10217848B2 (en) | 2016-04-28 | 2019-02-26 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Thin film transistor structure and manufacturing method of the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195682A (ja) * | 1983-04-22 | 1984-11-06 | 株式会社東芝 | 液晶表示装置 |
| JPS62286271A (ja) * | 1986-06-05 | 1987-12-12 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ基板の製造方法 |
| JPS63157476A (ja) * | 1986-12-22 | 1988-06-30 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
-
1988
- 1988-12-27 KR KR88017601A patent/KR970008816B1/ko not_active IP Right Cessation
-
1989
- 1989-12-27 JP JP1339913A patent/JPH02297968A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195682A (ja) * | 1983-04-22 | 1984-11-06 | 株式会社東芝 | 液晶表示装置 |
| JPS62286271A (ja) * | 1986-06-05 | 1987-12-12 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ基板の製造方法 |
| JPS63157476A (ja) * | 1986-12-22 | 1988-06-30 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826395A (zh) * | 2016-04-28 | 2016-08-03 | 武汉华星光电技术有限公司 | 薄膜晶体管结构及其制作方法 |
| US10217848B2 (en) | 2016-04-28 | 2019-02-26 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Thin film transistor structure and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008816B1 (en) | 1997-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW519763B (en) | Active matrix LCD panel | |
| JP4856318B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US20030169382A1 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| JP2002353465A (ja) | 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法 | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JPS62285464A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP2001230321A (ja) | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP2002043575A (ja) | アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法 | |
| KR20000033047A (ko) | 박막트랜지스터의제조방법 | |
| JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| JPH0618215B2 (ja) | 薄膜トランジスタの製造方法 | |
| TW415109B (en) | Structure and fabrication of thin-film transistor (TFT) array | |
| US4599246A (en) | Method of producing liquid-crystal display device | |
| JP3288637B2 (ja) | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 | |
| KR20000039794A (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2000221542A (ja) | 薄膜トランジスタ基板 | |
| JPH02206132A (ja) | 薄膜トランジスタ | |
| JPH02297968A (ja) | 平板ディスプレー用薄膜トランジスタ | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| JPH05119331A (ja) | アクテイブマトリツクス基板およびその製造方法 |